CN115621260A - Mim电容的形成方法 - Google Patents
Mim电容的形成方法 Download PDFInfo
- Publication number
- CN115621260A CN115621260A CN202211333574.1A CN202211333574A CN115621260A CN 115621260 A CN115621260 A CN 115621260A CN 202211333574 A CN202211333574 A CN 202211333574A CN 115621260 A CN115621260 A CN 115621260A
- Authority
- CN
- China
- Prior art keywords
- layer
- tantalum
- forming
- electrode layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Abstract
本申请公开了一种MIM电容的形成方法,包括:在第二介质层中形成通孔,使通孔底部的金属连线暴露,第二介质层形成于第一介质层上,金属连线形成于第一介质层中;形成第一电极层,第一电极层覆盖第二介质层和通孔暴露的表面,第一电极层包括周期性堆叠的钽层和氮化钽层;在第一电极层上形成电容介质层;在电容介质层上形成第二电极层,第二电极层包括周期性堆叠的钽层和氮化钽层;在第二电极层上形成金属层,金属层填充所述通孔;进行平坦化处理,去除通孔外的第一电极层、电容介质层、第二电极层和金属层,通孔内的第一电极层、电容介质层和第二电极层形成MIM电容。本申请通过形成包括钽层和氮化钽层和第一电极层和第二电极层,提高了器件的可靠性。
Description
技术领域
本申请涉及半导体制造技术领域,具体涉及一种MIM电容的形成方法。
背景技术
电容元件常应用于如射频、单片微波等集成电路中作为电子无源器件。常见的电容元件包括金属氧化物半导体(metal-oxide-semiconductor,MOS)电容、PN结(positivenegative junction)电容以及金属-介质层-金属(metal-insulator-metal,MIM)电容等。
其中,MIM电容在某些特殊应用中能够提供优于MOS电容以及PN结电容的电学特性,这是由于MOS电容以及PN结电容均受限于其本身结构,在工作时电极容易产生空穴层,导致其频率特性降低,而MIM电容可以提供较好的频率以及温度相关特性。此外,在半导体制造中,MIM电容可集成于层间金属以及金属互连制程中,也降低了与集成电路制造的前端工艺整合的困难度及复杂度。
相关技术中,为了提高单个电容容积,提出了一种立体MIM电容(或被称为三维MIM电容),立体MIM电容是将平面堆叠型的MIM电容设置为柱形或立方体形,柱形和立方体形从外向内依次包括第一电极、电容介质和第二电极,第二电极包裹的即为与其连接的金属接触孔。
通常,立体MIM电容的电极(上电极和/或下电极)采用钛/氮化钛(Ti/TiN)复合薄膜层,然而,需要形成预定厚度和且保证台阶均值的钛/氮化钛薄膜层的制造难度较大,且钛/氮化钛薄膜层的颗粒(grain)较大,导致器件的可靠性较差。
发明内容
本申请提供了一种MIM电容的形成方法,可以解决相关技术中提供的立体MIM电容采用钛/氮化钛复合薄膜作为电极所导致的器件的可靠性较差的问题,该方法包括:
在第二介质层中形成通孔,使所述通孔底部的金属连线暴露,所述第二介质层形成于第一介质层上,所述金属连线形成于所述第一介质层中;
形成第一电极层,所述第一电极层覆盖所述第二介质层和所述通孔暴露的表面,所述第一电极层包括周期性堆叠的钽层和氮化钽层;
在所述第一电极层上形成电容介质层;
在所述电容介质层上形成第二电极层,所述第二电极层包括周期性堆叠的钽层和氮化钽层;
在所述第二电极层上形成金属层,所述金属层填充所述通孔;
进行平坦化处理,去除所述通孔外的第一电极层、电容介质层、第二电极层和金属层,所述通孔内的第一电极层、电容介质层和第二电极层形成所述MIM电容。
在一些实施例中,所述第一电极层和所述第二电极层中钽层的厚度为50埃至200埃。
在一些实施例中,所述第一电极层和所述第二电极层中氮化钽层的厚度为100埃至300埃。
在一些实施例中,所述电容介质层包括铝氧化物层。
在一些实施例中,所述电容介质层的厚度为100埃至300埃。
在一些实施例中,所述在所述第一电极层上形成电容介质层,包括:
通过原子层沉积工艺在所述第一电极层上沉积铝氧化物形成所述电容介质层。
在一些实施例中,所述第一电极层包括N层钽层和M层氮化钽层,N为自然数,N≥1,M为自然数,M≥1;
所述形成第一电极层,包括:
通过PVD工艺沉积钽层;
通入氮气,在钽层表面形成氮化钽层;
重复上述步骤,直至形成N层钽层和M层氮化钽层。
在一些实施例中,所述第二电极层包括n层钽层和m层氮化钽层,n为自然数,n≥1,m为自然数,m≥1;
所述形成第一电极层,包括:
通过PVD工艺沉积钽层;
通入氮气,在钽层表面形成氮化钽层;
重复上述步骤,直至形成n层钽层和m层氮化钽层。
在一些实施例中,所述在所述第二电极层上形成金属层,包括:
在所述第二电极层上形成铜种籽层;
通过电镀工艺在所述铜种籽层上形成电镀铜层,所述铜种籽层和所述电镀铜层构成所述金属层。
在一些实施例中,所述进行平坦化处理,包括:
通过CMP工艺进行所述平坦化处理。
本申请技术方案,至少包括如下优点:
通过在MIM电容的制作过程中,在形成MIM电容所在的通孔后,沉积包括钽层和氮化钽层和第一电极层和第二电极层,取代为了保证台阶均值制造难度较大且成膜颗粒较大的钛/氮化钛层,在一定程度上提高了器件的可靠性。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请一个示例性实施例提供的MIM电容的形成方法的流程图;
图2至图6是本申请一个示例性实施例提供的MIM电容的形成示意图。
具体实施方式
下面将结合附图,对本申请中的技术方案进行清楚、完整的描述,显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例,都属于本申请保护的范围。
在本申请的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电气连接;可以是直接相连,也可以通过中间媒介间接相连,还可以是两个元件内部的连通,可以是无线连接,也可以是有线连接。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
此外,下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图1,其示出了本申请一个示例性实施例提供的MIM电容的形成方法的流程图,如图1所示,该方法包括:
步骤S1,在第二介质层中形成通孔,使通孔底部的金属连线暴露,第二介质层形成于第一介质层上,金属连线形成于第一介质层中。
步骤S2,形成第一电极层,第一电极层覆盖第二介质层和通孔暴露的表面,第一电极层包括周期性堆叠的钽层和氮化钽层。
参考图2,其示出了形成第一电极层后的剖面示意图。示例性的,如图2所示,第一介质层211中形成有金属连线231,第二介质层212形成于第一介质层211上,通孔201形成于第二介质层212中,在形成第一电极层241前,通孔201底部的金属连线231暴露。其中,第一介质层211和第二介质层212可以是氧化层(例如,二氧化硅(SiO2)层),第一介质层211和第二介质层212之间还形成有介质阻挡层221(其可包括掺杂碳化硅薄膜(nitride dopedsilicon carbide,NDC))。
示例性的,第一电极层241包括周期性堆叠的钽(Ta)层和氮化钽(TaN)层,其从外向内依次包括钽层/氮化钽层/钽层/氮化钽层/……以第一电极层241包括N层钽层和M层氮化钽层为例(N为自然数,N≥1,M为自然数,M≥1),可通过以下方式形成第一电极层241:通过物理气相沉积(physical vapor deposition,PVD)工艺(例如,在功率为15000瓦特(W)下进行直流溅射)沉积钽层;通入氮气(N2),在钽层表面形成氮化钽层;重复上述步骤,直至形成N层钽层和M层氮化钽层。
步骤S3,在第一电极层上形成电容介质层;
参考图3,其示出了形成电容介质层后的剖面示意图。示例性的,如图3所示,可通过原子层沉积工艺在第一电极层241上沉积铝氧化物(例如,三氧化二铝(Al2O3))形成电容介质层250。其中,电容介质层250的厚度为100埃至300埃。
步骤S4,在电容介质层上形成第二电极层,第二电极层包括周期性堆叠的钽层和氮化钽层。
参考图4,其示出了形成第二电极层后的剖面示意图。示例性的,如图4所示,第二电极层242包括周期性堆叠的钽层和氮化钽层,其从外向内依次包括钽层/氮化钽层/钽层/氮化钽层/……以第二电极层242包括n层钽层和m层氮化钽层为例(n为自然数,n≥1,m为自然数,m≥1),可通过以下方式形成第二电极层242:通过PVD工艺(例如,在功率为15000瓦特下进行直流溅射)沉积钽层;通入氮气,在钽层表面形成氮化钽层;重复上述步骤,直至形成n层钽层和m层氮化钽层。
步骤S5,在第二电极层上形成金属层,金属层填充通孔。
参考图5,其示出了形成金属层后的剖面示意图。示例性的,如图5所示,步骤S5包括但不限于:在第二电极层242上形成铜种籽(Cu seed)层;通过电镀工艺在铜种籽层上形成电镀铜层,铜种籽层和电镀铜层构成金属层232。
步骤S6,进行平坦化处理,去除通孔外的第一电极层、电容介质层、第二电极层和金属层,通孔内的第一电极层、电容介质层和第二电极层形成MIM电容。
参考图6,其示出了进行平坦化处理后的剖面示意图。示例性的,如图6所示,可通过(chemical mechanical polishing,CMP)工艺进行平坦化,直至通孔201外的第二介质层212暴露,从而去除通孔201外的第一电极层241、电容介质层250、第二电极层242和金属层232,通孔201内第一电极层241、电容介质层250、第二电极层242构成MIM电容,金属连线231与MIM电容的第一电极层241接触,金属层232与MIM电容的第二电极层242接触,可作为接触孔(via)将MIM电容引出。
综上所述,本申请实施例中,通过在MIM电容的制作过程中,在形成MIM电容所在的通孔后,沉积包括钽层和氮化钽层和第一电极层和第二电极层,取代为了保证台阶均值制造难度较大且成膜颗粒较大的钛/氮化钛层,在一定程度上提高了器件的可靠性。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (10)
1.一种MIM电容的形成方法,其特征在于,包括:
在第二介质层中形成通孔,使所述通孔底部的金属连线暴露,所述第二介质层形成于第一介质层上,所述金属连线形成于所述第一介质层中;
形成第一电极层,所述第一电极层覆盖所述第二介质层和所述通孔暴露的表面,所述第一电极层包括周期性堆叠的钽层和氮化钽层;
在所述第一电极层上形成电容介质层;
在所述电容介质层上形成第二电极层,所述第二电极层包括周期性堆叠的钽层和氮化钽层;
在所述第二电极层上形成金属层,所述金属层填充所述通孔;
进行平坦化处理,去除所述通孔外的第一电极层、电容介质层、第二电极层和金属层,所述通孔内的第一电极层、电容介质层和第二电极层形成所述MIM电容。
2.根据权利要求1所述的方法,其特征在于,所述第一电极层和所述第二电极层中钽层的厚度为50埃至200埃。
3.根据权利要求2所述的方法,其特征在于,所述第一电极层和所述第二电极层中氮化钽层的厚度为100埃至300埃。
4.根据权利要求3所述的方法,其特征在于,所述电容介质层包括铝氧化物层。
5.根据权利要求4所述的方法,其特征在于,所述电容介质层的厚度为100埃至300埃。
6.根据权利要求5所述的方法,其特征在于,所述在所述第一电极层上形成电容介质层,包括:
通过原子层沉积工艺在所述第一电极层上沉积铝氧化物形成所述电容介质层。
7.根据权利要求1至6任一所述的方法,其特征在于,所述第一电极层包括N层钽层和M层氮化钽层,N为自然数,N≥1,M为自然数,M≥1;
所述形成第一电极层,包括:
通过PVD工艺沉积钽层;
通入氮气,在钽层表面形成氮化钽层;
重复上述步骤,直至形成N层钽层和M层氮化钽层。
8.根据权利要求7所述的方法,其特征在于,所述第二电极层包括n层钽层和m层氮化钽层,n为自然数,n≥1,m为自然数,m≥1;
所述形成第一电极层,包括:
通过PVD工艺沉积钽层;
通入氮气,在钽层表面形成氮化钽层;
重复上述步骤,直至形成n层钽层和m层氮化钽层。
9.根据权利要求8所述的方法,其特征在于,所述在所述第二电极层上形成金属层,包括:
在所述第二电极层上形成铜种籽层;
通过电镀工艺在所述铜种籽层上形成电镀铜层,所述铜种籽层和所述电镀铜层构成所述金属层。
10.根据权利要求9所述的方法,其特征在于,所述进行平坦化处理,包括:
通过CMP工艺进行所述平坦化处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211333574.1A CN115621260A (zh) | 2022-12-09 | 2022-12-09 | Mim电容的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211333574.1A CN115621260A (zh) | 2022-12-09 | 2022-12-09 | Mim电容的形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115621260A true CN115621260A (zh) | 2023-01-17 |
Family
ID=84876208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211333574.1A Pending CN115621260A (zh) | 2022-12-09 | 2022-12-09 | Mim电容的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115621260A (zh) |
-
2022
- 2022-12-09 CN CN202211333574.1A patent/CN115621260A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1547133B1 (en) | Method of forming mim capacitors in dual-damascene structures | |
US6259128B1 (en) | Metal-insulator-metal capacitor for copper damascene process and method of forming the same | |
KR100793200B1 (ko) | 집적 회로를 위한 개선된 서로 맞물린 용량성 구조 | |
KR20000053364A (ko) | Beol 감결합 커패시터 | |
US7091542B1 (en) | Method of forming a MIM capacitor for Cu BEOL application | |
CN111696954A (zh) | 金属互连结构及其形成方法 | |
US7511939B2 (en) | Layered capacitor architecture and fabrication method | |
JP2002280458A (ja) | 陽極酸化プロセスを使用してのmim(金属・絶縁物・金属)構造の製造方法 | |
CN101599426A (zh) | 半导体器件电容器的制造方法 | |
US6934143B2 (en) | Metal-insulator-metal capacitor structure | |
CN112259522B (zh) | 包含mim电容的后端结构及其制作方法 | |
EP3627576B1 (en) | Capacitor and manufacturing method for same | |
CN112259520B (zh) | Mim电容的形成方法 | |
CN115621260A (zh) | Mim电容的形成方法 | |
CN112259523B (zh) | Mim电容的形成方法和后端结构 | |
CN110690166B (zh) | 接触孔结构的形成方法及该接触孔结构 | |
CN112259524A (zh) | 铜互连工艺中mim电容的制作方法 | |
CN113506769A (zh) | 包含mim电容的后端结构的形成方法 | |
CN111128867B (zh) | Mim电容的制造方法以及包含mim电容的器件 | |
CN110752183A (zh) | 接触孔结构的形成方法及该接触孔结构 | |
CN111128866A (zh) | 在铝互连结构中集成mim电容的方法及铝互连结构 | |
CN116031204A (zh) | 金属互连结构的形成方法 | |
CN114032592A (zh) | 铜互连结构的形成方法 | |
CN111696953A (zh) | Mim电容薄膜及器件 | |
CN115763423A (zh) | 一种沟槽电容器的制造方法及沟槽电容器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |