KR100793200B1 - 집적 회로를 위한 개선된 서로 맞물린 용량성 구조 - Google Patents

집적 회로를 위한 개선된 서로 맞물린 용량성 구조 Download PDF

Info

Publication number
KR100793200B1
KR100793200B1 KR1020060070744A KR20060070744A KR100793200B1 KR 100793200 B1 KR100793200 B1 KR 100793200B1 KR 1020060070744 A KR1020060070744 A KR 1020060070744A KR 20060070744 A KR20060070744 A KR 20060070744A KR 100793200 B1 KR100793200 B1 KR 100793200B1
Authority
KR
South Korea
Prior art keywords
polarity
layer
strip
extension
strips
Prior art date
Application number
KR1020060070744A
Other languages
English (en)
Other versions
KR20070074441A (ko
Inventor
웨 유 첸
충 롱 창
치 핑 챠오
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20070074441A publication Critical patent/KR20070074441A/ko
Application granted granted Critical
Publication of KR100793200B1 publication Critical patent/KR100793200B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 집적 회로용의 개선된 서로 맞물린 용량성 구조를 위한 시스템 및 방법에 관한 것이다. 최선의 실시예는 일련의 실질적으로 평행한 서로 맞물린 스트립들의 제 1 층을 포함하고, 각 스트립은 제 1 극성 또는 제 2 극성 중 어느 하나로 되어 있고, 상기 일련의 실질적으로 평행한 서로 맞물린 스트립들의 제 1 층은 제 1 극성의 스트립과 제 2 극성의 스트립이 교호한다. 제 1 유전체층은 스트립들의 제 1 층의 각 스트립 상에 침착된다. 일련의 실질적으로 맞물린 연장 스트립들의 제 1 연장층은 상기 제 1 유전체층 상에 침착되고, 각 연장 스트립은 반대 극성의 제 1 층의 스트립 상에 침착된다. 제 1의 일련의 비어들은 제 1 연장층에 결합되고, 각 비어는 동일 극성의 연장 스트립 상에 침착된다. 일련의 실질적으로 평행한 서로 맞물린 스트립들의 제 2 층은 제 1의 일련의 비어에 결합될 수 있다.
집적 회로, 서로 맞물린 용량성 구조, 스트립, 제 1 연장층, 제 1 유전체층

Description

집적 회로를 위한 개선된 서로 맞물린 용량성 구조{Improved interdigitated capacitive structure for an integrated circuit}
도 1은 집적 회로를 위한 용량성 구조의 최선의 실시예의 피쳐들을 도시한 개략 단면도.
도 2는 집적 회로를 위한 용량성 구조의 최선의 실시예의 피쳐들을 도시한 측면도.
도 3 및 도 4는 본 발명의 다른 실시예들에 따른 집적 회로를 위한 용량성 구조의 피쳐들을 설명하는 개략 단면도들.
도 5a 내지 도 5l은 본 발명의 하나의 실시예에 따른, 집적 회로를 위한 용량성 구조를 형성하는 단계들을 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
100, 200 : 커패시터
102, 102a, 104a, 104b, 106, 106a, 106b, 108, 108a : 층
102c : 상부층 130, 132, 134 : 연장 스트립
140, 142, 144, 146, 150, 152, 154, 156 : 비어
202 : 음 극성 용량성 스트립 204 : 양극성 용량성 스트립
206 : 음극성 용량성 스트립 210, 212, 214 : 유전체 스트립
220, 222, 224 : 연장 스트립 230, 232, 234 : 비어
240, 242, 244, 250, 252 : 용량성 스트립
290 : 용량 260, 262 : 비어
270, 280 : 연장 스트립 272, 280, 282 : 유전체 스트립
294, 296, 298 : 용량 312 : 유전체 스트립
320, 322, 324 : 블록 330 : 비어
340, 410 : 용량성 스트립 420 : 연장 스트립
430 : 트렌치형 비어 440 : 용량성 스트립
510 : 절연층 520 : 금속층
530 : 포토레지스트 522, 524, 532, 534 : 스트립
550 : 금속간 유전체 560, 570 : 포토레지스트
562, 564, 572, 574, 592, 594, 602, 604 : 구멍
582, 584 : 연장 스트립 590 : 층간 유전체
600 : 포토레지스트 602, 604 : 구멍
610 : 금속층 620 : 금속간 유전체
622, 624 : 도전성 스트립
기술 분야
본 발명은 일반적으로 집적 회로들용 커패시터들에 관한 것으로서, 특히 집적 회로용의 개선된 서로 맞물린 용량성 구조를 위한 시스템 및 방법에 관한 것이다.
배경
일반적으로, 커패시터들은 다양한 기능들을 수행하기 위해 집적 회로들에 채용된다. 커패시터들은 대역 통과 필터들(band pass filters), 위상 동기 루프들(phase locked loops; PLLs), 다이나믹 랜덤 액세스 메모리(dynamic random access memory; DRAM) 부품들, 및 많은 다른 유용한 장치들의 호스트를 구성하기 위해 이용될 수 있다. 몇가지 예로, 집적 회로의 일부 공통의 요소들은 고유 용량을 나타낸다.
예를 들면, 바이폴러 및 금속-산화물-반도체(metal-oxide-semiconductor; MOS) 트랜지스터와 같은 특정 능동 집적 회로 요소들은 용량을 나타내는 전기 접합부들(electrical junctions)을 포함한다. 실제로, 특정 유형의 트랜지스터에 따라, 전기 접합부의 공핍 영역(depletion region)은 작은 평행 평판 커패시터(parallel-plate capacitor)와 기능적으로 등가인 것으로 기술될 수 있다. 이와 같은 커패시터는 접합부에 인가된 전압의 함수로서 변하는 용량과 함께, 고정값 커패시터로서, 또는 가변 커패시터로서 모델링될 수 있다. 더욱이, 예를 들면 다결정 실리콘(폴리실리콘) 및 금속 라인들과 같은 특정 수동 집적 회로 요소들은 또한 서로에 대해 그리고 임의의 다른 도전체들에 대해 고유 용량을 가진다.
그러나 특정 기능을 달성하기 위해 이와 같은 고유 용량을 채용함에 있어서 하나의 문제점은 고유 용량이 엔지니어에게 종종 불충분하고 곤란하다는 것이다. 예를 들면, 이러한 고유 용량은 통상 특정 요소가 설계되는 일부 다른 기능의 부작용이 있기 때문에, 고유 용량은 주 기능보다 더 높은 설계 우선순위일 수 없다. 게다가, 고유 용량은 특정 요소에 연결되어 있어, 용량 효과는 회로에서 그 요소의 위치에 연결되고 재배치될 수 없다. 따라서, 집적 회로들은 종종 전용 커패시터들을 그들 자신의 우측에 회로 요소들로서 채용한다.
전통적인 커패시터들은 유전체에 의해 분리되는 2개의 도전성 재료들이다. 집적 회로들에 있어서, 2개의 도전성 재료들은 종종 유전체 재료의 개재층(intervening layer)을 갖는 평판들이다. 그러나 이러한 접근 방법의 하나의 중요한 문제점은 집적 회로 칩의 상대적으로 큰 영역이 원하는 용량을 달성하기를 통상적으로 요구된다는 것이다.
용량을 증가시키기 위해 채용되는 하나의 구조는 금속-절연체-금속(metal-insulator-metal; MIM) 커패시터이다. 그것의 가장 단순한 구성에서, 다수의 금속의 수평 평행 플레이트들이 유전체들에 의해 분리된 수개의 층들로 적층된다. 이 플레이트들은 도전성이고 커패시터의 대향 전극들을 형성하도록 교대로 결합된다. 플레이트들의 수직 스택은 구성하기 단순하고, 2개의 도전성 표면들이 단독으로 있는 것보다 단위 면적 당 더 큰 용량을 제공한다. 그러나, 구성하기는 간단하지만, 많은 층들을 갖는 MIM 커패시터를 형성하는 것은 종종 추가 처리 단계들을 필요로 하는 데, 이 추가 처리 단계들은 제조 공정에 아주 비싼 비용을 추가한다.
용량을 증가시키기 위해 채용되는 다른 구조는 금속-산화물-금속(metal- oxide-metal; MOM) 커패시터이다. 일반적으로, MOM 커패시터들은 유전체 재료에 의해 분리되는 반대 극성의 도전 재료의 스트립들로 구성된다. MOM 커패시터들은 종종 기존의 처리 단계들의 이점을 가질 수 있다. 예를 들면, 집적 회로 위에 구리 다층 상호접속 금속화(copper multilevel interconnection metallization)가 통상 이용되는 이중-다마신 기술들(dual-damascene techniques)이 구리-충전 비어들(copper-filled vias) 및 트렌치들(trenches)의 스택들을 구성하기 위해 이용될 수 있다. 산화물 유전체들에 의해 분리되는 2개 이상의 이와 같은 구리-충전 비어들 또는 트렌치들은 MOM 커패시터를 형성할 수 있다. MOM 커패시터들은 종종 유효 형상을 갖는 전통적인 커패시터들보다 단위 면적 당 더 큰 용량을 제공한다. 그러나, MOM 커패시터들은 또한 통상적으로 복잡한 설계를 필요로 하는 데, 이 복잡한 설계는 표준 반도체 장치 제조 공정 단계들의 이점을 취함으로써 얻어지는 이점들을 넘을 수 있다.
몇몇 현대의 방법들은 MOM 및 MIM 커패시터들 모두를 채용한다. 그러나, 통상적으로 이들 커패시터들은, 조합될 때, 집적 회로의 별도의 층들 위에 형성되고, MIM 커패시터층은 MOM 커패시터층 위에 적층된다. 따라서, 용량이 증가되면서, 요구되는 수직 칩 면적도 증가되는 데, 이것은 또한 설계 및 제조 공정에 복잡성을 더할 것이다.
더욱이, 몇몇 MOM 커패시터들에는 MOM 층들의 수직 스택들이 형성된다. 이들 적층된 MOM 커패시터들은 증가된 용량을 제공할 수 있지만, 그러나, 층들간의 정렬 부정합들(mismatches)은 제조 공정에서의 불확실성 및 성능 열화를 야기할 수 있 다. 적어도, 스택들이 정렬되지 않을 경우, 실제 용량은 예측 용량으로부터 벗어날 수 있는 데, 이것은 커패시터에 의존하는 다른 장치들이 예측할 수 없게 칩을 통해 캐스케이딩하게 한다.
그러므로, 이전의 시스템들과 방법들과 연관된 문제점들의 적어도 일부를 극복하는 개선된 집적 회로 커패시터들을 형성하는 시스템 및/또는 방법이 필요하다.
발명의 요약
이들 및 다른 문제들이 일반적으로 해결되거나 회피되고, 기술적 이점들이 일반적으로 집적 회로용의 개선된 서로 맞물린 용량성 구조를 위한 시스템 및 방법을 제공하는, 본 발명의 최선의 실시예들에 의해 달성된다.
본 발명의 최선의 실시예에 따르면, 커패시터 구조물을 제조하는 방법은 일련의 실질적으로 평행한 서로 맞물린 스트립들의 제 1 층을 형성하는 단계를 포함하고, 각 스트립은 제 1 극성 또는 제 2 극성 중 어느 하나로 되어 있고, 상기 일련의 실질적으로 평행한 서로 맞물린 스트립들은 상기 제 1 극성의 스트립과 상기 제 2 극성의 스트립이 교호한다. 제 1 유전체 층은 상기 스트립들의 제 1 층의 각 스트립 위에 침착된다. 일련의 실질적으로 서로 맞물린 연장 스트립들의 제 1 연장층이 상기 제 1 유전체 층 위에 침착되고, 각 연장 스트립은 상기 제 1 극성 또는 상기 제 2 극성 중 어느 하나로 되어 있고, 상기 일련의 실질적으로 서로 맞물린 연장 스트립들은 상기 제 1 극성의 연장 스트립과 상기 제 2 극성의 연장 스트립이 교호하고, 각 연장 스트립은 상기 반대 극성의 상기 제 1 층의 스트립 위에 침착된다. 제 1의 일련의 비어들은 상기 제 1 연장층 위에 형성되고, 각 비어는 상기 제 1 극성 또는 상기 제 2 극성 중 어느 하나로 되어 있고, 상기 제 1의 일련의 비어들은 상기 제 1 극성의 비어와 상기 제 2 극성의 비어가 교호하고, 각 비어는 동일 극성의 연장 스트립 위에 침착된다. 일련의 실질적으로 평행한 서로 맞물린 스트립들의 제 2 층은 상기 제 1의 일련의 비어들 위에 형성되고, 각 스트립은 상기 제 1 극성 또는 상기 제 2 극성 중 어느 하나로 되어 있고, 각 스트립은 동일한 극성의 비어 위에 침착된다.
본 발명의 다른 최선의 실시예에 따르면, 집적 회로를 위한 커패시터 구조물은 일련의 실질적으로 평행한 서로 맞물린 스트립들의 제 1 층으로서, 각 스트립은 제 1 극성 또는 제 2 극성 중 어느 하나로 되어 있고, 상기 일련의 실질적으로 평행한 서로 맞물린 스트립들은 상기 제 1 극성의 스트립과 상기 제 2 극성의 스트립이 교호한다. 제 1 유전체 층은 상기 스트립들의 제 1 층의 각 스트립 위에 침착된다. 일련의 실질적으로 서로 맞물린 연장 스트립들의 제 1 연장층은 상기 제 1 유전체 층 위에 침착되고, 각 연장 스트립은 상기 제 1 극성 또는 상기 제 2 극성 중 어느 하나로 되어 있고, 상기 일련의 실질적으로 서로 맞물린 연장 스트립들은 상기 제 1 극성의 연장 스트립과 상기 제 2 극성의 연장 스트립이 교호하고, 각 연장 스트립은 상기 반대 극성의 상기 제 1 층의 스트립 위에 침착된다. 제 1의 일련의 비어들은 상기 제 1 연장층에 결합되고, 각 비어는 상기 제 1 극성 또는 상기 제 2 극성 중 어느 하나로 되어 있고, 상기 제 1의 일련의 비어들은 상기 제 1 극성의 비어와 상기 제 2 극성의 비어가 교호하고, 각 비어는 동일 극성의 연장 스트립 위에 침착된다. 일련의 실질적으로 평행한 서로 맞물린 스트립들의 제 2 층은 제 1의 일련의 비어들에 결합되고, 각 스트립은 상기 제 1 극성 또는 상기 제 2 극성 중 어느 하나로 되어 있고, 각 스트립은 동일한 극성의 비어 위에 침착된다.
본 발명의 최선의 실시예의 이점은 MOM과 MIM형 커패시터들을 효율적으로 조합하는 것이다. 실질적으로 평행한 서로 맞물린 스트립들의 층들은 기존의 MOM 커패시터들과 유사하게 구성될 수 있다. 제 1 유전체층 및 제 1 연장층은 서로 맞물린 스트립들의 제 1 층에 MIM형 용량을 부가한다. 따라서, MIM형 커패시터는 비어들을 통해 접속된, MOM 커패시터들의 층들 사이에 샌드위치된다.
본 발명의 최선의 실시예의 다른 이점은 단위 면적 당 원하는 용량을 위해 요구되는 수직 칩 면적을 감소시키는 것이다. MOM 커패시터의 층들 사이의 MIM형 용량의 부가는 표면적을 부가하고, 동일 층 위의 스트립들 사이 및 인접한 비어들 사이에서, 그 아래의 층 위에 MOM 커패시터 스트립들의 하나의 층의 용량 효과를 확대한다. 따라서, MOM 커패시터에 요구되는 수직 칩면적을 확대하거나 추가 공정 단계들 없이 단위 면적 당 유효 용량이 증가된다.
본 발명의 최선의 실시예의 또 다른 이점은 부정합 성능을 개선하는 것이다. 비어들을 통해 MIM형 층 위의 층에 결합된, 층들 사이의 MIM형 용량의 부가는 MOM 커패시터 스트립들 사이의 정렬에 있어서의 부정합들을 상쇄할 수 있는 구조적 지지체를 부가한다. 게다가, MIM형 층과 관련된 비어들의 확대된 용량성 필드는 MOM 커패시터 스트립들 사이에 부정합들이 존재할 때 용량 성능을 개선한다.
상기 내용은 다음에 이어지는 본 발명의 상세한 설명이 더 잘 이해될 수 있도록 하기 위해 본 발명의 특징들 및 기술적 이점들을 보다 넓게 개략 기술하였다. 본 발명의 청구항들의 요지를 형성하는 본 발명의 추가 특징들 및 이점들이 이하에 기술될 것이다. 이 기술분야에서 숙련된 사람은 개시된 개념 및 특정 실시예가 본 발명의 동일 목적들을 수행하기 위한 다른 구조들 또는 공정들을 변형 또는 설계하기 위한 기초로서 용이하게 이용될 수 있다는 것을 이해해야 한다. 또한, 이 기술분야에서 숙련된 사람은 이와 같은 등가의 구성들은 첨부된 청구항들에 기재된 것과 같은 본 발명의 사상 및 범위를 벗어나지 않는다는 것을 알아야 한다.
본 발명 및 그의 이점의 더 완전한 이해를 위해, 첨부 도면과 관련하여 취해진 다음의 설명들에 대한 참조가 이루어진다.
예시적인 실시예들의 상세한 설명
현재 최선의 실시예들을 만들고 이용하는 것이 이하에 상세히 기술된다. 그러나, 본 발명은 아주 다양한 특정 환경들에서 구현될 수 있는 많은 응용가능한 발명 개념들을 제공한다는 것을 이해해야 한다. 논의되는 특정 실시예들은 단지 본 발명을 만들고 이용하기 위한 특정 방법들을 예시한 것 뿐이며 본 발명의 범위를 제한하는 것은 아니다.
본 발명은 특정 환경에서의 바람직한 실시예들, 즉 집적 회로를 위한 개선된 서로 맞물린 용량성 구조에 대해 기술될 것이다. 그러나, 본 발명은 또한, 이 기술 분야에서 숙련된 사람이 이해할 수 있는 것과 같이, 예를 들면, 표준 MOM 커패시 터, 다층 MOM 커패시터, 표준 MIM 커패시터, 및 다른 적절한 용량성 구조들과 같은 다른 용량성 구조들에 적용될 수 있다.
도 1를 참조하면, 전체적으로 참조 번호 100으로 나타낸, 집적 회로를 위한 용량성 구조의 개략 단면도가 도시되어 있다. 도시된 것과 같이, 커패시터(100)는 실질적으로 평행한 서로 맞물린 용량성 스트립들(110, 112, 114, 116)의 층(102)을 구비한다. 각각의 용량성 스트립은 "플러스" 부호 (+) 또는 "마이너스" 부호 (-)로 나타낸, 제 1 극성 또는 제 2 극성으로 되어 있다. 도시된 것과 같이, 용량성 스트립들은 교호 극성들(alternating polarities)로 서로 맞물려 있다. 따라서, 스트립(110)은 양의 극성으로 되어 있고, 스트립(112)은 음의 극성으로 되어 있고, 스트립(114)은 양의 극성으로 되어 있고, 스트립(116)은 음의 극성으로 되어 있다.
이 기술 분야에서 숙련된 사람은, 복수의 도전성 스트립들은 MOM형 용량성 구조의 제 1 층을 형성한다는 것을 알 수 있을 것이다. 예시된 실시예에 있어서는, 4개의 도전성 스트립들이 도시되어 있다. 이 기술분야에서 숙련된 사람은 임의의 수의 도전성 스트립들 및 상기 각 스트립을 형성한 구조들이 채용될 수 있다는 것을 알 수 있다.
유전체 재료의 층(104)이 상기 층(102)의 상부 위에 배치된다. 도시된 것과 같이, 층(104)은 각 스트립의 상부 위에 침착된 유전체 재료(120, 122, 124, 126)의 스트립들로 구성된다. 도시된 것과 같이, 유전체 재료의 각 스트립은 그것이 결합되는 층(102)의 용량성 스트립보다 얇다. 게다가, 이 기술분야에서 숙련된 사람은 유전체 재료(도시하지 않음)가 이하에 기술되는 것과 같이 다른 구조들을 분리 하기 위해 채용될 수 있다는 것을 이해할 수 있을 것이다.
연장 스트립들들(130, 132, 134, 136)의 층(106)은 층(104)의 상부 위에 배치된다. 각 연장 스트립은 제 1 또는 제 2 극성으로 되어 있고 그 바로이래의 도전성 스트립과는 반대의 극성으로 되어 있다. 예를 들면, 연장 스트립(130)은 음의 극성으로 되어 있고 용량성 스트립(110)은 양의 극성으로 되어 있다. 유사하게, 연장 스트립(132)은 양의 극성으로 되어 있고 용량성 스트립(112)는 음의 극성으로 되어 있다. 이 기술 분야에서 숙련된 사람은 연장 스트립, 유전체 재료, 및 반대 극성의 하부 용량성 스트립의 조합은 MIM형 용량성 구조를 형성함을 이해할 수 있을 것이다.
층(106)은 비어의 층(108)을 통해 위의 용량성 스트립들의 다른 층(도시하지 않음)에 결합된다. 각 비어는 제 1 또는 제 2 극성 중 어느 하나로 되어 있고 그것이 결합되는 연장 스트립과 같은 극성으로 되어 있다. 예를 들면, 연장 스트립(130)은 음의 극성으로 되어 있고 비어(140, 142, 144, 146)는 또한 음의 극성으로 되어 있다. 유사하게, 연장 스트립(132)은 양의 극성으로 되어 있고 비어(150, 152, 154, 156)은 또한 양의 극성으로 되어 있다. 게다가, 연장 스트립(134)은 음의 극성으로 되어 있고, 비어(160, 162, 164, 166)는 또한 음의 극성으로 되어 있다. 더욱이, 연장 스트립(136)은 양의 극성으로 되어 있고, 비어(160, 162, 164, 166)는 또한 양의 극성으로 되어 있다.
층들(102, 104, 106, 108)은 함께 적층 가능한 용량 유닛을 이룬다. 따라서, 제 2 커패시터(100)는 MOM/MIM형 용량의 추가 층을 위한 커패시터(100)의 상부 위 에 적층될 수 있다. 이렇게 적층될 때, 비어의 층(108)은 비어와 같은 극성의 그 위의 층(102)에 결합한다. 예를 들면, 층(108) 위에 적층된 제 2 층(102)에 있어서 비어들(140-146)에 결합하는 용량성 스트립은 음의 극성으로 될 수 있고 비어들(150-156)에 결합하는 용량성 스트립은 음의 극성일 수 있다. 더욱이, 바람직한 실시예에 있어서, 일련의 적층된 커패시터들(100)의 최후 층(108)에 결합된 단일 추가층(102)이 있다.
도 2를 참조하면, 전체적으로 참조 번호 200으로 나타낸, 집적 회로를 위한 적층된 용량성 구조의 측면도가 도시되어 있다. 도시된 것과 같이, 커패시터(200)는 상부층(108b) 위에 최종 상부층(102c)을 갖는, 2스택의 커패시터들(100)로 구성된다.
명확성을 위해, 각 층(102)은 3층 용량성 스트립들로 도시되어 있다. 예를 들면, 층(102a)은 음극성 용량성 스트립(202), 양극성 용량성 스트립(204), 및 음극성 용량성 스트립(206)으로 도시되어 있다. 이 기술분야에서 숙련된 사람은 임의의 수의 도전성 스트립들, 및 각 스트립 위에 형성된 구조들이 또한 채용될 수 있다는 것을 이해할 수 있을 것이다.
층(104a)은 3개의 유전체 스트립들(210, 212, 214)로 도시되어 있다. 층(106a)은 3개의 연장 스트립들(220, 222, 224)로 도시되어 있다. 각 연장 스트립은 그 바로 아래의 도전성 스트립의 극성과 반대 극성으로 되어 있다. 따라서, 예를 들면, 연장 스트립(220)은 양의 극성으로 되어 있고 용량성 스트립(202)은 음의 극성으로 되어 있다.
층(108a)은 3개의 비어들(230, 232, 234)로 도시되어 있다. 상기한 바와 같이, 각 비어는 그것이 위에서 결합되는 연장 스트립 및 그것이 아래에서 결합되는 용량성 스트립과 같은 극성으로 되어 있다. 따라서, 예를 들면, 비어(230)는 연장 스트립(220) 및 용량성 스트립(240)과 같은 (양의) 극성으로 되어 있다.
따라서, 커패시터(200)는 2이상의 커패시터들(100)의 적층을 도시한다. 층(108a)은 층(108a) 위의 층(102b)에 결합된다. 그리고 층(108b)은 층(108b) 위의 층(102c)에 결합된다. 커패시터들(100)은 원하는 용량값을 얻기 위해 소정 수의 층들과 서로 맞물린 커패시터를 얻기 위해 커패시터들(100)을 부가 또는 감하여 임의의 수의 반복들 및 구성들로 적층될 수 있다. 따라서, 커패시터(200)는 MOM 커패시터의 감소된 칩 면적을 갖는, MIM 커패시터의 개선된 용량을 나타낸다.
예를 들면, 커패시터(200)는 층(102c)의 용량성 스트립(250)과 용량성 스트립(252) 사이의 용량(290)을 보인다. 커패시터(200)는 또한 층(108b)의 비어(260)와 비어(262) 사이의 용량(292)을 보인다. 연장 스트립들 및 유전체 스트립들에 의해 부가된 유일한 MIM형 용량은 또한 추가 용량을 제공한다.
예를 들면, 커패시터(200)는 층(104b)의 유전체 스트립(272)에 의해 지지되는, 층(106b)의 연장 스트립(270)과 층(102b)의 용량성 스트립(242) 사이의 용량(294)을 보인다. 유사하게, 커패시터(200)는 층(104b)의 유전체 스트립(282)에 의해 지지되는, 층(106b)의 연장 스트립(280)과 층(102b)의 용량성 스트립(244) 사이의 용량(296)을 보인다.
더욱이, 연장 스트립들 자신은 용량을 부가한다. 예를 들면, 커패시터(200) 는 층(106a)의 연장 스트립(220)과 연장 스트립(222) 사이의 용량(298)을 보인다. 이 기술분에서 숙련된 사람은 상기 용량은 예로서 강조된 것임을 이해할 수 있을 것이고 커패시터(200)의 단지 용량성 상호작용들로서 해석되지 않아야 한다.
용량 스트립들, 연장 스트립들, 및 비어들은 구리, 알루미늄, 질화 티탄(TiN), 도핑된 폴리실리콘, 및 이들의 임의 조합들을 포함하지만 이들에 한정되지 않는 도전 재료를 포함한다. 하나의 스트립 및/또는 비어의 조성은 다른 스트립 및/또는 비어의 조성과는 다를 수 있고, 용량성 스트립들, 연장 스트립들, 및 비어들의 구성은 동일할 필요는 없다.
유전체 스트립들은 이산화 실리콘(SiO2), 질화 실리콘(SiN), 오산화 탄탈(Ta2O5), 및 이들의 임의의 조합들을 포함하지만 이들에 한정되지 않는 유전체 재료를 포함한다. 도전성 재료들 및 유전체 재료들의 선택은, 이 기술분야에서 숙련된 사람이 알 수 있는 것과 같이, 부분적으로 제조 공정 및 용량성 요소들에 대해 의도된 응용에 의존한다.
도 3에는 전체에 걸쳐 참조 번호 300으로 표시된 집적 회로를 위한 용량성 구조의 단면도가 도시되어 있다. 제 1 층(102a)은 상기한 바와 같이 용량성 스트립(310)을 포함한다. 제 2 층(104a)은 상기한 바와 같이 유전체 스트립(312)을 포함한다.
도시된 실시예에 있어서, 제 3 층(106a)은 복수의 블록들(320, 322, 324)로 분할된 연장 스트립을 포함한다. 각 블록은 층(108a)의 비어에 결합된다. 따라서, 예를 들면, 블록(320)은 비어(330)에 결합된다. 상기한 바와 같이, 층(108a)의 비어들은 층(102b)의 용량성 스트립(340)(비어들과 동일한 극성을 갖는)에 결합된다. 그러므로, 커패시터(100)는 블록형태의 연장 스트립들로 구성될 수 있다. 블록형태 세그먼트들로서 연장 스트립들을 형성하면, 이 기술분야에서 숙련된 사람이 알 수 있는 것과 같이, 제조 공정을 단순화시킬 수 있다.
도 4에는 전체에 걸쳐 참조 번호 400으로 나타낸, 집적 회로를 위한 용량성 구조의 단면도가 도시되어 있다. 제 1 층(102a)은 상기한 바와 같이 용량성 스트립(410)을 포함한다. 제 2 층(104a)은 상기한 바와 같이 유전체 스트립(412)을 포함한다. 제 3 층(106a)은 상기한 바와 같이 연장 스트립(420)을 포함한다.
도시된 실시예에 있어서, 제 4 층(108a)은 비어들에 대해 도 1 내지 도 3에 도시된 복수의 컬럼들과는 대조되는, 실질적으로 수직의 트렌치형 비어(trench-type via; 430)로서 구성되는 수평으로 연속하는 비어를 포함한다. 상기한 바와 같이, 층(108a)의 연속하는 비어(430)는 층(102b)의 용량성 스트립(440)(동일 극성의)에 결합된다. 그러므로, 커패시터(100)는 수직 트렌치형 비어들로 구성될 수 있다. 수직 트렌치형 비어들로서 비어들을 형성하면, 이 기술분야에서 숙련된 사람이 알 수 있는 것과 같이, 제조 공정을 단순화시킬 수 있다.
도 5a 내지 도 5l에는 도 2에 도시된 구조와 같은 개선된 서로 맞물린 용량성 구조를 제조하는 방법이 도시되어 있다. 설명을 쉽게 하기 위해, 도시된 공정은 2개의 인접한 도전성 스트립들 및 이들 위에 형성된 피쳐들로 한정된다. 이 기술분야에서 숙련된 사람은 다른 피쳐들 및 장치들이 또한 이하에 기술되는 피쳐들과 동 시에 형성될 수 있다는 것을 이해할 수 있을 것이다.
도 5a에 도시된 것과 같이, 금속층(520)은 화학적 기상 증착(chemical vapor deposition; CVD), 물리적 기상 증착(physical vapor depositon; PVD), 또는 다른 적절한 방법에 의해 절연층(510) 위에 침착된다. 일부 실시예들에서, 반사방지 코팅 층이 금속층(520) 위에 침착될 수 있다. 이후 포토레지스트(530)의 층이 금속층(520) 위에 형성된다.
이후 포토레지스트는 도전성 스트립들 및 다른 회로 요소들를 포함하는 패턴으로 마스크(도시하지 않음)를 통해 노광된다. 상기 패턴은 포토레지스트 위에 현상되고, 이어서 이 포토레지스트가 제거되어 도 5b에 도시된 것과 같이, 스트립들(532, 534)을 노출시킨다. 이 기술분야에서 숙련된 사람은 알 수 있는 것과 같이 이후 금속층(520)의 덮이지 않은 영역이 에칭제거되어 남아 있는 포토레지스트가 제거된다. 따라서, 도전성 스트립들(522, 524)이 도 5c에 도시된 것과 같이 남는다.
도 5d에 도시된 것과 같이, 금속간 유전체(inter-metal dielectric; IMD)(550)의 층이 도전성 스트립들 사이에 형성되고 모든 다른 비어있는 영역들을 덮는다. IMD(550)의 상면은 이후 예를 들면 화학 기계적 폴리싱(chemical mechanical polishing; CMP)에 의해 평탄화될 수 있다. 포토레지스트(560)의 다른 층이 IMD(550) 위에 형성된다. 다른 노광 및 현상 공정에 이어서, 유전체 스트립들이 위치하는 영역들 위의 포토레지스트가 제거되고 구멍들(562, 564)이 도 5e에 도시된 것과 같이 남는다.
IMD(550)를 통해 하부 피쳐들의 표면까지 구멍들을 에칭한 후, 도 5f에 도시된 것과 같이 유전체 재료가 침착되고 유전체 스트립들(552, 554)이 형성된다. 다른 실시예에 있어서, 유전체 스트립들(552, 554)이 IMD(550)를 포함하는 동일한 금속간 유전체로 형성될 수 있고, 이 경우 IMD(550)로 에칭된 구멍들은 하부 피쳐들(즉, 도전성 스트립들(522, 524))의 표면 위에서 정지하여, 원하는 적절한 형상을 형성한다.
다른 노광 및 현상 공정에 이어, 연장 스트립들이 위치되는 영역들 위의 포토레지스트(570)가 제거되고 구멍들(572, 574)이 도 5g에 도시된 것과 같이 남는다. IMD(550)를 통한 하부 피쳐들(즉, 유전체 스트립들(552, 554))의 표면까지 구멍들을 에칭 후, 도전성 재료가 침착되고 연장 스트립들(582, 584)이 도 5h에 도시된 것과 같이 형성된다.
층간 유전체(inter-layer dielectric; ILD)(590)가 도 5i에 도시된 것과 같이 나머지 구조물들 위에 형성된다. 다른 실시예에 있어서, ILD(590)는 IMD(550)와 동일한 유전체 재료로 형성될 수 있다. ILD(590)의 상면은 또한 이 기술 분야에서 숙련된 사람에게 잘 알려진 다수의 방법들 중 어느 하나의 방법에 의해 평탄화될 수 있다. 포토레지스트(600)의 다른 층이 ILD(590)위에 형성된다. 노광 및 현상 공정에 이어, 비어들이 위치되는 영역 위의 포토레지스트가 제거되고 구멍들(602, 604)이 남는다. 하부 피쳐들(즉, 연장 스트립들 582, 584)의 표면까지 아래로 에칭한 후, 도 5j에 도시된 것과 같이 비어들(592, 594)이 형성된다.
이후 비어들(592, 594)이 도 5k에 도시된 것과 같이, 금속층(610)을 형성하 는 데 이용되는 금속으로 충전될 수 있다. 포토레지스트의 층(도시하지 않음)이 침착되고 도전성 스트립들 및 다른 회로 요소들을 포함하는 패턴으로 마스크(도시하지 않음)를 통해 노광된다. 도 5l에 도시된 것과 같이, 패턴이 포토레지스트 위에 현상되고, 이 후 이 포토레지스트가 제거되어 에칭 제거되고, 나머지 포토레지스트가 제거될 때 비어들(592, 594)에 결합된 도전성 스트립들(622, 624)을 형성하는 스트립을 노출시킨다. 금속간 유전체(IMD; 620)의 층이 도전성 스트립들 사이에 형성되고 모든 다른 비어있는 영역들을 덮는다.
따라서, 집적 회로를 위한 개선된 맞물린 용량성 구조가 형성된다. 이 기술분야에서 숙련된 사람은 상기 공정은 상기 구조를 위한 층(102)을 형성하는 도전성 스트립들(622, 624)과 함께, IMD(620)의 상부 위에 다른 용량성 유닛을 형성하기 위해 반복될 수 있다는 알 수 있을 것이다.
이상 본 발명 및 그 이점들을 상세히 기술하였으나, 다양 변경들, 대체들 및 대안들이 첨부된 청구항들에 의해 정의된 것과 같은 본 발명의 사상 및 범위를 벗어나지 않고 본원에 만들어 질 수 있다는 것을 이해해야 한다. 예를 들면, 다양한 도전성 및 유전체 재료들이 본 발명의 범위 내에 남아있으면서 변경될 수 있다는 것을 이 기술분야에서 숙련된 사람은 용이하게 이해할 수 있을 것이다. 더욱이, 상기한 바와 같이, 용량성 유닛들의 수 및 도전성 스트립들의 수 및 관련 구조들은 특정 회로 또는 기능을 위한 원하는 용량을 달성하기 위해 필요에 따라 변경될 수 있다.
더욱이, 본 발명의 범위는 본 명세서에 기술된, 공정, 기계, 제조, 물질의 조성, 수단, 방법들 및 단계들의 특정 실시예로 한정되도록 의도되지 않는다. 이 기술 분야에서 숙련된 사람이 본 발명의 개시내용으로부터 용이하게 이해할 수 있는 것과 같이, 본원에 기술된 대응하는 실시예들과 실질적으로 동일한 기능을 수행하거나 실질적으로 동일한 결과를 달성하는, 현재 존재하거나 나중 개발될 공정들, 기계들, 제조, 물질의 조성들, 수단, 방법들, 또는 단계들이 본 발명에 따라 이용될 수 있다. 따라서, 다음의 청구항들은 이들의 범위 내에 이와 같은 공정들, 기계들, 제조, 물질의 조성들, 수단, 방법들, 또는 단계들을 포함시키도록 의도된다.
본 발명에 의하면, 설계 및 제조 공정에 복잡성을 감소시킨, 집적 회로 커패시터들을 형성하는 시스템 및/또는 방법을 제공한다.

Claims (9)

  1. 집적 회로를 위한 커패시터 구조물에 있어서,
    일련의 평행한 서로 맞물린 스트립들의 제 1 층으로서, 각 스트립은 제 1 극성 또는 제 2 극성 중 어느 하나로 되어 있고, 상기 일련의 평행한 서로 맞물린 스트립들은 상기 제 1 극성의 스트립과 상기 제 2 극성의 스트립이 교호하는, 상기 제 1 층;
    상기 스트립들의 제 1 층의 각 스트립 위에 침착된 제 1 유전체 층;
    상기 제 1 유전체 층 위에 침착된 일련의 서로 맞물린 연장 스트립들의 제 1 연장층으로서, 각 연장 스트립은 상기 제 1 극성 또는 상기 제 2 극성 중 어느 하나로 되어 있고, 상기 일련의 서로 맞물린 연장 스트립들은 상기 제 1 극성의 연장 스트립과 상기 제 2 극성의 연장 스트립이 교호하고, 각 연장 스트립은 반대 극성의 상기 제 1 층의 스트립 위에 침착되는, 상기 제 1 연장층;
    상기 제 1 연장층에 결합된 제 1의 일련의 비어들로서, 각 비어는 상기 제 1 극성 또는 상기 제 2 극성 중 어느 하나로 되어 있고, 상기 제 1의 일련의 비어들은 상기 제 1 극성의 비어와 상기 제 2 극성의 비어가 교호하고, 각 비어는 동일 극성의 연장 스트립 위에 침착되는, 상기 제 1의 일련의 비어들; 및
    제 1의 일련의 비어들에 결합된 일련의 평행한 서로 맞물린 스트립들의 제 2 층으로서, 각 스트립은 상기 제 1 극성 또는 상기 제 2 극성 중 어느 하나로 되어 있고, 각 스트립은 동일한 극성의 비어 위에 침착되는, 상기 스트립들의 제 2 층을 포함하는, 커패시터 구조물.
  2. 제 1 항에 있어서,
    각 연장 스트립은 연속하는 트렌치를 포함하는, 커패시터 구조물.
  3. 제 1 항에 있어서,
    각 연장 스트립은 복수의 블록들을 포함하는, 커패시터 구조물.
  4. 제 1 항에 있어서,
    각 비어는 연속하는 수직 트렌치를 포함하는, 커패시터 구조물.
  5. 제 1 항에 있어서,
    각 비어는 복수의 수직 컬럼들을 포함하는, 커패시터 구조물.
  6. 제 5 항에 있어서,
    각 연장 스트립은 복수의 블록들을 포함하고, 각 블록은 상기 복수의 수직 컬럼들 중 하나에 결합되는, 커패시터 구조물.
  7. 제 1 항에 있어서,
    상기 스트립들의 제 2 층의 각 스트립 위에 침착된 제 2 유전체층;
    상기 제 2 유전체층 위에 침착된 일련의 서로 맞물린 연장 스트립들의 제 2 연장층으로서, 각 연장 스트립은 상기 제 1 극성 또는 상기 제 2 극성 중 어느 하나로 되어 있고, 상기 일련의 서로 맞물린 연장 스트립들의 제 2 연장층은 상기 제 1 극성의 연장 스트립과 상기 제 2 극성의 연장 스트립이 교호하고, 각 연장 스트립은 반대 극성의 상기 제 2 층의 스트립 위에 침착되는, 상기 제 2 연장층;
    상기 제 2 연장층에 결합된 제 2의 일련의 비어들로서, 각 비어는 상기 제 1 극성 또는 제 2 극성 중 어느 하나로 되어 있고, 상기 제 2의 일련의 비어들은 상기 제 1 극성의 비어와 상기 제 2 극성의 비어가 교호하고, 각 비어는 동일 극성의 연장 스트립 위에 침착되는, 상기 제 2의 일련의 비어들; 및
    상기 제 2의 일련의 비어들에 결합된 일련의 평행한 서로 맞물린 스트립들의 제 3 층으로서, 각 스트립은 상기 제 1 극성 또는 상기 제 2 극성 중 어느 하나로 되어 있고, 각 스트립은 동일 극성의 비어 위에 침착되는, 상기 제 3 층을 더 포함하는, 커패시터 구조물.
  8. 집적 회로를 위한 커패시터 구조물을 제조하는 방법에 있어서,
    일련의 평행한 서로 맞물린 스트립들의 제 1 층을 형성하는 단계로서, 각 스트립은 제 1 극성 또는 제 2 극성 중 어느 하나로 되어 있고, 상기 일련의 평행한 서로 맞물린 스트립들은 상기 제 1 극성의 스트립과 상기 제 2 극성의 스트립이 교호하는, 상기 제 1 층을 형성하는 단계;
    상기 스트립들의 제 1 층의 각 스트립 위에 제 1 유전체 층을 침착하는 단계;
    상기 제 1 유전체 층 위에 침착된 일련의 서로 맞물린 연장 스트립들의 제 1 연장층을 형성하는 단계로서, 각 연장 스트립은 상기 제 1 극성 또는 상기 제 2 극성 중 어느 하나로 되어 있고, 상기 일련의 서로 맞물린 연장 스트립들은 상기 제 1 극성의 연장 스트립과 상기 제 2 극성의 연장 스트립이 교호하고, 각 연장 스트립은 반대 극성의 상기 제 1 층의 스트립 위에 침착되는, 상기 제 1 연장층을 형성하는 단계;
    상기 제 1 연장층 위에 제 1의 일련의 비어들을 형성하는 단계로서, 각 비어는 상기 제 1 극성 또는 상기 제 2 극성 중 어느 하나로 되어 있고, 상기 제 1의 일련의 비어들은 상기 제 1 극성의 비어와 상기 제 2 극성의 비어가 교호하고, 각 비어는 동일 극성의 연장 스트립 위에 침착되는, 상기 제 1의 일련의 비어들을 형성하는 단계; 및
    제 1의 일련의 비어들 위에 일련의 평행한 서로 맞물린 스트립들의 제 2 층을 형성하는 단계로서, 각 스트립은 상기 제 1 극성 또는 상기 제 2 극성 중 어느 하나로 되어 있고, 각 스트립은 동일한 극성의 비어 위에 침착되는, 상기 제 2 층을 형성하는 단계를 포함하는, 커패시터 구조물 제조 방법.
  9. 제 8 항에 있어서,
    스트립들의 상기 제 2 층의 각 스트립 위에 제 2 유전체층을 형성하는 단계;
    상기 제 2 유전체층 위에 일련의 서로 맞물린 연장 스트립들의 제 2 연장층을 형성하는 단계로서, 각 연장 스트립은 상기 제 1 극성 또는 상기 제 2 극성 중 어느 하나로 되어 있고, 상기 일련의 서로 맞물린 연장 스트립들의 제 2 연장층은 상기 제 1 극성의 연장 스트립과 상기 제 2 극성의 연장 스트립이 교호하고, 각 연장 스트립은 반대 극성의 제 2 층의 상기 스트립 위에 침착되는, 상기 제 2 연장층을 형성하는 단계;
    상기 제 2 연장층 위에 제 2의 일련의 비어들을 형성하는 단계로서, 각 비어는 상기 제 1 극성 또는 제 2 극성 중 어느 하나로 되어 있고, 상기 제 2의 일련의 비어들은 상기 제 1 극성의 비어와 상기 제 2 극성의 비어가 교호하고, 각 비어는 동일 극성의 연장 스트립 위에 침착되는, 상기 제 2의 일련의 비어들을 형성하는 단계; 및
    상기 제 2의 일련의 비어들 위에 일련의 평행한 서로 맞물린 스트립들의 제 3 층을 형성하는 단계로서, 각 스트립은 상기 제 1 극성 또는 상기 제 2 극성 중 어느 하나로 되어 있고, 각 스트립은 동일 극성의 비어 위에 침착되는, 상기 제 3 층을 형성하는 단계를 더 포함하는, 커패시터 구조물 제조 방법.
KR1020060070744A 2006-01-09 2006-07-27 집적 회로를 위한 개선된 서로 맞물린 용량성 구조 KR100793200B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/328,502 2006-01-09
US11/328,502 US8169014B2 (en) 2006-01-09 2006-01-09 Interdigitated capacitive structure for an integrated circuit

Publications (2)

Publication Number Publication Date
KR20070074441A KR20070074441A (ko) 2007-07-12
KR100793200B1 true KR100793200B1 (ko) 2008-01-10

Family

ID=37806118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060070744A KR100793200B1 (ko) 2006-01-09 2006-07-27 집적 회로를 위한 개선된 서로 맞물린 용량성 구조

Country Status (7)

Country Link
US (1) US8169014B2 (ko)
EP (1) EP1806783B1 (ko)
JP (1) JP4621630B2 (ko)
KR (1) KR100793200B1 (ko)
CN (1) CN100477214C (ko)
DE (1) DE602006011118D1 (ko)
TW (1) TWI297951B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207567B2 (en) * 2008-11-19 2012-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-oxide-metal structure with improved capacitive coupling area
US8362589B2 (en) * 2008-11-21 2013-01-29 Xilinx, Inc. Integrated capacitor with cabled plates
KR101024652B1 (ko) 2008-12-09 2011-03-25 매그나칩 반도체 유한회사 캐패시터 구조체
US10283443B2 (en) 2009-11-10 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package having integrated capacitor
US8810002B2 (en) * 2009-11-10 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical metal insulator metal capacitor
US9941195B2 (en) 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
US9343237B2 (en) 2009-11-10 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical metal insulator metal capacitor
CN102820279B (zh) * 2011-06-10 2015-06-17 台湾积体电路制造股份有限公司 垂直相互交叉的半导体电容器
US8759893B2 (en) * 2011-09-07 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Horizontal interdigitated capacitor structure with vias
CN103247592B (zh) * 2012-02-14 2015-11-25 无锡华润上华半导体有限公司 Mom电容器及其制作方法
DE102012024339B3 (de) 2012-12-13 2013-08-08 Otto-Von-Guericke-Universität Magdeburg Prüfvorrichtung zur Federnormalkraftmessung
US8980708B2 (en) 2013-02-19 2015-03-17 Qualcomm Incorporated Complementary back end of line (BEOL) capacitor
US9606155B2 (en) * 2013-12-18 2017-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitance measurement circuit and method
US9640532B2 (en) 2014-02-14 2017-05-02 Qualcomm Incorporated Stacked metal oxide semiconductor (MOS) and metal oxide metal (MOM) capacitor architecture
KR20150119746A (ko) * 2014-04-16 2015-10-26 에스케이하이닉스 주식회사 반도체 장치, 레지스터 및 그 제조 방법
US9520461B1 (en) * 2015-08-28 2016-12-13 Texas Instruments Incorporated Integrated circuit with lateral flux capacitor
US10510688B2 (en) * 2015-10-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Via rail solution for high power electromigration
US11610999B2 (en) 2020-06-10 2023-03-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Floating-gate devices in high voltage applications
CN112490221A (zh) * 2020-11-26 2021-03-12 无锡市晶源微电子有限公司 一种立体结构电容器
WO2023100807A1 (ja) * 2021-12-01 2023-06-08 ローム株式会社 絶縁チップおよび信号伝達装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020077923A (ko) * 2000-03-01 2002-10-14 인피네온 테크놀로지스 아게 금속-절연체-금속 커패시터를 포함하는 집적 소자
KR20040060843A (ko) * 2001-11-22 2004-07-06 소니 가부시끼 가이샤 멀티칩 회로 모듈 및 그 제조 방법

Family Cites Families (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2861321A (en) 1952-11-14 1958-11-25 Int Standard Electric Corp Manufacture of electrical capacitors
BE525387A (ko) 1952-12-29 1900-01-01
DE1803883A1 (de) 1968-10-18 1970-05-27 Siemens Ag Durch mindestens zwei abstimmbare Kapazitaetsdioden gesteuerte elektrische Anordnung
US3649878A (en) 1970-07-23 1972-03-14 Components Inc Nonpolar solid electrolytic capacitor
US3879645A (en) 1973-09-24 1975-04-22 Nl Industries Inc Ceramic capacitors
US4071878A (en) 1975-02-18 1978-01-31 N L Industries, Inc. Method for producing capacitors and ceramic body therefore
US4005377A (en) 1975-09-02 1977-01-25 General Electric Company Conductivity coupled split capacitor signal processing device and apparatus therefor
NL7609587A (nl) 1975-09-08 1977-03-10 Ncr Co Elektrisch afstembare mnos-capaciteit.
US5168075A (en) 1976-09-13 1992-12-01 Texas Instruments Incorporated Random access memory cell with implanted capacitor region
US4126836A (en) 1977-03-30 1978-11-21 Rca Corporation Balanced capacitance charge transfer device
US4301580A (en) 1977-04-16 1981-11-24 Wallace Clarence L Manufacture of multi-layered electrical assemblies
NL7802688A (nl) 1978-03-13 1979-09-17 Philips Nv Inrichting voor het omzetten van akoestische in elektrische trillingen en omgekeerd, voor- zien van tenminste een kondensator elektreet- element aangesloten op een elektronische schakeling.
US4249196A (en) 1978-08-21 1981-02-03 Burroughs Corporation Integrated circuit module with integral capacitor
FR2437734A1 (fr) 1978-09-26 1980-04-25 Thomson Csf Amplificateur a capacites commutees, filtre a capacites commutees et filtre a transfert de charges comportant un tel amplificateur
US4347650A (en) 1980-09-22 1982-09-07 Avx Corporation Method of making marginless multi-layer ceramic capacitors
JPS57103366A (en) 1980-12-18 1982-06-26 Clarion Co Ltd Variable-capacitance device
US4427457A (en) 1981-04-07 1984-01-24 Oregon Graduate Center Method of making depthwise-oriented integrated circuit capacitors
US4409608A (en) 1981-04-28 1983-10-11 The United States Of America As Represented By The Secretary Of The Navy Recessed interdigitated integrated capacitor
GB2115223B (en) 1982-02-18 1985-07-10 Standard Telephones Cables Ltd Multilayer ceramic dielectric capacitors
US4419714A (en) 1982-04-02 1983-12-06 International Business Machines Corporation Low inductance ceramic capacitor and method for its making
US4430522A (en) 1982-07-16 1984-02-07 Eldre Components, Inc. Laminated bus bar with capacitors and method of making same
US4458294A (en) 1982-07-28 1984-07-03 Corning Glass Works Compliant termination for ceramic chip capacitors
US4584074A (en) 1982-12-07 1986-04-22 International Standard Electric Corporation Capacitors
DE3382208D1 (de) 1982-12-15 1991-04-18 Nec Corp Monolithisches vielschichtkeramiksubstrat mit mindestens einer dielektrischen schicht aus einem material mit perovskit-struktur.
US4453199A (en) 1983-06-17 1984-06-05 Avx Corporation Low cost thin film capacitor
FR2548440B1 (fr) 1983-06-28 1986-03-21 Europ Composants Electron Film metallise pour la realisation de condensateurs et procede de fabrication desdits condensateurs
US5125138A (en) 1983-12-19 1992-06-30 Spectrum Control, Inc. Miniaturized monolithic multi-layer capacitor and apparatus and method for making same
US4517406A (en) 1984-05-14 1985-05-14 Eldre Components, Inc. Laminated bus bar containing multilayer ceramic capacitors
JPH0656826B2 (ja) 1984-06-04 1994-07-27 東レ株式会社 コンデンサ
US4599788A (en) 1984-07-13 1986-07-15 Sprague Electric Company Solid electrolytic capacitor manufacture
DE3567770D1 (en) 1984-10-17 1989-02-23 France Etat Method for producing electronic circuits based on thin layers transistors and capacitors
US4697159A (en) 1984-10-31 1987-09-29 Rca Corporation Tuning capacitors with selectable capacitance configurations for coupling between microwave circuits
NL8403932A (nl) 1984-12-24 1986-07-16 Philips Nv Geintegreerde schakeling met kapaciteiten van verschillende kapaciteitswaarden.
JPH0682783B2 (ja) 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
JPS61283108A (ja) 1985-06-07 1986-12-13 株式会社村田製作所 積層コンデンサ
FR2583216B1 (fr) 1985-06-11 1987-08-07 Europ Composants Electron Procede de fabrication de condensateurs electrolytiques et condensateur obtenu par un tel procede
US4687540A (en) 1985-12-20 1987-08-18 Olin Corporation Method of manufacturing glass capacitors and resulting product
US4836861A (en) 1987-04-24 1989-06-06 Tactical Fabs, Inc. Solar cell and cell mount
DE3715674A1 (de) 1987-05-11 1988-12-01 Messerschmitt Boelkow Blohm Halbleiter mit kapazitiver auslese der ladungstraeger und integrierter gleichspannungszufuehrung
DE3853513T2 (de) 1987-11-20 1995-11-23 Oki Electric Ind Co Ltd Akustische Oberflächenwellenanordnung.
US5140389A (en) 1988-01-08 1992-08-18 Hitachi, Ltd. Semiconductor memory device having stacked capacitor cells
KR910010167B1 (ko) 1988-06-07 1991-12-17 삼성전자 주식회사 스택 캐패시터 dram셀 및 그의 제조방법
US4831494A (en) 1988-06-27 1989-05-16 International Business Machines Corporation Multilayer capacitor
US4918454A (en) 1988-10-13 1990-04-17 Crystal Semiconductor Corporation Compensated capacitors for switched capacitor input of an analog-to-digital converter
KR910700536A (ko) 1988-12-07 1991-03-15 요네사와 요시노부 적층형 칩 콘덴서용 금속화 필름 및 그 제조방법
US4866567A (en) 1989-01-06 1989-09-12 Ncr Corporation High frequency integrated circuit channel capacitor
US4931899A (en) 1989-01-17 1990-06-05 Sierra Aerospace Technology, Inc. Ceramic cased capacitor
US4870539A (en) 1989-01-17 1989-09-26 International Business Machines Corporation Doped titanate glass-ceramic for grain boundary barrier layer capacitors
US4916576A (en) 1989-02-27 1990-04-10 Fmtt, Inc. Matrix capacitor
US5053916A (en) 1989-03-13 1991-10-01 U.S. Philips Corporation Surface-mounted multilayer capacitor and printed circuit board having such a multilayer capacitor
EP0391123A3 (en) 1989-04-04 1991-09-11 Texas Instruments Incorporated Extended length trench resistor and capacitor
US4949217A (en) 1989-06-23 1990-08-14 General Electric Company Multilayer capacitor suitable for substrate integration and multimegahertz filtering
US5196365A (en) 1989-07-05 1993-03-23 Fujitsu Limited Method of making semiconductor memory device having stacked capacitor
JP2753887B2 (ja) 1989-09-29 1998-05-20 京セラ株式会社 コンデンサー内蔵複合回路基板
US5006481A (en) 1989-11-30 1991-04-09 Sgs-Thomson Microelectronics, Inc. Method of making a stacked capacitor DRAM cell
US5298775A (en) 1990-02-26 1994-03-29 Nec Corporation Semiconductor memory device having stacked-type capacitor of large capacitance
FR2662290B1 (fr) 1990-05-15 1992-07-24 France Telecom Procede de realisation d'un ecran d'affichage a matrice active et a condensateurs de stockage et ecran obtenu par ce procede.
US5062025A (en) 1990-05-25 1991-10-29 Iowa State University Research Foundation Electrolytic capacitor and large surface area electrode element therefor
EP0461904A3 (en) 1990-06-14 1992-09-09 Creative Integrated Systems, Inc. An improved semiconductor read-only vlsi memory
KR930007192B1 (ko) 1990-06-29 1993-07-31 삼성전자 주식회사 디램셀의 적층형캐패시터 및 제조방법
US5217918A (en) 1990-08-14 1993-06-08 Samsung Electronics Co., Ltd. Method of manufacturing a highly integrated semiconductor memory device with trench capacitors and stacked capacitors
JP2973499B2 (ja) 1990-09-13 1999-11-08 松下電器産業株式会社 チップ型固体電解コンデンサ
KR930008583B1 (ko) 1990-10-25 1993-09-09 현대전자산업주식회사 스택캐패시터 및 그 제조방법
US5055966A (en) 1990-12-17 1991-10-08 Hughes Aircraft Company Via capacitors within multi-layer, 3 dimensional structures/substrates
US5236860A (en) 1991-01-04 1993-08-17 Micron Technology, Inc. Lateral extension stacked capacitor
US5177670A (en) 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
KR920017248A (ko) 1991-02-18 1992-09-26 문정환 반도체 메모리 소자의 커패시터 제조방법
US5072329A (en) 1991-04-01 1991-12-10 Avx Corporation Delamination resistant ceramic capacitor and method of making same
US5153540A (en) 1991-04-01 1992-10-06 Amphenol Corporation Capacitor array utilizing a substrate and discoidal capacitors
US5262343A (en) 1991-04-12 1993-11-16 Micron Technology, Inc. DRAM stacked capacitor fabrication process
JPH04354316A (ja) 1991-05-31 1992-12-08 Sumitomo Electric Ind Ltd コンデンサ素子
KR940007391B1 (ko) 1991-08-23 1994-08-16 삼성전자 주식회사 고집적 반도체 메모리장치의 제조방법
US5179773A (en) 1991-08-30 1993-01-19 Bmc Technology Corporation Process of manufacturing multilayer ceramic capacitors
US5266512A (en) 1991-10-23 1993-11-30 Motorola, Inc. Method for forming a nested surface capacitor
US5262662A (en) 1991-10-31 1993-11-16 Micron Technology, Inc. Storage node capacitor having tungsten and etched tin storage node capacitor plate
US5573967A (en) 1991-12-20 1996-11-12 Industrial Technology Research Institute Method for making dynamic random access memory with fin-type stacked capacitor
US5220483A (en) 1992-01-16 1993-06-15 Crystal Semiconductor Tri-level capacitor structure in switched-capacitor filter
US5212402A (en) 1992-02-14 1993-05-18 Motorola, Inc. Semiconductor device with integral decoupling capacitor
US5214564A (en) 1992-04-23 1993-05-25 Sunstrand Corporation Capacitor assembly with integral cooling apparatus
US5229911A (en) 1992-06-04 1993-07-20 Voltronics Corporation Variable trimmer capacitor
US5208725A (en) * 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
JPH08264721A (ja) * 1995-03-28 1996-10-11 Olympus Optical Co Ltd 誘電体キャパシタ
US6117747A (en) 1999-11-22 2000-09-12 Chartered Semiconductor Manufacturing Ltd. Integration of MOM capacitor into dual damascene process
JP2001177056A (ja) * 1999-12-16 2001-06-29 Hitachi Ltd 半導体集積回路装置
US6383858B1 (en) * 2000-02-16 2002-05-07 Agere Systems Guardian Corp. Interdigitated capacitor structure for use in an integrated circuit
US6822312B2 (en) * 2000-04-07 2004-11-23 Koninklijke Philips Electronics N.V. Interdigitated multilayer capacitor structure for deep sub-micron CMOS
US6680542B1 (en) 2000-05-18 2004-01-20 Agere Systems Inc. Damascene structure having a metal-oxide-metal capacitor associated therewith
US6570210B1 (en) 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
US6645810B2 (en) 2001-11-13 2003-11-11 Chartered Semiconductors Manufacturing Limited Method to fabricate MIM capacitor using damascene process
TW548779B (en) 2002-08-09 2003-08-21 Acer Labs Inc Integrated capacitor and method of making same
EP1398834A3 (de) 2002-09-12 2006-03-22 Infineon Technologies AG Elektronisches Bauteil mit Spannungsversorgungsstruktur und Verfahren zu dessen Herstellung
JP2004241762A (ja) * 2003-01-16 2004-08-26 Nec Electronics Corp 半導体装置
US6819542B2 (en) 2003-03-04 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor structure for an integrated circuit
US6680521B1 (en) * 2003-04-09 2004-01-20 Newport Fab, Llc High density composite MIM capacitor with reduced voltage dependence in semiconductor dies

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020077923A (ko) * 2000-03-01 2002-10-14 인피네온 테크놀로지스 아게 금속-절연체-금속 커패시터를 포함하는 집적 소자
KR20040060843A (ko) * 2001-11-22 2004-07-06 소니 가부시끼 가이샤 멀티칩 회로 모듈 및 그 제조 방법

Also Published As

Publication number Publication date
CN100477214C (zh) 2009-04-08
EP1806783A2 (en) 2007-07-11
JP2007184521A (ja) 2007-07-19
JP4621630B2 (ja) 2011-01-26
DE602006011118D1 (de) 2010-01-28
TW200727469A (en) 2007-07-16
CN101000908A (zh) 2007-07-18
EP1806783A3 (en) 2008-05-28
EP1806783B1 (en) 2009-12-16
US20070158783A1 (en) 2007-07-12
KR20070074441A (ko) 2007-07-12
TWI297951B (en) 2008-06-11
US8169014B2 (en) 2012-05-01

Similar Documents

Publication Publication Date Title
KR100793200B1 (ko) 집적 회로를 위한 개선된 서로 맞물린 용량성 구조
TWI408798B (zh) 積體電路結構
US6819542B2 (en) Interdigitated capacitor structure for an integrated circuit
TWI415270B (zh) 極高電容值之整合電容器配置
US6635916B2 (en) On-chip capacitor
US5583359A (en) Capacitor structure for an integrated circuit
US7879681B2 (en) Methods of fabricating three-dimensional capacitor structures having planar metal-insulator-metal and vertical capacitors therein
US8053865B2 (en) MOM capacitors integrated with air-gaps
US6949781B2 (en) Metal-over-metal devices and the method for manufacturing same
US6737699B2 (en) Enhanced on-chip decoupling capacitors and method of making same
KR20010082647A (ko) 집적 회로에 사용하기 위한 서로 맞물린 커패시터 구조체
US6624040B1 (en) Self-integrated vertical MIM capacitor in the dual damascene process
JP2004214668A (ja) Ｍｉｍキャパシタおよびその作製方法
KR20000053364A (ko) Ｂｅｏｌ 감결합 커패시터
US20100090308A1 (en) Metal-oxide-metal capacitors with bar vias
US11063113B2 (en) Capacitor and method for fabricating the same
KR100402819B1 (ko) 캐패시터와 그의 형성 방법
CN110634845A (zh) Mim电容的制造方法及一mim电容
JP2004095754A (ja) キャパシタ
JP2004200640A (ja) 半導体装置及びその製造方法
US12021115B2 (en) Metal-insulator-metal (MIM) capacitor module with dielectric sidewall spacer
US20240006472A1 (en) Multi-capacitor module including a stacked metal-insulator-metal (mim) structure
US20230420495A1 (en) Multi-capacitor module including a nested metal-insulator-metal (mim) structure
US20230395649A1 (en) Metal-insulator-metal (mim) capacitor module
CN108346676B (zh) 一种半导体器件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171226

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 13