CN112490221A - 一种立体结构电容器 - Google Patents

一种立体结构电容器 Download PDF

Info

Publication number
CN112490221A
CN112490221A CN202011347510.8A CN202011347510A CN112490221A CN 112490221 A CN112490221 A CN 112490221A CN 202011347510 A CN202011347510 A CN 202011347510A CN 112490221 A CN112490221 A CN 112490221A
Authority
CN
China
Prior art keywords
layer
capacitor
negative electrode
positive electrode
insulating medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011347510.8A
Other languages
English (en)
Inventor
马晓辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Jingyuan Microelectronics Co Ltd
Original Assignee
Wuxi Jingyuan Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Jingyuan Microelectronics Co Ltd filed Critical Wuxi Jingyuan Microelectronics Co Ltd
Priority to CN202011347510.8A priority Critical patent/CN112490221A/zh
Publication of CN112490221A publication Critical patent/CN112490221A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本方案公开了一种立体结构电容器，包括衬底，绝缘介质，正电极和负电极；所述绝缘介质生长在衬底上，所述绝缘介质表面设有多层正电极和多层负电极；每层正电极设有正电极延伸段，正电极延伸段嵌入绝缘介质并向负电极一侧延伸但不与负电极接触；每层负电极设有负电极延伸段，负电极延伸段嵌入绝缘介质并向正电极一侧延伸但不与正电极接触；相邻两层正电极及正电极延伸段之间设有第一通孔导电层，相邻两层负电极及负电极延伸段之间设有第二通孔导电层。该电容器的正负电极具有立体结构，可使电容器具有较好的电压调整特性，且可根据对耐压的要求调整金属层之间的距离，不额外增加工艺成本，将电容器用于芯片中，有利于减小芯片面积，降低芯片成本。

Description

一种立体结构电容器
技术领域
本发明涉及电器元件技术领域，特别涉及一种立体结构电容器。
背景技术
在集成电路设计与制造中，电容是必不可少的器件。目前的电容类型主要有MOS电容、PIP电容、MIM电容和MOM电容。MOS电容由于栅氧厚度限制，在很多工艺中难以做到高耐压，并且其容量随电压变化太大；PIP电容和MIM电容由于是平面电容，在电容的容量和耐压之间存在矛盾，耐压要求越高，单位面积容量越低，要求面积越大，并且还需要增加额外的光刻及相关工艺步骤，增加工艺成本，另外不是所有工艺都支持PIP和MIM电容；MOM电容有较好的电压特性，通过增加金属极板间距也可以提高耐压，但由于受到金属厚度的限制，特别是0.18μm以下工艺的金属厚度较薄，单位面积电容容量难以做大。
发明内容
本方案的一个目的在于提供一种立体结构电容器，该电容器具有高耐压，随电压变化特性好，单位面积容量较大，且不增加额外工艺成本的特点，使用该电容器可使很多高压集成电路具有较好的性能和成本优势。
为达到上述目的，本方案如下：
一种立体结构电容器，包括衬底，绝缘介质，正电极和负电极；
所述绝缘介质生长在衬底上，所述绝缘介质表面设有多层正电极和多层负电极；
每层正电极设有正电极延伸段，正电极延伸段嵌入绝缘介质并向负电极一侧延伸但不与负电极接触；
每层负电极设有负电极延伸段，负电极延伸段嵌入绝缘介质并向正电极一侧延伸但不与正电极接触；
相邻两层正电极及正电极延伸段之间设有第一通孔导电层，相邻两层负电极及负电极延伸段之间设有第二通孔导电层；
同一层的正电极和负电极的厚度相同。
优选的，每层正电极延伸段与每层负电极延伸段在绝缘介质中交错相邻并且相互平行。
优选的，每层正电极延伸段与每层负电极延伸段构成叉指结构。
优选的，相邻的每层正电极延伸段和负电极延伸段上有正对的表面。
优选的，所述相邻的每层正电极延伸段和负电极延伸段上正对的表面以及两者之间的绝缘介质构成第一电容器。
优选的，所述相邻同层的第一通孔导电层和第二通孔导电层上正对的表面以及两者之间的绝缘介质构成第二电器容。
优选的，该电容器包含多个交替相邻的第一电容器和第二电容器。
优选的，同一层的正电极和负电极的厚度相同。
优选的，所述衬底为硅衬底。
第二方面，提供一种芯片，含有如上述的电容器。
本方案的有益效果如下：
本方案中，电容器的正负电极具有立体结构，可使电容器具有较好的电压调整特性，且可根据对耐压的要求调整金属层之间的距离，不额外增加工艺成本，使其耐压可达到50V甚至100V以上，电容器的立体结构从纵向增加了电容器的有效面积，提高了单位面积电容量。金属层的层数可为两层及更多层数，金属层数越多，单位面积电容量越大，从而更大程度提高单位面积容量，将本方案的电容器用于芯片中，有利于减小芯片面积，降低芯片成本。
附图说明
为了更清楚地说明本方案的实施，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本方案的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本方案电容器的立体结构图；
图2为本方案电容器的纵向结构图；
图3为本方案电容器中第一层电极金属层与第一和第二通孔导电层的平面结构图；
图4为本方案电容器中第二层电极金属层与第一和第二通孔导电层的平面结构图；
图5为本方案第一平板电容C1的平面结构图；
图6为本方案第二平板电容C2的平面结构图；
图7为本方案第三平板电容C3的平面结构图；
图8为实施例中四层金属构成的立体结构电容器纵向结构图；
其中，101-衬底；102-第一绝缘介质；103-第一层正电极；104-第一层负电极；105-第一通孔导电层；106-第二通孔导电层；107-第二绝缘介质；108-第三绝缘介质；109-第二层正电极；110-第二层负电极。
具体实施方式
下面将结合附图对本方案的实施方式作进一步地详细描述。显然，所描述的实施例仅是本方案的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本方案中的实施例及实施例中的特征可以相互组合。
说明书和权利要求书及上述附图中的术语“第一”、“第二”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备，不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示-单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”或“响应于检测”。类似地，取决于语境，短语“如果确定”或“如果检测(陈述的条件或事件)”可以被解释成为“当确定时”或“响应于确定”或“当检测(陈述的条件或事件)时”或“响应于检测(陈述的条件或事件)”。
MOM电容有较好的电压特性，通过增加金属极板间距可以提高耐压，但由于受到金属厚度的限制，特别是0.18μm以下工艺的金属厚度较薄，单位面积电容容量难以做大，本方案提供一种电容器，正电极和负电极为多层结构，皆由多个导电层构成，多层导电层叠加形成导电墙，因此电容器内的正负电极构成两个相互平行的导电墙，且正负电极又都设有多个延伸的导电墙，这样电容器内部就具有了立体结构，采用本方案结构的电容器具有较好的随电压变化的电容特性，同时在根据电容耐压要求确定电容介质厚度的情况下，因为正负电极的立体结构可有效增加电容器内的有效面积，提高电容器的单位面积电容量，将本方案的电容器用于芯片中，可以缩小芯片的面积，同时不增加额外工艺成本，在保证芯片性能的同时降低芯片成本。
本方案的立体结构电容器，包括衬底101，第一绝缘介质102，多层正电极和多层负电极。第一绝缘介质102生长在衬底101上，多层正电极设在第一绝缘介质102表面；多层负电极设在第一绝缘介质102；
相邻上下层的正电极之间设有第一通孔导电层105，相邻上下层的负电极之间设有第二通孔导电层106；
从衬底往上数，第N层正电极和第N层负电极的层厚度相同；
每层正电极上都设有若干正电极延伸段，各层的正电极延伸段与各层正电极连接，正电极延伸段嵌入绝缘介质并向负电极一侧延伸，正电极延伸段不与负电极接触，上下层的正电极延伸段之间设有第一通孔导电介质层；
每层负电极上都设有若干负电极延伸段，各层的负电极延伸段与各层负电极连接，负电极延伸段嵌入绝缘介质并向正电极一侧延伸，负电极延伸段不与正电极接触，上下层的负电极延伸段之间设有第二通孔导电介质层。
在一个实施例中，相邻的每层正电极延伸段和负电极延伸段上正对的表面以及两者之间的绝缘介质构成一个电容器。
在一个实施例中，每层正电极延伸段与每层负电极延伸段构成叉指结构。
在一个实施例中，相邻同层的第一通孔导电层和第二通孔导电层上正对的表面以及两者之间的绝缘介质构成第二电器容。
优选，该电容器包含多个上下交替相邻的第一电容器和第二电容器。
下面结合附图，对本方案进行具体说明书。
图1至图8中，C1-第一平板电容；C2-第二平板电容；C3-第三平板电容；C4-第四平板电容；C5-第五平板电容；C6-第六平板电容；C7-第七平板电容；d1-第一层正电极和第一层负电极间的间距；d2-第一通孔导电层和第二通孔导电层间的间距；d3-第二层正电极和第二层负电极间的间距；h1-第一层正电极和负电极的厚度；h2-第一通孔导电层和第二通孔导电层的厚度；h3-第二层正电极和负电极的厚度。
如图1至图8所示，一种电容器，包括衬底101，绝缘介质10，多层正电极和多层负电极。
本实施例中，每层正电极和每层负电极都为金属层。
衬底101为硅衬底，第一绝缘介质102生长在衬底101上，第一层正电极103和第一层负电极104设在第一绝缘介质102上，在第一层正电极103和第一层负电极104之间为第二绝缘介质107，第二层正电极109和第二层负电极110，第二层正电极109和第二层负电极110之间为第三绝缘介质108，连接第一层正电极103和第二层正电极109之间的是第一层通孔导电层105，连接第一层负电极104和第二层负电极110之间的是第二层通孔导电层106。
第一层正电极103和第一层负电极104为相互平行的叉指结构，但不限为叉指结构；第一层正电极103和第一层负电极104分别构成第一平板电容C1的正极和负极，正极和负极可以互换；第二绝缘介质107为第一平板电容C1的电容介质。如图3和图4所示，第一通孔导电层105平面上在第一层正电极103和第二层正电极109内，第一通孔导电层105电性连接第一层正电极103和第二层正电极109，第一通孔导电层105为金属材质；根据对电容耐压的需求，在满足设计规则的前提下，调整第一层正电极103和第一层负电极104的间距d1，d1越大，电容耐压越高，但单位面积容量减小；第一层正电极103和第一层负电极104的间距d1和第一层电极的厚度h1决定了第一平板电容C1单位面积的容量。
第二层正电极109和第二层负电极110为相互平行的叉指结构，但并不限为叉指结构。第二层正电极109和第二层负电极110分别构成第三平板电容C3的正极和负极，正极和负极可以互换；第三绝缘介质108为第三平板电容C3的电容介质。第二通孔导电层106平面上在第一层负电极104和第二层负电极110内，第二通孔导电层106电性连接第一层负电极104和第二层负电极110，第二通孔导电层106为金属材质；根据对电容耐压的需求，在满足设计规则的前提下，调整第二层金属1和第二层金属2的间距d3，d3越大，电容耐压越高，但单位面积容量减小；第二层金属1和第二层金属2的间距d3和第二层金属的厚度h3决定了C3单位面积的容量。
第一通孔导电层105和第二通孔导电层106为相互平行的叉指结构，但并不限为叉指结构，第一通孔导电层105和第二通孔导电层106分别构成第二平板电容C2的正极和负极，正极和负极可以互换；第二绝缘介质107为第二平板电容C2的电容介质。第一通孔导电层105和第二通孔导电层106的间距d2和厚度h2决定了电容C2的单位面积的容量。
第一层正电极103，第二层正电极109和第一通孔导电层105构成立体第一金属墙，第一层负电极104，第二层负电极110和第二通孔导电层106构成第二立体金属墙，第一金属墙和第二金属墙分别为电容器的正极和负极，正极和负极可以互换，电容器的容量为第一平板电容C1、第二平板电容C2和第三平板电容C3的总和。
在线宽较小的工艺特别是0.25μm以下的工艺中，第一平板电容C1和第三平板电容C3为常规MOM(金属-氧化物-金属)电容，其单位面积容量基本相等，第二平板电容C2的单位面积容量为第一平板电容C1或第三平板电容C3的1.5～2倍。本实施例电容器结构，使得单位面积容量比常规MOM电容增加了75％～100％。
本方案的电容器，其正负电极的层数可为两层及更多层数，构成电极的金属层数越多，单位面积电容量越大。实际上当金属层数大于两层时，如图8所示以四层金属为例，电容器的总容量为各平板电容C1、C2、C3、C4、C5、C6、C7之和，其中C1、C3、C5、C7为常规MOM电容，此时电容器的总容量比常规MOM电容增加110％～150％，这将大幅度减小电容器所占芯片面积。
综上所述，本方案提供的电容器，通过独特的电极层结构形成立体平板电容，可实现50V甚至100V以上的高耐压，具有耐压可调、电压调整特性好，不增加工艺成本的特点，同时大幅度提高单位面积容量，克服了平面电容只能靠增加平面面积来增大电容量的缺点，在实现高性能的同时减小使用该电容器的芯片面积，降低芯片成本。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。

Claims (8)

1.一种立体结构电容器，其特征在于，包括衬底，绝缘介质，正电极和负电极；
所述绝缘介质生长在衬底上，所述绝缘介质表面设有多层正电极和多层负电极；
每层正电极设有正电极延伸段，正电极延伸段嵌入绝缘介质并向负电极一侧延伸但不与负电极接触；
每层负电极设有负电极延伸段，负电极延伸段嵌入绝缘介质并向正电极一侧延伸但不与正电极接触；
相邻两层正电极及正电极延伸段之间设有第一通孔导电层，相邻两层负电极及负电极延伸段之间设有第二通孔导电层；
同一层的正电极和负电极的厚度相同。
2.根据权利要求1所述的立体结构电容器，其特征在于，每层正电极延伸段与每层负电极延伸段在绝缘介质中交错相邻并且相互平行。
3.根据权利要求1所述的立体结构电容器，其特征在于，每层正电极延伸段与每层负电极延伸段构成叉指结构。
4.根据权利要求2所述的立体结构电容器，其特征在于，相邻的每层正电极延伸段和负电极延伸段上有正对的表面。
5.根据权利要求4所述的立体结构电容器，其特征在于，所述相邻的每层正电极延伸段和负电极延伸段上正对的表面以及两者之间的绝缘介质构成第一电容器。
6.根据权利要求5所述的立体结构电容器，其特征在于，所述相邻同层的第一通孔导电层和第二通孔导电层上正对的表面以及两者之间的绝缘介质构成第二电器容。
7.根据权利要求6所述的立体结构电容器，其特征在于，所述电容器包含多个交替相邻的第一电容器和第二电容器。
8.根据权利要求1至7任一项所述的立体结构电容器，其特征在于，所述衬底为硅衬底。
CN202011347510.8A 2020-11-26 2020-11-26 一种立体结构电容器 Pending CN112490221A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011347510.8A CN112490221A (zh) 2020-11-26 2020-11-26 一种立体结构电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011347510.8A CN112490221A (zh) 2020-11-26 2020-11-26 一种立体结构电容器

Publications (1)

Publication Number Publication Date
CN112490221A true CN112490221A (zh) 2021-03-12

Family

ID=74935510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011347510.8A Pending CN112490221A (zh) 2020-11-26 2020-11-26 一种立体结构电容器

Country Status (1)

Country Link
CN (1) CN112490221A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158783A1 (en) * 2006-01-09 2007-07-12 Yueh-You Chen Interdigitated capacitive structure for an integrated circuit
CN110858580A (zh) * 2018-08-22 2020-03-03 无锡华润上华科技有限公司 介质电容
CN111029327A (zh) * 2019-12-25 2020-04-17 上海集成电路研发中心有限公司 一种半导体结构和制作方法
CN111146181A (zh) * 2019-11-26 2020-05-12 上海集成电路研发中心有限公司 一种半导体结构和制作方法
CN213519941U (zh) * 2020-11-26 2021-06-22 无锡市晶源微电子有限公司 一种立体结构电容器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158783A1 (en) * 2006-01-09 2007-07-12 Yueh-You Chen Interdigitated capacitive structure for an integrated circuit
CN101000908A (zh) * 2006-01-09 2007-07-18 台湾积体电路制造股份有限公司 集成电路的电容器结构及其制造方法
CN110858580A (zh) * 2018-08-22 2020-03-03 无锡华润上华科技有限公司 介质电容
CN111146181A (zh) * 2019-11-26 2020-05-12 上海集成电路研发中心有限公司 一种半导体结构和制作方法
CN111029327A (zh) * 2019-12-25 2020-04-17 上海集成电路研发中心有限公司 一种半导体结构和制作方法
CN213519941U (zh) * 2020-11-26 2021-06-22 无锡市晶源微电子有限公司 一种立体结构电容器

Similar Documents

Publication Publication Date Title
US10497582B2 (en) Capacitor formed in insulated pores of an anodized metal layer
US9312326B2 (en) Metal-insulator-metal capacitor structures
US7859039B2 (en) X-shaped semiconductor capacitor structure
EP0905792B1 (en) Stacked-fringe integrated circuit capacitors
KR100873542B1 (ko) 반도체 다이 내 전압 의존도가 낮은 고밀도 합성 ｍｉｍ커패시터
US8558350B2 (en) Metal-oxide-metal capacitor structure
KR20080092891A (ko) 랜드 그리드 피드쓰루 로우 이에스엘 테크놀로지
KR20010039886A (ko) 반도체 장치
US20070241425A1 (en) Three-dimensional capacitor structure
US20010006256A1 (en) Semiconductor device
CN113690235A (zh) 半导体器件
CN213519941U (zh) 一种立体结构电容器
US20110039409A1 (en) Method of designing semiconductor device and method of manufacturing the same
CN103700645A (zh) Mom电容及其制作方法
CN112490221A (zh) 一种立体结构电容器
US9269761B2 (en) Metal-insulator-metal capacitor
CN102024806A (zh) 具有低寄生电容的金属氧化层金属电容
US20130221482A1 (en) Metal-insulator-metal capacitor
KR20080045278A (ko) 커패시터 구조
CN117878089A (zh) 电容结构
CN117276252A (zh) 电容器结构
EP3675166A1 (en) Rc components, and methods of fabrication thereof
CN116936564A (zh) 一种多电容堆叠结构及多电容堆叠方法
CN117393545A (zh) 电容器及其形成方法
CN117936509A (zh) 电容结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No. 5, Xijin Road, Xinwu District, Wuxi City, Jiangsu Province, 214028

Applicant after: Wuxi Jingyuan Microelectronics Co.,Ltd.

Address before: Room 209, building a, block 106-c, national high tech Industrial Development Zone, Wuxi City, Jiangsu Province, 214028

Applicant before: Wuxi Jingyuan Microelectronics Co.,Ltd.

CB02 Change of applicant information