CN117276252A - 电容器结构 - Google Patents

电容器结构 Download PDF

Info

Publication number
CN117276252A
CN117276252A CN202210655588.9A CN202210655588A CN117276252A CN 117276252 A CN117276252 A CN 117276252A CN 202210655588 A CN202210655588 A CN 202210655588A CN 117276252 A CN117276252 A CN 117276252A
Authority
CN
China
Prior art keywords
width dimension
finger
capacitor structure
region
polar plates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210655588.9A
Other languages
English (en)
Inventor
曲俊凡
王西宁
王晓东
钱蔚宏
杨素素
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202210655588.9A priority Critical patent/CN117276252A/zh
Publication of CN117276252A publication Critical patent/CN117276252A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/642Capacitive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一种电容器结构,包括:沿第一方向平行排布的第一电极端和第二电极端,第一电极端和第二电极端之间具有第一区和若干第二区;分别与第一电极端连接的若干第三指状极板,第三指状极板位于第二区上;分别与第二电极端连接的若干第四指状极板,第四指状极板位于第二区上。通过增大第三指状极板和第四指状极板的宽度尺寸,使得电容器结构的整体面积增大,以此降低电容器结构的电阻,提升电容器结构的品质因数。另外,通过增大第二区内的第三指状极板和第四指状极板的面积,使得第三指状极板和第四指状极板的电阻减低,降低第三指状极板和第四指状极板上的电压,减小相邻第三指状极板和第四指状极板之间的绝缘层被击穿的风险,提升电容器结构的可靠性。

Description

电容器结构
技术领域
本发明涉及半导体制造领域,尤其是涉及一种电容器结构。
背景技术
在半导体集成电路中,与晶体管电路制作在同一芯片上的集成电容被广泛地应用。其形式主要有金属-绝缘体-金属(metal-insulator-metal,MIM)电容和金属-氧化物-金属(metal-oxide-metal,MOM)电容两种。其中,MIM电容使用上下层金属作为电容极板,制作MIM电容一般需要新增光刻层次,同时电容介质层击穿电压与电容大小是无法调和的矛盾量,而且平板电容一般都需要较大的面积,不利于器件的集成。而MOM电容采用指状结构和叠层相结合的方法可以在相对较小的面积上制作容量更大的电容。此外,在制作MOM电容时,无需额外的光刻胶层和掩模,从而制作工艺相对于MIM电容也更简单,成本更低。
然而,现有技术的MOM电容仍存在诸多问题。
发明内容
本发明解决的技术问题是提供一种电容器结构,以提升电容器结构的品质因数和可靠性。
为解决上述技术问题,本发明的技术方案提供一种电容器结构,包括:沿第一方向平行排布的第一电极端和第二电极端,所述第一电极端和所述第二电极端之间具有沿第二方向排布的第一区和若干第二区,所述第一区位于相邻的所述第二区之间,所述第一方向与所述第二方向垂直;分别与所述第一电极端连接的若干沿所述第二方向平行排布的第一指状极板,所述第一指状极板沿所述第二方向具有第一宽度尺寸,所述第一指状极板位于所述第一区上;分别与所述第二电极端连接的若干沿所述第二方向平行排布的第二指状极板,所述第二指状极板沿所述第二方向具有第二宽度尺寸,所述第二指状极板位于所述第一区上,且若干所述第一指状极板和若干所述第二指状极板交叉排布;分别与所述第一电极端连接的若干沿所述第二方向平行排布的第三指状极板,所述第三指状极板沿所述第二方向具有第三宽度尺寸,所述第三指状极板位于所述第二区上,所述第三宽度尺寸大于所述第一宽度尺寸和所述第二宽度尺寸;分别与所述第二电极端连接的若干沿所述第二方向平行排布的第四指状极板,所述第四指状极板沿所述第二方向具有第四宽度尺寸,所述第四指状极板位于所述第二区上,所述第四宽度尺寸大于所述第一宽度尺寸和所述第二宽度尺寸,且若干所述第三指状极板和若干所述第四指状极板交叉排布。
可选的,所述第一宽度尺寸等于所述第二宽度尺寸。
可选的,所述第三宽度尺寸与所述第一宽度尺寸的比值固定。
可选的,所述第三宽度尺寸与所述第一宽度尺寸的比值为:1.5:1~3:1。
可选的,所述第四宽度尺寸与所述第一宽度尺寸的比值固定。
可选的,所述第四宽度尺寸与所述第二宽度尺寸的比值为:1.5:1~3:1。
可选的,沿所述第一区向所述第二区的方向,所述第三宽度尺寸和所述第四宽度尺寸逐次增加。
可选的,沿所述第一区向所述第二区的方向,所述第三宽度尺寸和所述第四宽度尺寸逐次增加包括:沿所述第一区向所述第二区的方向,所述第三宽度尺寸和所述第四宽度尺寸较所述第一宽度尺寸逐次增加固定的步长倍数。
可选的,所述步长倍数为:0.05倍~0.15倍。
可选的,沿所述第一区向所述第二区的方向,所述第三宽度尺寸和所述第四宽度尺寸逐次增加包括:沿所述第一区向所述第二区的方向,所述第三宽度尺寸和所述第四宽度尺寸较所述第一宽度尺寸逐次增加固定的步长宽度尺寸。
可选的,所述步长宽度尺寸为所述第一宽度尺寸的1/e倍。
可选的,相邻的所述第一指状极板和所述第二指状极板之间具有第一间距尺寸;相邻的所述第三指状极板和所述第四指状极板之间具有第二间距尺寸,所述第一间距尺寸等于所述第二间距尺寸。
与现有技术相比,本发明实施例的技术方案具有以下有益效果:
本发明技术方案提供的电容器结构中,包括:分别与所述第一电极端连接的若干沿所述第二方向平行排布的第三指状极板,所述第三指状极板沿所述第二方向具有第三宽度尺寸,所述第三指状极板位于所述第二区上,所述第三宽度尺寸大于所述第一宽度尺寸和所述第二宽度尺寸;分别与所述第二电极端连接的若干沿所述第二方向平行排布的第四指状极板,所述第四指状极板沿所述第二方向具有第四宽度尺寸,所述第四指状极板位于所述第二区上,所述第四宽度尺寸大于所述第一宽度尺寸和所述第二宽度尺寸,且若干所述第三指状极板和若干所述第四指状极板交叉排布。通过增大所述第三指状极板和所述第四指状极板的宽度尺寸,进而使得电容器结构的整体面积增大,以此降低所述电容器结构的电阻,进而提升电容器结构的品质因数。
另外,由于受到高频电路中趋肤效应的影响,越靠近外侧的指状极板的电流密度越高,因此通过增大所述第二区内的所述第三指状极板和所述第四指状极板的面积,使得所述第三指状极板和所述第四指状极板的电阻减低,进而降低所述第三指状极板和所述第四指状极板上的电压,减小相邻所述第三指状极板和所述第四指状极板之间的绝缘层被击穿的风险,以此提升电容器结构的可靠性。
进一步,沿所述第一区向所述第二区的方向,所述第三宽度尺寸和所述第四宽度尺寸逐次增加。由于在高频电路中趋肤效应的电流密度分布规律为自内侧向外侧逐渐增大,因此通过将所述第三宽度尺寸和所述第四宽度尺寸设置为逐次增加,更加符合高频电阻中趋肤效应下电流密度的分布规律。使得所述电容器结构增大的面积适中,避免电容器结构面积增大过多影响芯片中器件的集成度。
进一步,所述第三宽度尺寸与所述第一宽度尺寸的比值固定;所述第四宽度尺寸与所述第一宽度尺寸的比值固定。通过设置所述第三宽度尺寸与所述第一宽度尺寸的比值、以及所述第四宽度尺寸与所述第一宽度尺寸的比值固定,能够有效降低制程的工艺难度。
附图说明
图1是一种电容器结构的结构示意图;
图2是圆柱形导体在趋肤效应下的电流密度分布示意图;
图3是本发明实施例电容器结构的结构示意图。
具体实施方式
如背景技术所述,现有技术的MOM电容仍存在诸多问题。以下将结合附图进行具体说明。
请参考图1,一种电容器结构100,包括:沿第一方向X平行排布的第一电极端101和第二电极端102;分别与所述第一电极端101连接的若干沿第二方向Y平行排布的第一指状极板101a,所述第一指状极板101a沿所述第二方向Y具有第一宽度尺寸d1,所述第一方向X与所述第二方向Y垂直;分别与所述第二电极端102连接的若干沿所述第二方向Y平行排布的第二指状极板102a,所述第二指状极板102a沿所述第二方向Y具有第二宽度尺寸d2,所述第一宽度尺寸d1等于所述第二宽度尺寸d2,且若干所述第一指状极板101a和若干所述第二指状极板102a交叉排布。
请参考图2,当导体连接高频电路时,会因为趋肤效应使得电流密度在导体内分布不均匀,具体表现为导体的电流密度在表面附近最大,并随着深度的增加呈指数下降,趋肤深度δ通常是指高频电路中电流所在导体内的深度,即:
其中,其中ρ是导体的电阻率,f是高频电路的频率,μ是导体的磁导率。趋肤效应的缺点是使高频电路中圆柱形导体的有效截面减小,使其电阻增大。其原因在于趋肤效应中导体电阻表示为:
其中,RDC为低频电路时导体电阻,r为圆柱形导体截面半径。进一步计算可得:
由此可知,在趋肤效应下,高频电路中的频率f越大对应的的导体电阻越大。
请继续参考图1,在本实施例中,当所述电容器结构100连接高频电路时,对应趋肤效应下的电阻R为:
其中,a为所述第一电极端101或所述第二电极端102沿所述第二方向Y上长度尺寸的一半,b为所述第一电极端101或所述第二电极端102沿所述第一方向X上宽度尺寸的一半。由于高频电路下所述电容器结构100的电阻R增大,而所述电容器结构100的品质因数Q与电阻R呈反比关系,即当所述电容器结构100的电阻R增大时,所述电容器结构100的品质因数Q降低。
另外,根据趋肤效应可知,所述电容器结构100中越靠近外侧的所述第一指状极板101a和所述第二指状极板102a的电流密度越大,对应的压值也越大。当压值超过阈值时,容易对相邻的所述第一指状极板101a和所述第二指状极板102a之间的绝缘层造成击穿。
为了解决上述问题,本发明提供一种电容器结构,通过增大所述第三指状极板和所述第四指状极板的宽度尺寸,进而使得电容器结构的整体面积增大,以此降低所述电容器结构的电阻,进而提升电容器结构的品质因数。另外,由于受到高频电路中趋肤效应的影响,越靠近外侧的指状极板的电流密度越高,因此通过增大所述第二区内的所述第三指状极板和所述第四指状极板的面积,使得所述第三指状极板和所述第四指状极板的电阻减低,进而降低所述第三指状极板和所述第四指状极板上的电压,减小相邻所述第三指状极板和所述第四指状极板之间的绝缘层被击穿的风险,以此提升电容器结构的可靠性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图3是本发明实施例的电容器结构的结构示意图。
请参考图3,一种电容器结构200,包括:沿第一方向X平行排布的第一电极端201和第二电极端202,所述第一电极端201和所述第二电极端202之间具有沿第二方向Y排布的第一区I和若干第二区II,所述第一区I位于相邻的所述第二区II之间,所述第一方向X与所述第二方向Y垂直;分别与所述第一电极端201连接的若干沿所述第二方向Y平行排布的第一指状极板201a,所述第一指状极板201a沿所述第二方向Y具有第一宽度尺寸d1,所述第一指状极板201a位于所述第一区I上;分别与所述第二电极端202连接的若干沿所述第二方向Y平行排布的第二指状极板202a,所述第二指状极板202a沿所述第二方向Y具有第二宽度尺寸d2,所述第二指状极板202a位于所述第一区I上,且若干所述第一指状极板201a和若干所述第二指状极板202a交叉排布;分别与所述第一电极端201连接的若干沿所述第二方向Y平行排布的第三指状极板201b,所述第三指状极板201b沿所述第二方向Y具有第三宽度尺寸d3,所述第三指状极板201b位于所述第二区II上,所述第三宽度尺寸d3大于所述第一宽度尺寸d1和所述第二宽度尺寸d2;分别与所述第二电极端202连接的若干沿所述第二方向Y平行排布的第四指状极板202b,所述第四指状极板202b沿所述第二方向Y具有第四宽度尺寸d4,所述第四指状极板202b位于所述第二区II上,所述第四宽度尺寸d4大于所述第一宽度尺寸d1和所述第二宽度尺寸d2,且若干所述第三指状极板201b和若干所述第四指状极板202b交叉排布。
在本实施例中,通过增大所述第三指状极板201b和所述第四指状极板202b的宽度尺寸,进而使得电容器结构200的整体面积增大,以此降低所述电容器结构200的电阻,进而提升电容器结构200的品质因数。另外,由于受到高频电路中趋肤效应的影响,越靠近外侧的指状极板的电流密度越高,因此通过增大所述第二区II内的所述第三指状极板201b和所述第四指状极板202b的面积,使得所述第三指状极板201b和所述第四指状极板202b的电阻减低,进而降低所述第三指状极板201b和所述第四指状极板202b上的电压,减小相邻所述第三指状极板201b和所述第四指状极板202b之间的绝缘层被击穿的风险,以此提升电容器结构200的可靠性。
在本实施例中,所述第一宽度尺寸d1等于所述第二宽度尺寸d2。
在本实施例中,沿所述第一区I向所述第二区II的方向,所述第三宽度尺寸d3和所述第四宽度尺寸d4逐次增加。由于在高频电路中趋肤效应的电流密度分布规律为自内侧向外侧逐渐增大,因此通过将所述第三宽度尺寸d3和所述第四宽度尺寸d4设置为逐次增加,更加符合高频电阻中趋肤效应下电流密度的分布规律。使得所述电容器结构200增大的面积适中,避免电容器结构200面积增大过多影响芯片中器件的集成度。
在本实施例中,沿所述第一区I向所述第二区II的方向,所述第三宽度尺寸d3和所述第四宽度尺寸d4逐次增加为:沿所述第一区I向所述第二区II的方向,所述第三宽度尺寸d3和所述第四宽度尺寸d4较所述第一宽度尺寸d1逐次增加固定的步长倍数。
所述步长倍数为:0.05倍~0.15倍。在本实施例中,所述步长倍数为:0.1倍。如所述第一宽度尺寸d1为w1,则沿所述第一区I向所述第二区II的方向,所述第三宽度尺寸d3和所述第四宽度尺寸d4较所述第一宽度尺寸逐次为:1.1w1、1.2w1、1.3w1……。
在其他实施例中,沿所述第一区向所述第二区的方向,所述第三宽度尺寸和所述第四宽度尺寸逐次增加包括:沿所述第一区向所述第二区的方向,所述第三宽度尺寸和所述第四宽度尺寸较所述第一宽度尺寸逐次增加固定的步长宽度尺寸;所述步长宽度尺寸为所述第一宽度尺寸的1/e倍。如所述第一宽度尺寸为w1,则沿所述第一区向所述第二区的方向,所述第三宽度尺寸和所述第四宽度尺寸较所述第一宽度尺寸逐次为:w1*(1+1/e)、w1*(1+2/e)、w1*(1+3/e)……。通过设置所述第三宽度尺寸与所述第一宽度尺寸的比值、以及所述第四宽度尺寸与所述第一宽度尺寸的比值固定,能够有效降低制程的工艺难度。
在其他实施例中,所述第三宽度尺寸与所述第一宽度尺寸的比值、以及所述第四宽度尺寸与所述第一宽度尺寸的比值还可以为固定值。如所述第三宽度尺寸与所述第一宽度尺寸的比值为:1.5:1~3:1;所述第四宽度尺寸与所述第一宽度尺寸的比值为:1.5:1~3:1。
在本实施例中,相邻的所述第一指状极板201a和所述第二指状极板202a之间具有第一间距尺寸c1;相邻的所述第三指状极板201b和所述第四指状极板202b之间具有第二间距尺寸c2,所述第一间距尺寸c1等于所述第二间距尺寸c2。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种电容器结构,其特征在于,包括:
沿第一方向平行排布的第一电极端和第二电极端,所述第一电极端和所述第二电极端之间具有沿第二方向排布的第一区和若干第二区,所述第一区位于相邻的所述第二区之间,所述第一方向与所述第二方向垂直;
分别与所述第一电极端连接的若干沿所述第二方向平行排布的第一指状极板,所述第一指状极板沿所述第二方向具有第一宽度尺寸,所述第一指状极板位于所述第一区上;
分别与所述第二电极端连接的若干沿所述第二方向平行排布的第二指状极板,所述第二指状极板沿所述第二方向具有第二宽度尺寸,所述第二指状极板位于所述第一区上,且若干所述第一指状极板和若干所述第二指状极板交叉排布;
分别与所述第一电极端连接的若干沿所述第二方向平行排布的第三指状极板,所述第三指状极板沿所述第二方向具有第三宽度尺寸,所述第三指状极板位于所述第二区上,所述第三宽度尺寸大于所述第一宽度尺寸和所述第二宽度尺寸;
分别与所述第二电极端连接的若干沿所述第二方向平行排布的第四指状极板,所述第四指状极板沿所述第二方向具有第四宽度尺寸,所述第四指状极板位于所述第二区上,所述第四宽度尺寸大于所述第一宽度尺寸和所述第二宽度尺寸,且若干所述第三指状极板和若干所述第四指状极板交叉排布。
2.如权利要求1所述的电容器结构,其特征在于,所述第一宽度尺寸等于所述第二宽度尺寸。
3.如权利要求2所述的电容器结构,其特征在于,所述第三宽度尺寸与所述第一宽度尺寸的比值固定。
4.如权利要求3所述的电容器结构,其特征在于,所述第三宽度尺寸与所述第一宽度尺寸的比值为:1.5:1~3:1。
5.如权利要求2所述的电容器结构,其特征在于,所述第四宽度尺寸与所述第一宽度尺寸的比值固定。
6.如权利要求5所述的电容器结构,其特征在于,所述第四宽度尺寸与所述第二宽度尺寸的比值为:1.5:1~3:1。
7.如权利要求2所述的电容器结构,其特征在于,沿所述第一区向所述第二区的方向,所述第三宽度尺寸和所述第四宽度尺寸逐次增加。
8.如权利要求7所述的电容器结构,其特征在于,沿所述第一区向所述第二区的方向,所述第三宽度尺寸和所述第四宽度尺寸逐次增加包括:沿所述第一区向所述第二区的方向,所述第三宽度尺寸和所述第四宽度尺寸较所述第一宽度尺寸逐次增加固定的步长倍数。
9.如权利要求8所述的电容器结构,其特征在于,所述步长倍数为:0.05倍~0.15倍。
10.如权利要求7所述的电容器结构,其特征在于,沿所述第一区向所述第二区的方向,所述第三宽度尺寸和所述第四宽度尺寸逐次增加包括:沿所述第一区向所述第二区的方向,所述第三宽度尺寸和所述第四宽度尺寸较所述第一宽度尺寸逐次增加固定的步长宽度尺寸。
11.如权利要求10所述的电容器结构,其特征在于,所述步长宽度尺寸为所述第一宽度尺寸的1/e倍。
12.如权利要求1所述的电容器结构,其特征在于,相邻的所述第一指状极板和所述第二指状极板之间具有第一间距尺寸;相邻的所述第三指状极板和所述第四指状极板之间具有第二间距尺寸,所述第一间距尺寸等于所述第二间距尺寸。
CN202210655588.9A 2022-06-10 2022-06-10 电容器结构 Pending CN117276252A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210655588.9A CN117276252A (zh) 2022-06-10 2022-06-10 电容器结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210655588.9A CN117276252A (zh) 2022-06-10 2022-06-10 电容器结构

Publications (1)

Publication Number Publication Date
CN117276252A true CN117276252A (zh) 2023-12-22

Family

ID=89218314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210655588.9A Pending CN117276252A (zh) 2022-06-10 2022-06-10 电容器结构

Country Status (1)

Country Link
CN (1) CN117276252A (zh)

Similar Documents

Publication Publication Date Title
CN1194417C (zh) 具有同心环形板阵列的用于深亚微型cmos的多层电容器结构
US8441054B2 (en) Driver for driving a load using a charge pump circuit
US9177909B2 (en) Semiconductor capacitor
KR20120058128A (ko) 적층 세라믹 캐패시터
US6646523B2 (en) Distributed constant type noise filter
CN113690235A (zh) 半导体器件
DE10012118A1 (de) Hochfrequenz-Schaltungsvorrichtung
US7763925B2 (en) Semiconductor device incorporating a capacitor and method of fabricating the same
CN117276252A (zh) 电容器结构
CN103700645A (zh) Mom电容及其制作方法
US20090296313A1 (en) Capacitor structure and metal layer layout thereof
CN213519941U (zh) 一种立体结构电容器
CN108091641B (zh) Mim电容器及其制作方法
US6785118B1 (en) Multiple electrode capacitor
CN108123041B (zh) Mim电容器及其制作方法
CN111933614A (zh) 一种半导体器件、集成电路及电子设备
CN117878089A (zh) 电容结构
DE19530848A1 (de) Tiefpaßfilter für Hochleistungsanwendungen
CN117577623A (zh) 电容器结构及其形成方法
CN118280965A (zh) 电容器件及其形成方法
CN112490221A (zh) 一种立体结构电容器
KR102289246B1 (ko) 3d 반도체 캐패시터 및 그의 제조 방법
CN115249685A (zh) 半导体结构及其形成方法
US20220367437A1 (en) Semiconductor capacitor array layout with dummy capacitor structure
CN114582860B (zh) 一种多电容匹配式mom电容器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination