CN115249685A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN115249685A
CN115249685A CN202110462078.5A CN202110462078A CN115249685A CN 115249685 A CN115249685 A CN 115249685A CN 202110462078 A CN202110462078 A CN 202110462078A CN 115249685 A CN115249685 A CN 115249685A
Authority
CN
China
Prior art keywords
metal layer
metal
electrodes
metal layers
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110462078.5A
Other languages
English (en)
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110462078.5A priority Critical patent/CN115249685A/zh
Publication of CN115249685A publication Critical patent/CN115249685A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体结构及其形成方法，其中结构包括：位于衬底上的若干第二金属层，所述第二金属层位于所述第一金属层上或者所述第一金属层位于所述第二金属层上，所述若干第二金属层平行于第二方向，且各所述第二金属层分别与多条所述第一电极电连接；位于衬底上的若干第三金属层，所述第三金属层位于所述第一金属层上或者所述第一金属层位于所述第三金属层上，所述若干第三金属层平行于第二方向，且各第三金属层分别与多条所述第二电极电连接。即，每层金属层的电极端不需要通过较粗的极板连接，可以减少每层金属层的电极端面积，从而可以增加极板的数量，进而提高MOM电容的密度。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。
背景技术
在半导体集成电路中，与晶体管电路制作在同一芯片上的集成电容被广泛地应用。其形式主要有金属-绝缘体-金属(metal-insulator-metal，MIM)电容和金属-氧化物-金属(metal-oxide-metal，MOM)电容两种。其中，MIM电容使用上下层金属作为电容极板，制作MIM电容一般需要新增光刻层次，同时电容介质层击穿电压与电容大小是无法调和的矛盾量，而且平板电容一般都需要较大的面积，不利于器件的集成。而MOM电容采用指状结构和叠层相结合的方法可以在相对较小的面积上制作容量更大的电容。此外，在制作MOM电容时，无需额外的光刻胶层和掩模，从而制作工艺相对于MIM电容也更简单，成本更低。但是，由于受到金属线间距离的限制，现有技术中的侧向MOM电容无法做大，且稳定度较差。
随着器件小型化的发展，如何增加MOM电容的密度成为本领域技术人员亟待解决的问题之一。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以改善半导体结构性能。
为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：衬底；位于衬底上的第一金属层，所述第一金属层包括多条第一电极和多条第二电极，所述多条第一电极和所述多条第二电极与第一方向平行且沿第二方向排列，各所述第二电极位于相邻两条第一电极之间，所述第一方向与所述第二方向垂直；位于衬底上的若干第二金属层，所述第二金属层位于所述第一金属层上或者所述第一金属层位于所述第二金属层上，所述若干第二金属层平行于第二方向，且各所述第二金属层分别与多条所述第一电极电连接；位于衬底上的若干第三金属层，所述第三金属层位于所述第一金属层上或者所述第一金属层位于所述第三金属层上，所述若干第三金属层平行于第二方向，且各第三金属层分别与多条所述第二电极电连接。
可选的，所述第二金属层和所述第三金属层位于同一层。
可选的，所述第二金属层和所述第三金属层位于第一金属层上方或下方。
可选的，所述第二金属层和所述第三金属层位于不同层。
可选的，所述第二金属层高于所述第一金属层，且所述第三金属层低于所述第一金属层；或者所述第二金属层低于所述第一金属层，且所述第三金属层高于所述第一金属层。
可选的，所述第一金属层包括第一区和第二区，所述第一区和所述第二区沿第一方向排布，且所述第一区和所述第二区分别位于所述第一金属层的相对两端。
可选的，各第二金属层分别与第一区的多条所述第一电极电连接；各第三金属层分别与第二区的多条所述第二电极电连接。
可选的，与所述第一电极相连的所述第二金属层的数量为2个或3个；与所述第二电极相连的所述第三金属层的数量为2个或3个。
可选的，还包括：位于衬底上的第四金属层，所述第四金属层包括多条第三电极和多条第四电极，所述多条第三电极和所述多条第四电极与第二方向平行且沿第一方向排列，各所述第四电极位于相邻两条第三电极之间；位于衬底上的若干第五金属层，所述第五金属层位于所述第四金属层上或者所述第四金属层位于所述第五金属层上，所述若干第五金属层平行于第一方向，且各所述第五金属层分别与多条所述第三电极电连接；位于衬底上的若干第六金属层，所述第六金属层位于所述第四金属层上或者所述第四金属层位于所述第六金属层上，所述若干第六金属层平行于第一方向，且各第六金属层分别与多条所述第四电极电连接。
可选的，所述第五金属层和所述第六金属层位于同一层。
可选的，所述第五金属层和所述第六金属层位于第四金属层上方或下方。
可选的，所述第五金属层和所述第六金属层位于不同层。
可选的，所述第五金属层高于所述第四金属层，且所述第六金属层低于所述第四金属层；或者所述第五金属层低于所述第四金属层，且所述第六金属层高于所述第四金属层。
可选的，所述第四金属层包括第三区和第四区，所述第三区和所述第四区沿第二方向排布，且所述第三区和所述第四区分别位于所述第四金属层的相对两端。
可选的，各第五金属层分别与第三区的多条所述第三电极电连接；各第六金属层分别与所述第四区的多条所述第四电极电连接。
可选的，所述第二金属层与所述第四金属层在沿平行于所述衬底表面方向上的距离范围为10纳米至80纳米；所述第三金属层与所述第四金属层在沿平行于所述衬底表面方向上的距离范围为10纳米至80纳米；所述第五金属层与所述第一金属层在沿平行于所述衬底表面方向上的距离范围为10纳米至80纳米；所述第六金属层与所述第一金属层在沿平行于所述衬底表面方向上的距离范围为10纳米至80纳米。
可选的，所述第四金属层、所述第五金属层、所述第六金属层中的任一结构均可与所述第一金属层、所述第二金属层、以及所述第三金属层中的一者或多者位于同一层。
可选的，与所述第三电极电连接的所述第五金属层的数量为2个或3个；与所述第四电极电连接的所述第六金属层的数量为2个或3个。
相应的，本发明的技术方案还提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成第一金属层，所述第一金属层包括多条第一电极和多条第二电极，所述多条第一电极和多条第二电极与第一方向平行且沿第二方向排列，各所述第二电极位于相邻两条第一电极之间，所述第一方向与所述第二方向垂直；在形成所述第一金属层之前，在所述衬底上形成若干第二金属层，并在所述第二金属层上形成多个第一导电插塞，多条所述第一电极位于所述第一导电插塞上，或者在形成所述第一金属层后，在多条所述第一电极上形成多个第一导电插塞，并形成若干第二金属层，所述第二金属层还位于所述第一导电插塞上，所述若干第二金属层平行于第二方向；在形成所述第一金属层之前，在所述衬底上形成若干第三金属层，并在所述第三金属层上形成多个第二导电插塞，多条所述第二电极位于所述第二导电插塞上，或者在形成所述第一金属层后，在多条所述第二电极上形成多个第二导电插塞，并形成若干第三金属层，所述第三金属层还位于所述第二导电插塞上，所述若干第三金属层平行于第二方向。
可选的，还包括：在所述衬底上形成第四金属层，所述第四金属层包括多条第三电极和多条第四电极，所述多条第三电极和多条第四电极与第二方向平行且沿第一方向排列，各所述第四电极位于相邻两条第三电极之间；在形成所述第四金属层之前，在所述衬底上形成若干第五金属层，并在所述第五金属层上形成多个第三导电插塞，多条所述第三电极位于所述第三导电插塞上，或者在形成所述第四金属层后，在多条所述第三电极上形成多个第三导电插塞，并形成若干第五金属层，所述第五金属层还位于所述第三导电插塞上，所述若干第五金属层平行于第一方向；在形成所述第四金属层之前，在所述衬底上形成若干第六金属层，并在所述第六金属层上形成多个第四导电插塞，多条所述第四电极位于所述第四导电插塞上，或者在形成所述第四金属层后，在多条所述第四电极上形成多个第四导电插塞，并形成若干第六金属层，所述第六金属层还位于所述第四导电插塞上，所述若干第六金属层平行于第一方向。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构中，位于衬底上的若干第二金属层，所述第二金属层位于所述第一金属层上或者所述第一金属层位于所述第二金属层上，所述若干第二金属层平行于第二方向，且各所述第二金属层分别与多条所述第一电极电连接；位于衬底上的若干第三金属层，所述第三金属层位于所述第一金属层上或者所述第一金属层位于所述第三金属层上，所述若干第三金属层平行于第二方向，且各第三金属层分别与多条所述第二电极电连接。即，每层金属层的电极端不需要通过较粗的极板连接，可以减少每层金属层的电极端面积，从而可以增加极板的数量，进而提高MOM电容的密度。
进一步，还包括：位于衬底上的第四金属层、位于衬底上的若干第五金属层和位于衬底上的若干第六金属层。即，所述第四金属层、所述第五金属层和所述第六金属层组成本发明技术方案提供的另一组电容，与本发明技术方案提供的第一组电容，两组电容的电极相互之间垂直分布。
本发明技术方案提供的半导体结构的形成方法中，在形成所述第一金属层之前，在所述衬底上形成若干第二金属层，并在所述第二金属层上形成多个第一导电插塞，多条所述第一电极位于所述第一导电插塞上，或者在形成所述第一金属层后，在多条所述第一电极上形成多个第一导电插塞，并形成若干第二金属层，所述第二金属层还位于所述第一导电插塞上，所述若干第二金属层平行于第二方向；在形成所述第一金属层之前，在所述衬底上形成若干第三金属层，并在所述第三金属层上形成多个第二导电插塞，多条所述第二电极位于所述第二导电插塞上，或者在形成所述第一金属层后，在多条所述第二电极上形成多个第二导电插塞，并形成若干第三金属层，所述第三金属层还位于所述第二导电插塞上，所述若干第三金属层平行于第二方向。即，每层金属层的电极端不需要通过较粗的极板连接，可以减少每层金属层的电极端面积，从而可以增加极板的数量，进而提高MOM电容的密度。
进一步，还形成第四金属层、第五金属层和第六金属层。即，所述第四金属层、所述第五金属层和所述第六金属层组成本发明技术方案提供的另一组电容，与本发明技术方案提供的第一组电容，两组电容的电极相互之间垂直分布。
附图说明
图1是一种半导体结构的俯视结构示意图；
图2至图6是本发明一实施例半导体结构形成方法中各步骤对应的结构示意图；
图7至图9是本发明另一实施例半导体结构形成方法中各步骤对应的结构示意图。
具体实施方式
如背景技术所述，现有技术中形成的半导体器件的性能有待改善。现结合一种半导体的结构进行说明分析。
图1至图2是一种半导体结构的俯视结构示意图。
请参考图1，所述半导体结构包括多个层叠设置的金属层，所述金属层包括相互平行设置的第一金属层和第二金属层，其中：
所述第一金属层包括呈指状结构的第一电极10和第二电极11，所述第一电极10包括多个沿第一方向X平行分布的第一指状极板102，所述第一指状极板102的一端通过第一电极端103连接在一起，所述第二电极11包括多个沿第一方向X平行分布的第二指状极板111，所述第二指状极板111的一端通过第二电极端112连接在一起，且所述第一电极10与所述第二电极11相对交错排布；
所述第二金属层包括呈指状结构的第三电极20和第四电极21，所述第三电极20包括多个沿第二方向Y平行分布的第三指状极板201，所述第三指状极板201的一端通过第三电极端202连接在一起，所述第四电极21包括多个沿第二方向Y平行的第四指状极板211，所述第四指状极板211的一端通过第二电极端212连接在一起，所述第二方向Y与所述第一方向X垂直，且所述第三电极21与所述第四电极22相对交错排布；
相邻的所述第一金属层之间的所述第一电极10通过位于所述第一电极端103的若干第一导电插塞12连接，所述第二电极11通过位于所述第二电极端112的若干第二导电插塞13连接；
相邻的所述第二金属层之间的所述第三电极20通过位于所述第三电极端202的若干第三导电插塞22连接，所述第四电极21通过位于所述第四电极端212的若干第四导电插塞23连接。
上述方法中，所述第一电极10和所述第二电极11组成第一组MOM电容，所述第三电极20和所述第四电极21组成第二组MOM电容。所述第一电极端103、第二电极端112、第三电极端202、第四电极端212呈平板状分布，其面积占据面积较大。另外，所述第一电极与所述第二电极之间需要有一定的距离、所述第三电极与第四电极之间需要有一定的距离来避免短路，比如，所述第一指状极板102和所述第二指状极板111在沿Y方向上具有一定距离交错分布；而在沿X方向上，所述第一电极端103与所述第二指状极板111之间也需要保持一定的距离，从而导致MOM器件密度较小。
为了解决上述问题，本发明提供一种半导体结构形成方法，位于衬底上的若干第二金属层，所述第二金属层位于所述第一金属层上或者所述第一金属层位于所述第二金属层上，所述若干第二金属层平行于第二方向，且各所述第二金属层分别与多条所述第一电极电连接；位于衬底上的若干第三金属层，所述第三金属层位于所述第一金属层上或者所述第一金属层位于所述第三金属层上，所述若干第三金属层平行于第二方向，且各第三金属层分别与多条所述第二电极电连接。即，每层金属层的电极端不需要通过较粗的极板连接，可以减少每层金属层的电极端面积，从而可以增加极板的数量，进而提高MOM电容的密度。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图6是本发明一实施例半导体结构形成方法中各步骤对应的结构示意图。
请参考图2，提供衬底100。
本实施例中，所述衬底100包括基底，位于基底上的器件层(图中未标出)以及位于所述基底和所述器件层表面的第一介质层(图中未标出)，所述器件层包括隔离结构(图中未标出)和位于隔离结构内的器件结构(图中未标出)，所述器件结构包括晶体管、二极管、三极管、电容、电感或导电结构等。
请参考图3，图3是省略了衬底100的俯视图，在所述衬底100上形成第一金属层102，所述第一金属层102包括多条第一电极102a和多条第二电极102b，所述多条第一电极102a和多条第二电极102b与第一方向X平行且沿第二方向Y排列，各所述第二电极102b位于相邻两条第一电极102a之间，所述第一方向X与所述第二方向Y垂直。
本实施例中，具体地，在所述第一介质层内形成所述第一金属层102。所述第一金属层102和所述器件结构电连接。
所述第一金属层102的形成方法包括：在所述第一介质层内形成第一沟槽(图中未标出)，在所述第一沟槽和所述第一介质层表面形成第一金属材料层(图中未标出)，平坦化所述第一金属材料层，直到暴露出所述第一介质层表面，形成所述第一金属层102。
在形成所述第一金属层102之前，在所述衬底100上形成若干第二金属层，并在所述第二金属层上形成多个第一导电插塞，多条所述第一电极102a位于所述第一导电插塞上，或者在形成所述第一金属层102后，在多条所述第一电极102a上形成多个第一导电插塞，并形成若干第二金属层，所述第二金属层还位于所述第一导电插塞上，所述若干第二金属层平行于第二方向Y；在形成所述第一金属层102之前，在所述衬底100上形成若干第三金属层，并在所述第三金属层上形成多个第二导电插塞，多条所述第二电极102b位于所述第二导电插塞上，或者在形成所述第一金属层102后，在多条所述第二电极102b上形成多个第二导电插塞，并形成若干第三金属层，所述第三金属层还位于所述第二导电插塞上，所述若干第三金属层平行于第二方向Y。本实施例中，所述第二金属层和所述第三金属层的形成方法，请参考图4至图6。
请参考4至图6，图4是俯视图，图5是图4中沿着Y1Y2方向的剖面结构示意图，图6是图4中沿着Y3Y4方向的剖面结构示意图，在形成所述第一金属层102后，在多条所述第一电极102a上形成多个第一导电插塞103，并形成若干第二金属层104，所述第二金属层104还位于所述第一导电插塞103上，所述若干第二金属层104平行于第二方向Y；在形成所述第一金属层102后，在多条所述第二电极102b上形成多个第二导电插塞105，并形成若干第三金属层106，所述第三金属层106还位于所述第二导电插塞105上，所述若干第三金属层106平行于第二方向Y。
具体地，在形成所述第一金属层102后，在所述衬底100和所述第一金属层102上形成第二介质层101，所述第一导电插塞103和所述第二导电插塞105还位于所述第二介质层101内。
需要说明的是，图4的俯视图省略了所述第二介质层101和所述衬底100。
所述第一导电插塞103的形成方法包括：在所述第二介质层101内形成第一通孔(图中未标出)，所述第一通孔暴露出所述第一电极102a表面，在所述第一通孔内和所述第二介质层表面形成第一导电插塞材料层(图中未标出)，平坦化所述第一导电插塞材料层层，直到暴露出所述第二介质层101表面，形成所述第一导电插塞103。
所述第二导电插塞105的形成方法包括：在所述第二介质层101内形成第二通孔(图中未标出)，所述第二通孔暴露出所述第二电极102b表面，在所述第二通孔内和所述第二介质层表面形成第二导电插塞材料层(图中未标出)，平坦化所述第二导电插塞材料层，直到暴露出所述第二介质层101表面，形成所述第二导电插塞105。
本实施例中，所述第一导电插塞103和所述第二导电插塞105在同一工艺中形成，减少了工序，降低生产成本。
所述第一电极102a和所述第二电极102b之间形成第一MOM电容器件，多条所述第一电极102a之间通过与所述第一电极102a不同层的所述第二金属层104电连接；多条所述第二电极102b之间通过与所述第二电极102b不同层的所述第三金属层106电连接。每层金属层的电极端不需要通过较粗的极板连接，可以减少每层金属层的电极端面积，从而可以增加极板的数量，进而提高MOM电容的密度。
所述第二金属层104和所述第三金属层106位于第一金属层102上方或下方。本实施例中，所述第二金属层104和所述第三金属层106位于所述第一金属层102上方。
本实施例中，所述第二金属层104和所述第三金属层106位于同一层。其他实施例中，所述第二金属层104和所述第三金属层106位于不同层。
其他实施例中，所述第二金属层104高于所述第一金属层102，且所述第三金属层106低于所述第一金属层102；或者所述第二金属层104低于所述第一金属层102，且所述第三金属层106高于所述第一金属层102。
本实施例中，所述第一金属层102包括第一区I和第二区II，所述第一区I和所述第二区II沿第一方向X排布，且所述第一区I和所述第二区II分别位于所述第一金属层102的相对两端。
本实施例中，各第二金属层104分别与第一区I的多条所述第一电极102a电连接；各第三金属层104分别与第二区II的多条所述第二电极102b电连接。
与所述第一电极102a相连的所述第二金属层104的数量为2个或3个；与所述第二电极102b相连的所述第三金属层106的数量为2个或3个。本实施例中，与所述第一电极102a相连的所述第二金属层104的数量为2个；与所述第二电极102b相连的所述第三金属层106的数量为2个。
相应的，本发明技术方案还提供一种上述形成方法所形成的半导体结构的实施例，请继续参考图4至图6，包括：衬底100；位于衬底100上的第一金属层102，所述第一金属层102包括多条第一电极102a和多条第二电极102b，所述多条第一电极102a和所述多条第二电极102b与第一方向X平行且沿第二方向Y排列，各所述第二电极102b位于相邻两条第一电极102a之间，所述第一方向X与所述第二方向Y垂直；位于衬底100上的若干第二金属层104，所述第二金属层104位于所述第一金属层102上或者所述第一金属层102位于所述第二金属层104上，所述若干第二金属层104平行于第二方向Y，且各所述第二金属层104分别与多条所述第一电极102a电连接；位于衬底上的若干第三金属层106，所述第三金属层106位于所述第一金属层102上或者所述第一金属层102位于所述第三金属层106上，所述若干第三金属层106平行于第二方向Y，且各第三金属层106分别与多条所述第二电极102b电连接。
所述第一电极102a和所述第二电极102b之间形成第一MOM电容器件，多条所述第一电极102a之间通过与所述第一电极102a不同层的所述第二金属层104电连接；多条所述第二电极102b之间通过与所述第二电极102b不同层的所述第三金属层106电连接。每层金属层的电极端不需要通过较粗的极板连接，可以减少每层金属层的电极端面积，从而可以增加极板的数量，进而提高MOM电容的密度。
所述第二金属层104和所述第三金属层106位于第一金属层102上方或下方。本实施例中，所述第二金属层104位于所述第一金属层102上，所述第三金属层106位于所述第一金属层102上，且所述第二金属层104和所述第三金属层106位于同一层。其他实施例中，所述第二金属层104和所述第三金属层106可以位于不同层。
其他实施例中，所述第二金属层104高于所述第一金属层102，且所述第三金属层106低于所述第一金属层102；或者所述第二金属层104低于所述第一金属层102，且所述第三金属层106高于所述第一金属层102。
本实施例中，所述第一金属层102包括第一区I和第二区II，所述第一区I和所述第二区II沿第一方向X排布，且所述第一区I和所述第二区II分别位于所述第一金属层102的相对两端。
本实施例中，各第二金属层104分别与第一区I的多条所述第一电极102a电连接；各第三金属层106分别与第二区II的多条所述第二电极102b电连接。
与所述第一电极102a相连的所述第二金属层104的数量为2个或3个；与所述第二电极102b相连的所述第三金属层106的数量为2个或3个。本实施例中，与所述第一电极102a相连的所述第二金属层104的数量为2个；与所述第二电极102b相连的所述第三金属层106的数量为2个。
图7至图9是本发明另一实施例半导体结构形成方法中各步骤对应的结构示意图。
请在图4的基础上，继续参考图7，在所述衬底100上形成第四金属层202，所述第四金属层202包括多条第三电极202a和多条第四电极202b，所述多条第三电极202a和多条第四电极202b与第二方向Y平行且沿第一方向X排列，各所述第四电极202b位于相邻两条第三电极202a之间。
在形成所述第四金属层202之前，在所述衬底100上形成若干第五金属层，并在所述第五金属层上形成多个第三导电插塞，多条所述第三电极202a位于所述第三导电插塞上，或者在形成所述第四金属层202后，在多条所述第三电极202a上形成多个第三导电插塞，并形成若干第五金属层，所述第五金属层还位于所述第三导电插塞上，所述若干第五金属层平行于第一方向X；在形成所述第四金属层202之前，在所述衬底100上形成若干第六金属层，并在所述第六金属层上形成多个第四导电插塞，多条所述第四电极202b位于所述第四导电插塞上，或者在形成所述第四金属层202后，在多条所述第四电极202b上形成多个第四导电插塞，并形成若干第六金属层，所述第六金属层还位于所述第四导电插塞上，所述若干第六金属层平行于第一方向X。本实施例中，所述第五金属层和所述第六金属层的形成方法，请继续参考图7至图9。
请参考图7至图9，图7是俯视图，图8是图7中沿着X1X2方向的剖面结构示意图，图9是图7中沿着X3X4方向的剖面结构示意图，在形成所述第四金属层202之前，在所述衬底100上形成若干第五金属层204，并在所述第五金属层204上形成多个第三导电插塞205，多条所述第三电极202a位于所述第三导电插塞205上；在形成所述第四金属层202之前，在所述衬底100上形成若干第六金属层206，并在所述第六金属层206上形成多个第四导电插塞207，多条所述第四电极202b位于所述第四导电插塞207上，所述若干第六金属层206平行于第一方向X。
本实施例中，具体地，在所述第一介质层内形成所述第五金属层204和所述第六金属层206。且所述第五金属层204、所述第六金属层206以及所述第一金属层102同时形成，以减少工艺工序，降低生产成本。
本实施例中，具体地，在所述第二介质层101上形成所述第四金属层202；所述第三导电插塞203和所述第四导电插塞207位于所述第二介质层101内。
需要说明的是，图7的俯视图忽略了所述第二介质层101和所述衬底100。
所述第三电极202a和所述第四电极202b之间形成第二MOM电容器件，多条所述第三电极202a之间通过与所述第三电极202a不同层的所述第五金属层204电连接；多条所述第四电极202b之间通过与所述第四电极202b不同层的所述第六金属层206电连接。每层金属层的电极端不需要通过较粗的极板连接，可以减少每层金属层的电极端面积，从而可以增加极板的数量，进而提高MOM电容的密度。
本实施例中，所述第五金属层204和所述第六金属层206位于同一层。其他实施例中，所述第五金属层204和所述第六金属层206位于不同层。
所述第五金属层204和所述第六金属层206位于第四金属层202上方或下方。本实施例中，所述第五金属层204和所述第六金属层206位于所述第四金属层202下方。
又一实施例中，所述第五金属层204高于所述第四金属层202，且所述第六金属层206低于所述第四金属层202；或者所述第五金属层204低于所述第四金属层202，且所述第六金属层206高于所述第四金属层202。
本实施例中，所述第四金属层202包括第三区III和第四区IV，所述第三区III和所述第四区IV沿第二方向Y排布，且所述第三区III和所述第四区IV分别位于所述第四金属层202的相对两端。
各第五金属层204分别与第三区III的多条所述第三电极202a电连接；各第六金属层206分别与所述第四区IV的多条所述第四电极202b电连接。
所述第二金属层104与所述第四金属层202在沿平行于所述衬底100表面方向上的距离a范围为10纳米至80纳米；所述第三金属层106与所述第四金属层202在沿平行于所述衬底100表面方向上的距离b范围为10纳米至80纳米；所述第五金属层204与所述第一金属层102在沿平行于所述衬底100表面方向上的距离c范围为10纳米至80纳米；所述第六金属层206与所述第一金属层102在沿平行于所述衬底100表面方向上的距离d范围为10纳米至80纳米。
所述第四金属层202、所述第五金属层204、所述第六金属层206中的任一结构均可与所述第一金属层102、所述第二金属层104、以及所述第三金属层106中的一者或多者位于同一层。本实施例中，所述第五金属层204和所述第六金属层206以及所述第一金属层102位于同一层；所述第二金属层104、所述第三金属层106和所述第四金属层202位于同一层。
与所述第三电极202a电连接的所述第五金属层204的数量为2个或3个；与所述第四电极202b电连接的所述第六金属层206的数量为2个或3个。本实施例中，与所述第三电极202a电连接的所述第五金属层204的数量为2个；与所述第四电极202b电连接的所述第六金属层206的数量为2个。
相应的，本发明技术方案还提供一种上述形成方法所形成的半导体结构的实施例，请继续参考图7至图9，包括：位于衬底100上的第四金属层202，所述第四金属层202包括多条第三电极202a和多条第四电极202b，所述多条第三电极202a和所述多条第四电极202b与第二方向Y平行且沿第一方向X排列，各所述第四电极202b位于相邻两条第三电极202a之间；位于衬底100上的若干第五金属层204，所述第五金属层204位于所述第四金属层202上或者所述第四金属层202位于所述第五金属层204上，所述若干第五金属层204平行于第一方向X，且各所述第五金属层204分别与多条所述第三电极202a电连接；位于衬底上的若干第六金属层206，所述第六金属层206位于所述第四金属层202上或者所述第四金属层202位于所述第六金属层206上，所述若干第六金属层206平行于第一方向X，且各第六金属层206分别与多条所述第四电极202b电连接。
所述第三电极202a和所述第四电极202b之间形成第二MOM电容器件，多条所述第三电极202a之间通过与所述第三电极202a不同层的所述第五金属层204电连接；多条所述第四电极202b之间通过与所述第四电极202b不同层的所述第六金属层206电连接。每层金属层的电极端不需要通过较粗的极板连接，可以减少每层金属层的电极端面积，从而可以增加极板的数量，进而提高MOM电容的密度。
本实施例中，所述第五金属层204和所述第六金属层206位于同一层。其他实施例中，所述第五金属层204和所述第六金属层206位于不同层。
所述第五金属层204和所述第六金属层206位于第四金属层202上方或下方。本实施例中，所述第五金属层204和所述第六金属层206位于所述第四金属层202下方。
又一实施例中，所述第五金属层204高于所述第四金属层202，且所述第六金属层206低于所述第四金属层202；或者所述第五金属层204低于所述第四金属层202，且所述第六金属层206高于所述第四金属层202。
本实施例中，所述第四金属层202包括第三区III和第四区IV，所述第三区III和所述第四区IV沿第二方向Y排布，且所述第三区III和所述第四区IV分别位于所述第四金属层202的相对两端。
各第五金属层204分别与第三区III的多条所述第三电极202a电连接；各第六金属层206分别与所述第四区IV的多条所述第四电极202b电连接。
所述第二金属层104与所述第四金属层202在沿平行于所述衬底100表面方向上的距离a范围为10纳米至80纳米；所述第三金属层106与所述第四金属层202在沿平行于所述衬底100表面方向上的距离b范围为10纳米至80纳米；所述第五金属层204与所述第一金属层102在沿平行于所述衬底100表面方向上的距离c范围为10纳米至80纳米；所述第六金属层206与所述第一金属层102在沿平行于所述衬底100表面方向上的距离d范围为10纳米至80纳米。
所述第四金属层202、所述第五金属层204、所述第六金属层206中的任一结构均可与所述第一金属层102、所述第二金属层104、以及所述第三金属层106中的一者或多者位于同一层。本实施例中，所述第五金属层204和所述第六金属层206以及所述第一金属层102位于同一层；所述第二金属层104、所述第三金属层106和所述第四金属层202位于同一层。
与所述第三电极202a电连接的所述第五金属层204的数量为2个或3个；与所述第四电极202b电连接的所述第六金属层206的数量为2个或3个。本实施例中，与所述第三电极202a电连接的所述第五金属层204的数量为2个；与所述第四电极202b电连接的所述第六金属层206的数量为2个。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构，其特征在于，包括：
衬底；
位于衬底上的第一金属层，所述第一金属层包括多条第一电极和多条第二电极，所述多条第一电极和所述多条第二电极与第一方向平行且沿第二方向排列，各所述第二电极位于相邻两条第一电极之间，所述第一方向与所述第二方向垂直；
位于衬底上的若干第二金属层，所述第二金属层位于所述第一金属层上或者所述第一金属层位于所述第二金属层上，所述若干第二金属层平行于第二方向，且各所述第二金属层分别与多条所述第一电极电连接；
位于衬底上的若干第三金属层，所述第三金属层位于所述第一金属层上或者所述第一金属层位于所述第三金属层上，所述若干第三金属层平行于第二方向，且各第三金属层分别与多条所述第二电极电连接。
2.如权利要求1所述的半导体结构，其特征在于，所述第二金属层和所述第三金属层位于同一层。
3.如权利要求2所述的半导体结构，其特征在于，所述第二金属层和所述第三金属层位于第一金属层上方或下方。
4.如权利要求1所述的半导体结构，其特征在于，所述第二金属层和所述第三金属层位于不同层。
5.如权利要求4所述的半导体结构，其特征在于，所述第二金属层高于所述第一金属层，且所述第三金属层低于所述第一金属层；或者所述第二金属层低于所述第一金属层，且所述第三金属层高于所述第一金属层。
6.如权利要求1所述的半导体结构，其特征在于，所述第一金属层包括第一区和第二区，所述第一区和所述第二区沿第一方向排布，且所述第一区和所述第二区分别位于所述第一金属层的相对两端。
7.如权利要求6所述的半导体结构，其特征在于，各第二金属层分别与第一区的多条所述第一电极电连接；各第三金属层分别与第二区的多条所述第二电极电连接。
8.如权利要求1所述的半导体结构，其特征在于，与所述第一电极相连的所述第二金属层的数量为2个或3个；与所述第二电极相连的所述第三金属层的数量为2个或3个。
9.如权利要求1所述的半导体结构，其特征在于，还包括：位于衬底上的第四金属层，所述第四金属层包括多条第三电极和多条第四电极，所述多条第三电极和所述多条第四电极与第二方向平行且沿第一方向排列，各所述第四电极位于相邻两条第三电极之间；位于衬底上的若干第五金属层，所述第五金属层位于所述第四金属层上或者所述第四金属层位于所述第五金属层上，所述若干第五金属层平行于第一方向，且各所述第五金属层分别与多条所述第三电极电连接；位于衬底上的若干第六金属层，所述第六金属层位于所述第四金属层上或者所述第四金属层位于所述第六金属层上，所述若干第六金属层平行于第一方向，且各第六金属层分别与多条所述第四电极电连接。
10.如权利要求9所述的半导体结构，其特征在于，所述第五金属层和所述第六金属层位于同一层。
11.如权利要求10所述的半导体结构，其特征在于，所述第五金属层和所述第六金属层位于第四金属层上方或下方。
12.如权利要求9所述的半导体结构，其特征在于，所述第五金属层和所述第六金属层位于不同层。
13.如权利要求12所述的半导体结构，其特征在于，所述第五金属层高于所述第四金属层，且所述第六金属层低于所述第四金属层；或者所述第五金属层低于所述第四金属层，且所述第六金属层高于所述第四金属层。
14.如权利要求9所述的半导体结构，其特征在于，所述第四金属层包括第三区和第四区，所述第三区和所述第四区沿第二方向排布，且所述第三区和所述第四区分别位于所述第四金属层的相对两端。
15.如权利要求14所述的半导体结构，其特征在于，各第五金属层分别与第三区的多条所述第三电极电连接；各第六金属层分别与所述第四区的多条所述第四电极电连接。
16.如权利要求15所述的半导体结构，其特征在于，所述第二金属层与所述第四金属层在沿平行于所述衬底表面方向上的距离范围为10纳米至80纳米；所述第三金属层与所述第四金属层在沿平行于所述衬底表面方向上的距离范围为10纳米至80纳米；所述第五金属层与所述第一金属层在沿平行于所述衬底表面方向上的距离范围为10纳米至80纳米；所述第六金属层与所述第一金属层在沿平行于所述衬底表面方向上的距离范围为10纳米至80纳米。
17.如权利要求9所述的半导体结构，其特征在于，所述第四金属层、所述第五金属层、所述第六金属层中的任一结构均可与所述第一金属层、所述第二金属层、以及所述第三金属层中的一者或多者位于同一层。
18.如权利要求9所述的半导体结构，其特征在于，与所述第三电极电连接的所述第五金属层的数量为2个或3个；与所述第四电极电连接的所述第六金属层的数量为2个或3个。
19.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成第一金属层，所述第一金属层包括多条第一电极和多条第二电极，所述多条第一电极和多条第二电极与第一方向平行且沿第二方向排列，各所述第二电极位于相邻两条第一电极之间，所述第一方向与所述第二方向垂直；
在形成所述第一金属层之前，在所述衬底上形成若干第二金属层，并在所述第二金属层上形成多个第一导电插塞，多条所述第一电极位于所述第一导电插塞上，或者在形成所述第一金属层后，在多条所述第一电极上形成多个第一导电插塞，并形成若干第二金属层，所述第二金属层还位于所述第一导电插塞上，所述若干第二金属层平行于第二方向；
在形成所述第一金属层之前，在所述衬底上形成若干第三金属层，并在所述第三金属层上形成多个第二导电插塞，多条所述第二电极位于所述第二导电插塞上，或者在形成所述第一金属层后，在多条所述第二电极上形成多个第二导电插塞，并形成若干第三金属层，所述第三金属层还位于所述第二导电插塞上，所述若干第三金属层平行于第二方向。
20.如权利要求19所述的半导体结构的形成方法，其特征在于，还包括：在所述衬底上形成第四金属层，所述第四金属层包括多条第三电极和多条第四电极，所述多条第三电极和多条第四电极与第二方向平行且沿第一方向排列，各所述第四电极位于相邻两条第三电极之间；在形成所述第四金属层之前，在所述衬底上形成若干第五金属层，并在所述第五金属层上形成多个第三导电插塞，多条所述第三电极位于所述第三导电插塞上，或者在形成所述第四金属层后，在多条所述第三电极上形成多个第三导电插塞，并形成若干第五金属层，所述第五金属层还位于所述第三导电插塞上，所述若干第五金属层平行于第一方向；在形成所述第四金属层之前，在所述衬底上形成若干第六金属层，并在所述第六金属层上形成多个第四导电插塞，多条所述第四电极位于所述第四导电插塞上，或者在形成所述第四金属层后，在多条所述第四电极上形成多个第四导电插塞，并形成若干第六金属层，所述第六金属层还位于所述第四导电插塞上，所述若干第六金属层平行于第一方向。
CN202110462078.5A 2021-04-27 2021-04-27 半导体结构及其形成方法 Pending CN115249685A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110462078.5A CN115249685A (zh) 2021-04-27 2021-04-27 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110462078.5A CN115249685A (zh) 2021-04-27 2021-04-27 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN115249685A true CN115249685A (zh) 2022-10-28

Family

ID=83696525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110462078.5A Pending CN115249685A (zh) 2021-04-27 2021-04-27 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN115249685A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070291439A1 (en) * 2006-06-16 2007-12-20 Ta-Hsun Yeh X-Shaped Semiconductor Capacitor Structure
CN205992528U (zh) * 2016-09-06 2017-03-01 中芯国际集成电路制造(北京)有限公司 一种mom电容器结构
WO2020056705A1 (zh) * 2018-09-21 2020-03-26 华为技术有限公司 一种集成电路
CN112310229A (zh) * 2019-08-01 2021-02-02 瑞昱半导体股份有限公司 电容结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070291439A1 (en) * 2006-06-16 2007-12-20 Ta-Hsun Yeh X-Shaped Semiconductor Capacitor Structure
CN205992528U (zh) * 2016-09-06 2017-03-01 中芯国际集成电路制造(北京)有限公司 一种mom电容器结构
WO2020056705A1 (zh) * 2018-09-21 2020-03-26 华为技术有限公司 一种集成电路
CN112310229A (zh) * 2019-08-01 2021-02-02 瑞昱半导体股份有限公司 电容结构

Similar Documents

Publication Publication Date Title
CN1194417C (zh) 具有同心环形板阵列的用于深亚微型cmos的多层电容器结构
US7327551B2 (en) Capacitor structure
US20070187739A1 (en) Three-dimensional capacitor structure
US7564675B2 (en) Face-centered cubic structure capacitor and method of fabricating the same
US7678659B2 (en) Method of reducing current leakage in a metal insulator metal semiconductor capacitor and semiconductor capacitor thereof
KR20050071600A (ko) 전자 소자, 집적회로, 전자 소자 제조 방법 및 집적회로제조 방법
US7763925B2 (en) Semiconductor device incorporating a capacitor and method of fabricating the same
CN114823681B (zh) 三维存储器元件及其制造方法
CN108281424B (zh) 半导体元件以及其制作方法
CN103700645A (zh) Mom电容及其制作方法
CN115249685A (zh) 半导体结构及其形成方法
US20070155112A1 (en) Mom capacitor
CN112490246B (zh) 半导体器件及其制备方法
KR101487591B1 (ko) Mom 커패시터
CN117015300A (zh) 电容器件及其形成方法
CN117476596A (zh) 电容器件及其形成方法
CN118280965A (zh) 电容器件及其形成方法
CN117577623A (zh) 电容器结构及其形成方法
CN117476595A (zh) 电容器件及其形成方法
US12074227B2 (en) Semiconductor device including deep trench capacitors and via contacts
CN117497512A (zh) 电容器件及其形成方法
CN111900251B (zh) Mom电容器及半导体元件
CN117116920A (zh) 电容器件及其形成方法
KR100322882B1 (ko) 3전극 구조의 안티퓨즈 및 그 통합 메모리로직 반도체 소자 제조방법
CN117577624A (zh) 电容器结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination