CN113690235A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN113690235A
CN113690235A CN202110197180.7A CN202110197180A CN113690235A CN 113690235 A CN113690235 A CN 113690235A CN 202110197180 A CN202110197180 A CN 202110197180A CN 113690235 A CN113690235 A CN 113690235A
Authority
CN
China
Prior art keywords
electrode
electrodes
layer
semiconductor device
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110197180.7A
Other languages
English (en)
Inventor
施惟凯
王国梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113690235A publication Critical patent/CN113690235A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本文中公开半导体器件及方法。在一个实例中，所公开的半导体器件包括：绝缘层；第一电极，具有侧壁及与绝缘层接触的底表面；第二电极，具有侧壁及与绝缘层接触的底表面；以及绝缘体，形成在第一电极与第二电极之间。所述绝缘体耦合到第一电极的侧壁且耦合到第二电极的侧壁。

Description

半导体器件
技术领域
本公开实施例是有关一种半导体器件，且具体来说涉及包括有高密度金属绝缘体金属电容器的一种半导体器件。
背景技术
电容器(例如，金属绝缘体金属(metal-insulator-metal，MIM)电容器)广泛用于集成电路(例如混合信号电路、模拟电路、射频(Radio Frequency，RF)电路、动态随机存取存储器(Dynamic Random Access Memory，DRAM)、嵌入式DRAM及逻辑运算电路)中。电容器的电容与电容器面积及绝缘层的介电常数(k)成正比，且与绝缘层的厚度成反比。因此，为增大电容，增大面积及介电常数值且减小绝缘层的厚度是优选的。
与增大的面积相关联的问题是传统的MIM电容器需要较大的芯片面积，传统的MIM电容器具有各种水平梳状结构且占据大的布局面积，从而导致面积密度低。另外，每一传统的MIM电容器需要布置在介电层之上的电容器顶部金属(capacitor top metal，CTM)电极，此会导致制造掩模及执行刻蚀工艺来形成MIM电容器的额外成本。因此，现有的MIM电容器及制造所述MIM电容器的方法并不完全令人满意。
发明内容
本公开实施例提供一种半导体器件包括：绝缘层与介电层。所述介电层包括第一电极、第二电极以及绝缘体。第一电极具有侧壁及与所述绝缘层接触的底表面。第二电极具有侧壁及与所述绝缘层接触的底表面。绝缘体形成在所述第一电极与所述第二电极之间，其中所述绝缘体耦合到所述第一电极的侧壁且耦合到所述第二电极的侧壁。至少一个金属层，位于所述介电层之上。其中，所述第一电极通过所述至少一个金属层电连接到逻辑高电压，所述第二电极通过所述至少一个金属层电连接到逻辑低电压。
本公开实施例提供一种半导体器件，包括：衬底、绝缘层、介电层、多个第一电极以及多个第二电极。绝缘层位于所述衬底上。介电层位于所述绝缘层上。多个第一电极形成在所述介电层内。多个第二电极形成在所述介电层内。其中，所述第一电极与所述第二电极相互交错且形成沿着第一方向延伸的电极阵列。所述第一电极的顶表面与所述第二电极的顶表面具有相同的矩形形状，所述矩形形状具有：沿着所述第一方向延伸的第一尺寸，以及比所述第一尺寸大且沿着第二方向延伸的第二尺寸，所述第二方向与所述第一方向垂直。所述介电层包括形成在所述第一电极与所述第二电极之间的绝缘结构。
本公开实施例提供一种形成半导体器件的方法，包括以下步骤:在衬底上形成绝缘层；在所述绝缘层上沉积介电层；以及在所述介电层内形成多个电极，其中所述多个电极包括第一电极及第二电极，所述第一电极与所述第二电极相互交错且形成沿着第一方向延伸的电极阵列，所述多个电极的顶表面具有相同的矩形形状，所述相同的矩形形状具有：沿着所述第一方向延伸的第一尺寸，以及比所述第一尺寸大且沿着第二方向延伸的第二尺寸，所述第二方向与所述第一方向垂直，且所述介电层包括位于所述第一电极与所述第二电极之间的绝缘结构。
附图说明
结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，各种特征未必按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸及几何形状。在说明书及图式通篇中，相似的参考编号标示相似的特征。
图1示出根据本公开一些实施例的具有垂直电容器结构的半导体器件的示例性布局。
图2A示出根据本公开一些实施例的具有垂直电容器结构的半导体器件的剖视图。
图2B示出根据本公开一些实施例的半导体器件的垂直电容器结构的透视图。
图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H、图3I及图3J示出根据本公开一些实施例的在各种制作阶段期间示例性半导体器件的剖视图。
图4是示出根据本公开一些实施例的形成具有垂直电容器结构的半导体器件的示例性方法的流程图。
[符号的说明]
100、200、300：半导体器件
110：有源区
120：绝缘层
130：电极
131、362：第一电极
132、364：第二电极
210：衬底
220、320：绝缘层
230、330：介电层
240、CT：接触件
241：左侧壁/侧壁
242：右侧壁/侧壁
243：底表面
244：顶表面
310：有源区/衬底
322：第一氧化物层/层
324：氮化物层/层
326：第二氧化物层/层
340：图案化掩模/掩模
350：沟槽
355：堆叠/绝缘体
360：接触件/电极
370：金属层
400：方法
402、404、406、408、410、412、414、416、418、420：操作
A：第一尺寸
B、D：第二尺寸
C：距离
Hi：逻辑高电压
Low：逻辑低电压
X、Y：方向
具体实施方式
以下公开阐述用于实施主题的不同特征的各种示例性实施例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“在…之下(beneath)”、“在…下方(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。除非另有明确阐述，否则例如“贴合(attached)”、“附接(affixed)”、“连接(connected)”及“内连(interconnected)”等用语指代其中结构直接地或通过中间结构间接地紧固到或贴合到彼此的关系、以及可移动或固定式两种贴合或关系。
除非另外定义，否则本文中所使用的所有用语(包括技术用语及科学用语)的含义均与本公开所属领域中的普通技术人员所通常理解的含义相同。还应理解，用语(例如在常用词典中所定义的用语)应被解释为具有与其在相关技术的上下文和本公开中的含义一致的含义，且除非在本文中明确定义，否则不应将其解释为具有理想化或过于正式的意义。
现将详细参照本公开的本实施例，在附图中示出本公开的实例。图式及说明中尽可能使用相同的参考编号来指代相同或相似的部件。
本公开提供新颖电容器结构的各种实施例及形成所述新颖电容器结构的方法。在一些实施例中，所公开的电容器结构包括形成在绝缘层上的多个MIM电容器。MIM电容器中的每一者包括在绝缘层上垂直延伸的两个指状金属接触件。所述两个指状金属接触件用作被介电绝缘体隔开的两个电极，以形成MIM电容器。绝缘层形成在衬底上且用作金属接触件的停止层，以将所述两个金属接触件电隔离。使用此种新颖结构，所公开的MIM电容器可实现高面积密度。另外，形成所公开的MIM电容器的方法不需要额外的掩模或刻蚀工艺来形成电容器顶部金属(CTM)电极。本公开适用于包括电容器的任何半导体器件。
图1示出根据本公开一些实施例的具有垂直电容器结构的半导体器件100的示例性布局。如图1中所示，在有源区110之上平行地排列有多个电极130。在一个实施例中，有源区110用作所述多个电极130的衬底。所述多个电极130中的每一者可包含导电材料，例如金属(如钨、铝、铜等)。在一个实施例中，所述多个电极130形成在半导体器件100的接触件层中，使得所述多个电极130中的每一者均为包含钨的接触件(CT)。每两个相邻的电极130被包含介电材料的绝缘体(在图1中未示出)隔开，以形成电容器。
有源区110可包含半导体材料，例如硅。为使所述多个电极130彼此电绝缘，所述多个电极130不直接形成到包含硅的有源区110上。半导体器件100包括形成在有源区110上以及所述多个电极130下方的绝缘层120。绝缘层120包含介电材料，例如氧化硅、氮化硅等。在一个实施例中，绝缘层120包括电阻保护氧化物(resist protective oxide，RPO)。在一个实施例中，绝缘层120包括多个子层。举例来说，绝缘层120包括至少一个氮化物层及至少一个氧化物层。绝缘层120用作供所述多个电极130停止到上面的停止层。
如图1中所示，所述多个电极130被划分成两组电极：一组第一电极131及一组第二电极132。所述一组第一电极131与所述一组第二电极132相互交错。不存在属于同一组的两个相邻的电极。如图1中所示，所述一组第一电极131电连接到逻辑高电压(Hi)；且所述一组第二电极132电连接到逻辑低电压(Low)。不存在电连接到相同电压的两个相邻的电极。这样一来，所述一组第一电极131及所述一组第二电极132形成串联连接的多个电容器。在一个实施例中，由于每一电容器由两个由金属制成的相邻的电极及位于所述相邻的两个电极之间的绝缘体形成，因此所述多个电容器中的每一者均为金属绝缘体金属(MIM)电容器。
如图1中所示，第一电极131及第二电极132形成沿着X方向延伸的电极阵列，而第一电极131及第二电极132中的每一者沿着Y方向延伸，Y方向与X方向垂直。如图1中所示，所述一组第一电极131及所述一组第二电极132中的每一者具有矩形形状的顶表面。矩形形状具有第一尺寸A及第二尺寸B。在一个实施例中，第一尺寸A为至少0.22微米。在一个实施例中，第二尺寸B为至少0.19微米。在一个实施例中，第一尺寸A大于第二尺寸B，其中第一尺寸A沿着Y方向延伸且第二尺寸B沿着X方向延伸，X方向与Y方向垂直。在一个实施例中，第一尺寸A比第二尺寸B长50％以上。在一个实施例中，第一尺寸A比第二尺寸B长100％以上。在一个实施例中，第一尺寸A比第二尺寸B长200％以上。根据各种实施例，矩形形状具有介于0.04平方微米与25平方微米之间的面积。
每两个相邻的电极130(即一对第一电极131与第二电极132)彼此之间具有距离C。可基于与电容器中的每一者的电容值相关的设计要求来确定距离C。在一个实施例中，距离C为至少0.19微米。根据各种实施例，遵循图1中所示布局的所述多个电容器可具有高面积密度，例如每100平方微米5个到225个电容器。
图2A示出根据本公开一些实施例的具有垂直电容器结构的半导体器件200的剖视图。如图2A中所示，此实例中的半导体器件200包括：有源区或衬底210；绝缘层220，位于衬底210上；以及介电层230，位于绝缘层220上。
此实例中的半导体器件200还包括形成在介电层230内的多个接触件240。因此，介电层230也可被称为接触件层。所述多个接触件240中的每一者由金属材料(例如，钨、铝、铜等)制成且停止到绝缘层220上。在一个实施例中，尽管衬底210包含半导体材料(如硅)，然而绝缘层220包含介电材料(如电阻保护氧化物)。这样一来，所述多个接触件240可停止到绝缘层220上且彼此电隔离。除所述多个接触件240之外，介电层230的其余部分在每两个相邻的接触件240之间形成绝缘结构。
如图2A中所示，所述多个接触件240中的每一者具有左侧壁241、右侧壁242、底表面243及顶表面244。底表面243与绝缘层220接触。作为介电层230的绝缘结构的部件的绝缘体耦合到一对彼此相邻的两个接触件的相对的侧壁，即耦合到所述一对接触件中的右接触件的左侧壁241及所述一对接触件中的左接触件的右侧壁242。这样一来，每一对两个相邻的接触件及位于所述两个相邻的接触件之间的绝缘体形成电容器。因此，每一接触件240可被称为电容器的电极。如图2A中所示，每一接触件240是垂直延伸(即沿着与衬底210垂直的垂直方向延伸)的指状电极。
图2B示出根据本公开一些实施例的半导体器件200的垂直电容器结构的透视图。如图2B中所示，每一接触件240停止在绝缘层220上，绝缘层220包含将接触件240彼此电隔离的氧化物和/或氮化物材料。另外，每一接触件240例如通过位于介电层230之上的至少一个金属层电连接到逻辑高电压或逻辑低电压。每两个相邻的接触件240分别连接到两个不同的电压，即逻辑高电压及逻辑低电压。也就是说，连接到逻辑高电压的接触件与连接到逻辑低电压的接触件相互交错。被介电层230的绝缘结构隔开的接触件240形成串联连接的多个电容器。所述多个电容器中的每一者在电场中存储电能，所述电场具有水平方向(即与衬底210平行的方向)。如图2B中所示，每一接触件240是电容器的指状电极且垂直延伸(即沿着与衬底210垂直的方向延伸)。因此，所述多个电容器中的每一者在本文中被称为垂直电容器。
每一接触件240具有与绝缘层220接触的侧壁241、242及底表面243。如图2B中所示，每一接触件240的每一侧壁241、242具有相同尺寸的矩形形状。具体来说，每一侧壁241、242具有第一尺寸A及第二尺寸D，其中第二尺寸D等于介电层230的高度。另外，每两个相邻的接触件240彼此之间具有距离C。这样一来，由两个相邻的接触件240形成的电容器的电容与A*D/C成比例。通过调整侧壁241、242的面积A*D和/或两个相邻的接触件240之间的距离C，可基于设计要求实现期望的电容。另外，所述多个电容器可基于垂直电容器结构及经调整的尺寸来实现高面积密度。如图2B中所示，每一接触件240的顶表面244及底表面243也具有矩形形状。
图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H、图3I及图3J示出根据本公开一些实施例的在各种制作阶段期间的示例性半导体器件的剖视图。在一些实施例中，半导体器件可为包括MIM电容器的器件。半导体器件可包括在微处理器、存储单元和/或其他集成电路(integrated circuit，IC)中。另外，为更好地理解本公开的概念，图3A到图3J是简化的。举例来说，尽管各图示出MIM电容器，然而应理解，其中形成有MIM电容器的集成电路可包括多个其他层(包括金属层、聚合物层、钝化层等)且可包括多个其他器件(包括电阻器、电容器、电感器、熔断器等)，出于使例示清晰的目的，在图3A到图3J中未示出所述多个其他层及所述多个其他器件。
图3A是根据本公开一些实施例的包括有源区310的半导体器件的剖视图，在各种制作阶段中的一个制作阶段中提供有源区310。图3A中的有源区310可包含半导体材料(例如，硅)且用作在上面形成上部层的衬底。
图3B是根据本公开一些实施例的包括第一氧化物层322的半导体器件的剖视图，在各种制作阶段中的一个制作阶段中在衬底310上形成第一氧化物层322。根据一些实施例，可通过在衬底310上沉积氧化物材料(例如，氧化硅)来形成第一氧化物层322。
图3C是根据本公开一些实施例的包括氮化物层324的半导体器件的剖视图，在各种制作阶段中的一个制作阶段中在第一氧化物层322上形成氮化物层324。根据一些实施例，可通过在第一氧化物层322上沉积氮化物材料(例如，氮化硅)来形成氮化物层324。
图3D是根据本公开一些实施例的包括第二氧化物层326的半导体器件的剖视图，在各种制作阶段中的一个制作阶段中在氮化物层324上形成第二氧化物层326。根据一些实施例，可通过在氮化物层324上沉积氧化物材料(例如，氧化硅)来形成第二氧化物层326。层322、324、326均包含介电材料且一同形成绝缘层320，以用作在上面形成接触件的停止层。尽管绝缘层320具有如图3D中所示的三个子层，然而在其他实施例中，绝缘层320可具有多于三个的子层或少于三个的子层。在一些实施例中，绝缘层320的每一子层可包含以下中的至少一者：氧化硅、氮化硅、电阻保护氧化物(RPO)或可使在上面形成的接触件停止的其他合适的介电材料。
图3E是根据本公开一些实施例的包括介电层330的半导体器件的剖视图，在各种制作阶段中的一个制作阶段中在第二氧化物层326上形成介电层330。根据一些实施例，可通过在第二氧化物层326上沉积介电材料来形成介电层330。在一些实施例中，介电层330的介电材料可包括高介电常数介电材料，高介电常数介电材料包括：SiOx、SiNx、SiOxNy、ZrO2、Al2O3、HfOx、HfSiOx、ZrTiOx、TiO2、TaOx等或其任意组合。
图3F是根据本公开一些实施例的包括图案化掩模340的半导体器件的剖视图，在各种制作阶段中的一个制作阶段中在介电层330上形成图案化掩模340。根据一些实施例，可通过在介电层330上沉积光刻胶材料且通过用于在图案化掩模340上形成图案或轮廓的图案化工艺来形成图案化掩模340。
图3G是根据本公开一些实施例的包括多个沟槽350的半导体器件的剖视图，在各种制作阶段中的一个制作阶段中在介电层330中形成所述多个沟槽350。根据一些实施例，可基于干式刻蚀工艺/湿式刻蚀工艺及掩模340的图案来形成所述多个沟槽350。举例来说，可基于图案化掩模340的预先定义的图案对介电层330的未被所述图案覆盖的部分进行刻蚀以形成所述多个沟槽350。
如图3G中所示，所述多个沟槽350中的每一者停止在绝缘层320内。在此实例中，在所述多个沟槽350中的每一者的底部处，完全移除第二氧化物层326；也完全移除氮化物层324；但不移除第一氧化物层322。在另一实施例中，在所述多个沟槽350中的每一者的底部处，完全移除第二氧化物层326；部分地移除氮化物层324；且不移除第一氧化物层322。在又一实施例中，在所述多个沟槽350中的每一者的底部处，完全移除第二氧化物层326；也完全移除氮化物层324；且部分地移除第一氧化物层322。在任何情形中，所述多个沟槽350中的每一者停止在绝缘层320内(即停止在第二氧化物层326、氮化物层324或第一氧化物层322处)，而不暴露出衬底310。在一些实施例中，还执行清洁工艺及软烘焙工艺/硬烘焙工艺以形成所述多个沟槽350。
图3H是根据本公开一些实施例的半导体器件的剖视图，其中在各种制作阶段中的一个制作阶段中移除掩模340。根据一些实施例，通过清洁工艺移除掩模340。如图3H中所示，所述多个沟槽350将介电层330划分成多个堆叠355。所述多个堆叠355中的每一者包含介电材料，例如高介电常数介电材料，高介电常数介电材料包括：SiOx、SiNx、SiOxNy、ZrO2、Al2O3、HfOx、HfSiOx、ZrTiOx、TiO2、TaOx等或其任意组合。
图3I是根据本公开一些实施例的包括多个接触件360的半导体器件的剖视图，在各种制作阶段中的一个制作阶段中在所述多个沟槽350中形成所述多个接触件360。根据一些实施例，通过沉积导电材料以填满所述多个沟槽350来形成所述多个接触件360中的每一者。在一些实施例中，导电材料可由金属材料(例如，铜(Cu)、铝(Al)、钨(W)等)形成。这样一来，每两个相邻的接触件360由包含介电材料的绝缘体355隔开，以形成MIM电容器。所述多个接触件360中的每一者为MIM电容器的电极。在一个实施例中，所述多个堆叠或绝缘体355耦合到彼此，以在介电层330中形成绝缘结构。
图3J是根据本公开一些实施例的包括金属层370的半导体器件300的剖视图，在各种制作阶段中的一个制作阶段中在所述多个接触件360上形成金属层370。如图3J中所示，所述多个接触件或电极360被划分成相互交错的一组第一电极362与一组第二电极364。根据一些实施例，通过将金属材料(例如，铝、铜等)沉积到第一电极362及第二电极364上来形成金属层370。在一个实施例中，如图3J中所示，第一电极362通过金属层370连接到逻辑高电压；且第二电极364通过金属层370连接到逻辑低电压。在另一实施例中，第一电极362通过金属层370连接到逻辑低电压；且第二电极364通过金属层370连接到逻辑高电压。
图4是示出根据本公开一些实施例的形成具有垂直电容器结构的半导体器件的示例性方法400的流程图。在操作402处，在衬底上沉积第一氧化物层。在操作404处，在第一氧化物层上沉积氮化物层。在操作406处，在氮化物层上沉积第二氧化物层。在操作408处，在第二氧化物层上沉积介电层。在操作410处，在介电层上形成具有图案的掩模。
在操作412处，基于图案对介电层进行刻蚀以形成多个沟槽。如上所述，所述多个沟槽中的每一者停止在第一氧化物层、氮化物层或第二氧化物层内。在操作414处，使用导电材料填满所述多个沟槽，以形成相互交错的第一电极与第二电极。每两个相邻的电极(即第一电极与第二电极)通过位于所述两个相邻的电极之间的绝缘体且通过位于所述两个相邻的电极下方的氧化物层或氮化物层电隔离，以形成电容器。所有电极形成串联连接的多个电容器。
在操作416处，在第一电极及第二电极上沉积金属层。在操作418处，将第一电极通过金属层连接到逻辑高电压。在操作420处，将第二电极通过金属层连接到逻辑低电压。可理解，可根据本公开的不同实施例对图4中所示的操作的次序进行改变。根据所公开的方法形成的电容器可实现高面积密度。所公开的方法不需要额外的掩模或刻蚀工艺来形成电容器顶部金属(CTM)电极。
在实施例中，公开一种半导体器件。所述半导体器件包括：绝缘层；第一电极，具有侧壁及与所述绝缘层接触的底表面；第二电极，具有侧壁及与所述绝缘层接触的底表面；以及绝缘体，形成在所述第一电极与所述第二电极之间。所述绝缘体耦合到所述第一电极的侧壁且耦合到所述第二电极的侧壁。
在一些实施例中，所述第一矩形形状与所述第二矩形形状具有相同的尺寸。在一些实施例中，所述绝缘层包括多个子层。在一些实施例中，其中所述多个子层包括：至少一个氮化物层；以及至少一个氧化物层。
在另一实施例中，公开一种半导体器件。所述半导体器件包括：衬底；绝缘层，位于所述衬底上；介电层，位于所述绝缘层上；多个第一电极，形成在所述介电层内；以及多个第二电极，形成在所述介电层内。所述第一电极与所述第二电极相互交错。所述介电层包括形成在所述第一电极与所述第二电极之间的绝缘结构。
在一些实施例中，所述第一电极及所述第二电极中的每一者包含导电材料；且所述绝缘结构包含介电材料。在一些实施例中，所述多个第一电极中的每一者具有侧壁及与所述绝缘层接触的底表面；所述多个第二电极中的每一者具有侧壁及与所述绝缘层接触的底表面；且所述绝缘结构耦合到所述第一电极的所述侧壁及所述第二电极的所述侧壁。在一些实施例中，交错的所述第一电极与所述第二电极形成串联连接的多个电容器；且所述多个电容器中的每一者在电场中存储电能，所述电场具有与所述衬底平行的方向。在一些实施例中，所述多个电容器具有每100平方微米至少5个电容器的面积密度。
在又一实施例中，公开一种形成半导体器件的方法。所述方法包括：在衬底上形成绝缘层；在所述绝缘层上沉积介电层；以及在所述介电层内形成多个电极。所述多个电极包括第一电极及第二电极，所述第一电极与所述第二电极相互交错。所述介电层包括位于所述第一电极与所述第二电极之间的绝缘结构。
在一些实施例中，形成所述多个电极包括：在所述介电层上沉积掩模；在所述掩模上形成图案；基于所述图案对所述介电层进行刻蚀，以形成多个沟槽；以及使用导电材料填满所述多个沟槽，以形成所述多个电极。在一些实施例中，对所述介电层进行刻蚀包括：完全移除所述多个沟槽中的每一者的底部处的所述第二氧化物层；以及至少部分地移除所述多个沟槽中的每一者的所述底部处的所述氮化物层。在一些实施例中，所述的方法，还包括：在所述第一电极及所述第二电极上沉积金属层；将所述第一电极通过所述金属层连接到第一电压；以及将所述第二电极通过所述金属层连接到第二电压，其中所述第一电压比所述第二电压高。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下对其进行各种改变、代替及变更。

Claims (10)

1.一种半导体器件，包括：
绝缘层；
介电层，包括：
第一电极，具有侧壁及与所述绝缘层接触的底表面，
第二电极，具有侧壁及与所述绝缘层接触的底表面，以及
绝缘体，形成在所述第一电极与所述第二电极之间，其中所述绝缘体耦合到所述第一电极的侧壁且耦合到所述第二电极的侧壁；以及
至少一个金属层，位于所述介电层之上，其中：
所述第一电极通过所述至少一个金属层电连接到逻辑高电压，
所述第二电极通过所述至少一个金属层电连接到逻辑低电压。
2.根据权利要求1所述的半导体器件，其中：
所述第一电极的所述侧壁具有第一矩形形状；且
所述第二电极的所述侧壁具有第二矩形形状。
3.根据权利要求1所述的半导体器件，其中：
所述第一电极的所述底表面具有第一矩形形状；且
所述第二电极的所述底表面具有第二矩形形状。
4.根据权利要求3所述的半导体器件，其中：
所述第一矩形形状与所述第二矩形形状具有相同的尺寸且具有小于25平方微米的相同的面积。
5.根据权利要求1所述的半导体器件，其中：
所述第一电极及所述第二电极中的每一者包含钨。
6.一种半导体器件，包括：
衬底；
绝缘层，位于所述衬底上；
介电层，位于所述绝缘层上；
多个第一电极，形成在所述介电层内；以及
多个第二电极，形成在所述介电层内，其中
所述第一电极与所述第二电极相互交错且形成沿着第一方向延伸的电极阵列，
所述第一电极的顶表面与所述第二电极的顶表面具有相同的矩形形状，所述矩形形状具有：沿着所述第一方向延伸的第一尺寸，以及比所述第一尺寸大且沿着第二方向延伸的第二尺寸，所述第二方向与所述第一方向垂直，且
所述介电层包括形成在所述第一电极与所述第二电极之间的绝缘结构。
7.根据权利要求6所述的半导体器件，还包括：
至少一个金属层，位于所述介电层之上。
8.根据权利要求7所述的半导体器件，其中：
所述第一电极通过所述至少一个金属层电连接到第一电压；
所述第二电极通过所述至少一个金属层电连接到第二电压；且
所述第一电压比所述第二电压高。
9.一种形成半导体器件的方法，包括：
在衬底上形成绝缘层；
在所述绝缘层上沉积介电层；以及
在所述介电层内形成多个电极，其中
所述多个电极包括第一电极及第二电极，所述第一电极与所述第二电极相互交错且形成沿着第一方向延伸的电极阵列，
所述多个电极的顶表面具有相同的矩形形状，所述相同的矩形形状具有：沿着所述第一方向延伸的第一尺寸，以及比所述第一尺寸大且沿着第二方向延伸的第二尺寸，所述第二方向与所述第一方向垂直，且
所述介电层包括位于所述第一电极与所述第二电极之间的绝缘结构。
10.根据权利要求9所述的方法，其中形成所述绝缘层包括：
在所述衬底上沉积第一氧化物层；
在所述第一氧化物层上沉积氮化物层；以及
在所述氮化物层上沉积第二氧化物层。
CN202110197180.7A 2020-09-15 2021-02-22 半导体器件 Pending CN113690235A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/021,706 2020-09-15
US17/021,706 US11164935B1 (en) 2020-09-15 2020-09-15 High density metal insulator metal capacitor

Publications (1)

Publication Number Publication Date
CN113690235A true CN113690235A (zh) 2021-11-23

Family

ID=78331400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110197180.7A Pending CN113690235A (zh) 2020-09-15 2021-02-22 半导体器件

Country Status (3)

Country Link
US (3) US11164935B1 (zh)
CN (1) CN113690235A (zh)
TW (1) TWI759135B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164935B1 (en) * 2020-09-15 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. High density metal insulator metal capacitor
US20230124931A1 (en) * 2021-10-20 2023-04-20 Empower Semiconductor, Inc. Configurable capacitor
DE102022209806A1 (de) 2022-09-19 2024-03-21 Robert Bosch Gesellschaft mit beschränkter Haftung Kondensatorbauelement und Bauteilanordnung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4615962B2 (ja) * 2004-10-22 2011-01-19 ルネサスエレクトロニクス株式会社 半導体装置
KR100771866B1 (ko) 2006-02-24 2007-11-01 삼성전자주식회사 높은 정전용량을 갖는 커패시터, 이를 포함하는 집적회로장치 및 그 제조방법
TW200805571A (en) 2006-07-05 2008-01-16 Jung-Tang Huang Method to integrate carbon nanotube with CMOS chip into array-type microsensor
US8901710B2 (en) * 2013-02-27 2014-12-02 International Business Machines Corporation Interdigitated capacitors with a zero quadratic voltage coefficient of capacitance or zero linear temperature coefficient of capacitance
KR102568718B1 (ko) * 2016-11-09 2023-08-21 삼성전자주식회사 반도체 장치
US11164935B1 (en) * 2020-09-15 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. High density metal insulator metal capacitor

Also Published As

Publication number Publication date
TWI759135B (zh) 2022-03-21
US11164935B1 (en) 2021-11-02
US20230387187A1 (en) 2023-11-30
TW202213803A (zh) 2022-04-01
US20220085145A1 (en) 2022-03-17
US11776991B2 (en) 2023-10-03

Similar Documents

Publication Publication Date Title
US11776991B2 (en) High density metal insulator metal capacitor
JP6639736B2 (ja) キャパシタ装置とその製造方法
KR101760999B1 (ko) 금속-절연체-금속(ｍｉｍ) 커패시터 및 형성 방법
US8680649B2 (en) Multi-layer film capacitor with tapered film sidewalls
US9406672B2 (en) Capacitor arrays for minimizing gradient effects and methods of forming the same
US20070102745A1 (en) Capacitor structure
TWI440140B (zh) 記憶體電容結構與其製作方法
US20240063253A1 (en) Metal-insulator-metal capacitors and methods of forming the same
US20100237465A1 (en) Capacitor and a method of manufacturing a capacitor
US7763925B2 (en) Semiconductor device incorporating a capacitor and method of fabricating the same
CN103700645A (zh) Mom电容及其制作方法
US20230017133A1 (en) Contact structures in rc-network components
CN213519941U (zh) 一种立体结构电容器
US11081480B2 (en) Semiconductor structure, capacitor structure thereof and manufacturing method of the same
US10505044B1 (en) Semiconductor structure, capacitor structure thereof and manufacturing method of the same
EP4254449A1 (en) An electrical device comprising a 2d planar capacitor and a 3d mim capacitor formed in anodic porous oxide on a substrate
KR102289246B1 (ko) 3d 반도체 캐패시터 및 그의 제조 방법
KR20100059276A (ko) Ｐｉｐ 커패시터 제조 방법
CN118016651A (zh) 电容器结构及其形成方法
CN117577623A (zh) 电容器结构及其形成方法
CN117954433A (zh) 电容器结构及其形成方法
CN113823621A (zh) 半导体结构及其形成方法
CN117577624A (zh) 电容器结构及其形成方法
KR0183816B1 (ko) 스페이서층을 이용한 반도체 장치의 커패시터 제조방법
CN116344505A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination