TWI759135B - 半導體元件及形成半導體元件的方法 - Google Patents

半導體元件及形成半導體元件的方法 Download PDF

Info

Publication number
TWI759135B
TWI759135B TW110108860A TW110108860A TWI759135B TW I759135 B TWI759135 B TW I759135B TW 110108860 A TW110108860 A TW 110108860A TW 110108860 A TW110108860 A TW 110108860A TW I759135 B TWI759135 B TW I759135B
Authority
TW
Taiwan
Prior art keywords
electrode
layer
electrodes
oxide layer
dielectric layer
Prior art date
Application number
TW110108860A
Other languages
English (en)
Other versions
TW202213803A (zh
Inventor
施惟凱
王國樑
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI759135B publication Critical patent/TWI759135B/zh
Publication of TW202213803A publication Critical patent/TW202213803A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本文中公開半導體元件及方法。在一個實例中，所公開 的半導體元件包括：絕緣層；第一電極，具有側壁及與絕緣層接觸的底表面；第二電極，具有側壁及與絕緣層接觸的底表面；以及絕緣體，形成在第一電極與第二電極之間。所述絕緣體耦合到第一電極的側壁且耦合到第二電極的側壁。

Description

半導體元件及形成半導體元件的方法
本公開實施例是有關一種半導體元件，且特別是有關於一種包括高密度金屬絕緣體金屬電容器的半導體元件。
電容器(例如，金屬絕緣體金屬(metal-insulator-metal，MIM)電容器)廣泛用於積體電路(例如混合信號電路、類比電路、射頻(Radio Frequency，RF)電路、動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)、嵌入式DRAM及邏輯運算電路)中。電容器的電容與電容器面積及絕緣層的介電常數(k)成正比，且與絕緣層的厚度成反比。因此，為增大電容，增大面積及介電常數值且減小絕緣層的厚度是較理想的。
與增大的面積相關聯的問題是傳統的MIM電容器需要較大的晶片面積，傳統的MIM電容器具有各種水準的梳狀結構且佔據大的佈局面積，從而導致面積密度低。另外，每一傳統的MIM電容器需要佈置在介電層之上的電容器頂部金屬(capacitor top metal，CTM)電極，此會導致製造罩幕及執行蝕刻製程來形成MIM電容器的額外成本。因此，現有的MIM電容器及製造所述 MIM電容器的方法並不完全令人滿意。
本公開實施例提供一種半導體元件包括：絕緣層與介電層。所述介電層包括第一電極、第二電極以及絕緣體。第一電極具有側壁及與所述絕緣層接觸的底表面。第二電極具有側壁及與所述絕緣層接觸的底表面。絕緣體形成在所述第一電極與所述第二電極之間，其中所述絕緣體耦合到所述第一電極的側壁且耦合到所述第二電極的側壁。至少一個金屬層，位於所述介電層之上。其中，所述第一電極透過所述至少一個金屬層電連接到邏輯高電壓，所述第二電極通過所述至少一個金屬層電連接到邏輯低電壓。
本公開實施例提供一種半導體元件，包括：基底、絕緣層、介電層、多個第一電極以及多個第二電極。絕緣層位於所述基底上。介電層位於所述絕緣層上。多個第一電極形成在所述介電層內。多個第二電極形成在所述介電層內。其中，所述第一電極與所述第二電極相互交錯且形成沿著第一方向延伸的電極陣列。所述第一電極的頂表面與所述第二電極的頂表面具有相同的矩形形狀，所述矩形形狀具有：沿著所述第一方向延伸的第一尺寸，以及比所述第一尺寸大且沿著第二方向延伸的第二尺寸，所述第二方向與所述第一方向垂直。所述介電層包括形成在所述第一電極與所述第二電極之間的絕緣結構。
本公開實施例提供一種形成半導體元件的方法，包括以下步驟：在基底上形成絕緣層；在所述絕緣層上沉積介電層；以及 在所述介電層內形成多個電極，其中所述多個電極包括第一電極及第二電極，所述第一電極與所述第二電極相互交錯且形成沿著第一方向延伸的電極陣列，所述多個電極的頂表面具有相同的矩形形狀，所述相同的矩形形狀具有：沿著所述第一方向延伸的第一尺寸，以及比所述第一尺寸大且沿著第二方向延伸的第二尺寸，所述第二方向與所述第一方向垂直，且所述介電層包括位於所述第一電極與所述第二電極之間的絕緣結構。
100、200、300:半導體元件
110:主動區
120:絕緣層
130:電極
131、362:第一電極
132、364:第二電極
210:基底
220、320:絕緣層
230、330:介電層
240、CT:接觸件
241:左側壁/側壁
242:右側壁/側壁
243:底表面
244:頂表面
310:主動區/基底
322:第一氧化物層/層
324:氮化物層/層
326:第二氧化物層/層
340:圖案化罩幕/罩幕
350:溝槽
355:堆疊/絕緣體
360:接觸件/電極
370:金屬層
400:方法
402、404、406、408、410、412、414、416、418、420:操作
A:第一尺寸
B、D:第二尺寸
C:距離
Hi:邏輯高電壓
Low:邏輯低電壓
X、Y:方向
結合附圖閱讀以下詳細說明，會最好地理解本公開的各個方面。應注意，各種特徵未必按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸及幾何形狀。在說明書及圖式通篇中，相似的參考編號標示相似的特徵。
圖1示出根據本公開一些實施例的具有垂直電容器結構的半導體元件的示例性佈局。
圖2A示出根據本公開一些實施例的具有垂直電容器結構的半導體元件的剖視圖。
圖2B示出根據本公開一些實施例的半導體元件的垂直電容器結構的透視圖。
圖3A、圖3B、圖3C、圖3D、圖3E、圖3F、圖3G、圖3H、圖3I及圖3J示出根據本公開一些實施例的在各種製作階段期間示例性半導體元件的剖視圖。
圖4是示出根據本公開一些實施例的形成具有垂直電容器結構的半導體元件的示例性方法的流程圖。
以下公開闡述用於實施主題的不同特徵的各種示例性實施例。以下闡述元件及排列的具體實例以簡化本公開。當然，這些僅為實例且不旨在進行限制。舉例來說，以下說明中將第一特徵形成在第二特徵“之上”或第二特徵“上”可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有附加特徵從而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本公開可能在各種實例中重複使用參考編號和/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身指示所論述的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在...之下(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括元件在使用或操作中的不同取向。裝置可具有其他取向(旋轉90度或處於其他取向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。除非另有明確闡述，否則例如“貼合(attached)”、“附接(affixed)”、“連接(connected)”及“內連(interconnected)”等 用語指代其中結構直接地或透過中間結構間接地緊固到或貼合到彼此的關係、以及可移動或固定式兩種貼合或關係。
除非另外定義，否則本文中所使用的所有用語(包括技術用語及科學用語)的含義均與本公開所屬領域中的普通技術人員所通常理解的含義相同。還應理解，用語(例如在常用詞典中所定義的用語)應被解釋為具有與其在相關技術的上下文和本公開中的含義一致的含義，且除非在本文中明確定義，否則不應將其解釋為具有理想化或過於正式的意義。
現將詳細參照本公開的本實施例，在附圖中示出本公開的實例。圖式及說明中盡可能使用相同的元件符號來表示相同或類似的部件。
本公開提供新穎電容器結構的各種實施例及形成所述新穎電容器結構的方法。在一些實施例中，所公開的電容器結構包括形成在絕緣層上的多個MIM電容器。MIM電容器中的每一者包括在絕緣層上垂直延伸的兩個指狀金屬接觸件。所述兩個指狀金屬接觸件用作被介電性絕緣體隔開的兩個電極，以形成MIM電容器。絕緣層形成在基底上且用作金屬接觸件的停止層，以將所述兩個金屬接觸件電性隔離。使用此種新穎結構，所公開的MIM電容器可實現高面積密度。另外，形成所公開的MIM電容器的方法不需要額外的罩幕或蝕刻製程來形成電容器頂部金屬(CTM)電極。本公開適用於包括電容器的任何半導體元件。
圖1示出根據本公開一些實施例的具有垂直電容器結構 的半導體元件100的示例性佈局。如圖1中所示，在主動區110之上平行地排列有多個電極130。在一個實施例中，主動區110用作所述多個電極130的基底。所述多個電極130中的每一者可包含導電材料，例如金屬(如鎢、鋁、銅等)。在一個實施例中，所述多個電極130形成在半導體元件100的接觸件層中，使得所述多個電極130中的每一者均為包含鎢的接觸件(CT)。每兩個相鄰的電極130被包含介電材料的絕緣體(在圖1中未示出)隔開，以形成電容器。
主動區110可包含半導體材料，例如矽。為了使所述多個電極130彼此電性絕緣，所述多個電極130不直接形成到包含矽的主動區110上。半導體元件100包括形成在主動區110上以及所述多個電極130下方的絕緣層120。絕緣層120包含介電材料，例如氧化矽、氮化矽等。在一個實施例中，絕緣層120包括電阻保護氧化物(resist protective oxide，RPO)。在一個實施例中，絕緣層120包括多個子層。舉例來說，絕緣層120包括至少一個氮化物層及至少一個氧化物層。絕緣層120用作供所述多個電極130停止到上面的停止層。
如圖1中所示，所述多個電極130被劃分成兩組電極：一組第一電極131及一組第二電極132。所述一組第一電極131與所述一組第二電極132相互交錯。不存在屬於同一組的兩個相鄰的電極。如圖1中所示，所述一組第一電極131電性連接到邏輯高電壓(Hi)；且所述一組第二電極132電性連接到邏輯低電壓 (Low)。不存在電性連接到相同電壓的兩個相鄰的電極。這樣一來，所述一組第一電極131及所述一組第二電極132形成串聯連接的多個電容器。在一個實施例中，由於每一電容器由兩個金屬製成的相鄰的電極及位於所述相鄰的兩個電極之間的絕緣體形成，因此所述多個電容器中的每一者均為金屬絕緣體金屬(MIM)電容器。
如圖1中所示，第一電極131及第二電極132形成沿著X方向延伸的電極陣列，而第一電極131及第二電極132中的每一者沿著Y方向延伸，Y方向與X方向垂直。如圖1中所示，所述一組第一電極131及所述一組第二電極132中的每一者具有矩形形狀的頂表面。矩形形狀具有第一尺寸A及第二尺寸B。在一個實施例中，第一尺寸A為至少0.22微米。在一個實施例中，第二尺寸B為至少0.19微米。在一個實施例中，第一尺寸A大於第二尺寸B，其中第一尺寸A沿著Y方向延伸且第二尺寸B沿著X方向延伸，X方向與Y方向垂直。在一個實施例中，第一尺寸A比第二尺寸B長50%以上。在一個實施例中，第一尺寸A比第二尺寸B長100%以上。在一個實施例中，第一尺寸A比第二尺寸B長200%以上。根據各種實施例，矩形形狀具有介於0.04平方微米與25平方微米之間的面積。
每兩個相鄰的電極130(即一對第一電極131與第二電極132)彼此之間具有距離C。可基於與電容器中的每一者的電容值相關的設計要求來確定距離C。在一個實施例中，距離C為至少 0.19微米。根據各種實施例，遵循圖1中所示佈局的所述多個電容器可具有高面積密度，例如每100平方微米5個到225個電容器。
圖2A示出根據本公開一些實施例的具有垂直電容器結構的半導體元件200的剖視圖。如圖2A中所示，此實例中的半導體元件200包括：主動區或基底210；絕緣層220，位於基底210上；以及介電層230，位於絕緣層220上。
此實例中的半導體元件200還包括形成在介電層230內的多個接觸件240。因此，介電層230也可被稱為接觸件層。所述多個接觸件240中的每一者由金屬材料(例如，鎢、鋁、銅等)製成且停止到絕緣層220上。在一個實施例中，儘管基底210包含半導體材料(如矽)，然而絕緣層220包含介電材料(如電阻保護氧化物)。這樣一來，所述多個接觸件240可停止到絕緣層220上且彼此電性隔離。除所述多個接觸件240之外，介電層230的其餘部分在每兩個相鄰的接觸件240之間形成絕緣結構。
如圖2A中所示，所述多個接觸件240中的每一者具有左側壁241、右側壁242、底表面243及頂表面244。底表面243與絕緣層220接觸。作為介電層230的絕緣結構的部件的絕緣體耦合到一對彼此相鄰的兩個接觸件的相對的側壁，即耦合到所述一對接觸件中的右接觸件的左側壁241及所述一對接觸件中的左接觸件的右側壁242。這樣一來，每一對兩個相鄰的接觸件及位於所述兩個相鄰的接觸件之間的絕緣體形成電容器。因此，每一接觸 件240可被稱為電容器的電極。如圖2A中所示，每一接觸件240是垂直延伸(即沿著與基底210垂直的垂直方向延伸)的指狀電極。
圖2B示出根據本公開一些實施例的半導體元件200的垂直電容器結構的透視圖。如圖2B中所示，每一接觸件240停止在絕緣層220上，絕緣層220包含將接觸件240彼此電性隔離的氧化物和/或氮化物材料。另外，每一接觸件240例如透過位於介電層230之上的至少一個金屬層電性連接到邏輯高電壓或邏輯低電壓。每兩個相鄰的接觸件240分別連接到兩個不同的電壓，即邏輯高電壓及邏輯低電壓。也就是說，連接到邏輯高電壓的接觸件與連接到邏輯低電壓的接觸件相互交錯。被介電層230的絕緣結構隔開的接觸件240形成串聯連接的多個電容器。所述多個電容器中的每一者在電場中儲存電能，所述電場具有水平方向(即與基底210平行的方向)。如圖2B中所示，每一接觸件240是電容器的指狀電極且垂直延伸(即沿著與基底210垂直的方向延伸)。因此，所述多個電容器中的每一者在本文中被稱為垂直電容器。
每一接觸件240具有與絕緣層220接觸的側壁241、242及底表面243。如圖2B中所示，每一接觸件240的每一側壁241、242具有相同尺寸的矩形形狀。具體來說，每一側壁241、242具有第一尺寸A及第二尺寸D，其中第二尺寸D等於介電層230的高度。另外，每兩個相鄰的接觸件240彼此之間具有距離C。這樣一來，由兩個相鄰的接觸件240形成的電容器的電容與A*D/C 成比例。透過調整側壁241、242的面積A*D和/或兩個相鄰的接觸件240之間的距離C，可基於設計要求實現期望的電容。另外，所述多個電容器可基於垂直電容器結構及經調整的尺寸來實現高面積密度。如圖2B中所示，每一接觸件240的頂表面244及底表面243也具有矩形形狀。
圖3A、圖3B、圖3C、圖3D、圖3E、圖3F、圖3G、圖3H、圖3I及圖3J示出根據本公開一些實施例的在各種製作階段期間的示例性半導體元件的剖視圖。在一些實施例中，半導體元件可為包括MIM電容器的元件。半導體元件可包括在微處理器、儲存單元和/或其他積體電路(integrated circuit，IC)中。另外，為更好地理解本公開的概念，圖3A到圖3J是簡化的。舉例來說，儘管各圖示出MIM電容器，然而應理解，其中形成有MIM電容器的積體電路可包括多個其他層(包括金屬層、聚合物層、鈍化層等)且可包括多個其他元件(包括電阻器、電容器、電感器、熔斷器等)，出於使例示清晰的目的，在圖3A到圖3J中未示出所述多個其他層及所述多個其他元件。
圖3A是根據本公開一些實施例的包括主動區310的半導體元件的剖視圖，在各種製作階段中的一個製作階段中提供主動區310。圖3A中的主動區310可包含半導體材料(例如，矽)且用作在上面形成上部層的基底。
圖3B是根據本公開一些實施例的包括第一氧化物層322的半導體元件的剖視圖，在各種製作階段中的一個製作階段中在 基底310上形成第一氧化物層322。根據一些實施例，可透過在基底310上沉積氧化物材料(例如，氧化矽)來形成第一氧化物層322。
圖3C是根據本公開一些實施例的包括氮化物層324的半導體元件的剖視圖，在各種製作階段中的一個製作階段中在第一氧化物層322上形成氮化物層324。根據一些實施例，可透過在第一氧化物層322上沉積氮化物材料(例如，氮化矽)來形成氮化物層324。
圖3D是根據本公開一些實施例的包括第二氧化物層326的半導體元件的剖視圖，在各種製作階段中的一個製作階段中在氮化物層324上形成第二氧化物層326。根據一些實施例，可透過在氮化物層324上沉積氧化物材料(例如，氧化矽)來形成第二氧化物層326。層322、324、326均包含介電材料且一同形成絕緣層320，以用作在上面形成接觸件的停止層。儘管絕緣層320具有如圖3D中所示的三個子層，然而在其他實施例中，絕緣層320可具有多於三個的子層或少於三個的子層。在一些實施例中，絕緣層320的每一子層可包含以下中的至少一者：氧化矽、氮化矽、電阻保護氧化物(RPO)或可使在上面形成的接觸件停止的其他合適的介電材料。
圖3E是根據本公開一些實施例的包括介電層330的半導體元件的剖視圖，在各種製作階段中的一個製作階段中在第二氧化物層326上形成介電層330。根據一些實施例，可透過在第二氧 化物層326上沉積介電材料來形成介電層330。在一些實施例中，介電層330的介電材料可包括高介電常數介電材料，高介電常數介電材料包括：SiOx、SiNx、SiOxNy、ZrO2、Al2O3、HfOx、HfSiOx、ZrTiOx、TiO2、TaOx等或其任意組合。
圖3F是根據本公開一些實施例的包括圖案化罩幕340的半導體元件的剖視圖，在各種製作階段中的一個製作階段中在介電層330上形成圖案化罩幕340。根據一些實施例，可透過在介電層330上沉積光阻材料且透過用於在圖案化罩幕340上形成圖案或輪廓的圖案化製程來形成圖案化罩幕340。
圖3G是根據本公開一些實施例的包括多個溝槽350的半導體元件的剖視圖，在各種製作階段中的一個製作階段中在介電層330中形成所述多個溝槽350。根據一些實施例，可基於乾式蝕刻製程/濕式蝕刻製程及罩幕340的圖案來形成所述多個溝槽350。舉例來說，可基於圖案化罩幕340的預先定義的圖案對介電層330的未被所述圖案覆蓋的部分進行蝕刻以形成所述多個溝槽350。
如圖3G中所示，所述多個溝槽350中的每一者停止在絕緣層320內。在此實例中，在所述多個溝槽350中的每一者的底部處，完全移除第二氧化物層326；也完全移除氮化物層324；但不移除第一氧化物層322。在另一實施例中，在所述多個溝槽350中的每一者的底部處，完全移除第二氧化物層326；部分地移除氮化物層324；且不移除第一氧化物層322。在又一實施例中，在所 述多個溝槽350中的每一者的底部處，完全移除第二氧化物層326；也完全移除氮化物層324；且部分地移除第一氧化物層322。在任何情形中，所述多個溝槽350中的每一者停止在絕緣層320內(即停止在第二氧化物層326、氮化物層324或第一氧化物層322處)，而不暴露出基底310。在一些實施例中，還執行清潔製程及軟烘焙製程/硬烘焙製程以形成所述多個溝槽350。
圖3H是根據本公開一些實施例的半導體元件的剖視圖，其中在各種製作階段中的一個製作階段中移除罩幕340。根據一些實施例，透過清潔製程移除罩幕340。如圖3H中所示，所述多個溝槽350將介電層330劃分成多個堆疊355。所述多個堆疊355中的每一者包含介電材料，例如高介電常數介電材料，高介電常數介電材料包括：SiOx、SiNx、SiOxNy、ZrO2、Al2O3、HfOx、HfSiOx、ZrTiOx、TiO2、TaOx等或其任意組合。
圖3I是根據本公開一些實施例的包括多個接觸件360的半導體元件的剖視圖，在各種製作階段中的一個製作階段中在所述多個溝槽350中形成所述多個接觸件360。根據一些實施例，透過沉積導電材料以填滿所述多個溝槽350來形成所述多個接觸件360中的每一者。在一些實施例中，導電材料可由金屬材料(例如，銅(Cu)、鋁(Al)、鎢(W)等)形成。這樣一來，每兩個相鄰的接觸件360由包含介電材料的絕緣體355隔開，以形成MIM電容器。所述多個接觸件360中的每一者為MIM電容器的電極。在一個實施例中，所述多個堆疊或絕緣體355耦合到彼此，以在介 電層330中形成絕緣結構。
圖3J是根據本公開一些實施例的包括金屬層370的半導體元件300的剖視圖，在各種製作階段中的一個製作階段中在所述多個接觸件360上形成金屬層370。如圖3J中所示，所述多個接觸件或電極360被劃分成相互交錯的一組第一電極362與一組第二電極364。根據一些實施例，透過將金屬材料(例如，鋁、銅等)沉積到第一電極362及第二電極364上來形成金屬層370。在一個實施例中，如圖3J中所示，第一電極362透過金屬層370連接到邏輯高電壓；且第二電極364透過金屬層370連接到邏輯低電壓。在另一實施例中，第一電極362透過金屬層370連接到邏輯低電壓；且第二電極364透過金屬層370連接到邏輯高電壓。
圖4是示出根據本公開一些實施例的形成具有垂直電容器結構的半導體元件的示例性方法400的流程圖。在操作402處，在基底上沉積第一氧化物層。在操作404處，在第一氧化物層上沉積氮化物層。在操作406處，在氮化物層上沉積第二氧化物層。在操作408處，在第二氧化物層上沉積介電層。在操作410處，在介電層上形成具有圖案的罩幕。
在操作412處，基於圖案對介電層進行蝕刻以形成多個溝槽。如上所述，所述多個溝槽中的每一者停止在第一氧化物層、氮化物層或第二氧化物層內。在操作414處，使用導電材料填滿所述多個溝槽，以形成相互交錯的第一電極與第二電極。每兩個相鄰的電極(即第一電極與第二電極)透過位於所述兩個相鄰的 電極之間的絕緣體且透過位於所述兩個相鄰的電極下方的氧化物層或氮化物層電性隔離，以形成電容器。所有電極形成串聯連接的多個電容器。
在操作416處，在第一電極及第二電極上沉積金屬層。在操作418處，將第一電極透過金屬層連接到邏輯高電壓。在操作420處，將第二電極透過金屬層連接到邏輯低電壓。可理解，可根據本公開的不同實施例對圖4中所示的操作的順序進行改變。根據所公開的方法形成的電容器可實現高面積密度。所公開的方法不需要額外的罩幕或蝕刻製程來形成電容器頂部金屬(CTM)電極。
在實施例中，公開一種半導體元件。所述半導體元件包括：絕緣層；第一電極，具有側壁及與所述絕緣層接觸的底表面；第二電極，具有側壁及與所述絕緣層接觸的底表面；以及絕緣體，形成在所述第一電極與所述第二電極之間。所述絕緣體耦合到所述第一電極的側壁且耦合到所述第二電極的側壁。
在一些實施例中，所述第一矩形形狀與所述第二矩形形狀具有相同的尺寸。在一些實施例中，所述絕緣層包括多個子層。在一些實施例中，所述多個子層包括：至少一個氮化物層；以及至少一個氧化物層。
在另一實施例中，公開一種半導體元件。所述半導體元件包括：基底；絕緣層，位於所述基底上；介電層，位於所述絕緣層上；多個第一電極，形成在所述介電層內；以及多個第二電 極，形成在所述介電層內。所述第一電極與所述第二電極相互交錯。所述介電層包括形成在所述第一電極與所述第二電極之間的絕緣結構。
在一些實施例中，所述第一電極及所述第二電極中的每一者包含導電材料；且所述絕緣結構包含介電材料。在一些實施例中，所述多個第一電極中的每一者具有側壁及與所述絕緣層接觸的底表面；所述多個第二電極中的每一者具有側壁及與所述絕緣層接觸的底表面；且所述絕緣結構耦合到所述第一電極的所述側壁及所述第二電極的所述側壁。在一些實施例中，交錯的所述第一電極與所述第二電極形成串聯連接的多個電容器；且所述多個電容器中的每一者在電場中儲存電能，所述電場具有與所述基底平行的方向。在一些實施例中，所述多個電容器具有每100平方微米至少5個電容器的面積密度。
在又一實施例中，公開一種形成半導體元件的方法。所述方法包括：在基底上形成絕緣層；在所述絕緣層上沉積介電層；以及在所述介電層內形成多個電極。所述多個電極包括第一電極及第二電極，所述第一電極與所述第二電極相互交錯。所述介電層包括位於所述第一電極與所述第二電極之間的絕緣結構。
在一些實施例中，形成所述多個電極包括：在所述介電層上沉積罩幕；在所述罩幕上形成圖案；基於所述圖案對所述介電層進行蝕刻，以形成多個溝槽；以及使用導電材料填滿所述多個溝槽，以形成所述多個電極。在一些實施例中，對所述介電層 進行蝕刻包括：完全移除所述多個溝槽中的每一者的底部處的所述第二氧化物層；以及至少部分地移除所述多個溝槽中的每一者的所述底部處的所述氮化物層。在一些實施例中，所述的方法，還包括：在所述第一電極及所述第二電極上沉積金屬層；將所述第一電極透過所述金屬層連接到第一電壓；以及將所述第二電極透過所述金屬層連接到第二電壓，其中所述第一電壓比所述第二電壓高。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下對其進行各種改變、代替及變更。
100:半導體元件
110:主動區
120:絕緣層
130:電極
131:第一電極
132:第二電極
A:第一尺寸
B:第二尺寸
C:距離
CT:接觸件
Hi:邏輯高電壓
Low:邏輯低電壓
X、Y:方向

Claims (9)

  1. 一種半導體元件，包括：絕緣層，包括：第一氧化物層；位於所述第一氧化物層上的氮化物層；以及位於所述氮化物層上的第二氧化物層；介電層，包括：第一電極，具有被所述氮化物層以及所述第二氧化物層部份環繞的側壁及與所述第一氧化物層接觸的底表面，第二電極，具有被所述氮化物層以及所述第二氧化物層部份環繞的側壁及與所述第一氧化物層接觸的底表面，以及絕緣體，形成在所述第一電極與所述第二電極之間，且位於所述第二氧化物層上，其中所述絕緣體耦合到所述第一電極的側壁且耦合到所述第二電極的側壁；以及至少一個金屬層，位於所述介電層之上，其中：所述第一電極透過所述至少一個金屬層電性連接到邏輯高電壓，所述第二電極透過所述至少一個金屬層電性連接到邏輯低電壓。
  2. 如請求項1所述的半導體元件，其中：所述第一電極的所述側壁具有第一矩形形狀；且所述第二電極的所述側壁具有第二矩形形狀。
  3. 如請求項1所述的半導體元件，其中：所述第一電極的所述底表面具有第一矩形形狀；且所述第二電極的所述底表面具有第二矩形形狀。
  4. 如請求項3所述的半導體元件，其中：所述第一矩形形狀與所述第二矩形形狀具有相同的尺寸且具有小於25平方微米的相同的面積。
  5. 如請求項1所述的半導體元件，其中：所述第一電極及所述第二電極中的每一者包含鎢。
  6. 一種半導體元件，包括：基底；絕緣層，位於所述基底上；介電層，位於所述絕緣層上；多個第一電極，形成在所述介電層內；以及多個第二電極，形成在所述介電層內，其中所述第一電極與所述第二電極相互交錯且形成沿著第一方向延伸的電極陣列，所述第一電極的頂表面與所述第二電極的頂表面具有相同的矩形形狀，所述矩形形狀具有：沿著所述第一方向延伸的第一尺寸，以及比所述第一尺寸大且沿著第二方向延伸的第二尺寸，所述第二方向與所述第一方向垂直，且所述矩形形狀具有小於25平方微米的面積，且 所述介電層包括形成在所述第一電極與所述第二電極之間的絕緣結構。
  7. 如請求項6所述的半導體元件，更包括：至少一個金屬層，位於所述介電層之上。
  8. 如請求項7所述的半導體元件，其中：所述第一電極透過所述至少一個金屬層電性連接到第一電壓；所述第二電極透過所述至少一個金屬層電性連接到第二電壓；且所述第一電壓比所述第二電壓高。
  9. 一種形成半導體元件的方法，包括：在基底上形成絕緣層，其中形成所述絕緣層包括：在所述基底上沉積第一氧化物層；在所述第一氧化物層上沉積氮化物層；以及在所述氮化物層上沉積第二氧化物層；在所述第二氧化物層上沉積介電層；對所述介電層進行蝕刻，包括：移除所述介電層的部份、移除所述第二氧化物層的部份、移除所述氮化物層的部份以形成多個溝槽，其中所述多個溝槽的底部暴露出所述第一氧化物層的上表面；在所述多個溝槽內形成多個電極，其中所述多個電極包括第一電極及第二電極，所述第一電極與所述第二電極相互交錯且形成沿著第一方向延伸的電極陣列，且所述 第一電極及所述第二電極被所述第二氧化物層、所述氮化物層以及所述介電層環繞，所述多個電極的頂表面具有相同的矩形形狀，所述相同的矩形形狀具有：沿著所述第一方向延伸的第一尺寸，以及比所述第一尺寸大且沿著第二方向延伸的第二尺寸，所述第二方向與所述第一方向垂直，且所述介電層包括位於所述第一電極與所述第二電極之間的絕緣結構。
TW110108860A 2020-09-15 2021-03-12 半導體元件及形成半導體元件的方法 TWI759135B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/021,706 2020-09-15
US17/021,706 US11164935B1 (en) 2020-09-15 2020-09-15 High density metal insulator metal capacitor

Publications (2)

Publication Number Publication Date
TWI759135B true TWI759135B (zh) 2022-03-21
TW202213803A TW202213803A (zh) 2022-04-01

Family

ID=78331400

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110108860A TWI759135B (zh) 2020-09-15 2021-03-12 半導體元件及形成半導體元件的方法

Country Status (3)

Country Link
US (3) US11164935B1 (zh)
CN (1) CN113690235A (zh)
TW (1) TWI759135B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164935B1 (en) * 2020-09-15 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. High density metal insulator metal capacitor
US20230124931A1 (en) * 2021-10-20 2023-04-20 Empower Semiconductor, Inc. Configurable capacitor
DE102022209806A1 (de) 2022-09-19 2024-03-21 Robert Bosch Gesellschaft mit beschränkter Haftung Kondensatorbauelement und Bauteilanordnung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200805571A (en) * 2006-07-05 2008-01-16 Jung-Tang Huang Method to integrate carbon nanotube with CMOS chip into array-type microsensor
US7579643B2 (en) * 2006-02-24 2009-08-25 Samsung Electronics Co., Ltd. Capacitor having high electrostatic capacity, integrated circuit device including the capacitor and method of fabricating the same
US8901710B2 (en) * 2013-02-27 2014-12-02 International Business Machines Corporation Interdigitated capacitors with a zero quadratic voltage coefficient of capacitance or zero linear temperature coefficient of capacitance

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4615962B2 (ja) * 2004-10-22 2011-01-19 ルネサスエレクトロニクス株式会社 半導体装置
KR102568718B1 (ko) * 2016-11-09 2023-08-21 삼성전자주식회사 반도체 장치
US11164935B1 (en) * 2020-09-15 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. High density metal insulator metal capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579643B2 (en) * 2006-02-24 2009-08-25 Samsung Electronics Co., Ltd. Capacitor having high electrostatic capacity, integrated circuit device including the capacitor and method of fabricating the same
TW200805571A (en) * 2006-07-05 2008-01-16 Jung-Tang Huang Method to integrate carbon nanotube with CMOS chip into array-type microsensor
US8901710B2 (en) * 2013-02-27 2014-12-02 International Business Machines Corporation Interdigitated capacitors with a zero quadratic voltage coefficient of capacitance or zero linear temperature coefficient of capacitance

Also Published As

Publication number Publication date
CN113690235A (zh) 2021-11-23
US11164935B1 (en) 2021-11-02
US11776991B2 (en) 2023-10-03
US20220085145A1 (en) 2022-03-17
TW202213803A (zh) 2022-04-01
US20230387187A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
TWI759135B (zh) 半導體元件及形成半導體元件的方法
JP6639736B2 (ja) キャパシタ装置とその製造方法
KR101760999B1 (ko) 금속-절연체-금속(ｍｉｍ) 커패시터 및 형성 방법
TWI440140B (zh) 記憶體電容結構與其製作方法
US9406672B2 (en) Capacitor arrays for minimizing gradient effects and methods of forming the same
US8680649B2 (en) Multi-layer film capacitor with tapered film sidewalls
US9312327B2 (en) Semiconductor device
US6002574A (en) Thin film capacitors
US20240063253A1 (en) Metal-insulator-metal capacitors and methods of forming the same
US20090059466A1 (en) Metal-insulator-metal capacitor and method for manufacturing the same
US20230017133A1 (en) Contact structures in rc-network components
CN103700645A (zh) Mom电容及其制作方法
US20230207614A1 (en) Metal-insulator-metal (mim) capacitor including an insulator cup and laterally-extending insulator flange
KR20100079081A (ko) 엠아이엠 커패시터 및 그의 제조 방법
KR100950752B1 (ko) 반도체 소자 및 그의 제조방법
KR102289246B1 (ko) 3d 반도체 캐패시터 및 그의 제조 방법
CN105304609B (zh) 金属层-绝缘层-金属层电容器及其制作方法
EP4254449A1 (en) An electrical device comprising a 2d planar capacitor and a 3d mim capacitor formed in anodic porous oxide on a substrate
KR20100059276A (ko) Ｐｉｐ 커패시터 제조 방법
US10505044B1 (en) Semiconductor structure, capacitor structure thereof and manufacturing method of the same
CN117577623A (zh) 电容器结构及其形成方法
KR100472034B1 (ko) 박막 커패시터 및 그 제조 방법
US20200118995A1 (en) Semiconductor structure, capacitor structure thereof and manufacturing method of the same
CN117954433A (zh) 电容器结构及其形成方法
CN118016651A (zh) 电容器结构及其形成方法