CN105304609B - 金属层-绝缘层-金属层电容器及其制作方法 - Google Patents
金属层-绝缘层-金属层电容器及其制作方法 Download PDFInfo
- Publication number
- CN105304609B CN105304609B CN201510660295.XA CN201510660295A CN105304609B CN 105304609 B CN105304609 B CN 105304609B CN 201510660295 A CN201510660295 A CN 201510660295A CN 105304609 B CN105304609 B CN 105304609B
- Authority
- CN
- China
- Prior art keywords
- layer
- capacitor
- dielectric layer
- barrier layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种金属层‑绝缘层‑金属层电容器，适于应用于集成电路的片内电容，其包括：第一金属层，于第一金属层上定义有非电容区域、电容区域；于电容区域中的第一金属层表面上设置的若干围堰侧墙，围堰侧墙包括位于底部的第一介质层及位于第一介质层上的第一阻挡层，围堰侧墙对应有凹槽；于围堰侧墙和凹槽表面依次设置的电容下极板、电容介质层、电容上极板；于电容上极板上设置的导电塞层；于导电塞层上设置的第二金属层。本发明采用立体结构的MIM电容器，增加了电容上、下极板相对应的有效电极面积，提高了电容密度，可在有限的芯片面积上实现较大的电容值，满足了LCD驱动电路、RFCMOS电路等大电容集成电路的需求，适于应用于集成电路的片内电容。
Description
技术领域
本发明涉及集成电路领域，具体涉及一种的金属层-绝缘层-金属层电容器及其制作方法。
背景技术
电容器的应用在集成电路设计中始终是一个杠杆，设计者希望使用电容值尽量大的电容器，但大电容值往往带来的就是增大芯片面积，提高制造成本。如何提高单位芯片面积上的电容值（即电容密度），始终是集成电路领域的一个挑战。
现有的电容器，大致可以分为前道电容器和后道电容器，前道电容器例如MOS电容器、PN结电容器，后道电容器例如MIM（金属层-绝缘层-金属层）电容器、MOM（金属层-氧化层-金属层）电容器。其中，MIM电容器可以提供较好的频率以及温度相关特性，并且可形成于层间金属以及铜互连制程，降低与CMOS前端工艺整合的困难度及复杂度，因而被广泛用于各种集成电路例如模拟-逻辑、模拟-数字、混合信号以及射频电路中。
现有的MIM电容器通常为平面结构，包括电容下极板、电容介质层以及电容上极板，形成两层金属电极之间夹着绝缘介质层的三明治结构。对于平面结构的MIM电容器，其电容密度最多可以达到4 - 6 fF/μm2，而在实际应用中，仍然远远无法满足LCD驱动电路、RFCMOS电路等大电容集成电路的需求。
发明内容
本发明的目的在于提供一种金属层-绝缘层-金属层电容器及其制作方法，适于应用于集成电路的片内电容，提高电容密度，满足大电容集成电路的需求。
为实现上述目的，本发明采用如下技术方案：
本发明的一个方面提供一种金属层-绝缘层-金属层电容器，适于应用于集成电路的片内电容，其包括：第一金属层，于第一金属层上定义有非电容区域、电容区域；于电容区域中的第一金属层表面上设置的若干围堰侧墙，所述围堰侧墙包括位于底部的第一介质层及位于第一介质层上的第一阻挡层，所述围堰侧墙对应有凹槽；于围堰侧墙和凹槽表面依次设置的电容下极板、电容介质层、电容上极板；于电容上极板上设置的导电塞层；于导电塞层上设置的第二金属层。
优选地，所述围堰侧墙中，所述第一阻挡层高度为50nm-5μm，所述第一介质层高度为50nm-5μm。
优选地，所述第一介质层和第一金属层之间设置有第二阻挡层。
优选地，所述第一阻挡层、第二阻挡层为SiN，SiON，SiC, SiNC, SiONC中的任意一种或多种组合。
优选地，所述电容介质层的边缘延伸越过电容下极板的边缘以电性隔离电容上极板和电容下极板。
优选地，所述凹槽的截面形状为三角形、矩形、多边形、圆形、椭圆形中的任意一种或多种组合。
优选地，所述第一金属层和所述第二金属层为非电容区域中相邻的金属层或者不相邻的金属层。
本发明的另一方面提供一种金属层-绝缘层-金属层电容器的制作方法，适于应用于集成电路的片内电容，其包括如下步骤：提供第一金属层，于第一金属层上定义非电容区域、电容区域；于电容区域中的第一金属层表面上设置若干围堰侧墙，所述围堰侧墙包括位于底部的第一介质层及位于第一介质层上的第一阻挡层，所述围堰侧墙对应有凹槽；于围堰侧墙和凹槽表面依次设置电容下极板、电容介质层、电容上极板；于电容上极板上设置导电塞层；于导电塞层上设置第二金属层。
优选地，于电容区域中的第一金属层表面上设置若干围堰侧墙的步骤包括：于电容区域中的第一金属层表面上依次形成第一介质层、第三阻挡层、第二介质层；刻蚀第二介质层，停止于第三阻挡层，形成若干凸起结构；于第二介质层和第三阻挡层表面形成第一阻挡层；刻蚀凸起结构顶表面的第一阻挡层，刻蚀凸起结构之间的第一阻挡层、第三阻挡层，保留凸起结构侧表面的第一阻挡层作为后续刻蚀的硬掩膜；刻蚀第一阻挡层两侧的第二介质层和第一介质层，保留第一阻挡层下方的第一介质层，形成围堰侧墙。
优选地，形成所述第一介质层厚度为50nm-5μm，形成所述第二介质层厚度为50nm-5μm。
优选地，于形成第一介质层的步骤之前在第一金属层上形成第二阻挡层，于刻蚀第一阻挡层两侧的第二介质层和第一介质层的步骤之后刻蚀凸起结构之间的第二阻挡层。
优选地，采用各向异性干法刻蚀第一阻挡层、第二阻挡层、第三阻挡层、第一介质层、第二介质层。
优选地，所述第一阻挡层、第二阻挡层、第三阻挡层为SiN，SiON，SiC, SiNC,SiONC中的任意一种或多种组合。
优选地，于电容区域中的第一金属层表面上设置若干围堰侧墙的步骤包括：于电容区域中的第一金属层表面上形成第一介质层；刻蚀第一介质层至预设厚度，形成若干凸起结构；于第一介质层表面形成第一阻挡层；刻蚀凸起结构顶表面的第一阻挡层，刻蚀凸起结构之间的第一阻挡层，保留凸起结构侧表面的第一阻挡层作为后续刻蚀的硬掩膜；刻蚀第一阻挡层两侧的第一介质层，保留第一阻挡层下方的第一介质层，形成围堰侧墙。
优选地，刻蚀所述第一介质层的预设厚度为50nm-5μm，并且所述预设厚度小于所述第一介质层的总厚度。
优选地，采用各向异性干法刻蚀第一阻挡层、第一介质层。
优选地，于形成电容介质层的步骤之前去除非电容区域的电容下极板，于形成电容上极板的步骤之后去除非电容区域的电容介质层和电容上极板，使得电容介质层的边缘延伸越过电容下极板的边缘以电性隔离电容上极板和电容下极板。
优选地，所述凹槽的截面形状为三角形、矩形、多边形、圆形、椭圆形中的任意一种或多种组合。
优选地，所述第一金属层和所述第二金属层为非电容区域中相邻的金属层或者不相邻的金属层。
优选地，刻蚀或研磨导电塞层至与非电容区域表面的介质层齐平，于所述导电塞层与所述非电容区域表面的介质层上设置第二金属层。
与现有技术相比，本发明的具有如下技术效果：
本发明通过采用立体结构的MIM电容器，增加了电容上、下极板相对应的有效电极面积，提高了电容密度（通过采用不同的尺寸和材料，本发明的立体结构MIM电容器的电容密度可以达到现有平面结构MIM电容器的10-200倍），可在有限的芯片面积上实现较大的电容值，满足了LCD驱动电路、RFCMOS电路等大电容集成电路的需求，适于应用于集成电路的片内电容。
附图说明
通过说明书附图以及随后与说明书附图一起用于说明本发明某些原理的具体实施方式，本发明所具有的其它特征和优点将变得清楚或得以更为具体地阐明。其中：
图1-图10为根据本发明实施例1的金属层-绝缘层-金属层电容器的制作方法的过程示意图；
图2-图20为根据本发明实施例2的金属层-绝缘层-金属层电容器的制作方法的过程示意图；
图21(A)-21(E)为沿图6中A-A线得到的剖视示意图的典型实施例，其中，图21(A)为正六边形；图21(B)为正方形；图21(C)为三角形；图21(D)为矩形；图21(E)为圆形；
图22(A)-22(E)为沿图16中B-B线得到的剖视示意图的典型实施例，其中，图22(A)为正六边形；图22(B)为正方形；图22(C)为三角形；图22(D)为矩形；图22(E)为圆形。
具体实施方式
为解决现有MIM电容器的电容密度无法满足大电容集成电路需求的问题，本发明的一个方面提供一种金属层-绝缘层-金属层电容器，适于应用于集成电路的片内电容，其包括：第一金属层，于第一金属层上定义有非电容区域、电容区域；于电容区域中的第一金属层表面上设置的若干围堰侧墙，所述围堰侧墙包括位于底部的第一介质层及位于第一介质层上的第一阻挡层，所述围堰侧墙对应有凹槽；于围堰侧墙和凹槽表面依次设置的电容下极板、电容介质层、电容上极板；于电容上极板上设置的导电塞层；于导电塞层上设置的第二金属层。
本发明的另一方面提供一种金属层-绝缘层-金属层电容器的制作方法，适于应用于集成电路的片内电容，其包括如下步骤：提供第一金属层，于第一金属层上定义非电容区域、电容区域；于电容区域中的第一金属层表面上设置若干围堰侧墙，所述围堰侧墙包括位于底部的第一介质层及位于第一介质层上的第一阻挡层，所述围堰侧墙对应有凹槽；于围堰侧墙和凹槽表面依次设置电容下极板、电容介质层、电容上极板；于电容上极板上设置导电塞层；于导电塞层上设置第二金属层。
本发明通过采用立体结构的MIM电容器，增加了电容上、下极板相对应的有效电极面积，提高了电容密度（通过采用不同的尺寸和材料，本发明的立体结构MIM电容器的电容密度可以达到现有平面结构MIM电容器的10-200倍），可在有限的芯片面积上实现较大的电容值，满足了LCD驱动电路、RFCMOS电路等大电容集成电路的需求，适于应用于集成电路的片内电容。
下面结合附图对本发明的具体实施例做详细的说明。
实施例1
图1-图10为根据本发明实施例1的金属层-绝缘层-金属层电容器的制作方法的过程示意图。
参见图1，提供第一金属层100，于第一金属层100上定义非电容区域、电容区域，图1在此仅示出其中电容区域的结构，而未示出非电容区域的结构。
在电容区域中，于第一金属层100表面上依次形成第一介质层400、第三阻挡层500、第二介质层600。其中，形成第一介质层400的厚度T1T1为50nm-5μm，形成第二介质层600的厚度T2为50nm-5μm。
此外，优选地于形成第一介质层400的步骤之前在第一金属层100上依次形成粘附层200、第二阻挡层300。其中，粘附层200通常为TiN层，第二阻挡层300、第三阻挡层500可以为SiN，SiON，SiC, SiNC, SiONC中的任意一种或多种组合。
参见图2，刻蚀第二介质层600，停止于第三阻挡层500，形成若干凸起结构601。
参见图3，于第二介质层600和第三阻挡层500表面形成第一阻挡层700。第一阻挡层700可以为SiN，SiON，SiC, SiNC, SiONC中的任意一种或多种组合。
参见图4，刻蚀凸起结构601顶表面的第一阻挡层700，刻蚀凸起结构601之间的第一阻挡层700、第三阻挡层500，保留凸起结构侧表面的第一阻挡层700作为后续刻蚀的硬掩膜。
参见图5，刻蚀第一阻挡层700两侧的第二介质层600和第一介质层400，分别停止于第三阻挡层500和第二阻挡层300。
参见图6，刻蚀第三阻挡层500和第二阻挡层300，暴露出第一金属层100上的粘附层200。
于是，位于底部的第一介质层400和位于第一介质层400上方的第一阻挡层700形成围堰侧墙1400，其中，第一阻挡层700的高度T3为50nm-5μm，第一介质层400的高度T1为50nm-5μm。
围堰侧墙1400对应有凹槽1401，凹槽1401的截面形状优选为三角形、矩形、多边形、圆形、椭圆形中的任意一种或多种组合。图21(A)-21(E)示出本发明的金属层-绝缘层-金属层电容器中凹槽1401的几个优选实施例，其中，图21(A)、图21(B)、图21(C)、图21(D)、图21(E)分别采用正六边形、正方形、三角形、矩形、圆形的凹槽设计，尽量在有限空间内放置多个凹槽，使得凹槽侧壁面积最大化，以增大电容上、下极板相对应的有效电极面积，从而实现最大化的电容密度。
上述刻蚀步骤中，优选采用各向异性干法刻蚀第一阻挡层700、第二阻挡层300、第三阻挡层500、第一介质层400、第二介质层600。
参见图7，于围堰侧墙1400和凹槽1401表面依次形成电容下极板800，BARC层（抗反射层）900。
参见图8，回刻蚀BARC层900以去除非电容区域的电容下极板800。本领域技术人员可以理解，去除下极板的方法也可通过其他方法实现。
参见图9，去除BARC层900，依次形成电容介质层1000、电容上极板1100，于电容上极板1100上设置导电塞层1200。
参见图10，刻蚀或研磨导电塞层1200至与非电容区域表面的第二介质层600齐平，并且去除非电容区域的电容介质层1000和电容上极板1100，于导电塞层1200与非电容区域表面的第二介质层600上设置第二金属层1300。
由于于形成电容介质层1000的步骤之前去除非电容区域的电容下极板800，于形成电容上极板1100的步骤之后去除非电容区域的电容介质层1000和电容上极板1100，使得电容介质层1000的边缘延伸越过电容下极板800的边缘以电性隔离电容上极板1100和电容下极板800。
本实施例中，第一金属层100和第二金属层1300为非电容区域中相邻的金属层。在未示出的其他实施例中，非电容区域中的第一介质层400、第三阻挡层500之间还可以存在其他金属层，则第一金属层100和第二金属层1300为非电容区域中不相邻的金属层。
根据本发明实施例1形成的金属层-绝缘层-金属层电容器如图10所示，其包括：第一金属层100，于第一金属层100上定义有非电容区域、电容区域；于电容区域中的第一金属层100表面上设置的若干围堰侧墙1400，所述围堰侧墙1400包括位于底部的第一介质层400及位于第一介质层400上的第一阻挡层700，所述围堰侧墙1400对应有凹槽1401；于围堰侧墙1400和凹槽1401表面依次设置的电容下极板800、电容介质层1000、电容上极板1100；于电容上极板1100上设置的导电塞层1200；于导电塞层1200上设置的第二金属层1300。
优选地，所述围堰侧墙1400中，所述第一阻挡层700的高度T3为50nm-5μm，所述第一介质层400的高度T1为50nm-5μm。
优选地，所述第一介质层400和第一金属层100之间设置有第二阻挡层300。
优选地，所述第一阻挡层700、第二阻挡层300为SiN，SiON，SiC, SiNC, SiONC中的任意一种或多种组合。
优选地，所述电容介质层1000的边缘延伸越过电容下极板800的边缘以电性隔离电容上极板1100和电容下极板800。
优选地，所述凹槽1401的截面形状为三角形、矩形、多边形、圆形、椭圆形中的任意一种或多种组合。
优选地，所述第一金属层100和所述第二金属层1300为非电容区域中相邻的金属层或者不相邻的金属层。
优选地，所述电容下极板800和所述电容上极板1100的材质为铝铜合金、钛、氮化钛、钽、氮化钽、钴、钨、氮化钨、碳化钨中的任意一种或多种组合。
优选地，所述电容介质层1000的材质为介电常数K值大于3.9的高介电常数薄膜（例如ZrO2，Al2O3，Si3N4，HfO2，Y2O3，SiO2，Ta2O5，La2O3，TiO2）中的任意一种或多种组合。
优选地，所述导电塞层1200的材质为钨、铜、钛、氮化钛、钽、氮化钽、钴、氮化钨、碳化钨中的任意一种或多种组合。
优选地，第一金属层100和第二金属层1300的材质为铝、铜、铝铜合金、钛、氮化钛、钽、氮化钽中的任意一种或多种组合。
实施例2
图11-图20为根据本发明实施例2的金属层-绝缘层-金属层电容器的制作方法的过程示意图。
参见图11，提供第一金属层2100，于第一金属层2100上定义非电容区域、电容区域，图11在此仅示出其中电容区域的结构，而未示出非电容区域的结构。
在电容区域中，于第一金属层2100表面上形成第一介质层2400。其中，第一介质层2400的总厚度为T0。此外，优选地于形成第一介质层2400的步骤之前在第一金属层2100上依次形成粘附层2200、第二阻挡层2300。其中，粘附层2200通常为TiN层，第二阻挡层2300可以为SiN，SiON，SiC, SiNC, SiONC中的任意一种或多种组合。
参见图12，刻蚀第一介质层2400至预设厚度T0’，形成若干凸起结构2401。其中，刻蚀第一介质层2400的预设厚度T0’为50nm-5μm，并且预设厚度T0’小于第一介质层2400的总厚度T0。
参见图13，于第一介质层2400表面形成第一阻挡层2500。第一阻挡层2500可以为SiN，SiON，SiC, SiNC, SiONC中的任意一种或多种组合
参见图14，刻蚀凸起结构2401顶表面的第一阻挡层2500，刻蚀凸起结构2401之间的第一阻挡层2500，保留凸起结构侧表面的第一阻挡层2500作为后续刻蚀的硬掩膜。
参见图15，刻蚀第一阻挡层2500两侧的第一介质层2400。
参见图16，刻蚀第二阻挡层2300，暴露出第一金属层2100上的粘附层2200。
于是，位于底部的第一介质层2400和位于第一介质层2400上方的第一阻挡层2500形成围堰侧墙3200，其中，第一阻挡层2500的高度T5为50nm-5μm，第一介质层2400的高度T4为50nm-5μm。
围堰侧墙3200对应有凹槽3201，凹槽3201的截面形状优选为三角形、矩形、多边形、圆形、椭圆形中的任意一种或多种组合。图22(A)-22(E)示出本发明的金属层-绝缘层-金属层电容器中凹槽3201的几个优选实施例，其中，图22(A)、图22(B)、图22(C)、图22(D)、图22(E)分别采用正六边形、正方形、三角形、矩形、圆形的凹槽设计，尽量在有限空间内放置多个凹槽，使得凹槽侧壁面积最大化，以增大电容上、下极板相对应的有效电极面积，从而实现最大化的电容密度。
上述刻蚀步骤中，优选采用各向异性干法刻蚀第一阻挡层2500、第二阻挡层2300、第一介质层2400。
参见图17，于围堰侧墙3200和凹槽3201表面依次形成电容下极板2600，BARC层（抗反射层）2700。
参见图18，回刻蚀BARC层2700以去除非电容区域的电容下极板2600。本领域技术人员可以理解，去除下极板的方法也可通过其他方法实现。
参见图19，去除BARC层2700，依次形成电容介质层2800、电容上极板2900，于电容上极板2900上设置导电塞层3000。
参见图20，刻蚀或研磨导电塞层3000至与非电容区域表面的第一介质层2400齐平，并且去除非电容区域的电容介质层2800和电容上极板2900，于导电塞层3000与非电容区域表面的第一介质层2400上设置第二金属层3100。
由于于形成电容介质层2800的步骤之前去除非电容区域的电容下极板2600，于形成电容上极板2900的步骤之后去除非电容区域的电容介质层2800和电容上极板2900，使得电容介质层2800的边缘延伸越过电容下极板2600的边缘以电性隔离电容上极板2900和电容下极板2600。
本实施例中，第一金属层100和第二金属层1300为非电容区域中相邻的金属层。在未示出的其他实施例中，非电容区域中的第一介质层2400可以包括多个彼此间隔的介质层，这些彼此间隔的多个介质层之间还可以存在其它金属层，则第一金属层2100和第二金属层3100为非电容区域中不相邻的金属层。
根据本发明实施例2的金属层-绝缘层-金属层电容器如图20所示，其包括：第一金属层2100，于第一金属层2100上定义有非电容区域、电容区域；于电容区域中的第一金属层2100表面上设置的若干围堰侧墙3200，所述围堰侧墙3200包括位于底部的第一介质层2400及位于第一介质层2400上的第一阻挡层2500，所述围堰侧墙3200对应有凹槽3201；于围堰侧墙3200和凹槽3201表面依次设置的电容下极板2600、电容介质层2800、电容上极板2900；于电容上极板2900上设置的导电塞层3000；于导电塞层3000上设置的第二金属层3100。
优选地，所述围堰侧墙3200中，第一阻挡层2500的高度T5为50nm-5μm，第一介质层2400的高度T4为50nm-5μm。
优选地，所述第一介质层2400和第一金属层2100之间设置有第二阻挡层2300。
优选地，所述第一阻挡层2500、第二阻挡层2300为SiN，SiON，SiC, SiNC, SiONC中的任意一种或多种组合。
优选地，所述电容介质层2800的边缘延伸越过电容下极板2600的边缘以电性隔离电容上极板2900和电容下极板2600。
优选地，所述凹槽3201的截面形状为三角形、矩形、多边形、圆形、椭圆形中的任意一种或多种组合。
优选地，所述第一金属层2100和所述第二金属层3100为非电容区域中相邻的金属层或者不相邻的金属层。
优选地，所述电容下极板2600和所述电容上极板2900的材质为铝铜合金、钛、氮化钛、钽、氮化钽、钴、钨、氮化钨、碳化钨中的任意一种或多种组合。
优选地，所述电容介质层2800的材质为介电常数K值大于3.9的高介电常数薄膜（例如ZrO2，Al2O3，Si3N4，HfO2，Y2O3，SiO2，Ta2O5，La2O3，TiO2）中的任意一种或多种组合。
优选地，所述导电塞层3000的材质为钨、铜、钛、氮化钛、钽、氮化钽、钴、氮化钨、碳化钨中的任意一种或多种组合。
优选地，第一金属层2100和第二金属层3100的材质为铝、铜、铝铜合金、钛、氮化钛、钽、氮化钽中的任意一种或多种组合。
本发明通过采用立体结构的MIM电容器，增加了电容上、下极板相对应的有效电极面积，提高了电容密度（通过采用不同的尺寸和材料，本发明的立体结构MIM电容器的电容密度可以达到现有平面结构MIM电容器的10-200倍），可在有限的芯片面积上实现较大的电容值，满足了LCD驱动电路、RFCMOS电路等大电容集成电路的需求，适于应用于集成电路的片内电容。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种金属层-绝缘层-金属层电容器的制作方法，适于应用于集成电路的片内电容，其特征在于，包括如下步骤：
提供第一金属层，于第一金属层上定义非电容区域、电容区域；
于电容区域中的第一金属层表面上设置若干围堰侧墙，所述围堰侧墙包括位于底部的第一介质层及位于第一介质层上的第一阻挡层，所述围堰侧墙对应有凹槽；
于围堰侧墙和凹槽表面依次设置电容下极板、电容介质层、电容上极板，于形成电容介质层的步骤之前去除非电容区域的电容下极板，于形成电容上极板的步骤之后去除非电容区域的电容介质层和电容上极板，使得电容介质层的边缘延伸越过电容下极板的边缘以电性隔离电容上极板和电容下极板；
于电容上极板上设置导电塞层；
于导电塞层上设置第二金属层。
2.如权利要求1所述的金属层-绝缘层-金属层电容器的制作方法，其特征在于，于电容区域中的第一金属层表面上设置若干围堰侧墙的步骤包括：于电容区域中的第一金属层表面上依次形成第一介质层、第三阻挡层、第二介质层；
刻蚀第二介质层，停止于第三阻挡层，形成若干凸起结构；
于第二介质层和第三阻挡层表面形成第一阻挡层；
刻蚀凸起结构顶表面的第一阻挡层，刻蚀凸起结构之间的第一阻挡层、第三阻挡层，保留凸起结构侧表面的第一阻挡层作为后续刻蚀的硬掩膜；
刻蚀第一阻挡层两侧的第二介质层和第一介质层，保留第一阻挡层下方的第一介质层，形成围堰侧墙。
3.如权利要求2所述的金属层-绝缘层-金属层电容器的制作方法，其特征在于，形成所述第一介质层厚度为50nm-5μm，形成所述第二介质层厚度为50nm-5μm。
4.如权利要求1所述的金属层-绝缘层-金属层电容器的制作方法，其特征在于，于形成第一介质层的步骤之前在第一金属层上形成第二阻挡层，于刻蚀第一阻挡层两侧的第二介质层和第一介质层的步骤之后刻蚀凸起结构之间的第二阻挡层。
5.如权利要求4所述的金属层-绝缘层-金属层电容器的制作方法，其特征在于，采用各向异性干法刻蚀第一阻挡层、第二阻挡层、第三阻挡层、第一介质层、第二介质层。
6.如权利要求4所述的金属层-绝缘层-金属层电容器的制作方法，其特征在于，所述第一阻挡层、第二阻挡层、第三阻挡层为SiN，SiON，SiC,SiNC,SiONC中的任意一种或多种组合。
7.如权利要求1所述的金属层-绝缘层-金属层电容器的制作方法，其特征在于，于电容区域中的第一金属层表面上设置若干围堰侧墙的步骤包括：于电容区域中的第一金属层表面上形成第一介质层；
刻蚀第一介质层至预设厚度，形成若干凸起结构；
于第一介质层表面形成第一阻挡层；
刻蚀凸起结构顶表面的第一阻挡层，刻蚀凸起结构之间的第一阻挡层，保留凸起结构侧表面的第一阻挡层作为后续刻蚀的硬掩膜；
刻蚀第一阻挡层两侧的第一介质层，保留第一阻挡层下方的第一介质层，形成围堰侧墙。
8.如权利要求7所述的金属层-绝缘层-金属层电容器的制作方法，其特征在于，刻蚀所述第一介质层的预设厚度为50nm-5μm，并且所述预设厚度小于所述第一介质层的总厚度。
9.如权利要求7所述的金属层-绝缘层-金属层电容器的制作方法，其特征在于，采用各向异性干法刻蚀第一阻挡层、第一介质层。
10.如权利要求1所述的金属层-绝缘层-金属层电容器的制作方法，其特征在于，所述凹槽的截面形状为三角形、矩形、多边形、圆形、椭圆形中的任意一种或多种组合。
11.如权利要求1所述的金属层-绝缘层-金属层电容器的制作方法，其特征在于，所述第一金属层和所述第二金属层为非电容区域中相邻的金属层或者不相邻的金属层。
12.如权利要求1所述的金属层-绝缘层-金属层电容器的制作方法，其特征在于，刻蚀或研磨导电塞层至与非电容区域表面的介质层齐平，于所述导电塞层与所述非电容区域表面的介质层上设置第二金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510660295.XA CN105304609B (zh) | 2015-10-13 | 2015-10-13 | 金属层-绝缘层-金属层电容器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510660295.XA CN105304609B (zh) | 2015-10-13 | 2015-10-13 | 金属层-绝缘层-金属层电容器及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105304609A CN105304609A (zh) | 2016-02-03 |
| CN105304609B true CN105304609B (zh) | 2019-12-17 |
Family
ID=55201663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510660295.XA Active CN105304609B (zh) | 2015-10-13 | 2015-10-13 | 金属层-绝缘层-金属层电容器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105304609B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117473933B (zh) * | 2023-12-25 | 2024-04-09 | 杭州行芯科技有限公司 | 电容库创建方法、电容获取方法、电子设备及存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040050796A (ko) * | 2002-12-09 | 2004-06-17 | 주식회사 하이닉스반도체 | 엠아이엠 구조 캐패시터 형성방법 |
| CN1790675A (zh) * | 2004-11-11 | 2006-06-21 | 三星电子株式会社 | 用于半导体器件的存储电容器及形成该存储电容器的方法 |
| CN101142671A (zh) * | 2005-02-18 | 2008-03-12 | Nxp股份有限公司 | 具有增加电容的嵌入式dram及其制造方法 |
| CN205177824U (zh) * | 2015-10-13 | 2016-04-20 | 格科微电子（上海）有限公司 | 金属层-绝缘层-金属层电容器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100438780B1 (ko) * | 2001-12-01 | 2004-07-05 | 삼성전자주식회사 | 반도체 소자의 커패시터 제조방법 |
| KR100471164B1 (ko) * | 2002-03-26 | 2005-03-09 | 삼성전자주식회사 | 금속-절연체-금속 캐패시터를 갖는 반도체장치 및 그제조방법 |
| TWI460840B (zh) * | 2011-12-29 | 2014-11-11 | Au Optronics Corp | 畫素陣列基板 |
-
2015
- 2015-10-13 CN CN201510660295.XA patent/CN105304609B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040050796A (ko) * | 2002-12-09 | 2004-06-17 | 주식회사 하이닉스반도체 | 엠아이엠 구조 캐패시터 형성방법 |
| CN1790675A (zh) * | 2004-11-11 | 2006-06-21 | 三星电子株式会社 | 用于半导体器件的存储电容器及形成该存储电容器的方法 |
| CN101142671A (zh) * | 2005-02-18 | 2008-03-12 | Nxp股份有限公司 | 具有增加电容的嵌入式dram及其制造方法 |
| CN205177824U (zh) * | 2015-10-13 | 2016-04-20 | 格科微电子（上海）有限公司 | 金属层-绝缘层-金属层电容器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105304609A (zh) | 2016-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105226046A (zh) | 金属层-绝缘层-金属层电容器及其制作方法 | |
| US9620582B2 (en) | Metal-insulator-metal (MIM) capacitors and forming methods | |
| US8680649B2 (en) | Multi-layer film capacitor with tapered film sidewalls | |
| TWI440140B (zh) | 記憶體電容結構與其製作方法 | |
| US10804411B2 (en) | Semiconductor device and method of forming the same | |
| US20160233212A1 (en) | Metal-insulator-metal capacitor structure | |
| US11127736B2 (en) | MIM capacitor and method for making the same | |
| TWI759135B (zh) | 半導體元件及形成半導體元件的方法 | |
| CN111199954A (zh) | 金属层-绝缘层-金属层电容器的制作方法、存储器单元 | |
| CN102420102A (zh) | 一种形成mim电容器结构的方法及mim电容器 | |
| CN111199955A (zh) | 金属层-绝缘层-金属层电容器的制作方法、存储器单元 | |
| CN105304609B (zh) | 金属层-绝缘层-金属层电容器及其制作方法 | |
| US10056448B2 (en) | Coplanar metal-insulator-metal capacitive structure | |
| CN101378057B (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
| US20090059466A1 (en) | Metal-insulator-metal capacitor and method for manufacturing the same | |
| CN111834332B (zh) | 半导体结构及其形成方法 | |
| CN103700645A (zh) | Mom电容及其制作方法 | |
| US20230207615A1 (en) | Metal-insulator-metal (mim) capacitor module including a cup-shaped structure with a rounded corner region | |
| CN105097765B (zh) | Mim电容结构及其制作方法 | |
| CN108091641B (zh) | Mim电容器及其制作方法 | |
| CN212676255U (zh) | 半导体器件 | |
| CN205177824U (zh) | 金属层-绝缘层-金属层电容器 | |
| TW202236577A (zh) | 積體晶片及其形成方法 | |
| US20080157277A1 (en) | Mim capacitor | |
| KR100641983B1 (ko) | 이중 다마신 구조를 갖는 금속-절연체-금속 커패시터 및그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |