CN101142671A - 具有增加电容的嵌入式dram及其制造方法 - Google Patents
具有增加电容的嵌入式dram及其制造方法 Download PDFInfo
- Publication number
- CN101142671A CN101142671A CNA2006800051083A CN200680005108A CN101142671A CN 101142671 A CN101142671 A CN 101142671A CN A2006800051083 A CNA2006800051083 A CN A2006800051083A CN 200680005108 A CN200680005108 A CN 200680005108A CN 101142671 A CN101142671 A CN 101142671A
- Authority
- CN
- China
- Prior art keywords
- material layer
- capacitor
- layer
- electrode
- contact stud
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 5
- 239000003990 capacitor Substances 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 47
- 230000004888 barrier function Effects 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 6
- 239000010937 tungsten Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 23
- 239000004020 conductor Substances 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 238000003860 storage Methods 0.000 abstract description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 4
- 101100520452 Arabidopsis thaliana PMD2 gene Proteins 0.000 description 8
- KEYDJKSQFDUAGF-YIRKRNQHSA-N prostaglandin D2 ethanolamide Chemical compound CCCCC[C@H](O)\C=C\[C@@H]1[C@@H](C\C=C/CCCC(=O)NCCO)[C@@H](O)CC1=O KEYDJKSQFDUAGF-YIRKRNQHSA-N 0.000 description 8
- 101150087845 PMD1 gene Proteins 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 208000005189 Embolism Diseases 0.000 description 5
- 239000000203 mixture Substances 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 3
- 238000004070 electrodeposition Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- LBDSXVIYZYSRII-IGMARMGPSA-N alpha-particle Chemical compound [4He+2] LBDSXVIYZYSRII-IGMARMGPSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种嵌入式DRAM存储器件包括一个或更多柱形单元电容器。将接触柱(25)设置在衬底(10)上的PMD层(27)中，并且通过在接触柱(25)上沉积终点停止层(40)、然后在PMD层(27)上设置的氧化物层(60)中形成第二接触沟槽(62)来形成电容器的下电极(或存储模式电极)。第二接触沟槽(62)与相应的接触柱(25)对齐，并且例如填充有加上钨的阻挡材料。在接触沟槽(62)的位置处将氧化物层(60)选择性地刻蚀至终点停止层(40)。沿第一接触柱(25)的长度刻蚀终点停止层并且随后刻蚀PMD层(27)，以便形成沟槽(62)。最后，将第二接触沟槽(62)中的钨选择性地刻蚀穿过阻挡层，以便在第二沟槽(62)的内壁和底部上留下例如TiN的阻挡层(64)。
Description
技术领域
本发明涉及一种具有增加电容的嵌入式动态随机存取存储器(DRAM)，更具体地涉及一种形成供这种器件使用的高性能电容器的方法。
背景技术
当前在半导体制作和电子工艺中存在几种趋势，从而致力于器件尺寸和功耗的连续最小化。这种趋势的一个原因是制作了更多相对较小并且易于便携的便携装置，因此倾向于依赖相对较小的电池作为他们的主要电源。例如，蜂窝电话、个人计算装置和个人声音系统是消费市场增加需求的那些装置的一部分。除了尺寸的连续减少和便携性的增加，要求那些个人装置具有越来越多的计算功率和芯片上存储器。按照这些要求，需要提供具有集成到相同半导体芯片上的存储器和逻辑功能的存储器件，并且将逻辑功能集成到DRAM(动态随机存取存储器)上使得能够实现对其上包含信息的存取。
基本的DRAM单元包括用于存储信息的电容器和用作导通/断开开关的晶体管。通常使用包括单个电容器和双电容器存储单元的几种类型的DRAM存储单元。一个晶体管一个电容器的存储单元类型要求比双电容器类型更小的硅面积，但是较易受噪声和工艺变化的影响。称为，这种类型的单个电容器单元的类型要求电压基准，用于确定已存储的存储器状态。另一方面，双电容器存储单元要求更多的硅面积，但是存储互补信号允许对已存储信息的差分采样。称为，双电容器存储单元典型地比单个电容器存储单元更稳定。
因此，DRAM单元更重要的参数之一是其电容：
C＝(εr·ε0·S)/d
其中εr是电介质的相对介电常数
ε0是真空介电常数
d是两个电极之间的距离
S是电极的表面积
随着存储单元密度的增加，存在尽管减小单元面积但要维持足够高的存储能力的连续挑战。增加单元电容的一种方式是通过使用诸如凹陷的或堆叠的电容器之类的三维单元电容器结构。
诸如DRAM器件之类的存储器件要求具有足够电容的高性能电容器，以便增加刷新周期以及对于α粒子的容限。然而，为了实现这种高性能的单元电容器，需要增加上电极(平板电极)和下电极(存储节点电极)之间的重叠面积、或者减小插入到上和下电极之间的电介质膜的厚度。后一选项要求由具有高介电常数(HiK)的材料构成的电极之间的电介质膜。
因此，三维结构以及HiK电介质的使用使得能够实现增加DRAM单元的电容。然而，该参数变得更加严格，并且难以随着技术时代进步而进行优化。
参考图1，包括柱形单元电容器的传统DRAM器件包括具有有源区的半导体衬底10，所述有源区包括由电极21覆盖的源极或漏极20。有源区的延伸由围绕被栅极电极23覆盖的栅极22的隔板24覆盖。还将绝缘层30设置在电极21、23和隔板24上，在绝缘层30上设置了第一绝缘层27(例如，预先金属化(pre-metal)的电介质层)，在下文中称为PMD1层。使用光刻技术和刻蚀技术对PMD1层27进行构图以形成节点接触孔或沟槽，所述孔或沟槽穿过绝缘层30暴露有源区，并且所述沟槽填充有导电材料以形成接触柱25。
接下来，将刻蚀停止层40沉积到接触柱结构25和PMD1层上。然后，将下文中称为PMD2层的第二绝缘层60设置在刻蚀停止层40上。对PMD2层进行构图以形成暴露出刻蚀停止层40的预定部分的电容器孔，然后对刻蚀停止层40的已暴露部分进行干法刻蚀以暴露接触栓塞25的顶部表面。将诸如多晶硅之类的导电材料设置在电容器孔中：这是电容器的下电极50。接着是电介质和第二电极沉积(未示出)。
用于增加电容的一种公知可能性是增加产生电容的柱的高度(即，下部或存储节点电极50)。通过该方法，增加了存储节点电极的表面积，以便增加电容器的电容。
然而，这很快受到高纵横比的接触刻蚀约束的限制，即：对于嵌入式DRAM接触太高的纵横比可以导致刻蚀停止。
美国专利申请公开2004/01599909A1描述了使用各向同性刻蚀工艺以使下电极的表面积最优化来形成高性能电容器的方法。将多个牺牲氧化物层设置在覆盖具有接触栓塞的绝缘层的刻蚀停止层上。对所述多个牺牲层构图，并进行附加的各向同性刻蚀以形成扩大的电容器孔。然后对刻蚀停止层的已暴露部分进行刻蚀以形成最终的电容孔，所述电容孔暴露出各个接触栓塞的上部和与其相邻的一部分绝缘层。然后将共形导电层形成于半导体衬底上并且从上部牺牲氧化层的上表面选择性地去除所述导电层以形成柱形下电极。
然而，该方法要求较大数量的掩模(masking)步骤，增加了制作工艺的成本和复杂度。
发明内容
因此，本发明的一个目的是提出了一种制作高性能电容器的方法，其中在针对接触刻蚀工艺维持纵横比为可接受的低水平的同时使掩模步骤的数目最小化。
根据本发明，提出了一种在衬底上形成电容器的方法，所述电容器包括其间具有电介质材料的第一和第二电极，所述方法包括：在所述衬底上设置的第一材料层中形成导电接触柱；通过在电容器孔内部形成导电材料栓塞来形成所述第一电极；提供在所述第一材料层上设置的第二材料层，将所述电容器孔与所述导电接触柱对齐；沿所述电容器孔的侧壁在第二材料层中选择性地刻蚀沟槽，并且沿所述导电接触柱的侧壁的至少一部分延伸所述沟槽穿过所述第一材料层；以及部分地刻蚀所述导电材料栓塞以便在所述电容器孔的侧壁上留下阻挡层。
在较简单的方面，所述方法包括：形成电容器，所述电容器包括第一和第二电极以及二者之间的电介质材料。所述方法包括形成两个同心柱以便增加电极的表面积。第一柱是导电材料栓塞，将所述导电材料栓塞部分地掏空以便在栓塞的侧壁上仅保留阻挡层(例如TiN)，所述栓塞侧壁起电极沉积的机械支撑的作用。第二柱是与第一柱(接触柱)对齐的孔。第二柱是通过沿第一柱的侧壁在第二材料层中选择性刻蚀、并且在第一材料层(例如上述PMD1层)中部分地刻蚀的沟槽来形成。
结果，无需增加掩模步骤的数目或纵横比，可以相对于现有技术显著地增加电容器的第一电极(或下电极)的表面积、以及因此所述结构的电容。
同样根据本发明，提出了一种在衬底上形成的电容器，所述电容器包括其间具有电介质材料的第一和第二电极，其中将导电接触柱设置在所述衬底上的第一材料层中，将所述第一电极设置在所述第一材料层上设置的第二材料层中，所述第一电极与所述导电接触柱对齐、并且包括在其内壁上设置有导电材料层的电容器孔，其中沿所述第一电极的侧壁、并且沿所述导电接触柱的至少一部分侧壁将沟槽设置在所述第二材料层中。
优选地，例如将由SiN或类似材料形成的终点停止层(“end stoplayer”)(ESL)设置在所述第一材料层和所述第二材料层之间。例如，第一材料层可以包括在形成所述导电接触柱之前、在衬底上形成的预金属化电介质(PMD)层。有益地，将绝缘层设置在衬底和第一材料层之间。
例如，导电材料栓塞可以包括钨。有益地，第二材料层包括氧化物材料。在本方法的优选实施例中，在两个分离的步骤中将第二材料层沉积到第一材料层上，其中首先将第二材料层的第一部分沉积到第一材料层上，在所述第一部分中形成所述电容器孔，然后向所述电容器孔提供所述导电材料栓塞，随后将所述第二材料层的剩余部分沉积到所述第一部分上。有益地，在沉积所述第二材料层的所述剩余部分之前，将阻挡层沉积到所述第一部分上。
本发明扩展到包括如上所定义的一个或更多电容器、以及用于选择性地切换所述一个或更多电容器导通或断开的一个或更多晶体管的DRAM存储单元，并且扩展到在其上包括一个或更多所述DRAM存储单元的集成电路。
根据并且参考这里描述的实施例，本发明的这些和其他方面将是显而易见的，并且对其进行描述。
附图说明
现在仅作为示例并且参考附图将描述本发明的实施例，其中：
图1是根据现有技术的DRAM单元的示意性截面图；以及
图2是根据本发明示范性实施例的DRAM单元的示意性截面图。
具体实施方式
参考图2，包括根据本发明示范性实施例的柱形单元电容器的DRAM器件包括半导体衬底10，所述半导体衬底10具有包括由电极21覆盖的源极或漏极20的有源区。有源区的延伸被围绕由栅极电极23覆盖的栅极22的隔板24覆盖。还将绝缘层30设置在电极21和23以及隔板24上，在所述绝缘层30上设置了第一绝缘层27(例如，预金属化的电介质，在下文中称作PMD1层)。使用光刻技术和刻蚀对PMD1层27进行构图以形成节点接触孔或沟槽，所述孔或沟槽穿过绝缘层30暴露有源区，并且所述沟槽填充有导电材料以形成接触柱25。
接下来，将终点停止层(ESL)40沉积到接触柱25和PMD1层上。然后，将下文中称为PMD2层的第二绝缘层60的第一部分(例如，在参考图1所描述的传统器件中所使用的PMD2层厚度的80％)沉积在ESL层40上。接下来，通过光刻和刻蚀形成第二接触沟槽62，并且形成阻挡层(未示出)，例如所述阻挡层包括TiN或具有类似性能的另一种材料。然后将第二接触沟槽62用诸如钨(W)之类的导电材料填充，进行CMP工艺，随后将PMD2层的第二部分(传统器件的PMD2层厚度的剩余20％)沉积到PMD2层的第一部分上。然后在接触沟槽62的位置处对第二PMD2层进行选择性刻蚀，并且将第一氧化层60刻蚀至终点停止层40。例如对可以由SiN形成的终点停止层(ESL)40进行刻蚀，然后沿第一接触柱25长度的一部分对其进行刻蚀以形成细长的沟槽63。
最后，将第二接触沟槽62中的钨选择性地刻蚀穿过阻挡层，以便在第二沟槽62的内壁和底面上留下层(例如TiN)64。留下的阻挡层对于电极沉积工艺起机械支撑的作用，在所述电极沉积期间将诸如多晶硅之类的导电材料设置在电容器孔中，形成电容器的下电极50。
如上所述，所得到结构的电容与电极的表面积S成正比。在现有技术结构中，S＝s+h*p，其中s是电极底部的表面积，h是电极的高度，以及p是电极的周长。
在如图2所示并且参考附图如上所述的结构中，S＝s+(h+2*0.5*h+2*0.8*h)*p＝s+3.6*h*p。
因此，无需改变纵横比(即无需改变h)并且无需任何附加掩模步骤(只有一个附加的接触光刻步骤)，本发明的上述实施例使得能够实现电极表面积的显著增加，并且认为应该可以至少使所得到结构的电容加倍。
因为刻蚀工艺没有影响附加的接触阻挡层，允许相对于现有技术增加电容器表面积。在MIM(金属-绝缘体-金属)电容器的特定情况下，建议使用包括具有利用ALD(原子层沉积)沉积的两个同心柱的电极，以便遵循结构的表面并且使表面面积增加最大。
应该注意的是上述实施例所示并非限制本发明，并且在不脱离由所附权利要求所限定的本发明范围的情况下，本领域的普通技术人员将能够设计许多替代的实施例。在圆括号内放置的任何参考符号不应该被解释为限制权利要求。词语“包括”等不排除除了在权利要求和说明书中整体所列的元件或步骤的存在。单数形式的元件不排除存在多个这种元件，反之亦然。本发明可以通过包括几个明显元件的硬件来实现，并且可以通过适当编程的计算机来实现。在列举了几种装置的设备权利要求中，可以通过一个或相同的硬件来实现这些装置的几个。惟一的事实在于在不同从属权利要求中叙述的特定方法不表示不可以有利地使用这些方法优点的组合。
Claims (11)
1.一种在衬底(10)上形成电容器的方法，所述电容器包括第一和第二电极，在第一和第二电极之间具有电介质材料，所述方法包括：
在所述衬底(10)上设置的第一材料层(27)中形成导电接触柱(25)；
通过在电容器孔(62)内部形成导电材料栓塞来形成所述第一电极，该电容器孔(62)被设置在所述第一材料层(27)上方设置的第二材料层(60)中，所述电容器孔(62)与所述导电接触柱(25)对齐；
沿所述电容器孔(62)的侧壁在所述第二材料层中选择性地刻蚀沟槽(63)，并且沿所述导电接触柱(25)的侧壁的至少一部分延伸所述沟槽穿过所述第一材料层；以及
部分地刻蚀所述导电材料栓塞以便在所述电容器孔的侧壁上留下导电材料层(64)。
2.根据权利要求1所述的方法，其中将终点停止或电介质层(40)设置在所述第一和第二材料层(27、60)之间。
3.根据权利要求1所述的方法，其中在形成所述导电接触柱(25)之前，第一材料层(27)包括在衬底(10)上方形成的预金属化电介质层(27)。
4.根据权利要求1所述的方法，其中将绝缘层(30)设置在衬底(10)和第一材料层(27)之间。
5.根据权利要求1所述的方法，其中所述导电材料栓塞包括钨。
6.根据权利要求1所述的方法，其中所述第二材料层(60)包括氧化物材料。
7.根据权利要求1所述的方法，其中在两个分离的步骤中将第二材料层(60)沉积到第一材料层(27)上方，其中首先将第二材料层(60)的第一部分沉积到第一材料层(27)上方，在所述第一部分中形成所述电容器孔(62)，然后向所述电容器孔(62)提供所述导电材料栓塞，随后将所述第二材料层(60)的剩余部分沉积到所述第一部分上方。
8.根据权利要求7所述的方法，其中在沉积所述第二材料层(60)的所述剩余部分之前，将阻挡层沉积到所述第一部分上。
9.一种在衬底(10)上形成的电容器，所述电容器包括第一和第二电极，在第一和第二电极之间具有电介质材料，其中将导电接触柱(25)设置在所述衬底(10)上的第一材料层(27)中，将所述第一电极设置在所述第一材料层(27)上方设置的第二材料层(60)中，所述第一电极与所述导电接触柱(25)对齐，并且包括在其内壁上设置有导电材料层(64)的电容器孔(62)，其中沿所述第一电极的侧壁、以及沿所述导电接触柱(25)的至少一部分侧壁将沟槽(63)设置在所述第二材料层(60)中。
10.一种DRAM存储单元，包括根据权利要求9所述的一个或更多电容器以及用于选择性地切换所述一个或更多电容器导通或断开的一个或更多晶体管。
11.一种集成电路，包括根据权利要求10所述的一个或更多DRAM存储单元。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP05300129.3 | 2005-02-18 | ||
| EP05300129 | 2005-02-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101142671A true CN101142671A (zh) | 2008-03-12 |
| CN100547766C CN100547766C (zh) | 2009-10-07 |
Family
ID=36694146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006800051083A Expired - Fee Related CN100547766C (zh) | 2005-02-18 | 2006-02-15 | 具有增加电容的嵌入式dram及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20090114970A1 (zh) |
| EP (1) | EP1854138A2 (zh) |
| JP (1) | JP2008530813A (zh) |
| CN (1) | CN100547766C (zh) |
| WO (1) | WO2006087679A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105304609A (zh) * | 2015-10-13 | 2016-02-03 | 格科微电子（上海）有限公司 | 金属层-绝缘层-金属层电容器及其制作方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100087915A (ko) * | 2009-01-29 | 2010-08-06 | 삼성전자주식회사 | 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법 |
| KR101948818B1 (ko) | 2012-10-23 | 2019-04-25 | 삼성전자주식회사 | 하이브리드 구조의 커패시터를 갖는 반도체 소자 및 그 제조방법 |
| US20180350607A1 (en) * | 2017-06-01 | 2018-12-06 | Globalfoundries Inc. | Semiconductor structure |
| US10930654B2 (en) | 2018-12-05 | 2021-02-23 | Samsung Electronics Co., Ltd. | Semiconductor devices |
| CN113659075B (zh) * | 2020-05-12 | 2023-07-11 | 长鑫存储技术有限公司 | 电容打开孔的形成方法和存储器电容的形成方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5192703A (en) * | 1991-10-31 | 1993-03-09 | Micron Technology, Inc. | Method of making tungsten contact core stack capacitor |
| US5629539A (en) * | 1994-03-09 | 1997-05-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device having cylindrical capacitors |
| US5792680A (en) * | 1996-11-25 | 1998-08-11 | Vanguard International Semiconductor Corporation | Method of forming a low cost DRAM cell with self aligned twin tub CMOS devices and a pillar shaped capacitor |
| JP3577195B2 (ja) * | 1997-05-15 | 2004-10-13 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| US6737696B1 (en) * | 1998-06-03 | 2004-05-18 | Micron Technology, Inc. | DRAM capacitor formulation using a double-sided electrode |
| JP3257625B2 (ja) * | 1998-10-19 | 2002-02-18 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US6074911A (en) * | 1998-10-30 | 2000-06-13 | Wu; King-Lung | Method of fabricating dual cylindrical capacitor |
| JP2000156479A (ja) * | 1998-11-20 | 2000-06-06 | Sony Corp | 半導体記憶装置およびその製造方法 |
| TW415084B (en) * | 1999-03-05 | 2000-12-11 | Nanya Technology Corp | Fabrication method of crown-shaped capacitor structure |
| US6342419B1 (en) * | 1999-04-19 | 2002-01-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | DRAM capacitor and a method of fabricating the same |
| US6365453B1 (en) * | 1999-06-16 | 2002-04-02 | Micron Technology, Inc. | Method and structure for reducing contact aspect ratios |
| US6251726B1 (en) * | 2000-01-21 | 2001-06-26 | Taiwan Semiconductor Manufacturing Company | Method for making an enlarged DRAM capacitor using an additional polysilicon plug as a center pillar |
| US6232168B1 (en) * | 2000-08-25 | 2001-05-15 | Micron Technology, Inc. | Memory circuitry and method of forming memory circuitry |
| KR100408411B1 (ko) * | 2001-06-01 | 2003-12-06 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
| JP2003078022A (ja) * | 2001-09-06 | 2003-03-14 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| JP2004207426A (ja) * | 2002-12-25 | 2004-07-22 | Renesas Technology Corp | 半導体装置 |
| JP2004228405A (ja) * | 2003-01-24 | 2004-08-12 | Renesas Technology Corp | 半導体装置の製造方法 |
| KR100513307B1 (ko) * | 2003-02-11 | 2005-09-07 | 삼성전자주식회사 | 등방성 식각 공정을 이용하여 신뢰성 있는 고성능커패시터를 형성하는 방법 |
-
2006
- 2006-02-15 JP JP2007555757A patent/JP2008530813A/ja active Pending
- 2006-02-15 EP EP06710913A patent/EP1854138A2/en not_active Withdrawn
- 2006-02-15 CN CNB2006800051083A patent/CN100547766C/zh not_active Expired - Fee Related
- 2006-02-15 US US11/816,706 patent/US20090114970A1/en not_active Abandoned
- 2006-02-15 WO PCT/IB2006/050493 patent/WO2006087679A2/en active Application Filing
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105304609A (zh) * | 2015-10-13 | 2016-02-03 | 格科微电子（上海）有限公司 | 金属层-绝缘层-金属层电容器及其制作方法 |
| CN105304609B (zh) * | 2015-10-13 | 2019-12-17 | 格科微电子（上海）有限公司 | 金属层-绝缘层-金属层电容器及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006087679A3 (en) | 2007-03-22 |
| CN100547766C (zh) | 2009-10-07 |
| US20090114970A1 (en) | 2009-05-07 |
| EP1854138A2 (en) | 2007-11-14 |
| JP2008530813A (ja) | 2008-08-07 |
| WO2006087679A2 (en) | 2006-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9431476B2 (en) | Semiconductor devices including capacitors and methods of manufacturing the same | |
| US7919803B2 (en) | Semiconductor memory device having a capacitor structure with a desired capacitance and manufacturing method therefor | |
| US7449739B2 (en) | Storage capacitor for semiconductor memory cells and method of manufacturing a storage capacitor | |
| US20040061164A1 (en) | Integrated DRAM process/structure using contact pillars | |
| US7074667B2 (en) | Semiconductor memory device including storage nodes and resistors and method of manufacturing the same | |
| US9461049B2 (en) | Semiconductor device | |
| CN103503139A (zh) | 具有集成在同一电介质层中的电容器和金属布线的半导体结构 | |
| KR20120058327A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN100547766C (zh) | 具有增加电容的嵌入式dram及其制造方法 | |
| JP2012109577A (ja) | 半導体メモリセルおよびその製造方法 | |
| CN114256240A (zh) | 电容器及其制备方法 | |
| US20240130113A1 (en) | Semiconductor device including integrated capacitor and vertical channel transistor and methods of forming the same | |
| US5539230A (en) | Chimney capacitor | |
| US20230171970A1 (en) | Semiconductor structure and fabrication method thereof | |
| WO2022142178A1 (zh) | 存储器及其制作方法 | |
| US20080020539A1 (en) | Dynamic random access memory and fabrication method thereof | |
| KR20030037215A (ko) | 반도체 소자 제조 방법 | |
| KR20100110098A (ko) | 반도체 소자의 제조 방법 | |
| JP2004031886A (ja) | コンタクトの製造方法 | |
| US7776738B2 (en) | Method for fabricating a storage electrode of a semiconductor device | |
| KR100672684B1 (ko) | 커패시터 및 그의 제조방법 | |
| CN220108614U (zh) | 一种半导体器件 | |
| US20220208764A1 (en) | Memory and fabrication method thereof | |
| US7233516B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2009170637A (ja) | 半導体記憶装置の製造方法および半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091007 Termination date: 20140215 |