KR20030037215A - 반도체 소자 제조 방법 - Google Patents
반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR20030037215A KR20030037215A KR1020010068387A KR20010068387A KR20030037215A KR 20030037215 A KR20030037215 A KR 20030037215A KR 1020010068387 A KR1020010068387 A KR 1020010068387A KR 20010068387 A KR20010068387 A KR 20010068387A KR 20030037215 A KR20030037215 A KR 20030037215A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- capacitor
- forming
- logic
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
Abstract
Description
Claims (12)
- 메모리 셀영역과 로직 영역을 구비한 반도체 소자 제조 방법에 있어서,소정 공정이 완료된 기판 전면에 층간절연막을 형성하는 단계;상기 층간절연막을 선택적으로 식각하여 셀 캐패시터 형성 영역과 로직 아날로그 캐패시터 형성 영역을 동시에 정의하는 단계;상기 셀 캐패시터와 상기 로직 아날로그 캐패시터의 하부전극 형성을 위해 상기 정의된 영역 상에 제1전도층을 형성하는 단계;상기 제1전도층 상에 캐패시터 유전체층을 형성하는 단계; 및상기 유전체층 상에 캐패시터 상부전극용 제2전도층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 층간절연막은 제1 및 제2 층간절연막이 적층된 것으로, 상기 로직 아날로그 캐패시터가 형성될 영역 상에서는 상기 제1 및 제2 층간절연막 사이에 식각멈춤막을 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 2 항에 있어서,상기 제1전도층을 형성하는 단계는,상기 정의된 영역 상에 제1전도층 물질을 증착하는 단계;상기 제1전도층 상에 평탄화된 제3층간절연막을 형성하는 단계;상기 제2층간절연막이 노출될 때까지 평탄화하는 단계; 및상기 셀영역 상의 상기 제1, 제2 및 제3 층간절연막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 메모리 셀영역과 로직 영역을 구비한 반도체 소자 제조 방법에 있어서,소정 공정이 완료된 기판 전면에 층절연막을 형성하는 단계;상기 층간절연막을 선택적으로 식각하여 셀 캐패시터 형성 영역과 로직 아날로그 캐패시터 형성 영역 및 금속배선 형성 영역을 동시에 정의하는 단계;상기 셀 캐패시터와 상기 로직 아날로그 캐패시터의 하부전극 및 금속배선 형성을 위해 상기 정의된 영역 상에 제1전도층을 형성하는 단계;상기 제1전도층 상에 캐패시터 유전체층을 형성하는 단계; 및상기 유전체층 상에 캐패시터 상부전극용 제2전도층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 4 항에 있어서,상기 층간절연막은 제1 및 제2 층간절연막이 적층된 것으로, 상기 로직 아날로그 캐패시터가 형성될 영역 상에서는 상기 제1 및 제2 층간절연막 사이에 식각멈춤막을 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 5 항에 있어서,상기 제1전도층을 형성하는 단계는,상기 정의된 영역 상에 제1전도층 물질을 증착하는 단계;상기 제1전도층 상에 평탄화된 제3층간절연막을 형성하는 단계;상기 제2층간절연막이 노출될 때까지 평탄화하는 단계; 및상기 셀영역 상의 상기 제1, 제2 및 제3 층간절연막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 4 항 내지 제 6 항 중 어느 한 항에 있어서,상기 금속배선은 셀영역 또는 로직 영역에 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 메모리 셀영역과 로직 영역을 구비한 반도체 소자 제조 방법에 있어서,다수의 도전영역을 갖는 기판 상의 제1층간절연막을 관통하여 상기 도전영역에 콘택된 다수의 플러그를 셀영역 상에 형성하는 단계;상기 플러그를 포함한 전체 구조 상부에 제2층간절연막을 형성하는 단계;상기 제2층간절연막을 관통하여 상기 다수의 플러그 중 일부에 콘택된 셀영역의 비트라인과 상기 제1 및 제2 층간절연막을 관통하여 상기 도전영역에 콘택된 로직 영역 상의 제1배선층을 동시에 형성하는 단계;상기 제1배선층 및 상기 비트라인을 포함한 전체 구조 상부에 제3층간절연막과 후속 캐패시터 및 금속배선 영역을 정의하기 위한 제1식각멈춤막을 형성하는 단계;상기 식각멈춤막 상에 제4 및 제5층간절연막을 형성하는 단계;상기 제4 및 제5층간절연막을 선택적으로 식각하여 상기 셀 캐패시터 형성 영역과 상기 로직 아날로그 캐패시터 형성 영역 및 금속배선 형성 영역을 동시에 정의하는 단계;상기 셀 캐패시터와 상기 로직 아날로그 캐패시터의 하부전극 및 금속배선 형성을 위해 상기 정의된 영역 상에 제1전도층을 형성하는 단계;상기 제1전도층 상에 캐패시터 유전체층을 형성하는 단계; 및상기 유전체층 상에 캐패시터 상부전극용 제2전도층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 8 항에 있어서,상기 제4층간절연막 형성 후,상기 로직 아날로그 캐패시터가 형성될 영역 상에 제2식각멈춤막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 8 항에 있어서,상기 제1전도층을 형성하는 단계는,상기 정의된 영역 상에 제1전도층 물질을 증착하는 단계;상기 제1전도층 상에 평탄화된 제6층간절연막을 형성하는 단계;상기 제5층간절연막이 노출될 때까지 평탄화하는 단계; 및상기 셀영역 상의 상기 제4, 제5 및 제6 층간절연막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,상기 금속배선은 셀영역 또는 로직 영역에 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,상기 도전영역은 셀영역에서는 트랜지스터의 소스/드레인 접합, 로직 영역에서는 트랜지스터의 게이트전극 또는 소스/드레인 접합인 것을 특징으로 하는 반도체 소자 제조 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0068387A KR100415537B1 (ko) | 2001-11-03 | 2001-11-03 | 반도체 소자 제조 방법 |
US10/222,278 US6573135B2 (en) | 2001-11-03 | 2002-08-16 | Simultaneous formation of bottom electrodes and their respective openings of capacitors in both a memory cell region and logic region |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0068387A KR100415537B1 (ko) | 2001-11-03 | 2001-11-03 | 반도체 소자 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030037215A true KR20030037215A (ko) | 2003-05-12 |
KR100415537B1 KR100415537B1 (ko) | 2004-01-24 |
Family
ID=19715675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0068387A KR100415537B1 (ko) | 2001-11-03 | 2001-11-03 | 반도체 소자 제조 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6573135B2 (ko) |
KR (1) | KR100415537B1 (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040100822A (ko) * | 2003-05-22 | 2004-12-02 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치의 제조 방법 및 반도체 장치 |
KR100505658B1 (ko) * | 2002-12-11 | 2005-08-03 | 삼성전자주식회사 | MIM(Metal-Insulator-Metal)커패시터를 갖는 반도체 소자 |
KR100861855B1 (ko) * | 2003-09-30 | 2008-10-07 | 인터내셔널 비지네스 머신즈 코포레이션 | 금속-절연체-금속 커패시터 및 그 제조 방법 |
KR100943490B1 (ko) * | 2007-12-03 | 2010-02-25 | 주식회사 동부하이텍 | 반도체 소자 및 그의 제조 방법 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100599431B1 (ko) * | 2004-07-14 | 2006-07-14 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
KR100674800B1 (ko) * | 2005-04-07 | 2007-01-26 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
KR100843143B1 (ko) * | 2006-12-08 | 2008-07-02 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
KR101095724B1 (ko) * | 2010-02-05 | 2011-12-21 | 주식회사 하이닉스반도체 | 저장 캐패시터를 포함하는 반도체 장치 및 그의 형성 방법 |
JP5863381B2 (ja) * | 2011-10-17 | 2016-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990015384A (ko) * | 1997-08-06 | 1999-03-05 | 윤종용 | 복합 반도체 장치의 커패시터 제조 방법 |
US6143601A (en) * | 1998-12-09 | 2000-11-07 | United Microelectronics Corp. | Method of fabricating DRAM |
KR20010008600A (ko) * | 1999-07-02 | 2001-02-05 | 김영환 | Mml반도체소자의 아날로그커패시터 형성방법 |
JP2001196561A (ja) * | 2000-01-14 | 2001-07-19 | Seiko Epson Corp | 半導体装置及びその製造方法 |
-
2001
- 2001-11-03 KR KR10-2001-0068387A patent/KR100415537B1/ko not_active IP Right Cessation
-
2002
- 2002-08-16 US US10/222,278 patent/US6573135B2/en not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100505658B1 (ko) * | 2002-12-11 | 2005-08-03 | 삼성전자주식회사 | MIM(Metal-Insulator-Metal)커패시터를 갖는 반도체 소자 |
US6940114B2 (en) | 2002-12-11 | 2005-09-06 | Samsung Electronics Co., Ltd. | Integrated circuit devices including a MIM capacitor |
US7208791B2 (en) | 2002-12-11 | 2007-04-24 | Samsung Electronics Co., Ltd. | Integrated circuit devices including a capacitor |
US7679123B2 (en) | 2002-12-11 | 2010-03-16 | Samsung Electronics Co., Ltd. | Integrated circuit devices including a capacitor |
KR20040100822A (ko) * | 2003-05-22 | 2004-12-02 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치의 제조 방법 및 반도체 장치 |
KR100861855B1 (ko) * | 2003-09-30 | 2008-10-07 | 인터내셔널 비지네스 머신즈 코포레이션 | 금속-절연체-금속 커패시터 및 그 제조 방법 |
KR100943490B1 (ko) * | 2007-12-03 | 2010-02-25 | 주식회사 동부하이텍 | 반도체 소자 및 그의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20030087491A1 (en) | 2003-05-08 |
US6573135B2 (en) | 2003-06-03 |
KR100415537B1 (ko) | 2004-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7282757B2 (en) | MIM capacitor structure and method of manufacture | |
US7375389B2 (en) | Semiconductor device having a capacitor-under-bitline structure and method of manufacturing the same | |
JP5744790B2 (ja) | 集積回路とその方法 | |
US8247304B2 (en) | Method of manufacturing semiconductor device having capacitor under bit line structure | |
KR100698089B1 (ko) | 커패시터를 갖는 반도체 소자 및 이의 제조방법 | |
US6218296B1 (en) | Semiconductor device with pillar-shaped capacitor storage node and method of fabricating the same | |
KR100356135B1 (ko) | 반도체 장치의 제조방법 | |
KR20040100822A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
JPH10242422A (ja) | 半導体記憶装置およびその製造方法 | |
KR100572829B1 (ko) | 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법 | |
KR100572828B1 (ko) | 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법 | |
US7141471B2 (en) | Method of producing semiconductor integrated circuit device and semiconductor integrated circuit device | |
US6406968B1 (en) | Method of forming dynamic random access memory | |
KR100415537B1 (ko) | 반도체 소자 제조 방법 | |
JP3895099B2 (ja) | 半導体装置及びその製造方法 | |
KR100442106B1 (ko) | 도전성 콘택 구조 및 그 제조방법 | |
KR100444773B1 (ko) | 반도체 소자의 제조 방법 | |
KR100368974B1 (ko) | 디램 커패시터 제조방법 | |
KR100955263B1 (ko) | 반도체 소자의 제조방법 | |
KR20030002872A (ko) | 반도체 메모리장치의 콘택 형성방법 | |
JP2001217407A (ja) | 半導体集積回路装置およびその製造方法 | |
KR20050071144A (ko) | 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법 | |
KR20020029713A (ko) | 디램 장치 제조방법 | |
KR20010061021A (ko) | 반도체소자의 저장전극 형성방법 | |
KR20060039641A (ko) | 반도체소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121210 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20141222 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20151217 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20161220 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |