JP2001196561A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001196561A
JP2001196561A JP2000005336A JP2000005336A JP2001196561A JP 2001196561 A JP2001196561 A JP 2001196561A JP 2000005336 A JP2000005336 A JP 2000005336A JP 2000005336 A JP2000005336 A JP 2000005336A JP 2001196561 A JP2001196561 A JP 2001196561A
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
region
resistance element
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000005336A
Other languages
English (en)
Inventor
Hiroaki Tsugane
宏昭 津金
Hisakatsu Sato
久克 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000005336A priority Critical patent/JP2001196561A/ja
Priority to US09/759,715 priority patent/US6939762B2/en
Publication of JP2001196561A publication Critical patent/JP2001196561A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ＤＲＡＭのセル容量と、アナログ素子領域の
容量素子と、を同一チップに混載するときに、工程の簡
略化を図ることができる半導体装置の製造方法を提供す
ること。 【解決手段】 まず、Ｐ型不純物領域１３ｂを、Ｐ型ウ
ェル１３と同時に形成する。次に、容量素子６００ａ、
６００ｂの下部電極５５ａ、５５ｂを、セル容量７００
ａ、７００ｂのストレージノード５３ａ、５３ｂと同時
に形成する。次に、容量素子６００ａ、６００ｂの誘電
体層（ＯＮ層６１）を、セル容量７００ａ、７００ｂの
誘電体層（ＯＮ層６１）と同時に形成する。そして、容
量素子６００ａ、６００ｂの上部電極６９ａ、６９ｂ
を、セル容量７００ａ、７００ｂのセルプレート６７と
同時に形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＤＲＡＭ（Ｄｙｎ
ａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒ
ｙ）と、他の素子と、を同一チップに混載した半導体装
置およびその製造方法に関する。
【０００２】
【背景技術および発明が解決しようとする課題】近年、
チップインターフェイス遅延の短縮、ボード面積分のコ
スト低減、ボード設計開発のコスト低減などの観点か
ら、各種回路の混載が要求される。しかし、このような
混載技術においては、プロセスが複雑となり、ＩＣコス
トが増大する問題がある。
【０００３】本発明の目的は、ＤＲＡＭと、他の素子
と、を同一チップに混載するときに、工程の簡略化を図
りつつ、他の素子を所望の性能にすることができる半導
体装置およびその製造方法を提供することである。
【０００４】
【課題を解決するための手段】｛１｝本発明は、半導体
基板のＤＲＡＭ領域に形成された、セル容量を含むＤＲ
ＡＭと、前記半導体基板のアナログ素子領域に形成され
た、容量素子と、を備えた、半導体装置の製造方法であ
って、（ａ）ウェルと、前記容量素子の下部電極を他の
半導体素子と電気的に導通させるために用いられる不純
物領域と、を同時に形成する工程と、前記ウェルは、前
記ＤＲＡＭ領域の前記半導体基板内に位置し、前記不純
物領域は、前記アナログ素子領域の前記半導体基板内に
位置し、（ｂ）前記セル容量のストレージノードと、前
記下部電極と、を同時に形成する工程と、（ｃ）前記セ
ル容量の誘電体層と、前記容量素子の誘電体層と、を同
時に形成する工程と、（ｄ）前記セル容量のセルプレー
トと、前記容量素子の上部電極と、を同時に形成する工
程と、を備えた半導体装置の製造方法である。
【０００５】上記工程を備える本発明にかかる半導体装
置の製造方法によれば、セル容量と容量素子とを同時に
形成している。このため、これらを別々に形成する場合
に比べて、工程の簡略化を図ることができる。
【０００６】また、上記工程を備える本発明にかかる半
導体装置の製造方法によれば、容量素子の下部電極を他
の半導体素子と電気的に導通させるために用いられる不
純物領域を、ＤＲＡＭ領域の半導体基板内にあるウェル
と同時に形成している。このため、これらを別々に形成
する場合に比べて、工程の簡略化を図ることができる。
【０００７】なお、本発明において、セル容量とは、Ｄ
ＲＡＭのメモリセルを構成する要素のことである。以下
にでてくるセル容量もこの意味である。
【０００８】また、本発明において、容量素子の用途と
しては、例えば、Ａ／Ｄコンバータ、Ｄ／Ａコンバー
タ、スイッチドキャパシタフィルタ、オペアンプの位相
コンデンサ、ＰＬＬのロウパスフィルタ、電源のバイパ
スコンデンサ、デカップリングコンデンサ等である。以
下にでてくる容量素子の用途も同様である。
【０００９】また、本発明において、他の半導体素子と
は、アナログ回路を構成する要素（例えば、トランジス
タ、容量素子、抵抗素子、配線）を意味する。以下にで
てくる他の半導体素子もこの意味である。
【００１０】本発明にかかる半導体装置の製造方法に
は、次の工程を加えることができる。すなわち、本発明
は、さらに、（ｅ）前記アナログ素子領域に、第１抵抗
素子および第２抵抗素子を形成する工程を備え、前記工
程（ｅ）は、前記工程（ｄ）と同一工程であり、前記工
程（ｅ）において、前記第１抵抗素子が形成される領域
への不純物のイオン注入回数を、前記第２抵抗素子が形
成される領域への不純物のイオン注入回数よりも多くす
ることにより、前記第１抵抗素子の抵抗値を、前記第２
抵抗素子の抵抗値よりも低くする、半導体装置の製造方
法である。
【００１１】上記工程を加えた本発明にかかる半導体装
置の製造方法によれば、抵抗値が互いに異なる第１およ
び第２抵抗素子を形成することができる。
【００１２】本発明にかかる半導体装置の製造方法に
は、次の工程を加えることができる。すなわち、本発明
は、さらに、（ｅ）前記アナログ素子領域に、第１抵抗
素子および第２抵抗素子を形成する工程を備え、前記工
程（ｅ）は、前記工程（ｄ）と同一工程であり、前記工
程（ｅ）において、前記第１抵抗素子が形成される領域
に不純物を拡散することにより、前記第１抵抗素子の抵
抗値を、前記第２抵抗素子の抵抗値よりも低くする、半
導体装置の製造方法である。
【００１３】上記工程を加えた本発明にかかる半導体装
置の製造方法によれば、抵抗値が互いに異なる第１およ
び第２抵抗素子を形成することができる。
【００１４】さらに、上記工程を加えた本発明にかかる
半導体装置の製造方法によれば、第１抵抗素子の最低抵
抗値を下げることができる。すなわち、第１抵抗素子の
抵抗値を第２抵抗素子の抵抗値よりも低くするのは、上
記のとおり、前記第１抵抗素子への不純物のイオン注入
回数を、前記第２抵抗素子への不純物のイオン注入回数
よりも多くすることにより、実現できる。しかし、イオ
ン注入だけでは、最低抵抗値が比較的高い（例えば、２
００〜３００Ω／□）。これに対して拡散によれば、イ
オン注入だけよりも最低抵抗値を下げることができる
（例えば、１０〜１００Ω／□）。したがって、拡散に
よれば、第１抵抗素子の最低抵抗値を下げることができ
るので、抵抗値の選択の範囲を広げることができる。
【００１５】本発明にかかる半導体装置の製造方法に
は、次の工程を加えることができる。すなわち、本発明
は、さらに、（ｅ）前記アナログ素子領域に、第１抵抗
素子および第２抵抗素子を形成する工程を備え、前記工
程（ｅ）は、前記工程（ｄ）と同一工程であり、前記工
程（ｅ）において、前記第１抵抗素子が形成される領域
にシリサイド層を形成することにより、前記第１抵抗素
子の抵抗値を、前記第２抵抗素子の抵抗値よりも低くす
る、半導体装置の製造方法である。
【００１６】上記工程を加えた本発明にかかる半導体装
置の製造方法によれば、抵抗値が互いに異なる第１およ
び第２抵抗素子を形成することができる。
【００１７】さらに、上記工程を加えた本発明にかかる
半導体装置の製造方法によれば、第１抵抗素子の最低抵
抗値を下げることができる。すなわち、第１抵抗素子に
シリサイド層を形成すれば、イオン注入だけよりも最低
抵抗値を下げることができる（例えば、５〜１０Ω／
□）。したがって、シリサイド層形成によれば、第１抵
抗素子の最低抵抗値を下げることができるので、抵抗値
の選択の範囲を広げることができる。
【００１８】｛２｝本発明は、半導体基板のＤＲＡＭ領
域に形成された、セル容量を含むＤＲＡＭと、前記半導
体基板のアナログ素子領域に形成された、容量素子と、
を備えた、半導体装置において、層間絶縁層、不純物領
域および埋め込み接続層を備え、前記層間絶縁層は、前
記半導体基板と前記容量素子との間に位置し、前記埋め
込み接続層および前記不純物領域は、前記容量素子の下
部電極を他の半導体素子と電気的に導通させるために用
いられ、前記不純物領域は、前記半導体基板内に位置
し、前記埋め込み接続層は、前記層間絶縁層に形成され
た接続孔に位置し、前記埋め込み接続層の一方端部は、
前記下部電極の底面において、前記下部電極と接続して
おり、前記埋め込み接続層の他方端部は、前記不純物領
域と接続している、半導体装置である。
【００１９】上記構成をした本発明にかかる半導体装置
によれば、容量素子の面積を小さくすることが可能とな
る。すなわち、容量素子の下部電極は、埋め込み接続層
および不純物領域により、他の半導体素子と電気的に導
通される。本発明によれば、下部電極と接続する埋め込
み接続層が、下部電極よりも下に位置し、かつ下部電極
の底面において下部電極と接続されているので、下部電
極の側面のすべてを上部電極と対向させることができ
る。したがって、その分だけ、容量素子の面積を小さく
することが可能となるのである。
【００２０】このように、本発明によれば、容量素子の
面積を小さくすることができるので、半導体装置の微細
化を図ることができる。
【００２１】なお、埋め込み接続層は、導電性を有する
材料（例えば、ポリシリコン、アモルファスシリコン、
タングステンのような高融点金属）から構成されてい
る。埋め込み接続層の材料は、下部電極の材料と同じで
もよいし、異なっていてもよい。
【００２２】本発明にかかる半導体装置は、次の構成を
加えることができる。すなわち、本発明は、さらに、他
の容量素子を備え、前記他の容量素子は、前記アナログ
素子領域に位置し、前記容量素子と前記他の容量素子と
は、前記埋め込み接続層および前記不純物領域により、
直列接続されている、半導体装置である。
【００２３】上記構成を加えた本発明によれば、容量素
子と他の容量素子とを、埋め込み接続層および不純物領
域により電気的に導通させている。このため、容量素子
と他の容量素子とは、合成された一つの容量素子として
機能する。そして、埋め込み接続層および不純物領域を
介しての接続は、直列接続なので、容量素子の耐圧と他
の容量素子の耐圧とを加えた値が、上記合成された一つ
の容量素子の耐圧となる。よって、容量素子のみの場合
に比べて耐圧を向上させることができる。
【００２４】本発明にかかる半導体装置には、次の構成
を加えることができる。すなわち、本発明は、さらに、
第１抵抗素子および第２抵抗素子を備え、前記第１およ
び前記第２抵抗素子は、前記アナログ素子領域に位置
し、前記第１抵抗素子中の不純物濃度が、前記第２抵抗
素子中の不純物濃度より高いことにより、前記第１抵抗
素子の抵抗値は、前記第２抵抗素子の抵抗値よりも低
い、半導体装置である。
【００２５】本発明にかかる半導体装置には、次の構成
を加えることができる。すなわち、本発明は、さらに、
第１抵抗素子および第２抵抗素子を備え、前記第１およ
び前記第２抵抗素子は、前記アナログ素子領域に位置
し、前記第１抵抗素子が、シリサイド層を含むことによ
り、前記第１抵抗素子の抵抗値は、前記第２抵抗素子の
抵抗値よりも低い、半導体装置である。
【００２６】本発明にかかる半導体装置には、次の構成
を加えることができる。すなわち、本発明は、前記容量
素子の誘電体層の厚みが、前記セル容量の誘電体層の厚
みと同じである、半導体装置である。
【００２７】上記構成をした本発明にかかる半導体装置
によれば、容量素子の面積を小さくすることが可能とな
る。すなわち、ＤＲＡＭが誤動作しないためには、ＤＲ
ＡＭのセル容量の蓄積容量を所定値以上にしなければな
らない。このため、セル容量の誘電体層の厚みは、非常
に薄い（例えば、５〜１０ｎｍ）。本発明では、容量素
子の誘電体層の厚みが、セル容量の誘電体層の厚みと同
じである。このため、容量素子の面積を小さくしても、
容量素子として必要な蓄積容量を確保することが可能と
なるのである。
【００２８】このように、上記構成をした本発明にかか
る半導体装置によれば、容量素子の面積を小さくするこ
とが可能なので、半導体装置を微細化することができ
る。
【００２９】
【発明の実施の形態】［第１実施形態］ ｛デバイスの構造｝図１５は、本発明の第１実施形態に
かかる半導体装置の断面を模式的に示す図である。この
半導体装置１は、ＤＲＡＭ領域１０００およびアナログ
素子領域２０００を含む。
【００３０】ＤＲＡＭ領域１０００は、ワード線１００
ａ、１００ｂ、ＭＯＳ（ＭｅｔａｌＯｘｉｄｅ Ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタ２００
ａ、２００ｂ、ビット線３００およびセル容量７００
ａ、７００ｂを含む。ＭＯＳ電界効果トランジスタ２０
０ａとセル容量７００ａで、一メモリセルを構成し、Ｍ
ＯＳ電界効果トランジスタ２００ｂとセル容量７００ｂ
で、一メモリセルを構成している。ＤＲＡＭ領域１００
０に形成されたメモリセルは、ＤＲＡＭ混載型半導体装
置のＤＲＡＭマクロセルを構成する。
【００３１】一方、アナログ素子領域２０００は、抵抗
素子４００、抵抗素子５００、容量素子６００ａ、６０
０ｂおよび各種トランジスタ（図示せず）を含む。抵抗
素子４００、５００、容量素子６００ａ、６００ｂおよ
び各種トランジスタは、アナログ回路の一例であるＡ／
Ｄコンバータを構成する。
【００３２】以上が半導体装置１の大まかな構造であ
る。次に、ＤＲＡＭ領域１０００の構造について詳細に
説明し、その後、アナログ素子領域２０００の構造につ
いて詳細に説明する。
【００３３】（ＤＲＡＭ領域１０００）Ｐ-型シリコン
基板１１内には、Ｐ型ウェル１３が形成されている。Ｐ
型ウェル１３上には、フィールド酸化層１５ａ、１５ｂ
が、それぞれ、選択的に形成されている。Ｐ型ウェル１
３のうち、フィールド酸化層１５ａとフィールド酸化層
１５ｂとで規定される領域が、活性領域１３ａとなる。
活性領域１３ａには、ＭＯＳ電界効果トランジスタ２０
０ａ、２００ｂが形成されている。また、フィールド酸
化層１５ａ上にはワード線１００ａが位置し、フィール
ド酸化層１５ｂ上にはワード線１００ｂが位置してい
る。
【００３４】まず、ＭＯＳ電界効果トランジスタ２００
ａについて説明する。ＭＯＳ電界効果トランジスタ２０
０ａは、ゲート電極（ワード線）１７ａ、Ｎ+型ソース
／ドレイン領域４１ａおよびＮ+型ソース／ドレイン領
域４１ｂを備える。Ｎ+型ソース／ドレイン領域４１ａ
およびＮ+型ソース／ドレイン領域４１ｂは、活性領域
１３ａの表面に、互いに間を隔てて位置している。活性
領域１３ａのうち、Ｎ+型ソース／ドレイン領域４１ａ
とＮ+型ソース／ドレイン領域４１ｂとの間にある領域
上には、ゲート酸化層２５ａを介してゲート電極１７ａ
が位置している。ゲート電極１７ａは、多結晶シリコン
層２１上にタングステンシリサイド層２３が位置してい
る構造をしている。
【００３５】次に、ＭＯＳ電界効果トランジスタ２００
ｂについて説明する。ＭＯＳ電界効果トランジスタ２０
０ｂは、ゲート電極（ワード線）１７ｂ、Ｎ+型ソース
／ドレイン領域４１ｂおよびＮ+型ソース／ドレイン領
域４１ｃを備える。ＭＯＳ電界効果トランジスタ２００
ａとＭＯＳ電界効果トランジスタ２００ｂは、Ｎ+型ソ
ース／ドレイン領域４１ｂを共用している。Ｎ+型ソー
ス／ドレイン領域４１ｂおよびＮ+型ソース／ドレイン
領域４１ｃは、活性領域１３ａの表面に、互いに間を隔
てて位置している。活性領域１３ａのうち、Ｎ+型ソー
ス／ドレイン領域４１ｂとＮ+型ソース／ドレイン領域
４１ｃとの間にある領域上には、ゲート酸化層２５ｂを
介してゲート電極１７ｂが位置している。ゲート電極１
７ｂは、ゲート電極１７ａと同じ構造をしている。
【００３６】次に、ワード線１００ａ、１００ｂについ
て説明する。ワード線１００ａ、１００ｂは、ともに、
多結晶シリコン層２１上にタングステンシリサイド層２
３が位置している構造をしている。
【００３７】ＭＯＳ電界効果トランジスタ２００ａ、２
００ｂおよびワード線１００ａ、１００ｂを覆うよう
に、下から順に、ＴＥＯＳ層３１、シリコン窒化層３
３、層間絶縁層３５が位置している。層間絶縁層３５と
しては、例えば、シリコン酸化層がある。上記３層に
は、コンタクトホール３７が形成されている。コンタク
トホール３７は、Ｎ+型ソース／ドレイン領域４１ｂに
到達している。ビット線３００は、層間絶縁層３５上に
位置している。ビット線３００はコンタクトホール３７
内を通り、Ｎ+型ソース／ドレイン領域４１ｂと接続さ
れている。ビット線３００は、多結晶シリコン層４３上
にタングステンシリサイド層４５が位置している構造を
している。
【００３８】ビット線３００を覆うように、層間絶縁層
４７が位置している。層間絶縁層４７としては、例え
ば、シリコン酸化層がある。層間絶縁層４７、層間絶縁
層３５、シリコン窒化層３３およびＴＥＯＳ層３１に
は、コンタクトホール５１ａ、５１ｂが形成されてい
る。コンタクトホール５１ａは、Ｎ+型ソース／ドレイ
ン領域４１ａに到達している。また、コンタクトホール
５１ｂは、Ｎ+型ソース／ドレイン領域４１ｃに到達し
ている。
【００３９】層間絶縁層４７上には、セル容量７００
ａ、７００ｂが位置している。まず、セル容量７００ａ
から説明する。セル容量７００ａは、ストレージノード
５３ａ、ＯＮ層６１およびセルプレート６７を含む。ス
トレージノード５３ａは、層間絶縁層４７上に位置して
いる。ストレージノード５３ａは、コンタクトホール５
１ａ内に形成された埋め込み接続層５８ａを介して、Ｎ
+型ソース／ドレイン領域４１ａと電気的に導通されて
いる。ストレージノード５３ａと埋め込み接続層５８ａ
とは、多結晶シリコン層であり、一体的に形成されてい
る。ストレージノード５３ａを覆うように、ＯＮ層６１
が位置している。ＯＮ層６１は、シリコン酸化層とシリ
コン窒化層とで構成され、誘電体層として機能する。Ｏ
Ｎ層６１を覆うように、セルプレート６７が位置してい
る。セルプレート６７は、多結晶シリコン層である。
【００４０】次に、セル容量７００ｂを説明する。セル
容量７００ｂはセル容量７００ａと同様の構成をしてい
る。すなわち、セル容量７００ｂは、ストレージノード
５３ｂ、ＯＮ層６１およびセルプレート６７を含む。ス
トレージノード５３ｂは、層間絶縁層４７上に位置して
いる。ストレージノード５３ｂは、コンタクトホール５
１ｂ内に形成された埋め込み接続層５８ｂを介して、Ｎ
+型ソース／ドレイン領域４１ｃと電気的に導通されて
いる。ストレージノード５３ｂと埋め込み接続層５８ｂ
とは、多結晶シリコン層であり、一体的に形成されてい
る。ストレージノード５３ｂを覆うように、ＯＮ層６１
が位置している。ＯＮ層６１を覆うように、セルプレー
ト６７が位置している。
【００４１】層間絶縁層７１が、セル容量７００ａ、７
００ｂを覆うように位置している。層間絶縁層７１とし
ては、例えば、シリコン酸化層がある。以上でＤＲＡＭ
領域１０００の構造の詳細な説明を終わる。
【００４２】（アナログ素子領域２０００）Ｐ-型シリ
コン基板１１中には、Ｐ型ウェル１３が形成されてい
る。Ｐ型ウェル１３上には、フィールド酸化層１５ｃ、
１５ｄが、選択的に形成されている。Ｐ型ウェル１３の
うち、フィールド酸化層１５ｃとフィールド酸化層１５
ｄとで規定される領域が、Ｐ型不純物領域１３ｂとな
る。Ｐ型不純物領域１３ｂは、容量素子６００ａと容量
素子６００ｂとを電気的に導通させるために用いられ
る。
【００４３】フィールド酸化層１５ｃ、１５ｄおよびＰ
型不純物領域１３ｂを覆うように、下から順に、ＴＥＯ
Ｓ層３１、シリコン窒化層３３、層間絶縁層３５、層間
絶縁層４７が形成されている。層間絶縁層４７上には、
容量素子６００ａ、６００ｂ、抵抗素子４００および抵
抗素子５００が位置している。
【００４４】まず、容量素子６００ａから説明する。容
量素子６００ａは、下部電極５５ａ、ＯＮ層６１および
上部電極６９ａを備える。下部電極５５ａは、層間絶縁
層４７上に位置している。下部電極５５ａは、コンタク
トホール５１ｃ内に形成された埋め込み接続層５８ｃの
一方端部と接続されている。下部電極５５ａと埋め込み
接続層５８ｃの接続は、下部電極５５ａの底面で行われ
ている。下部電極５５ａと埋め込み接続層５８ｃとは、
多結晶シリコン層であり、一体的に形成されている。埋
め込み接続層５８ｃの他方端部は、Ｐ型不純物領域１３
ｂと接続されている。埋め込み接続層５８ｃは、容量素
子６００ａと容量素子６００ｂとを電気的に導通させる
ために用いられる。下部電極５５ａを覆うように、ＯＮ
層６１が位置している。ＯＮ層６１を覆うように、上部
電極６９ａが位置している。上部電極６９ａは、多結晶
シリコン層である。
【００４５】次に、容量素子６００ｂについて説明す
る。容量素子６００ｂは容量素子６００ａと同様の構成
をしている。すなわち、容量素子６００ｂは、下部電極
５５ｂ、ＯＮ層６１および上部電極６９ｂを備える。下
部電極５５ｂは、層間絶縁層４７上に位置している。下
部電極５５ｂは、コンタクトホール５１ｄ内に形成され
た埋め込み接続層５８ｄの一方端部と接続されている。
下部電極５５ｂと埋め込み接続層５８ｄとの接続は、下
部電極５５ｂの底面で行われている。下部電極５５ｂと
埋め込み接続層５８ｄとは、多結晶シリコン層であり、
一体的に形成されている。埋め込み接続層５８ｄの他方
端部は、Ｐ型不純物領域１３ｂと接続されている。埋め
込み接続層５８ｄは、容量素子６００ａと容量素子６０
０ｂとを電気的に導通させるために用いられる。下部電
極５５ｂを覆うように、ＯＮ層６１が位置している。Ｏ
Ｎ層６１を覆うように、上部電極６９ｂが位置してい
る。上部電極６９ｂは、多結晶シリコン層である。
【００４６】以上説明したように、容量素子６００ａと
容量素子６００ｂとは、埋め込み接続層５８ｃ、Ｐ型不
純物領域１３ｂおよび埋め込み接続層５８ｄにより、直
列に接続されている。
【００４７】次に、抵抗素子４００、５００について説
明する。抵抗素子４００、５００は、層間絶縁層４７上
に位置している。抵抗素子４００の抵抗値は、抵抗素子
５００の抵抗値よりも低い。抵抗素子４００の抵抗値
は、例えば、２００〜３００Ωである。抵抗素子５００
の抵抗値は、例えば、１〜１０ｋΩである。
【００４８】抵抗素子４００、抵抗素子５００および容
量素子６００ａ、６００ｂを覆うように、層間絶縁層７
１が位置している。層間絶縁層７１には複数のスルーホ
ールが形成されている。これらのスルーホール内には、
それぞれ、タングステンプラグ７３ａ〜７３ｆが充填さ
れている。
【００４９】層間絶縁層７１上には、アルミ配線７５ａ
〜７５ｆが位置している。アルミ配線７５ａは、タング
ステンプラグ７３ａを介して、上部電極６９ａと電気的
に導通されている。アルミ配線７５ｂは、タングステン
プラグ７３ｂを介して、上部電極６９ｂと電気的に導通
されている。アルミ配線７５ｃは、タングステンプラグ
７３ｃを介して、抵抗素子４００の一方端部と電気的に
導通されている。アルミ配線７５ｄは、タングステンプ
ラグ７３ｄを介して、抵抗素子４００の他方端部と電気
的に導通されている。アルミ配線７５ｅは、タングステ
ンプラグ７３ｅを介して、抵抗素子５００の一方端部と
電気的に導通されている。アルミ配線７５ｆは、タング
ステンプラグ７３ｆを介して、抵抗素子５００の他方端
部と電気的に導通されている。
【００５０】なお、アナログ素子領域２０００の容量素
子６００ａ、６００ｂと、ＤＲＡＭ領域１０００のセル
容量７００ａ、７００ｂとは、同時に形成されるので、
これらを構成する層は、同じ厚みとなる。すなわち、容
量素子６００ａ、６００ｂの下部電極５５ａ、５５ｂの
厚み（例えば、１００〜１０００ｎｍ）は、セル容量７
００ａ、７００ｂのストレージノード５３ａ、５３ｂの
厚みと同じである。また、容量素子６００ａ、６００ｂ
のＯＮ層６１の厚み（例えば、５〜１０ｎｍ）は、セル
容量７００ａ、７００ｂのＯＮ層６１の厚みと同じであ
る。また、容量素子６００ａ、６００ｂの上部電極６９
ａ、６９ｂの厚み（例えば、５０〜２００ｎｍ）は、セ
ル容量７００ａ、７００ｂのセルプレート６７の厚みと
同じである。
【００５１】以上でアナログ素子領域２０００の構造の
詳細な説明を終わる。半導体装置１によれば、次の（効
果１）〜（効果３）が生じる。
【００５２】（効果１）半導体装置１によれば、容量素
子６００ａ、６００ｂの面積を小さくすることが可能と
なる。すなわち、ＤＲＡＭが誤動作しないためには、Ｄ
ＲＡＭのセル容量７００ａ、７００ｂの蓄積容量を所定
値以上にしなければならない。このため、セル容量７０
０ａ、７００ｂの誘電体層（ＯＮ層６１）の厚みは、非
常に薄い（例えば、５〜１０ｎｍ）。本発明では、容量
素子６００ａ、６００ｂの誘電体層（ＯＮ層６１）の厚
みが、セル容量７００ａ、７００ｂの誘電体層（ＯＮ層
６１）の厚みと同じであるので、非常に薄い。このた
め、容量素子６００ａ、６００ｂの面積を小さくして
も、容量素子６００ａ、６００ｂとして必要な蓄積容量
を確保することが可能となるのである。
【００５３】このように、半導体装置１によれば、容量
素子６００ａ、６００ｂの面積を小さくすることが可能
なので、半導体装置１を微細化することができる。
【００５４】（効果２）半導体装置１によれば、下部電
極５５ａ、５５ｂと、それぞれ、接続する埋め込み接続
層５８ｃ、５８ｄが、下部電極５５ａ、５５ｂの底面で
接続されている。このため、下部電極５５ａ、５５ｂの
側面のすべてを上部電極６９ａ、６９ｂと対向させるこ
とができるので、その分だけ、容量素子６００ａ、６０
０ｂの面積を小さくすることが可能となる。よって、半
導体装置１によれば、半導体装置の微細化を図ることが
できる。
【００５５】（効果３）半導体装置１によれば、容量素
子６００ａと容量素子６００ｂとを、埋め込み接続層５
８ｃ、Ｐ型不純物領域１３ｂおよび埋め込み接続層５８
ｄにより電気的に導通している。このため、容量素子６
００ａと容量素子６００ｂとは、合成された一つの容量
素子として機能する。そして、埋め込み接続層５８ｃ、
Ｐ型不純物領域１３ｂおよび埋め込み接続層５８ｄによ
る接続は、直列接続なので、容量素子６００ａの耐圧と
容量素子６００ｂの耐圧とを加えた値が、上記合成され
た一つの容量素子の耐圧となる。よって、容量素子６０
０ａ（または容量素子６００ｂ）のみの場合に比べて耐
圧を向上させることができる。
【００５６】｛デバイスの製造方法｝図１５に示す半導
体装置１の製造方法を、図１〜図１４を用いて説明す
る。図１〜図１４は、半導体装置１の製造方法の工程図
である。
【００５７】（ゲート電極、ワード線、Ｐ型不純物領域
の形成）まず、図１５に示すゲート電極１７ａ、１７
ｂ、ワード線１００ａ、１００ｂおよびＰ型不純物領域
１３ｂの形成工程を、図１および図２を用いて説明す
る。
【００５８】図１に示すように、Ｐ-型シリコン基板１
１の表面に、例えば、選択酸化法によってフィールド酸
化層１５ａ、１５ｂ、１５ｃ、１５ｄを形成する。フィ
ールド酸化層１５ａ、１５ｂは、ＤＲＡＭ領域１０００
に形成されている。フィールド酸化層１５ｃ、１５ｄ
は、アナログ素子領域２０００に形成されている。
【００５９】次に、Ｐ-型シリコン基板１１の全面に、
ｐ型不純物（例えば、ボロン）をイオン注入することに
より、Ｐ-型シリコン基板１１中にＰ型ウェル１３を形
成する。Ｐ型ウェル１３のうち、フィールド酸化層１５
ａとフィールド酸化層１５ｂとで規定された領域は、活
性領域１３ａとなる。また、Ｐ型ウェル１３のうち、フ
ィールド酸化層１５ｃとフィールド酸化層１５ｄとで規
定された領域は、Ｐ型不純物領域１３ｂとなる。
【００６０】図２に示すように、Ｐ-型シリコン基板１
１を、例えば、熱酸化することにより、活性領域１３ａ
上に、ゲート酸化層２５ａ、２５ｂとなる熱酸化層を形
成する。そして、この熱酸化層上に、例えば、ＣＶＤ法
を用いて、ドープドアモルファスシリコン層を形成す
る。ドープドアモルファスシリコン層は、ゲート電極な
どの構成要素となる。ドープドアモルファスシリコン層
は、製造工程中の熱処理により、多結晶シリコン層２１
となる。次に、このドープドアモルファスシリコン層上
に、例えば、ＣＶＤ法を用いて、タングステンシリサイ
ド層２３を形成する。次に、タングステンシリサイド層
２３上に、例えば、ＣＶＤ法により、キャップ層となる
シリコン酸化層２７を形成する。
【００６１】熱酸化層、ドープドアモルファスシリコン
層、タングステンシリサイド層２３およびシリコン酸化
層２７からなる構造物を、例えば、フォトリソグラフィ
とエッチングとにより、所定のパターンニングをする。
これにより、ＤＲＡＭ領域１０００には、ワード線１０
０ａ、１００ｂ、ゲート電極１７ａ、１７ｂが形成され
る。
【００６２】次に、アナログ素子領域２０００の全面に
レジスト８３を形成する。レジスト８３およびゲート電
極１７ａ、１７ｂをマスクとして、活性領域１３ａに、
Ｎ型不純物（例えば、リン）をイオン注入し、Ｎ-型不
純物領域２９ａ、２９ｂ、２９ｃを形成する。
【００６３】（ビット線の形成）図１５に示すビット線
３００の形成工程を、図３〜図５を用いて説明する。
【００６４】図３に示すように、Ｐ-型シリコン基板１
１を覆うように、例えば、ＣＶＤ法により、ＴＥＯＳ層
３１を形成する。次に、ＴＥＯＳ層３１上に、例えば、
ＣＶＤ法により、シリコン窒化層３３を形成する。ＴＥ
ＯＳ層３１およびシリコン窒化層３３は、後の工程であ
るコンタクトホール形成工程において、エッチングスト
ッパとして機能する。
【００６５】図４に示すように、シリコン窒化層３３上
に、例えば、ＣＶＤ法により、シリコン酸化層からなる
層間絶縁層３５を形成する。次に、レジストを層間絶縁
層３５上に形成する。このレジストをマスクとして、層
間絶縁層３５、シリコン窒化層３３およびＴＥＯＳ層３
１からなる層を選択的にエッチングすることにより、Ｎ
-型不純物領域２９ｂに到達するコンタクトホール３７
を形成する。コンタクトホール３７形成工程を詳細に説
明する。
【００６６】コンタクトホール３７形成工程において、
まず、レジストをマスクとして、層間絶縁層３５がエッ
チングされる。このエッチングのとき、シリコン窒化層
３３がエッチングストッパとなる。次に、シリコン窒化
層３３がエッチングされる。このエッチングのとき、Ｔ
ＥＯＳ層３１がエッチングストッパとなる。そして、最
後に、ＴＥＯＳ層３１がエッチングされる。以上によ
り、コンタクトホール３７が自己整合的に形成される。
このようなコンタクトホール形成工程によれば、コンタ
クトホール３７によりゲート電極１７ａが露出するとい
うことを避けることができるのである。
【００６７】次に、層間絶縁層３５をマスクとして、活
性領域１３ａに、Ｎ型不純物（例えば、リン）をイオン
注入し、Ｎ+型不純物領域３９を形成する。Ｎ+型不純物
領域３９とＮ-型不純物領域２９ｂとで、Ｎ+型ソース／
ドレイン領域４１ｂが構成される。
【００６８】図５に示すように、層間絶縁層３５上に、
例えば、ＣＶＤ法を用いて、ドープドアモルファスシリ
コン層を形成する。ドープドアモルファスシリコン層
は、ビット線の構成要素であるシリコン層４３になる。
ドープドアモルファスシリコン層は、製造工程中の熱処
理により、多結晶シリコン層４３となる。次に、このド
ープドアモルファスシリコン層上に、例えば、ＣＶＤ法
を用いて、タングステンシリサイド層４５を形成する。
ドープドアモルファスシリコン層およびタングステンシ
リサイド層４５からなる構造物を、例えば、フォトリソ
グラフィとエッチングとにより、所定のパターンニング
をする。これにより、ＤＲＡＭ領域１０００には、ビッ
ト線３００が形成される。ビット線３００は、コンタク
トホール３７内にも形成され、Ｎ+型ソース／ドレイン
領域４１ｂと接続されている。
【００６９】（ストレージノード、下部電極の形成）図
１５に示すストレージノード５３ａ、５３ｂ、下部電極
５５ａ、５５ｂの形成工程を、図６および図７を用いて
説明する。
【００７０】図６に示すように、ビット線３００を覆う
ように、Ｐ-型シリコン基板１１全面に、例えば、ＣＶ
Ｄ法により、シリコン酸化層からなる層間絶縁層４７を
形成する。次に、レジストを層間絶縁層４７上に形成す
る。このレジストをマスクとして、層間絶縁層４７、３
５、シリコン窒化層３３およびＴＥＯＳ層３１からなる
層を選択的にエッチングすることにより、コンタクトホ
ール５１ａ〜５１ｄを形成する。コンタクトホール５１
ａは、Ｎ-型不純物領域２９ａに到達している。コンタ
クトホール５１ｂは、Ｎ-型不純物領域２９ｃに到達し
ている。コンタクトホール５１ｃは、Ｐ型不純物領域１
３ｂの一方端部に到達している。コンタクトホール５１
ｄは、Ｐ型不純物領域１３ｂの他方端部に到達してい
る。
【００７１】次に、アナログ素子領域２０００の全面に
レジスト（図示せず）を形成する。このレジストおよび
層間絶縁層４７をマスクとして、活性領域１３ａに、Ｎ
型不純物（例えば、リン）をイオン注入し、Ｎ+型不純
物領域４９ａ、４９ｂを形成する。Ｎ+型不純物領域４
９ａとＮ-型不純物領域２９ａとで、Ｎ+型ソース／ドレ
イン領域４１ａが構成される。また、Ｎ+型不純物領域
４９ｂとＮ-型不純物領域２９ｃとで、Ｎ+型ソース／ド
レイン領域４１ｃが構成される。
【００７２】図７に示すように、層間絶縁層４７上およ
びコンタクトホール５１ａ〜５１ｄ内に、例えば、ＣＶ
Ｄ法を用いて、ドープドアモルファスシリコン層を形成
する。層間絶縁層４７上のドープドアモルファスシリコ
ン層は、ストレージノードや下部電極となる。コンタク
トホール５１ａ〜５１ｄ内のドープドアモルファスシリ
コン層は、埋め込み接続層５８ａ〜５８ｄとなる。この
ように、ストレージノードとこれに接続する埋め込み接
続層とは、一体的に形成され、また、下部電極とこれに
接続する埋め込み接続層とは、一体的に形成される。ド
ープドアモルファスシリコン層は、製造工程中の熱処理
により、多結晶シリコン層となる。
【００７３】次に、このドープドアモルファスシリコン
層を、例えば、フォトリソグラフィとエッチングとによ
り、所定のパターンニングをする。これにより、ＤＲＡ
Ｍ領域１０００には、ストレージノード５３ａ、５３ｂ
が形成される。また、アナログ素子領域２０００には、
下部電極５５ａ、５５ｂが形成される。
【００７４】（ストレージノードおよび下部電極の表面
に凹凸形成）図１５に示すストレージノード５３ａ、５
３ｂおよび下部電極５５ａ、５５ｂの表面に凹凸を形成
する工程を、図８〜図９を用いて説明する。ストレージ
ノード５３ａ、５３ｂおよび下部電極５５ａ、５５ｂの
表面に凹凸をつけることにより、表面積を大きくし、蓄
積容量を増やしているのである。
【００７５】図８に示すように、ストレージノード５３
ａ、５３ｂおよび下部電極５５ａ、５５ｂを覆うよう
に、Ｐ-型シリコン基板１１全面に、凹凸な表面を有す
るアモルファスシリコン層５７を形成する。この表面処
理は、公知であり、本明細書では説明を省略する。
【００７６】図９に示すように、アモルファスシリコン
層５７を全面エッチバックすることにより、層間絶縁層
４７上のアモルファスシリコン層５７を除去する。これ
は、ストレージノード５３ａとストレージノード５３ｂ
とのショートを防ぐためであり、かつ下部電極５５ａと
下部電極５５ｂとのショートを防ぐためである。このエ
ッチバックのとき、アモルファスシリコン層５７表面の
凹凸が、そのままストレージノード５３ａ、５３ｂ表面
および下部電極５５ａ、５５ｂ表面に反映する。この結
果、ストレージノード５３ａ、５３ｂ表面および下部電
極５５ａ、５５ｂ表面に凹凸が形成される。
【００７７】（セルプレート、上部電極、抵抗素子の形
成）図１５に示すセルプレート６７、上部電極６９ａ、
６９ｂ、抵抗素子４００、５００を形成する工程を、図
１０〜図１４を用いて説明する。
【００７８】図１０に示すように、ストレージノード５
３ａ、５３ｂおよび下部電極５５ａ、５５ｂを覆うよう
に、Ｐ-型シリコン基板１１全面に、例えば、ＣＶＤ法
により、シリコン窒化層を形成する。このシリコン窒化
層を熱酸化することにより、このシリコン窒化層表面に
シリコン酸化層を形成する。これがＯＮ層６１である。
【００７９】図１１に示すように、ＯＮ層６１を覆うよ
うに、Ｐ-型シリコン基板１１全面に、例えば、ＣＶＤ
法により、ノンドープの多結晶シリコン層６３を形成す
る。
【００８０】図１２に示すように、第１回イオン注入工
程を行う。すなわち、多結晶シリコン層６３全面に、不
純物（例えば、リン）をイオン注入する。ドース量は、
２ｅ１５〜３ｅ１５である。注入エネルギーは、１０〜
２０ｋｅＶである。これらの条件は、図１５に示す抵抗
素子５００の抵抗値（例えば、１〜１０ｋΩ）を得るた
め条件である。
【００８１】図１３に示すように、多結晶シリコン層６
３のうち、図１５に示す抵抗素子５００が形成される領
域上に、レジスト６５を形成する。そして、第２回イオ
ン注入工程を行う。すなわち、レジスト６５をマスクと
して、多結晶シリコン層６３に、不純物（例えば、リ
ン）をイオン注入する。ドース量は、５ｅ１５〜８ｅ１
５である。注入エネルギーは、１０〜２０ｋｅＶであ
る。第１および第２イオン注入工程により、図１５に示
す抵抗素子４００の抵抗値（例えば、２００〜３００
Ω）が得られる。
【００８２】そして、多結晶シリコン層６３を、例え
ば、フォトリソグラフィとエッチングとにより、所定の
パターンニングをする。これにより、図１４に示すよう
に、ＤＲＡＭ領域１０００には、セルプレート６７が形
成される。また、アナログ素子領域２０００には、上部
電極６９ａ、６９ｂ、抵抗素子４００および抵抗素子５
００が形成される。
【００８３】（アルミ配線の形成）図１５に示すアルミ
配線７５ａ〜７５ｆを形成する工程を、図１５を用いて
説明する。この工程は公知の方法を用いることができる
ので、簡単な説明にとどめる。
【００８４】図１５に示すように、Ｐ-型シリコン基板
１１全面に、シリコン酸化層からなる層間絶縁層７１を
形成する。層間絶縁層７１に複数のスルーホールを形成
し、各スルーホールにタングステンプラグ７３ａ〜７３
ｆを埋め込む。そして、層間絶縁層７１上に、アルミ配
線７５ａ〜７５ｆを形成する。
【００８５】以上述べた製造工程により、図１５に示す
半導体装置１が完成する。半導体装置１の製造方法によ
れば、次の（効果１）〜（効果３）が生じる。
【００８６】（効果１）図７〜図１４に示すように、半
導体装置１の製造方法によれば、セル容量７００ａ、７
００ｂと容量素子６００ａ、６００ｂとを同時に形成し
ている。このため、これらを別々に形成する場合に比べ
て、工程の簡略化を図ることができる。
【００８７】（効果２）図２に示すように、半導体装置
１の製造方法によれば、Ｐ型不純物領域１３ｂを、Ｐ型
ウェル１３と同時に形成するので、工程の簡略化を図る
ことができる。
【００８８】（効果３）図１２および図１３に示すよう
に、半導体装置１の製造方法によれば、抵抗素子４００
形成のためのイオン注入回数を二回とし、抵抗素子５０
０形成のためのイオン注入回数を一回とすることによ
り、抵抗素子４００の抵抗値を、抵抗素子５００の抵抗
値よりも低くしている。このため、半導体装置１の製造
方法によれば、互いに抵抗値が異なる抵抗素子４００、
５００を形成することができる。
【００８９】［第２実施形態］ ｛デバイスの構造｝図１８は、本発明の第２実施形態に
かかる半導体装置の断面を模式的に示す図である。第２
実施形態にかかる半導体装置３は、図１５に示す第１実
施形態と同様に、ＤＲＡＭ混載型半導体装置である。第
２実施形態にかかる半導体装置３において、第１実施形
態にかかる半導体装置１と同等の機能を有する部分に
は、同一符号を付してある。半導体装置３が半導体装置
１と相違する部分を説明し、同じ部分については説明を
省略する。
【００９０】半導体装置３によれば、抵抗素子４００の
抵抗値は、例えば、１０〜１００Ωであり、最低抵抗値
が、第１実施形態にかかる半導体装置１の抵抗素子４０
０に比べて、小さい値になっている。これは、第２実施
形態にかかる半導体装置３の抵抗素子４００を、イオン
注入と拡散とにより作製したからである。
【００９１】また、半導体装置３によれば、抵抗素子５
００上に、シリコン酸化層７７が位置している。シリコ
ン酸化層７７は、拡散工程においてマスクとして用いら
れた物である。詳しくは、次のデバイスの製造方法で説
明する。
【００９２】このような、半導体装置３によれば、上記
第１実施形態にかかる半導体装置１で説明した（効果
１）〜（効果３）が生じる。
【００９３】｛デバイスの製造方法｝図１８に示す半導
体装置３の製造方法を、図１６および図１７を用いて説
明する。図１６および図１７は、半導体装置３の製造方
法の工程図である。
【００９４】まず、第１実施形態と同様に、図１〜図１
２に示す工程を行う。
【００９５】図１６に示すように、多結晶シリコン層６
３上に、例えば、ＣＶＤ法を用いて、シリコン酸化層７
７を形成する。次に、例えば、フォトリソグラフィとエ
ッチングにより、シリコン酸化層７７をパターンニング
する。これにより、多結晶シリコン層６３のうち、図１
８に示す抵抗素子５００が形成される領域上に、シリコ
ン酸化層７７を残す。
【００９６】図１７に示すように、拡散工程を行う。す
なわち、シリコン基板１１を拡散炉に入れ、シリコン酸
化層７７をマスクとして、多結晶シリコン層６３に、不
純物（例えば、リン）を熱拡散する。条件は、以下のと
おりである。
【００９７】不純物：ＰＯＣｌ3 拡散温度：８００〜９００℃ 拡散時間：１５〜３０分 図１２に示すイオン注入工程およびこの拡散工程によ
り、図１８に示す抵抗素子４００の抵抗値（例えば、１
０〜１００Ω）が得られる。
【００９８】後の工程は、第１実施形態にかかる半導体
装置１の製造方法と同じなので、説明を省略する。
【００９９】第２実施形態にかかる半導体装置３の製造
方法によれば、上記第１実施形態にかかる半導体装置１
の製造方法で説明した（効果１）および（効果２）が生
じる。
【０１００】さらに、第２実施形態にかかる半導体装置
３の製造方法によれば、抵抗値が異なる抵抗素子４０
０、５００を形成することができ、かつ、抵抗素子４０
０の最低抵抗値を下げることができる。
【０１０１】［第３実施形態］ ｛デバイスの構造｝図２１は、本発明の第３実施形態に
かかる半導体装置の断面を模式的に示す図である。第３
実施形態にかかる半導体装置５は、図１５に示す第１実
施形態と同様に、ＤＲＡＭ混載型半導体装置である。第
３実施形態にかかる半導体装置５において、第１実施形
態にかかる半導体装置１と同等の機能を有する部分に
は、同一符号を付してある。半導体装置５が半導体装置
１と相違する部分を説明し、同じ部分については説明を
省略する。
【０１０２】半導体装置５によれば、抵抗素子４００の
抵抗値は、例えば、５〜１０Ωであり、最低抵抗値が、
第１実施形態にかかる半導体装置１の抵抗素子４００に
比べて、小さい値になっている。これは、第３実施形態
にかかる半導体装置５の抵抗素子４００上に、チタンシ
リサイド層８１があるからである。なお、チタンシリサ
イド層８１は、セルプレート６７および上部電極６９
ａ、６９ｂ上にも位置している。
【０１０３】また、半導体装置５によれば、抵抗素子５
００上に、シリコン酸化層７７が位置している。シリコ
ン酸化層７７は、チタンシリサイド層８１形成工程にお
いてマスクとして用いられた物である。詳しくは、次の
デバイスの製造方法で説明する。
【０１０４】このような、半導体装置５によれば、上記
第１実施形態にかかる半導体装置１で説明した（効果
１）〜（効果３）が生じる。
【０１０５】｛デバイスの製造方法｝図２１に示す半導
体装置５の製造方法を、図１９および図２０を用いて説
明する。図１９および図２０は、半導体装置５の製造方
法の工程図である。
【０１０６】まず、第１実施形態と同様に、図１〜図１
２に示す工程を行う。次に、第２実施形態と同様に、図
１６に示す工程を行う。
【０１０７】図１９に示すように、多結晶シリコン層６
３およびシリコン酸化層７７を覆うように、例えば、ス
パッタリングを用いて、厚さ２０〜５０ｎｍのチタン層
７９を形成する。そして、チタン層７９が形成されたＰ
-型シリコン基板１１を、例えば、窒素雰囲気中で第１
の熱処理をする。第１の熱処理は、例えば、６５０〜７
５０℃で、３０〜６０秒の条件で行う。
【０１０８】この第１の熱処理により、図２０に示すよ
うに、チタンシリサイド層８１が形成される。そして、
例えば、ウエットエッチングにより、窒化チタン層およ
び未反応のチタン層を除去する。次に、例えば、第２の
熱処理をする。第２の熱処理は、例えば、８００〜８５
０℃で、３０〜６０秒の条件で行う。第２の熱処理によ
り、チタンシリサイド層２１ａ、２１ｂ、２１ｃでは、
高抵抗の結晶構造（Ｃ４９構造）から低抵抗の結晶構造
（Ｃ５４構造）に相転移がなされる。
【０１０９】後の工程は、第１実施形態にかかる半導体
装置１の製造方法と同じなので、説明を省略する。
【０１１０】第３実施形態にかかる半導体装置５の製造
方法によれば、上記第１実施形態にかかる半導体装置１
の製造方法で説明した（効果１）および（効果２）が生
じる。
【０１１１】さらに、第３実施形態にかかる半導体装置
５の製造方法によれば、抵抗値が異なる抵抗素子４０
０、５００を形成することができ、かつ、抵抗素子４０
０の最低抵抗値を下げることができる。
【０１１２】［第４実施形態］図２２は、本発明の第４
実施形態にかかる半導体装置の断面を模式的に示す図で
ある。第４実施形態にかかる半導体装置７は、図１５に
示す第１実施形態と同様に、ＤＲＡＭ混載型半導体装置
である。第４実施形態にかかる半導体装置７において、
第１実施形態にかかる半導体装置１と同等の機能を有す
る部分には、同一符号を付してある。半導体装置７が半
導体装置１と相違する部分を説明し、同じ部分について
は説明を省略する。
【０１１３】半導体装置７によれば、二つの容量素子が
直列接続された構造ではなく、容量素子６００ａのみの
構造である。容量素子一つのみでも、容量素子が絶縁破
壊するおそれがない場合は、第４実施形態にかかる半導
体装置７のような構造となる。
【０１１４】次に、下部電極５５ａと配線との電気的導
通について説明する。Ｐ型不純物領域１３ｂの一方端部
は、これまでの実施形態と同様に、下部電極５５ａと一
体形成された埋め込み接続層５８ｃと接続されている。
一方、Ｐ型不純物領域１３ｂの他方端部には、層間絶縁
層７１、４７、３５、シリコン窒化層３３、ＴＥＯＳ層
３１に形成されたコンタクトホール８７が通じている。
コンタクトホール８７には、埋め込み接続層として機能
するタングステンプラグ８３が充填されている。タング
ステンプラグ８３は、Ｐ型不純物領域１３ｂの他方端部
と接続されている。層間絶縁層７１上には、タングステ
ンプラグ８３と接続されたアルミ配線８５がある。
【０１１５】このような、半導体装置７によれば、上記
第１実施形態にかかる半導体装置１で説明した（効果
１）および（効果２）が生じる。
【０１１６】図２２に示す半導体装置７は、第１実施形
態にかかる半導体装置１の製造方法と同様の方法を用い
ることにより、製造することができる。なお、第２実施
形態にかかる半導体装置３の製造方法を用いれば、半導
体装置７の抵抗素子４００、抵抗素子５００のそれぞれ
の抵抗値を、半導体装置３の抵抗素子４００、抵抗素子
５００の抵抗値と同じにすることができる。また、第３
実施形態にかかる半導体装置５の製造方法を用いれば、
半導体装置７の抵抗素子４００、抵抗素子５００のそれ
ぞれの抵抗値を、半導体装置５の抵抗素子４００、抵抗
素子５００の抵抗値と同じにすることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態にかかる半導体装置の製
造工程を説明するために用いられる、シリコン基板を模
式的に示す断面図である。
【図２】本発明の第１実施形態にかかる半導体装置の製
造工程を説明するために用いられる、シリコン基板を模
式的に示す断面図である。
【図３】本発明の第１実施形態にかかる半導体装置の製
造工程を説明するために用いられる、シリコン基板を模
式的に示す断面図である。
【図４】本発明の第１実施形態にかかる半導体装置の製
造工程を説明するために用いられる、シリコン基板を模
式的に示す断面図である。
【図５】本発明の第１実施形態にかかる半導体装置の製
造工程を説明するために用いられる、シリコン基板を模
式的に示す断面図である。
【図６】本発明の第１実施形態にかかる半導体装置の製
造工程を説明するために用いられる、シリコン基板を模
式的に示す断面図である。
【図７】本発明の第１実施形態にかかる半導体装置の製
造工程を説明するために用いられる、シリコン基板を模
式的に示す断面図である。
【図８】本発明の第１実施形態にかかる半導体装置の製
造工程を説明するために用いられる、シリコン基板を模
式的に示す断面図である。
【図９】本発明の第１実施形態にかかる半導体装置の製
造工程を説明するために用いられる、シリコン基板を模
式的に示す断面図である。
【図１０】本発明の第１実施形態にかかる半導体装置の
製造工程を説明するために用いられる、シリコン基板を
模式的に示す断面図である。
【図１１】本発明の第１実施形態にかかる半導体装置の
製造工程を説明するために用いられる、シリコン基板を
模式的に示す断面図である。
【図１２】本発明の第１実施形態にかかる半導体装置の
製造工程を説明するために用いられる、シリコン基板を
模式的に示す断面図である。
【図１３】本発明の第１実施形態にかかる半導体装置の
製造工程を説明するために用いられる、シリコン基板を
模式的に示す断面図である。
【図１４】本発明の第１実施形態にかかる半導体装置の
製造工程を説明するために用いられる、シリコン基板を
模式的に示す断面図である。
【図１５】本発明の第１実施形態にかかる半導体装置を
模式的に示す断面図である。
【図１６】本発明の第２実施形態にかかる半導体装置の
製造工程を説明するために用いられる、シリコン基板を
模式的に示す断面図である。
【図１７】本発明の第２実施形態にかかる半導体装置の
製造工程を説明するために用いられる、シリコン基板を
模式的に示す断面図である。
【図１８】本発明の第２実施形態にかかる半導体装置を
模式的に示す断面図である。
【図１９】本発明の第３実施形態にかかる半導体装置の
製造工程を説明するために用いられる、シリコン基板を
模式的に示す断面図である。
【図２０】本発明の第３実施形態にかかる半導体装置の
製造工程を説明するために用いられる、シリコン基板を
模式的に示す断面図である。
【図２１】本発明の第３実施形態にかかる半導体装置を
模式的に示す断面図である。
【図２２】本発明の第４実施形態にかかる半導体装置を
模式的に示す断面図である。
【符号の説明】
１１ Ｐ-型シリコン基板 １３ Ｐ型ウェル １３ａ 活性領域 １３ｂ Ｐ型不純物領域 １５ａ、１５ｂ、１５ｃ、１５ｄ フィールド酸化層 １７ａ、１７ｂ ゲート電極 ２１ 多結晶シリコン層 ２３ タングステンシリサイド層 ２５ａ、２５ｂ ゲート酸化層 ２７ シリコン酸化層 ２９ａ、２９ｂ、２９ｃ Ｎ-型不純物領域 ３１ ＴＥＯＳ層 ３３ シリコン窒化層 ３５ 層間絶縁層 ３７ コンタクトホール ３９ Ｎ+型不純物領域 ４１ａ、４１ｂ、４１ｃ Ｎ+型ソース／ドレイン領域 ４３ 多結晶シリコン層 ４５ タングステンシリサイド層 ４７ 層間絶縁層 ４９ａ、４９ｂ Ｎ+型不純物領域 ５１ａ、５１ｂ、５１ｃ、５１ｄ コンタクトホール ５３ａ、５３ｂ ストレージノード ５５ａ、５５ｂ 下部電極 ５７ アモルファスシリコン層 ５８ａ〜５８ｄ 埋め込み接続層 ６１ ＯＮ層 ６３ 多結晶シリコン層 ６５ レジスト ６７ セルプレート ６９ａ、６９ｂ 上部電極 ７１ 層間絶縁層 ７３ａ〜７３ｆ タングステンプラグ ７５ａ〜７５ｆ アルミ配線 ７７ シリコン酸化層 ７９ チタン層 ８１ チタンシリサイド層 ８３ タングステンプラグ８５ アルミ配線 ８７ コンタクトホール １００ａ、１００ｂ ワード線 ２００ａ、２００ｂ ＭＯＳ電界効果トランジスタ ３００ ビット線 ４００ 抵抗素子 ５００ 抵抗素子 ６００ａ、６００ｂ 容量素子 ７００ａ、７００ｂ セル容量 １０００ ＤＲＡＭ領域 ２０００ アナログ素子領域
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F038 AC02 AC11 AR09 AV06 BH02 BH03 BH07 DF05 5F083 AD22 AD61 GA28 JA04 JA32 JA33 JA35 JA36 JA39 KA01 KA05 MA06 MA17 NA02 PR12 PR21 PR36 ZA12

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板のＤＲＡＭ領域に形成され
    た、セル容量を含むＤＲＡＭと、 前記半導体基板のアナログ素子領域に形成された、容量
    素子と、 を備えた、半導体装置の製造方法であって、 （ａ）ウェルと、前記容量素子の下部電極を他の半導体
    素子と電気的に導通させるために用いられる不純物領域
    と、を同時に形成する工程と、 前記ウェルは、前記ＤＲＡＭ領域の前記半導体基板内に
    位置し、 前記不純物領域は、前記アナログ素子領域の前記半導体
    基板内に位置し、 （ｂ）前記セル容量のストレージノードと、前記下部電
    極と、を同時に形成する工程と、 （ｃ）前記セル容量の誘電体層と、前記容量素子の誘電
    体層と、を同時に形成する工程と、 （ｄ）前記セル容量のセルプレートと、前記容量素子の
    上部電極と、を同時に形成する工程と、 を備えた半導体装置の製造方法。
  2. 【請求項２】 請求項１において、 （ｅ）前記アナログ素子領域に、第１抵抗素子および第
    ２抵抗素子を形成する工程、 を備え、 前記工程（ｅ）は、前記工程（ｄ）と同一工程であり、 前記工程（ｅ）において、前記第１抵抗素子が形成され
    る領域への不純物のイオン注入回数を、前記第２抵抗素
    子が形成される領域への不純物のイオン注入回数よりも
    多くすることにより、前記第１抵抗素子の抵抗値を、前
    記第２抵抗素子の抵抗値よりも低くする、半導体装置の
    製造方法。
  3. 【請求項３】 請求項１において、 （ｅ）前記アナログ素子領域に、第１抵抗素子および第
    ２抵抗素子を形成する工程、 を備え、 前記工程（ｅ）は、前記工程（ｄ）と同一工程であり、 前記工程（ｅ）において、前記第１抵抗素子が形成され
    る領域に不純物を拡散することにより、前記第１抵抗素
    子の抵抗値を、前記第２抵抗素子の抵抗値よりも低くす
    る、半導体装置の製造方法。
  4. 【請求項４】 請求項１において、 （ｅ）前記アナログ素子領域に、第１抵抗素子および第
    ２抵抗素子を形成する工程、 を備え、 前記工程（ｅ）は、前記工程（ｄ）と同一工程であり、 前記工程（ｅ）において、前記第１抵抗素子が形成され
    る領域にシリサイド層を形成することにより、前記第１
    抵抗素子の抵抗値を、前記第２抵抗素子の抵抗値よりも
    低くする、半導体装置の製造方法。
  5. 【請求項５】 半導体基板のＤＲＡＭ領域に形成され
    た、セル容量を含むＤＲＡＭと、 前記半導体基板のアナログ素子領域に形成された、容量
    素子と、 を備えた、半導体装置において、 層間絶縁層、不純物領域および埋め込み接続層を備え、 前記層間絶縁層は、前記半導体基板と前記容量素子との
    間に位置し、 前記埋め込み接続層および前記不純物領域は、前記容量
    素子の下部電極を他の半導体素子と電気的に導通させる
    ために用いられ、 前記不純物領域は、前記半導体基板内に位置し、 前記埋め込み接続層は、前記層間絶縁層に形成された接
    続孔に位置し、 前記埋め込み接続層の一方端部は、前記下部電極の底面
    において、前記下部電極と接続しており、 前記埋め込み接続層の他方端部は、前記不純物領域と接
    続している、 半導体装置。
  6. 【請求項６】 請求項５において、 他の容量素子を備え、 前記他の容量素子は、前記アナログ素子領域に位置し、 前記容量素子と前記他の容量素子とは、前記埋め込み接
    続層および前記不純物領域により、直列接続されてい
    る、 半導体装置。
  7. 【請求項７】 請求項５または６において、 第１抵抗素子および第２抵抗素子を備え、 前記第１および前記第２抵抗素子は、前記アナログ素子
    領域に位置し、 前記第１抵抗素子中の不純物濃度が、前記第２抵抗素子
    中の不純物濃度より高いことにより、前記第１抵抗素子
    の抵抗値は、前記第２抵抗素子の抵抗値よりも低い、 半導体装置。
  8. 【請求項８】 請求項５または６において、 第１抵抗素子および第２抵抗素子を備え、 前記第１および前記第２抵抗素子は、前記アナログ素子
    領域に位置し、 前記第１抵抗素子が、シリサイド層を含むことにより、
    前記第１抵抗素子の抵抗値は、前記第２抵抗素子の抵抗
    値よりも低い、 半導体装置。
  9. 【請求項９】 請求項５〜８のいずれかにおいて、 前記容量素子の誘電体層の厚みは、前記セル容量の誘電
    体層の厚みと同じである、 半導体装置。
JP2000005336A 2000-01-14 2000-01-14 半導体装置及びその製造方法 Pending JP2001196561A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000005336A JP2001196561A (ja) 2000-01-14 2000-01-14 半導体装置及びその製造方法
US09/759,715 US6939762B2 (en) 2000-01-14 2001-01-13 Semiconductor devices and methods for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000005336A JP2001196561A (ja) 2000-01-14 2000-01-14 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001196561A true JP2001196561A (ja) 2001-07-19

Family

ID=18534015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000005336A Pending JP2001196561A (ja) 2000-01-14 2000-01-14 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US6939762B2 (ja)
JP (1) JP2001196561A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415537B1 (ko) * 2001-11-03 2004-01-24 주식회사 하이닉스반도체 반도체 소자 제조 방법
JP2005101609A (ja) * 2003-09-23 2005-04-14 Samsung Electronics Co Ltd オンチップバイパスキャパシタの製造方法及びチップ
JPWO2003052829A1 (ja) * 2001-12-14 2005-04-28 株式会社日立製作所 半導体装置及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196559A (ja) 2000-01-13 2001-07-19 Seiko Epson Corp 半導体装置及びその製造方法
US7474002B2 (en) * 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
JP2003273230A (ja) * 2002-03-19 2003-09-26 Nec Electronics Corp 半導体装置及びその製造方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4598460A (en) * 1984-12-10 1986-07-08 Solid State Scientific, Inc. Method of making a CMOS EPROM with independently selectable thresholds
JPH05299578A (ja) * 1992-04-17 1993-11-12 Rohm Co Ltd 半導体装置およびその製法
JP2705476B2 (ja) * 1992-08-07 1998-01-28 ヤマハ株式会社 半導体装置の製造方法
US5489547A (en) * 1994-05-23 1996-02-06 Texas Instruments Incorporated Method of fabricating semiconductor device having polysilicon resistor with low temperature coefficient
US5539229A (en) * 1994-12-28 1996-07-23 International Business Machines Corporation MOSFET with raised STI isolation self-aligned to the gate stack
JP2737709B2 (ja) * 1995-07-28 1998-04-08 日本電気株式会社 半導体装置の製造方法およびその装置
JPH09116113A (ja) 1995-08-15 1997-05-02 Sony Corp 半導体装置及びその製造方法
JP2768341B2 (ja) 1996-02-22 1998-06-25 日本電気株式会社 半導体記憶装置
JP2809183B2 (ja) 1996-03-27 1998-10-08 日本電気株式会社 半導体記憶装置の製造方法
JPH09321242A (ja) 1996-05-30 1997-12-12 Hitachi Ltd 半導体集積回路装置およびその製造方法
US5998275A (en) * 1997-10-17 1999-12-07 California Micro Devices, Inc. Method for programmable integrated passive devices
US5994730A (en) * 1996-11-21 1999-11-30 Alliance Semiconductor Corporation DRAM cell having storage capacitor contact self-aligned to bit lines and word lines
GB2324408A (en) * 1997-01-21 1998-10-21 United Microelectronics Corporation Forming DRAM cells
JPH10303372A (ja) * 1997-01-31 1998-11-13 Sanyo Electric Co Ltd 半導体集積回路およびその製造方法
KR100215845B1 (ko) * 1997-03-17 1999-08-16 구본준 반도체소자 제조방법
JPH10284702A (ja) 1997-04-09 1998-10-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH1174487A (ja) 1997-06-30 1999-03-16 Fujitsu Ltd 半導体装置及びその製造方法
US6040596A (en) * 1997-07-22 2000-03-21 Samsung Electronics Co., Ltd. Dynamic random access memory devices having improved peripheral circuit resistors therein
US5930618A (en) * 1997-08-04 1999-07-27 United Microelectronics Corp. Method of Making High-K Dielectrics for embedded DRAMS
JPH1187645A (ja) * 1997-09-01 1999-03-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3114665B2 (ja) 1997-09-12 2000-12-04 株式会社日立製作所 半導体装置の製造方法
JP3914618B2 (ja) * 1997-09-24 2007-05-16 エルピーダメモリ株式会社 半導体集積回路装置
JPH1197649A (ja) * 1997-09-25 1999-04-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5928959A (en) * 1997-09-30 1999-07-27 Siemens Aktiengesellschaft Dishing resistance
JP3039495B2 (ja) 1997-11-14 2000-05-08 日本電気株式会社 半導体記憶装置
KR100258203B1 (ko) * 1997-12-29 2000-06-01 김영환 아날로그 반도체 소자의 제조방법
JP4931267B2 (ja) 1998-01-29 2012-05-16 ルネサスエレクトロニクス株式会社 半導体装置
JPH11261020A (ja) 1998-03-11 1999-09-24 Nec Corp 半導体装置およびその製造方法
US6077742A (en) * 1998-04-24 2000-06-20 Vanguard International Semiconductor Corporation Method for making dynamic random access memory (DRAM) cells having zigzag-shaped stacked capacitors with increased capacitance
JP3085280B2 (ja) 1998-05-15 2000-09-04 日本電気株式会社 多値ｄｒａｍ半導体装置
JPH11340433A (ja) 1998-05-22 1999-12-10 Matsushita Electron Corp 半導体装置及びその製造方法
US5918120A (en) 1998-07-24 1999-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating capacitor-over-bit line (COB) dynamic random access memory (DRAM) using tungsten landing plug contacts and Ti/TiN bit lines
KR100268424B1 (ko) * 1998-08-07 2000-10-16 윤종용 반도체 장치의 배선 형성 방법
US6242296B1 (en) * 1998-12-15 2001-06-05 United Microelectronics Corp. Method of fabricating embedded DRAM
JP4068746B2 (ja) 1998-12-25 2008-03-26 株式会社ルネサステクノロジ 半導体集積回路装置
JP3358719B2 (ja) 1999-02-15 2002-12-24 株式会社日立製作所 半導体集積回路装置
JP2000332210A (ja) * 1999-05-24 2000-11-30 Mitsubishi Electric Corp 半導体装置の製造方法
US6074908A (en) * 1999-05-26 2000-06-13 Taiwan Semiconductor Manufacturing Company Process for making merged integrated circuits having salicide FETS and embedded DRAM circuits
US6117725A (en) * 1999-08-11 2000-09-12 Taiwan Semiconductor Manufacturing Company Method for making cost-effective embedded DRAM structures compatible with logic circuit processing
JP2001168285A (ja) * 1999-12-06 2001-06-22 Nec Corp 半導体装置およびその製造方法
JP2001196558A (ja) 2000-01-13 2001-07-19 Seiko Epson Corp 半導体装置の製造方法およびその半導体装置
JP2001196559A (ja) 2000-01-13 2001-07-19 Seiko Epson Corp 半導体装置及びその製造方法
JP2001196560A (ja) 2000-01-14 2001-07-19 Seiko Epson Corp 半導体装置及びその製造方法
US6350646B1 (en) 2000-01-18 2002-02-26 United Microelectronics Corp. Method for reducing thermal budget in node contact application

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415537B1 (ko) * 2001-11-03 2004-01-24 주식회사 하이닉스반도체 반도체 소자 제조 방법
JPWO2003052829A1 (ja) * 2001-12-14 2005-04-28 株式会社日立製作所 半導体装置及びその製造方法
JP2005101609A (ja) * 2003-09-23 2005-04-14 Samsung Electronics Co Ltd オンチップバイパスキャパシタの製造方法及びチップ

Also Published As

Publication number Publication date
US20010032993A1 (en) 2001-10-25
US6939762B2 (en) 2005-09-06

Similar Documents

Publication Publication Date Title
US7663174B2 (en) Semiconductor device and method for manufacturing the same
US7109566B2 (en) Semiconductor device with resistor pattern and method of fabricating the same
US20050179113A1 (en) Semiconductor device having MOS varactor and methods for fabricating the same
US6703657B2 (en) DRAM cell having electrode with protection layer
US5627400A (en) Semiconductor memory device
US6911365B2 (en) Capacitor and method for fabricating the same and semiconductor device
JP3070574B2 (ja) 半導体記憶装置及びその製作方法
JP2003273230A (ja) 半導体装置及びその製造方法
JPH11163166A (ja) 半導体装置および半導体装置の製造方法
JPH11214660A (ja) Ｄｒａｍ装置の製造方法
US7919767B2 (en) Semiconductor memory device and fabrication method thereof
JP2003078022A (ja) 半導体装置および半導体装置の製造方法
JP2001196561A (ja) 半導体装置及びその製造方法
JP2001196559A (ja) 半導体装置及びその製造方法
JP2001196560A (ja) 半導体装置及びその製造方法
US6479860B2 (en) Semiconductor memory device
JP2001196558A (ja) 半導体装置の製造方法およびその半導体装置
JP2859363B2 (ja) 半導体装置及びその製造方法
JPH11340433A (ja) 半導体装置及びその製造方法
JP2002190580A (ja) 半導体装置およびその製造方法
CN100438042C (zh) 半导体器件及制造该器件的方法
KR100380273B1 (ko) 복합 반도체 소자의 제조방법
JPH05283651A (ja) 半導体装置
JPH1098167A (ja) 半導体記憶装置及びその製造方法
KR100244403B1 (ko) 에스램 및 그 제조방법