CN113659075B - 电容打开孔的形成方法和存储器电容的形成方法 - Google Patents
电容打开孔的形成方法和存储器电容的形成方法 Download PDFInfo
- Publication number
- CN113659075B CN113659075B CN202010396954.4A CN202010396954A CN113659075B CN 113659075 B CN113659075 B CN 113659075B CN 202010396954 A CN202010396954 A CN 202010396954A CN 113659075 B CN113659075 B CN 113659075B
- Authority
- CN
- China
- Prior art keywords
- layer
- side wall
- capacitor
- forming
- initial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 148
- 238000000034 method Methods 0.000 title claims abstract description 63
- 239000000463 material Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 35
- 230000008569 process Effects 0.000 claims description 18
- HEDRZPFGACZZDS-UHFFFAOYSA-N Chloroform Chemical compound ClC(Cl)Cl HEDRZPFGACZZDS-UHFFFAOYSA-N 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 abstract description 13
- 238000004891 communication Methods 0.000 abstract description 4
- 230000006870 function Effects 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229940104869 fluorosilicate Drugs 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- VCFZGYGRRNTEGX-UHFFFAOYSA-N hafnium(iv) silicate Chemical compound [Hf+4].[O-][Si]([O-])([O-])[O-] VCFZGYGRRNTEGX-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- -1 lanthanum aluminate Chemical class 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种电容打开孔的形成方法和存储器电容的形成方法，电容打开孔的形成方法包括提供衬底，所述衬底的表面形成有层叠设置的牺牲层和支撑层在所述支撑层的表面形成多个间隔设置的中空的第一侧墙结构；在所述第一侧墙结构的表面形成第二材料层以构成第二侧墙结构；以所述第一侧墙结构和所述第二侧墙结构为掩膜蚀刻所述牺牲层和所述支撑层以形成所述电容打开孔。通过以上步骤可以形成紧密排列的第一侧墙结构和第二侧墙结构，并进一步形成电容打开孔，基于上述紧密排列的双重侧墙结构的形成方法，既可以实现电容打开孔的连通作用，又可以制备更小体积的电容打开孔，从而提高了电容打开孔的制备精度。
Description
技术领域
本发明涉及半导体领域，特别是涉及一种电容打开孔的形成方法和存储器电容的形成方法。
背景技术
科学技术的不断发展使人们对半导体技术的要求越来越高，半导体器件的面积不断缩小，因此对半导体制造工艺的精密程度要求和精确程度提出了更高的要求。半导体存储器是一种利用半导体电路进行存取的存储器,其中，动态随机存取存储器(DynamicRandom Access Memory，DRAM)以其快速的存储速度和高集成度被广泛应用于各个领域。
在形成DRAM的存储器电容时，需要先在衬底表面形成牺牲层以作为电容孔的支撑结构，在形成电容的一个电极后，再去除牺牲层并形成剩余的电容结构。因此，需要通过电容打开孔对电容孔进行连通，以使牺牲层暴露在蚀刻环境中，从而去除牺牲层。但是，随着动态随机存储器的尺寸不断缩小、集成度不断提高，电容打开孔的尺寸也在不断微缩，现有的制备技术已无法满足飞速发展的电容打开孔的尺寸和精度需求。
发明内容
基于此，有必要针对电容打开孔的制备尺寸和精度不足的问题，提供一种电容打开孔的形成方法和存储器电容的形成方法。
一种电容打开孔的形成方法，包括：
提供衬底，所述衬底的表面形成有层叠设置的牺牲层和支撑层；
在所述支撑层的表面形成多个间隔设置的中空的第一侧墙结构；
在所述第一侧墙结构的表面形成第二材料层以构成第二侧墙结构；
以所述第一侧墙结构和所述第二侧墙结构为掩膜蚀刻所述牺牲层和所述支撑层以形成所述电容打开孔。
在其中一个实施例中，所述在所述支撑层的表面形成多个间隔设置的中空的第一侧墙结构，包括：
在所述支撑层的表面形成多个间隔设置的初始侧墙结构，所述初始侧墙结构为柱形；
在所述初始侧墙结构的侧壁上形成第一材料层；
去除所述初始侧墙结构，剩余的所述第一材料层作为所述第一侧墙结构。
在其中一个实施例中，所述在所述支撑层的表面形成多个间隔设置的初始侧墙结构，包括：
在所述支撑层的表面形成多个第一初始侧墙；
在所述支撑层的表面形成多个第二初始侧墙；
其中，所述第一初始侧墙和所述第二初始侧墙的形状相同且互相间隔设置，多个所述第一初始侧墙和多个所述第二初始侧墙共同构成多个所述初始侧墙结构。
在其中一个实施例中，所述在所述初始侧墙结构的侧壁上形成第一材料层，包括：
在所述初始侧墙结构的侧壁上形成氮化物层。
在其中一个实施例中，所述在所述第一侧墙结构的表面形成第二材料层以构成第二侧墙结构，包括：
采用生长工艺在所述第一侧墙结构的表面形成氧化物层以构成所述第二侧墙结构。
在其中一个实施例中，所述牺牲层和所述支撑层中形成有多个电容孔，所述电容孔沿竖直方向贯穿所述牺牲层和所述支撑层至所述衬底的表面，相邻的六个所述电容孔在水平面内呈正六边形排列，所述正六边形的每个顶角均设有一个所述电容孔，且所述正六边形的中心设有一个所述电容孔。
在其中一个实施例中，所述第二侧墙结构的内轮廓构成第一蚀刻图形，相邻设置的三个所述第二侧墙结构的外轮廓共同构成第二蚀刻图形，所述第一蚀刻图形和所述第二蚀刻图形均与所述电容打开孔一一对应；
每个所述电容打开孔用于连通相邻设置的三个所述电容孔，且每个所述电容孔只连通至一个所述电容打开孔。
在其中一个实施例中，所述以所述第一侧墙结构和所述第二侧墙结构为掩膜蚀刻所述牺牲层和所述支撑层以形成所述电容打开孔后，还包括：
去除所述第一侧墙结构和所述第二侧墙结构。
在其中一个实施例中，相邻设置的两个所述第二侧墙结构的外轮廓相切。
一种存储器电容的形成方法，包括：
提供衬底，在所述衬底的表面形成层叠设置的牺牲层和支撑层；
根据电容孔版图蚀刻所述牺牲层和支撑层至所述衬底的表面以形成电容孔；
在所述电容孔中形成第一电极层，所述第一电极层覆盖所述电容孔的内壁以及暴露的所述衬底；
采用上述的形成方法形成电容打开孔，所述电容打开孔用于连通相邻设置的多个所述电容孔；
通过所述电容打开孔蚀刻剩余的所述牺牲层；
在所述电容打开孔的内壁和所述第一电极层的表面依次形成电容介质层和第二电极层，所述第一电极层、所述电容介质层和所述第二电极层共同构成所述存储器电容。
上述电容打开孔的形成方法和存储器电容的形成方法，电容打开孔的形成方法包括提供衬底，所述衬底的表面形成有层叠设置的牺牲层和支撑层在所述支撑层的表面形成多个间隔设置的中空的第一侧墙结构；在所述第一侧墙结构的表面形成第二材料层以构成第二侧墙结构；以所述第一侧墙结构和所述第二侧墙结构为掩膜蚀刻所述牺牲层和所述支撑层以形成所述电容打开孔。通过以上步骤可以形成紧密排列的第一侧墙结构和第二侧墙结构，并进一步形成电容打开孔，基于上述紧密排列的双重侧墙结构的形成方法，既可以实现电容打开孔的连通作用，又可以制备更小体积的电容打开孔，从而提高了电容打开孔的制备精度。
附图说明
图1为一实施例的电容打开孔的形成方法的流程图；
图2为一实施例的已形成牺牲层和支撑层的衬底的截面示意图；
图3为图2实施例的器件结构的俯视示意图；
图4为一实施例的第一侧墙结构的俯视示意图；
图5为一实施例的步骤S300后的第一侧墙结构和第二侧墙结构的俯视示意图；
图6为一实施例的步骤S200的子流程图；
图7为一实施例的步骤S210后的初始侧墙结构的俯视示意图；
图8为一实施例的步骤S220后的初始侧墙结构和第一材料层的俯视示意图；
图9为一实施例的步骤S210的子流程图；
图10为一实施例的步骤S211后的器件结构的俯视示意图；
图11为图10实施例的步骤S212后的器件结构的俯视示意图；
图12为一实施例的侧墙结构和电容孔的位置关系的示意图；
图13为一实施例的存储器电容的形成方法；
图14为一实施例的步骤S10后的器件结构的截面示意图；
图15为一实施例的步骤S30后的器件结构的截面示意图；
图16为一实施例的步骤S40后的器件结构的截面示意图；
图17为一实施例的S50后的器件结构的截面示意图；
图18为一实施例的步骤S60后的器件结构的截面示意图。
元件标号说明：
接触焊盘：101；牺牲层：110；支撑层：120；电容孔：200；电容打开孔：300；第一侧墙结构：310；第二侧墙结构：320；初始侧墙结构：330；第一初始侧墙：331；第二初始侧墙：332；第一蚀刻图形：341；第二蚀刻图形：342；第一电极层：400；电容介质层：500；第二电极层：600
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
图1为一实施例的电容打开孔的形成方法的流程图，如图1所示，在本实施例中，电容打开孔的形成方法包括步骤S100至S400。
S100：提供衬底，衬底的表面形成有层叠设置的牺牲层110和支撑层120。
具体地，衬底中已形成多个有源区和隔离结构，多个有源区呈阵列式排布，且相邻设置的有源区之间均设有隔离结构，而且每个有源区中均形成有至少一个晶体管以及贯穿有源区的字线结构，有源区的表面形成有位线结构。其中，每个晶体管的栅极电性连接至字线结构，漏极电性连接至位线结构，源极电性连接至存储器电容的第一电极层400，从而向存储器电容存取数据。
图2为一实施例的已形成牺牲层110和支撑层120的衬底的截面示意图，如图2所示，衬底中还形成有多个接触焊盘101，且多个接触焊盘101在水平面内规则排列，每个接触焊盘101对应一个电容孔200。图3为图2实施例的器件结构的俯视示意图，如图2至图3所示，在本实施例中，牺牲层110和支撑层120中形成有多个电容孔200，电容孔200沿竖直方向贯穿牺牲层110和支撑层120至衬底的表面，相邻的六个电容孔200在水平面内呈正六边形排列，正六边形的每个顶角均设有一个电容孔200，且正六边形的中心设有一个电容孔200。本示例的电容孔200的排列方式为六边形最密堆积结构(Hexagonal Closest Packed，HCP)，基于该HCP结构，可以在后续步骤中形成紧密排列的存储器电容，从而提高DRAM中存储器电容的排布密度和集成度。
需要说明的是，相邻的六个电容孔200在水平面内呈正六边形排列是指，每个电容孔200的中心点在水平面内构成如图3所示的虚拟正六边形，在其他实施例中，在水平面内呈正六边形排列的定义与本实施例中的定义相同，将不再进行赘述。
进一步地，相邻的接触焊盘101之间形成有间隔层，以隔离不同的接触焊盘101，从而防止不同的接触焊盘101之间发生短路现象，以提高DRAM的可靠性。可选地，接触焊盘101的材料可以为钨、铝、铜、钛、钽、多晶硅中的一种或多种。间隔层的材料可以为氮化硅(SiN)、氧化硅(SiO2)、氧化铝(Al2O3)中的一种或多种。牺牲层110的材料可以为二氧化硅(SiO2)、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、硼磷硅玻璃(BPSG)和氟硅玻璃(FSG)中的一种或多种。支撑层120的材料可以为但不局限于氮化硅(Si3N4)。
S200：在支撑层120的表面形成多个间隔设置的中空的第一侧墙结构310。
具体地，图4为一实施例的第一侧墙结构310的俯视示意图，如图4所示，在本实施例中，第一侧墙结构310为中空的柱形，多个第一侧墙结构310形成阵列式排布，其中，中空的柱形可以是中空的圆柱形、四棱柱形、六棱柱型、八棱柱形等，本实施例不限定柱形的具体形状。需要说明的是，图4中仅示出第一侧墙结构310，而未示出位于第一侧墙结构310下侧的支撑层120和电容孔200等结构。
进一步地，由于第一侧墙结构310的尺寸较小，在曝光工艺制程中会存在光学邻近效应，从而导致曝光后形成的图形与版图图形不完全吻合，因此，在版图设计时，会适当调整第一侧墙结构310的形状，从而获得更好的器件结构和器件性能，即第一侧墙结构310可以不局限于上述规则的柱形结构，而且，在其他实施例的其他结构的设计版图中，也会适当调整版图图形以获得更好的器件结构和器件性能，在其他实施例中将不再进行赘述。
再进一步地，继续如图4所示，相邻的六个第一侧墙结构310在水平面内呈正六边形排列，正六边形的每个顶角均设有一个第一侧墙结构310，且正六边形的中心设有一个第一侧墙结构310。并且，第一侧墙结构310的尺寸与电容孔200的尺寸相匹配，即电容孔200的尺寸和相邻电容孔200之间的距离越大，第一侧墙结构310的尺寸和相邻第一侧墙结构310之间的距离相应地越大，从而使电容打开孔300能够有效地连通相应的多个电容孔200。
S300：在第一侧墙结构310的表面形成第二材料层以构成第二侧墙结构320。
图5为一实施例的步骤S300后的第一侧墙结构310和第二侧墙结构320的俯视示意图，如图5所示，在本实施例中，第二材料层覆盖第一侧墙结构310的内侧壁和外侧壁，在其他实施例中，第二材料层还可以覆盖第一侧墙结构310的顶部。
在本实施例中，在竖直方向上，支撑层120和牺牲层110未被第一侧墙结构310和第二侧墙结构320覆盖的区域，即为后续步骤中形成电容打开孔300的区域，本实施例的形成方法可以有效地提高电容打开孔300的制备精度。具体地，继续参考图5，以第一侧墙结构310为空心圆柱形为例，假设以曝光工艺的最小工艺尺寸d1形成第一侧墙结构310，则第一侧墙结构310的内轮廓的直径为d1，若基于该第一侧墙结构310形成电容打开孔300，则电容打开孔300的直径也为d1，本实施例通过步骤S300，可以获得内轮廓的直径为d2的第二侧墙结构320，且d2＜d1，从而制备更小尺寸的电容打开孔300，即提高了电容打开孔300的制备精度，也同时提高了电容打开孔300的制备良率。
S400：以第一侧墙结构310和第二侧墙结构320为掩膜蚀刻牺牲层110和支撑层120以形成电容打开孔300。
具体地，在本实施例中，可以采用干法蚀刻工艺去除牺牲层110和支撑层120，蚀刻气体可以为四氟化碳和三氯甲烷的混合物，通过设置不同蚀刻气体的比例，利用支撑层120和牺牲层110的蚀刻选择比对支撑层120和牺牲层110进行蚀刻。在其他实施例中，也可以采用干法蚀刻工艺去除支撑层120，并采用湿法蚀刻工艺去除牺牲层110。可以理解的是，湿法蚀刻工艺的操作更加简单，无需考量支撑层120和牺牲层110的蚀刻选择比，但会增加工艺制程的步骤数量，从而拉长制备周期，因此，可以根据实际制备需求，选择更加恰当的蚀刻工艺。
本实施例的上述电容打开孔的形成方法，通过步骤S100至S400，可以形成紧密排列的第一侧墙结构310和第二侧墙结构320，以进一步形成电容打开孔300，基于上述紧密排列的双重侧墙结构的形成方法，既可以实现电容打开孔300的连通作用，又可以制备更小体积的电容打开孔300，从而提高了电容打开孔300的制备精度。
图6为一实施例的步骤S200的子流程图，如图6所示，在本实施例中，步骤S200包括步骤S210至S230。
S210：在支撑层120的表面形成多个间隔设置的初始侧墙结构330，初始侧墙结构330为柱形。
具体地，图7为一实施例的步骤S210后的初始侧墙结构330的俯视示意图，其中，柱形的初始侧墙结构330可以为圆柱形、四棱柱形、六棱柱型、八棱柱形等。初始侧墙结构330用作支撑结构，以在后续步骤中形成第一侧墙结构310。进一步地，如图7所示，相邻的六个初始侧墙结构330在水平面内呈正六边形排列，正六边形的每个顶角均设有一个初始侧墙结构330，且正六边形的中心设有一个初始侧墙结构330。
在一示例中，初始侧墙结构330为光阻材料，并通过以下步骤形成初始侧墙结构330：在支撑层120的表面形成第一光阻层，再通过初始侧墙结构的光罩曝光第一光阻层并进行显影，剩余的第一光阻层作为初始侧墙结构330，本示例的方法形成的初始侧墙结构330的制备工艺简单，可以有效缩短制备周期。
在另一示例中，初始侧墙结构330为碳、氮、氧等元素掺杂的硅化合物，并通过以下步骤形成初始侧墙结构330：在支撑层120的表面依次形成初始侧墙材料层和第二光阻层，再通过初始侧墙结构的光罩曝光第二光阻层并进行显影，以形成图形化的第二光阻层，且图形化的第二光阻层遮挡住待形成初始侧墙结构330的区域，最后以图形化的第二光阻层作为掩膜蚀刻初始侧墙材料层，剩余的初始侧墙材料层作为初始侧墙结构330，本示例的方法形成的初始侧墙结构330的强度较大，且不易发生形变，因此，基于该初始侧墙结构330制备的第一侧墙结构310具有更好的形状准确度。其中，初始侧墙结构330和第一侧墙结构310具有较大的蚀刻选择比。
S220：在初始侧墙结构330的侧壁上形成第一材料层。
具体地，图8为一实施例的步骤S220后的初始侧墙结构330和第一材料层的俯视示意图，如图8所示，第一材料层形成在初始侧墙结构330的侧壁上。进一步地，第一材料层的材料可以为氮化物，例如可以为氮化硅，并可以采用物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)等方式中的一种形成。在本实施例中，第一材料层需暴露出部分初始侧墙结构330，以便于在后续步骤中去除初始侧墙结构330。在本实施例中，氮化硅的强度较大，因此具有较好的结构稳定性，从而可以有效支撑后续待形成的第二侧墙结构320。
S230：去除初始侧墙结构330，剩余的第一材料层作为第一侧墙结构310。
在本实施例中，通过步骤S210至S230可以形成如图4所示的多个间隔设置的第一侧墙结构310，进一步地，而且还可以通过改变第一材料层的沉积时间，准确、快速地改变第一侧墙结构310的沉积厚度，而无需改变光罩中的图形，从而提供了更高的制备灵活性，以兼容不同尺寸或不同间距的电容孔200。
图9为一实施例的步骤S210的子流程图，如图9所示，在本实施例中，步骤S210包括步骤S211至S212。
S211：在支撑层120的表面形成多个第一初始侧墙331；
S212：在支撑层120的表面形成多个第二初始侧墙332；
其中，第一初始侧墙331和第二初始侧墙332的形状相同且互相间隔设置，多个第一初始侧墙331和多个第二初始侧墙332共同构成初始侧墙结构330。图10为一实施例的步骤S211后的器件结构的俯视示意图，图11为图10实施例的步骤S212后的器件结构的俯视示意图，如图10至图11所示，在本实施例中，通过分次形成多个初始侧墙结构330，可以减少每个步骤中待形成的初始侧墙结构330的数量，从而降低初始侧墙结构330的制备难度，提高初始侧墙结构330的制备良率。进一步地，当多个初始侧墙结构330的排布密度过高时，也可以拆分为多个步骤进行制备，且拆分方式也不局限于图10至图11所示的拆分方式。
在一实施例中，步骤S300包括：采用生长工艺在第一侧墙结构310的表面形成氧化物层以构成第二侧墙结构320。具体地，氧化物层可以是氧化硅层。进一步地，本实施例通过一步工艺制程在第一侧墙结构310的内侧壁和外侧壁同时生长氧化物层，因此，可以根据待形成的电容孔200的尺寸和间距，调节第二侧墙结构320的生长时间，从而便捷地调节氧化物层的厚度，以改变第二侧墙结构320的尺寸和间距。
图12为一实施例的侧墙结构和电容孔200的位置关系的示意图，如图12所示，在本实施例中，相邻设置的两个第二侧墙结构320的外轮廓均相切，以保证有效连通多个电容孔200的前提下，缩小电容打开孔300的尺寸，从而使存储电容器获得更大的电荷存储量。
进一步地，如图12所示，第二侧墙结构320的内轮廓构成第一蚀刻图形341，第一蚀刻图形341近似为圆形，相邻设置的三个第二侧墙结构320的外轮廓共同构成第二蚀刻图形342，第二蚀刻图形342近似为三角形，第一蚀刻图形341和第二蚀刻图形均342与待形成的电容打开孔300一一对应，每个电容打开孔300用于连通相邻设置的三个电容孔200，而且每个电容孔200只连通至一个电容打开孔300，基于本实施例的上述电容打开孔300的排列方式，可以有效地提高电容打开孔300的连通效率。
在一实施例中，步骤S400后，还包括：去除第一侧墙结构310和第二侧墙结构320，通过去除第一侧墙结构310和第二侧墙结构320，便于在后续步骤中继续形成电容介质层500和第二电极层600。
图13为一实施例的存储器电容的形成方法，如图13所示，在本实施例中，存储器电容的形成方法包括步骤S10至S60。
S10：提供衬底，在衬底的表面形成层叠设置的牺牲层110和支撑层120。
图14为一实施例的步骤S10后的器件结构的截面示意图，如图14所示，在本实施例中，牺牲层110形成于衬底的表面，支撑层120形成于牺牲层110的表面。具体地，支撑层120用于提升存储器电容的结构强度，以防止存储器电容的结构发生损伤，从而提高器件的稳定性，在本实施例中，可以采用化学气相沉积工艺制程形成支撑层120，支撑层120的材料可以为但不局限于氮化硅(Si3N4)。牺牲层110的材料可以为二氧化硅(SiO2)磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、硼磷硅玻璃(BPSG)和氟硅玻璃(FSG)中的一种或多种。在其他实施例中，也可以间隔依次形成多个牺牲层110和多个支撑层120，从而进一步提升存储器电容的结构强度。
S20：根据电容孔200版图蚀刻牺牲层110和支撑层120至衬底的表面以形成电容孔200。
继续参考图2，在本实施例中，电容孔200形成于支撑层120和牺牲层110中，且暴露出衬底中的接触焊盘101。具体地，步骤S20可以包括：通过刮涂或旋涂工艺制程在支撑层120的表面形成第三光阻层；依据电容孔200版图对第三光阻层进行曝光和显影，以形成图形化的第三光阻层；以图形化的第三光阻层为掩膜，蚀刻支撑层120和牺牲层110至衬底的表面，以暴露出衬底中的接触焊盘101，被蚀刻区域形成电容孔200；使用光阻剥离液去除剩余的第三光阻层。
S30：在电容孔200中形成第一电极层400，第一电极层400覆盖电容孔200的内壁以及暴露的衬底。
图15为一实施例的步骤S30后的器件结构的截面示意图，如图15所示，在本实施例中，第一电极层400覆盖电容孔200的内壁以及暴露的衬底。具体地，步骤S30可以包括：采用原子层沉积工艺制程形成第一金属层，第一金属层覆盖支撑层120表面、电容孔200的内壁以及暴露的衬底；去除支撑层120顶部的第一金属层，剩余的第一金属层作为第一电极层400，第一电极层400覆盖电容孔200的内壁以及暴露的衬底。可选地，第一电极层400的材料为氮化钛(TiN)，第一电极层400与衬底中的接触焊盘101连接，用于获取来自晶体管的信号，从而实现数据的存储和读取。
S40：采用前述电容打开孔的形成方法形成电容打开孔300，电容打开孔300用于连通相邻设置的多个电容孔200。
图16为一实施例的步骤S40后的器件结构的截面示意图，如图16所示，在本实施例中，先形成第一侧墙结构310和第二侧墙结构320，以暴露出待形成电容打开孔300的区域，再以第一侧墙结构310和第二侧墙结构320为掩膜，蚀刻牺牲层110和支撑层120以形成电容打开孔300。
S50：通过电容打开孔300蚀刻剩余的牺牲层110。
图17为一实施例的S50后的器件结构的截面示意图，具体地，在本实施例中，通过电容打开孔300向器件内注入湿法蚀刻溶液，从而去除剩余的牺牲层110。需要说明的是，可以根据牺牲层110的材料，选择相应的湿法蚀刻溶液，从而提高湿法蚀刻的效率，并保证牺牲层110被完全蚀刻干净。
S60：在电容打开孔300的内壁和第一电极层400的表面依次形成电容介质层500和第二电极层600，第一电极层400、电容介质层500和第二电极层600共同构成存储器电容。
图18为一实施例的步骤S60后的器件结构的截面示意图，如图18所示，在本实施例中，电容介质层500覆盖第一电极层400的表面，且第二电极层600覆盖电容介质层500的表面。可选地，电容介质层500的材料可以为氧化铪(HfO2)、正硅酸铪(HfSiO4)、二氧化锆(ZrO2)、氧化铝(Al2O3)、二氧化钛(TiO2)、氧化镧(La2O3)、钛酸锶(SrTiO3)、铝酸镧(LaAlO3)、氧化铈(CeO2)、氧化钇(Y2O3)等高介电常数材料中的一种或多种，通过使用高介电常数的电容介质层500材料，可以在不增大电容孔200尺寸的前提下，有效提升电容的电荷存储量。
应该理解的是，虽然各流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种电容打开孔的形成方法，其特征在于，包括：
提供衬底，所述衬底的表面形成有层叠设置的牺牲层和支撑层；
在所述支撑层的表面形成多个间隔设置的中空的第一侧墙结构；
在所述第一侧墙结构的表面形成第二材料层以构成第二侧墙结构；
以所述第一侧墙结构和所述第二侧墙结构为掩膜蚀刻所述牺牲层和所述支撑层以形成所述电容打开孔；
所述在所述支撑层的表面形成多个间隔设置的中空的第一侧墙结构，包括：
在所述支撑层的表面形成多个间隔设置的初始侧墙结构，所述初始侧墙结构为柱形；
在所述初始侧墙结构的侧壁上形成第一材料层；
去除所述初始侧墙结构，剩余的所述第一材料层作为所述第一侧墙结构。
2.根据权利要求1所述的形成方法，其特征在于，采用干法蚀刻工艺去除牺牲层和支撑层，蚀刻气体为四氟化碳和三氯甲烷的混合物。
3.根据权利要求1所述的形成方法，其特征在于，所述在所述支撑层的表面形成多个间隔设置的初始侧墙结构，包括：
在所述支撑层的表面形成多个第一初始侧墙；
在所述支撑层的表面形成多个第二初始侧墙；
其中，所述第一初始侧墙和所述第二初始侧墙的形状相同且互相间隔设置，多个所述第一初始侧墙和多个所述第二初始侧墙共同构成多个所述初始侧墙结构。
4.根据权利要求1所述的形成方法，其特征在于，所述在所述初始侧墙结构的侧壁上形成第一材料层，包括：
在所述初始侧墙结构的侧壁上形成氮化物层。
5.根据权利要求1所述的形成方法，其特征在于，所述在所述第一侧墙结构的表面形成第二材料层以构成第二侧墙结构，包括：
采用生长工艺在所述第一侧墙结构的表面形成氧化物层以构成所述第二侧墙结构。
6.根据权利要求1所述的形成方法，其特征在于，所述牺牲层和所述支撑层中形成有多个电容孔，所述电容孔沿竖直方向贯穿所述牺牲层和所述支撑层至所述衬底的表面，相邻的六个所述电容孔在水平面内呈正六边形排列，所述正六边形的每个顶角均设有一个所述电容孔，且所述正六边形的中心设有一个所述电容孔。
7.根据权利要求6所述的形成方法，其特征在于，所述第二侧墙结构的内轮廓构成第一蚀刻图形，相邻设置的三个所述第二侧墙结构的外轮廓共同构成第二蚀刻图形，所述第一蚀刻图形和所述第二蚀刻图形均与所述电容打开孔一一对应；
每个所述电容打开孔用于连通相邻设置的三个所述电容孔，且每个所述电容孔只连通至一个所述电容打开孔。
8.根据权利要求1所述的形成方法，其特征在于，所述以所述第一侧墙结构和所述第二侧墙结构为掩膜蚀刻所述牺牲层和所述支撑层以形成所述电容打开孔后，还包括：
去除所述第一侧墙结构和所述第二侧墙结构。
9.根据权利要求1所述的形成方法，其特征在于，相邻设置的两个所述第二侧墙结构的外轮廓相切。
10.一种存储器电容的形成方法，其特征在于，包括：
提供衬底，在所述衬底的表面形成层叠设置的牺牲层和支撑层；
根据电容孔版图蚀刻所述牺牲层和支撑层至所述衬底的表面以形成电容孔；
在所述电容孔中形成第一电极层，所述第一电极层覆盖所述电容孔的内壁以及暴露的所述衬底；
采用权利要求1至9任一项所述的形成方法形成电容打开孔，所述电容打开孔用于连通相邻设置的多个所述电容孔；
通过所述电容打开孔蚀刻剩余的所述牺牲层；
在所述电容打开孔的内壁和所述第一电极层的表面依次形成电容介质层和第二电极层，所述第一电极层、所述电容介质层和所述第二电极层共同构成所述存储器电容。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010396954.4A CN113659075B (zh) | 2020-05-12 | 2020-05-12 | 电容打开孔的形成方法和存储器电容的形成方法 |
| PCT/CN2021/075035 WO2021227569A1 (zh) | 2020-05-12 | 2021-02-03 | 电容打开孔的形成方法和存储器电容的形成方法 |
| EP21803389.2A EP4002504A4 (en) | 2020-05-12 | 2021-02-03 | METHOD OF FORMING A CAPACITOR OPENING AND METHOD OF FORMING A STORAGE CAPACITOR |
| US17/379,064 US20210358914A1 (en) | 2020-05-12 | 2021-07-19 | Method for forming capacitor opening hole and method for forming memory capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010396954.4A CN113659075B (zh) | 2020-05-12 | 2020-05-12 | 电容打开孔的形成方法和存储器电容的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113659075A CN113659075A (zh) | 2021-11-16 |
| CN113659075B true CN113659075B (zh) | 2023-07-11 |
Family
ID=78488875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010396954.4A Active CN113659075B (zh) | 2020-05-12 | 2020-05-12 | 电容打开孔的形成方法和存储器电容的形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113659075B (zh) |
| WO (1) | WO2021227569A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116801607A (zh) * | 2022-03-10 | 2023-09-22 | 长鑫存储技术有限公司 | 存储器及其形成方法 |
| CN117672819A (zh) * | 2022-08-17 | 2024-03-08 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN117677182A (zh) * | 2022-08-17 | 2024-03-08 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1151086A (zh) * | 1995-09-29 | 1997-06-04 | 日本电气株式会社 | 具有波纹形电极的叠层电容器 |
| KR20090122559A (ko) * | 2008-05-26 | 2009-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR20120004212A (ko) * | 2010-07-06 | 2012-01-12 | 주식회사 하이닉스반도체 | 캐패시터 제조 방법 |
| CN108987346A (zh) * | 2017-06-02 | 2018-12-11 | 长鑫存储技术有限公司 | 半导体存储器及其制造方法 |
| CN110634733A (zh) * | 2018-06-22 | 2019-12-31 | 长鑫存储技术有限公司 | 半导体存储器电容孔的制备方法 |
| CN110943163A (zh) * | 2018-09-21 | 2020-03-31 | 长鑫存储技术有限公司 | 一种改善电容孔形貌的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960006822B1 (ko) * | 1993-04-15 | 1996-05-23 | 삼성전자주식회사 | 반도체장치의 미세패턴 형성방법 |
| JP2008530813A (ja) * | 2005-02-18 | 2008-08-07 | エヌエックスピー ビー ヴィ | キャパシタンスを増大させた埋め込み型ｄｒａｍ及びその製造方法 |
| KR100673015B1 (ko) * | 2005-11-14 | 2007-01-24 | 삼성전자주식회사 | 캐패시터를 갖는 반도체 소자 및 그 형성 방법 |
| CN108538835B (zh) * | 2018-05-16 | 2024-02-06 | 长鑫存储技术有限公司 | 电容器阵列结构及其制备方法 |
-
2020
- 2020-05-12 CN CN202010396954.4A patent/CN113659075B/zh active Active
-
2021
- 2021-02-03 WO PCT/CN2021/075035 patent/WO2021227569A1/zh unknown
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1151086A (zh) * | 1995-09-29 | 1997-06-04 | 日本电气株式会社 | 具有波纹形电极的叠层电容器 |
| KR20090122559A (ko) * | 2008-05-26 | 2009-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR20120004212A (ko) * | 2010-07-06 | 2012-01-12 | 주식회사 하이닉스반도체 | 캐패시터 제조 방법 |
| CN108987346A (zh) * | 2017-06-02 | 2018-12-11 | 长鑫存储技术有限公司 | 半导体存储器及其制造方法 |
| CN110634733A (zh) * | 2018-06-22 | 2019-12-31 | 长鑫存储技术有限公司 | 半导体存储器电容孔的制备方法 |
| CN110943163A (zh) * | 2018-09-21 | 2020-03-31 | 长鑫存储技术有限公司 | 一种改善电容孔形貌的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021227569A1 (zh) | 2021-11-18 |
| CN113659075A (zh) | 2021-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113659075B (zh) | 电容打开孔的形成方法和存储器电容的形成方法 | |
| US8343845B2 (en) | Methods of manufacturing capacitor structures and methods of manufacturing semiconductor devices using the same | |
| US8134823B2 (en) | Stacked capacitor structure and manufacturing method thereof | |
| CN108550569B (zh) | 半导体集成电路的电容装置及其制作方法 | |
| US10804219B2 (en) | Semiconductor device | |
| US10079237B2 (en) | Semiconductor memory device | |
| US11327395B2 (en) | Semiconductor device | |
| JP2012146993A (ja) | コンデンサ装置の形成方法 | |
| US9054226B2 (en) | Semiconductor devices and methods of manufacturing the same | |
| CN110957304A (zh) | 一种电容器结构及其制造方法 | |
| JP2011166071A (ja) | 半導体装置およびその製造方法 | |
| US20220328494A1 (en) | Memory forming method and memory | |
| CN112447582B (zh) | 在衬底中形成沟槽隔离结构的方法 | |
| US6214686B1 (en) | Spatially offset deep trenches for high density DRAMS | |
| US20230187482A1 (en) | Method of manufacturing semiconductor structure and semiconductor structure | |
| US7781297B2 (en) | Semiconductor device and method of fabricating the same | |
| CN112563206A (zh) | 存储器电容的制作方法 | |
| WO2022028175A1 (zh) | 一种存储器的形成方法和存储器 | |
| US20070284643A1 (en) | Capacitor structure of semiconductor memory and method for preparing the same | |
| EP4002504A1 (en) | Method for forming capacitor opening hole, and method for forming memory capacitor | |
| CN116133387A (zh) | 电容器的形成方法、电容器及半导体器件 | |
| US12127397B2 (en) | Memory device and method for forming the same | |
| CN116033748B (zh) | 半导体结构及其制备方法 | |
| US20240040765A1 (en) | Method of manufacturing semiconductor structure and semiconductor structure | |
| US12040227B2 (en) | Semiconductor structure and method for manufacturing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |