CN116033748B - 半导体结构及其制备方法 - Google Patents

Abstract

本申请提供一种半导体结构及其制备方法，涉及半导体技术领域，用于解决电容器随着深宽比的增加易坍塌的技术问题，该半导体结构包括基底，基底具有阵列区；多个电容器，设置于基底的阵列区上；框架结构，设置于基底的阵列区上，框架结构包括第一水平支撑部和多个第一竖直支撑部，多个第一竖直支撑部间隔设置于基底和第一水平支撑部之间；多个电容器位于框架结构内，且贯穿第一水平支撑部并与基底接触连接。该半导体结构的制备方法用于制备上述半导体结构。本申请能够提高电容器的机械强度，避免了电容器随着深宽比的增大而倾斜，甚至坍塌的情况，从而提高了半导体结构的良率。

Description

半导体结构及其制备方法

技术领域

本申请涉及半导体制造技术领域，尤其涉及一种半导体结构及其制备方法。

背景技术

动态随机存取存储器(dynamic random access memory，简称DRAM)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。

动态随机存取存储器包括多个重复的存储单元，每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线（Word line，WL）相连、漏极与位线（Bit line，BL）相连、源极与电容器相连。存储单元的外围具有解码器(decoder)、感测放大器（sense amplifier）等，解码器选中字线，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线、感测放大器读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。

随着DRAM的关键尺寸的不断减小，电容器的深宽比越来越高，而电容器的深宽比过高容易导致电容器的结构坍塌，同时也会引起存储单元外围的器件产生不良的影响。

发明内容

鉴于上述问题，本申请实施例提供一种半导体结构及其制备方法，能够提高电容器的稳定性，从而提高半导体结构的良率。

为了实现上述目的，本申请实施例提供如下技术方案：

本申请实施例第一方面提供一种半导体结构，包括：

基底，所述基底具有阵列区；

多个电容器，设置于所述基底的阵列区上；

框架结构，设置于所述基底的阵列区上，所述框架结构包括第一水平支撑部和多个第一竖直支撑部，多个所述第一竖直支撑部间隔设置于所述基底和所述第一水平支撑部之间；

多个所述电容器位于所述框架结构内，且贯穿所述第一水平支撑部并与所述基底接触连接。

作为一种可选的实施方式，所述框架结构还包括：

第二水平支撑部，所述第二水平支撑部位于所述第一水平支撑部上方，且与所述第一水平支撑部沿竖直方向间隔设置；且多个所述电容器贯穿所述第二水平支撑部。

作为一种可选的实施方式，所述框架还包括：

多个第二竖直支撑部，间隔设置于所述第一水平支撑部和所述第二水平支撑部之间。

作为一种可选的实施方式，各所述第二竖直支撑部与各所述第一竖直支撑部在沿所述基底厚度方向上的正投影相互错位。

作为一种可选的实施方式，多个所述第二竖直支撑部在所述基底上的排布密度小于多个所述第一竖直支撑部的排布密度。

作为一种可选的实施方式，多个所述第一竖直支撑部在所述基底和所述第一水平支撑部之间围设形成第一环形区域，多个所述电容器位于所述第一环形区域内。

作为一种可选的实施方式，多个所述第二竖直支撑部在所述第一水平支撑部和所述第二水平支撑部之间围设形成第二环形区域，所述第二环形区域在所述基底上的正投影与所述第一环形区域在所述基底上的正投影重合。

作为一种可选的实施方式，所述第一环形区域的边缘至阵列区的边缘的垂直距离为所述阵列区在同一方向上的长度的1/4~1/3。

作为一种可选的实施方式，所述第一环形区域的边缘至阵列区的边缘的垂直距离为所述阵列区在同一方向上的长度的1/4。

作为一种可选的实施方式，多个所述第一竖直支撑部和所述第一水平支撑部为同一材质形成的一体结构。

作为一种可选的实施方式，所述第二水平支撑部上设置有多个间隔设置的开口图案，所述开口图案贯穿所述第一水平支撑部和第二水平支撑部，且所述开口图案与至少三个相互相邻的所述电容器所对应的位置相交设置。

作为一种可选的实施方式，所述开口图案与三个相互相邻的所述电容器所对应的位置相交设置；

或者，所述开口图案与四个相互相邻的所述电容器所对应的位置相交设置；

又或者，所述开口图案与六个相互相邻的所述电容器所对应的位置相交设置。

作为一种可选的实施方式，所述开口图案包括圆形、矩形、梯形、椭圆形中的至少一者。

作为一种可选的实施方式，所述电容器沿所述基底的厚度方向的深度与所述电容器沿垂直所述基底的厚度方向的宽度尺寸的深宽比大于等于35:1。

作为一种可选的实施方式，多个所述电容器在所述框架结构内的排布结构为六方密排结构。

作为一种可选的实施方式，各所述电容器为柱状电容或筒状电容中的一种。

作为一种可选的实施方式，所述半导体结构还包括字线、位线和晶体管，所述字线、所述位线和所述晶体管位于所述基底上，且所述字线和所述位线在所述基底上相互交错排布；

所述晶体管包括栅极、源极和漏极，所述栅极与所述字线连接，所述漏极与所述位线连接，所述电容器与所述源极连接。

本申请实施例第二方面提供一种半导体结构的制备方法，包括：

提供基底，所述基底具有阵列区；

在所述基底的阵列区形成框架结构，所述框架结构包括形成在所述基底上的第一水平支撑部以及形成在所述基底与所述第一水平支撑部之间的多个第一竖直支撑部；

在所述框架结构内形成多个电容器，多个所述电容器贯穿所述第一水平支撑部并与所述基底接触连接。

作为一种可选的实施方式，在所述基底上形成第一水平支撑部和在所述基底与所述第一水平支撑部之间形成多个第一竖直支撑部，包括：

在所述基底上形成第一牺牲层；

在所述第一牺牲层上形成第一掩膜层，并图形化处理所述第一掩膜层；

以图形化的所述第一掩膜层为掩膜，去除部分所述第一牺牲层，在所述第一牺牲层上形成多个间隔设置的第一沟槽，所述第一沟槽暴露所述基底的表面；

在所述第一沟槽内沉积第一氮化物，所述第一氮化物填充所述第一沟槽并覆盖所述第一牺牲层背离所述基底的表面；其中，填充在各所述第一沟槽内的所述第一氮化物形成为第一竖直支撑部，覆盖在所述第一牺牲层表面上的所述第一氮化物形成为第一水平支撑部。

作为一种可选的实施方式，在所述基底上形成多个所述第一竖直支撑部和所述第一水平支撑部之后，还包括：

在所述第一水平支撑部上形成第二牺牲层；

在所述第二牺牲层上形成第二掩膜层，并图形化处理所述第二掩膜层；

以图形化的所述第二掩膜层为掩膜，去除部分所述第二牺牲层，在所述第二牺牲层上形成多个间隔设置的第二沟槽，所述第二沟槽暴露所述第一水平支撑部的表面；

在所述第二沟槽内沉积第二氮化物，所述第二氮化物填充所述第二沟槽并覆盖所述第二牺牲层背离所述第一水平支撑部的表面；其中，填充在各所述第二沟槽内的所述第二氮化物形成为第二竖直支撑部，覆盖在所述第二牺牲层表面上的所述第二氮化物形成为第二水平支撑部；多个所述第一竖直支撑部、所述第一水平支撑部、多个所述第二竖直支撑部和所述第二水平支撑部共同形成框架结构。

作为一种可选的实施方式，在所述框架结构内形成多个电容器的步骤中，包括：

在所述第二水平支撑部上形成第三掩膜层，并图形化处理所述第三掩膜层，以在所述第三掩膜层上形成第三沟槽；

沿所述第三沟槽依次刻蚀所述第二水平支撑部、第二牺牲层、第一水平支撑部和第一牺牲层，以形成电容孔；

在所述电容孔内形成第一电极；

在所述第二水平支撑部上形成开口图案，且所述开口图案贯穿所述第二水平支撑部和所述第一水平支撑部，所述开口图案与至少三个相互相邻的所述电容孔相交设置；

经所述开口图案去除所述第二牺牲层和第一牺牲层，以暴露所述第一电极的外表面；

经所述开口图案在所述第一电极的外表面上依次形成包覆所述第一电极的介质层和包覆所述介质层的第二电极；

其中，所述第一电极、所述介质层和所述第二电极共同形成电容器。

本申请实施例提供的半导体结构及其制备方法中，通过在基底的阵列区设置框架结构，框架结构包括第一水平支撑部和多个第一竖直支撑部，多个第一竖直支撑部间隔设置于基底和第一水平支撑部之间，多个电容器设置于框架结构内，且电容器贯穿第一水平支撑部并与基底接触连接，这样，通过框架结构对电容器在竖直方向和水平方向提供支撑，从而能够提高电容器的机械强度，避免了电容器随着深宽比的增大而倾斜，甚至坍塌的情况，以及可能会引起存储单元外围的器件的产生影响的问题，进而提高了半导体结构的良率。

除了上面所描述的本申请实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本申请实施例提供的半导体结构及其制备方法所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的半导体结构的俯视示意图；

图2为本申请实施例提供的半导体结构的部分结构的俯视示意图；

图3为图2中C-C处的剖面结构示意图；

图4为本申请实施例提供的半导体结构中框架结构的第一种结构示意图；

图5为本申请实施例提供的半导体结构中框架结构的第二种结构的正面投影示意图；

图6为本身实施例提供的半导体结构中框架结构的第三种结构的俯视示意图；

图7为图6中沿D向的投影示意图；

图8为本申请实施例提供的半导体结构中框架结构的第四种结构的俯视示意图；

图9为图8中沿E向的投影示意图；

图10为本申请实施例提供的半导体结构中框架结构的第五种结构的正面投影示意图；

图11为本申请实施例提供的半导体结构中框架结构的第六种结构的正面投影示意图；

图12为本申请实施例提供的半导体结构中第一竖直支撑部在阵列区的第一种排布示意图；

图13为本申请实施例提供的半导体结构中第一竖直支撑部在阵列区的第二种排布示意图；

图14为本申请实施例提供的半导体结构中第一竖直支撑部在阵列区的第三种排布示意图；

图15为本申请实施例提供的半导体结构中第一竖直支撑部在阵列区的第四种排布示意图；

图16为本申请实施例提供的半导体结构中第一竖直支撑部在阵列区的第五种排布示意图；

图17为本申请实施例提供的半导体结构中框架结构的第七种结构示意图；

图18为本申请实施例提供的半导体结构中框架结构的第八种结构示意图；

图19为本申请实施例提供的半导体结构中框架结构的第九种结构的正面投影示意图；

图20为本申请实施例提供的半导体结构中框架结构的第十种结构的正面投影示意图；

图21为本申请实施例提供的半导体结构中框架结构的第十一种结构的正面投影示意图；

图22为本申请实施例提供的半导体结构中框架结构的第十二种结构的正面投影示意图；

图23为本申请实施例提供的半导体结构中框架结构的第十三种结构的正面投影示意图；

图24为本申请实施例提供的半导体结构中开口图案的第一种结构示意图；

图25为本申请实施例提供的半导体结构中开口图案的第二种结构示意图；

图26为本申请实施例提供的半导体结构的制备方法的流程示意图；

图27为本申请实施例提供的半导体结构的基底的剖面结构示意图；

图28为本申请实施例提供的半导体结构的制备方法中步骤S102的流程示意图；

图29为本申请实施例提供的半导体结构的制备过程中在基底上形成第一牺牲层的剖面结构示意图；

图30为本申请实施例提供的半导体结构的制备过程中在第一牺牲层上形成第一沟槽的剖面结构示意图；

图31为本申请实施例提供的半导体结构的制备过程中形成第一竖直支撑部和第一水平支撑部的剖面结构示意图；

图32为本申请实施例提供的半导体结构的制备过程中在第一水平支撑部上形成第二牺牲层的剖面结构示意图；

图33为本申请实施例提供的半导体结构的制备过程中在第二牺牲层上形成第二沟槽的剖面结构示意图；

图34为本申请实施例提供的半导体结构的制备过程中形成第二竖直支撑部和第二水平支撑部的剖面结构示意图；

图35为本申请实施例提供的半导体结构的制备过程中形成电容孔的剖面结构示意图；

图36为本申请实施例提供的半导体结构的制备过程中在电容孔中形成第一电极的剖面结构示意图；

图37为本申请实施例提供的半导体结构的制备过程中形成开口图案的剖面结构示意图；

图38为本申请实施例提供的半导体结构的制备过程中经开口图案去除第一牺牲层和第二牺牲层后的剖面结构示意图；

图39为本申请实施例提供的半导体结构的制备过程中形成介质层的剖面结构示意图。

附图标记：

100-半导体结构；110-基底；

120-电容器；121-第一电极；122-介质层；123-第二电极；

130-框架结构；131-第一水平支撑部；132-第一竖直支撑部；

133-第二水平支撑部；134-第二竖直支撑部；

140-开口图案；150-第一牺牲层；151-第一沟槽；

160-第二牺牲层；162-第二沟槽；170-电容孔；180-晶体管。

具体实施方式

本申请实施例提供一种半导体结构及其制备方法，通过在基底的阵列区设置框架结构，框架结构包括第一水平支撑部和多个第一竖直支撑部，多个第一竖直支撑部间隔设置于基底和第一水平支撑部之间，多个电容器设置于框架结构内，且电容器贯穿第一水平支撑部并与基底接触连接，这样，通过框架结构对电容器在竖直方向和水平方向提供支撑，从而能够提高电容器的机械强度，避免了电容器随着深宽比的增大而倾斜，甚至坍塌的情况，以及可能会引起存储单元外围的器件的产生影响的问题，进而提高了半导体结构的良率。

为了使本申请实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本申请保护的范围。

请参照图1所示，本申请实施例提供一种半导体结构100，包括基底110，基底110包括阵列区和外围区，示例性的，阵列区可以用A表示，外围区可以用B表示。

其中，阵列区具有多个重复的存储单元，每个存储单元包括多个电容器120、晶体管180、字线和位线等，外围区具有解码器、感测放大器（图中未示出）等。晶体管180的栅极与字线相连，漏极与位线相连，源极与电容器相连，在具体实现时，解码器选中字线，字线上的电压信号能够控制晶体管180的打开或关闭，进而通过位线、感测放大器读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。其中，字线、位线和晶体管180的结构可参照相关技术，在此不再赘述。

由于电容器120的深宽比不断的增大，电容器120存在易倾斜、甚至坍塌的问题，且电容器120的倾斜或坍塌可能会对外围区B的器件产生影响。

为了解决上述问题，在本申请实施例中，如图2至图4所示，在阵列区A靠近外围区的边缘设置有框架结构130，即多个电容器120和框架结构130均设置于基底110的阵列区A上；其中，框架结构130包括第一水平支撑部131和多个第一竖直支撑部132，多个第一竖直支撑部132间隔设置于基底110和第一水平支撑部131之间，多个电容器120位于框架结构130内，且多个电容器120贯穿第一水平支撑部131并与基底110接触连接。

上述方案中，通过在基底110的阵列区A，例如在靠近外围区B的位置，设置框架结构130，并通过框架结构130中的第一水平支撑部131和多个第一竖直支撑部132分别对电容器120在竖直方向和水平方向提供支撑，从而提高电容器120的机械强度，避免了电容器120随着深宽比的增大而易倾斜，甚至坍塌的问题，进而提高半导体结构100的良率及工作可靠性。

可以理解的是，基底110可以为后续结构和工艺提供结构基础，该基底110的材料可以包括硅、锗、锗硅、碳化硅，绝缘体上硅以及绝缘体上锗中的任一者或者多者。在本申请实施例中，基底110的至少部分为硅基底110，硅材料可以为单晶硅。

在一些可选的实施方式中，第一水平支撑部131可以为层状结构，即第一水平支撑部131为水平设置的第一水平支撑层；第一竖直支撑部132可以为柱状结构，例如，在图4中，第一竖直支撑部132为第一竖直支撑柱，且第一竖直支撑柱沿水平方向的截面形状可以为圆形、矩形、梯形、正方形、椭圆形或者其它任意形状，结构简单，加工容易，成本低。

在另一些可选的实施方式中，第一竖直支撑部132可以为锥状结构，如图5中所示，第一竖直支撑部132可以为圆锥、棱锥等，通过将第一竖直支撑部132设置为锥状结构，即第一竖直支撑部132的截面尺寸沿基底的厚度方向从底部向顶部依次减小，这样，可以避免第一竖直支撑部132随高度的增大而稳定性差的问题，从而可以提高第一竖直支撑部132的支撑稳定性。

在又一些可选的实施方式中，如图6和图7所示，第一竖直支撑部132可以在阵列区A沿靠近外围区B的边缘围设形成支撑侧墙，从而进一步提高第一竖直支撑部132的支撑强度。

在又一些可选的实施方式中，如图8和图9所示，第一竖直支撑部132可以在阵列区A沿靠近外围区B的边缘形成梯形侧墙，且第一竖直支撑部132沿基底的厚度方向从底部至顶部在基底110上的投影逐渐减小，以提高第一竖直支撑部132的支撑强度的同时，提高第一竖直支撑部132的稳定性，避免第一竖直支撑部132因高度的增大而倾斜的问题。

在又一些可选的实施方式中，如图10所示，第一竖直支撑部132可以形成桁架结构，能够进步提高第一竖直支撑部132的支撑稳定性。

在又一些可选的实施方式中，如图11所示，第一竖直支撑部132可以形成交叉设置的支撑结构等。

需要说明的是，第一竖直支撑部132包括但不仅限于上述结构，只要能够提高电容器120的支撑强度和/或稳定性即可，具体不做限制。

在下面实施例中，以第一竖直支撑部132为柱状结构为例进行介绍。

另外，可以理解的是，各第一竖直支撑部132的一端与基底110接触连接，而各第一竖直支撑部132的另一端与第一水平支撑部131接触连接，多个第一竖直支撑部132可以为位于框架结构130内的电容器120提供竖直支撑力，而第一水平支撑部131可以为电容器120提供水平支撑力，从而能够提高电容器120的机械强度，进而提供电容器120的工作可靠性。

如图12至图16所示，在一些可选的实施方式中，多个第一竖直支撑部132在基底110与第一水平支撑部131之间间隔设置并围设形成第一环形区域，多个电容器120位于第一环形区域内并贯穿第一水平支撑部131与基底110接触连接。

示例性的，多个第一竖直支撑部132在基底110的阵列区A靠近外围区B的位置并沿阵列区A的周向围设形成矩形，且各第一竖直支撑部132沿第一环形区域的延伸路径等间隔均匀分布，如图12中所示，这样，能够使得多个第一竖直支撑部132能够为所对应的阵列区A内的电容器120提供较为均匀的竖直支撑力，以增大电容器120的强度。

在另一些可选的实施方式中，多个第一竖直支撑部132围设形成的第一环形区域的延伸路径上非等间隔排布，如图13中所示，以根据实际需求对不同位置的竖直支撑力进行相应支撑强度的支撑补偿，从而使得阵列区A的整体在竖直方向的支撑力达到平衡，避免局部因支撑力集中而造成应力集中的问题。

另外，多个第一竖直支撑部132所围设形成的第一环形区域的形状还可以为圆形、梯形、椭圆形或者其它任意形状，例如，在图14中，第一环形区域为圆形；在图15中，第一环形区域为椭圆形；在图16中，第一环形区域为梯形，这样，多个第一竖直支撑部132可以根据支撑力以及空间布局等因素进行设置，使得阵列区A中各器件以及结构能够合理布局，从而提高空间利用率。

在一些可选的实施例中，第一环形区域的边缘至阵列区A的边缘的垂直距离为阵列区在同一方向上的长度的1/4~1/3，这样，可以避免第一竖直支撑部132对阵列区A中所排布的各器件的影响，由于阵列区A靠近外围区B的边缘在制备过程中可能会因为工艺存在一些不可避免的缺陷，而该缺陷可能会影响第一竖直支撑部132的支撑可靠性，因此，通过使第一竖直支撑部132设置在距离阵列区A的边缘具有一定的安全距离，这样，可以避免第一竖直支撑部132因太靠近阵列区A的边缘而影响其支撑可靠性。

示例性的，第一环形区域的边缘至阵列区A的边缘的垂直距离为阵列区A在同一方向上的长度的1/4，从而在满足第一竖直支撑部132的支撑可靠性的同时，能够提高阵列区的空间利用率。

另外，为了减小框架结构130的制备工艺，在本申请实施例中，多个第一竖直支撑部132与第一水平支撑部131可以为同一种材质并通过一体成型工艺形成的一体结构，这样，可以减少第一水平支撑部131与多个第一竖直支撑部132之间的制备工艺，从而避免第一水平支撑部131与多个第一竖直支撑部132之间的例如接触不稳定，工艺对准难度大等情况，也能够提高第一水平支撑部131与多个第一竖直支撑部132之间的连接可靠性，从而能够提高框架结构130整体的支撑稳定性，同时还能够节省框架结构130的制备成本。

在一些可选的实施方式中，请继续参照图17所示，框架结构130还包括第二水平支撑部133，第二水平支撑部133位于第一水平支撑部131上方，且与第一水平支撑部131沿竖直方向间隔设置，多个电容器120贯穿第二水平支撑部133。

可以理解的是，通过在第一水平支撑部131的上方沿竖直方向设置与第一水平方向间隔设置的第二水平支撑部133，这样，第二水平支撑部133能够进一步对多个电容器120在水平方向上提供支撑力，从而使得第一水平支撑部131和第二水平支撑部133可以分别对电容器120的不同高度位置提供水平支撑力，以进一步提高多个电容器120的机械强度，避免电容器120因深宽比过高，电容柱发生倾斜，甚至发生坍塌，进而能够提高半导体结构100的良率。

其中，第二水平支撑部133可以为水平设置的层状结构，例如，第二水平支撑部133可以为第二水平支撑层。

需要说明的是，框架结构130包括但不仅限于包括第一水平支撑部131和第二水平支撑部133，例如，框架结构130还可以包括第三水平支撑部，且第三水平支撑部在竖直方向上间隔设置于第二水平支撑部133的上方；也就是说，框架结构130的水平支撑部可以有两个或者两个以上，具体可根据电容器120的深宽比设置，只要能够保证电容器120具有足够的机械强度即可，具体可根据实际需求设置水平支撑部的数量。

为了进一步提高框架结构130的支撑强度，在本申请实施例中，请参照图2、图3和图18所示，框架结构130还包括多个第二竖直支撑部134，多个第二竖直支撑部134间隔设置于第一水平支撑部131和第二水平支撑部133之间。

可以理解的是，各第二竖直支撑部134的一端与第一水平支撑部131接触连接，各第二竖直支撑部134的另一端与第二水平支撑部133连接。

在本申请实施例中，在基底110和第一水平支撑部131和基底110之间设置多个第一竖直支撑部132的基础上，通过在第一水平支撑部131和第二水平支撑部133之间设置多个第二竖直支撑部134，以通过多个第二竖直支撑部134进一步提高电容器120在竖直方向上的支撑强度，从而能够进一步提高电容器120的机械强度。

在一些可选的实施方式中，第二竖直支撑部134可以为柱状结构，例如，第二竖直支撑部134为第二竖直支撑柱，如图18中所示，且第二竖直支撑柱在水平方向上的截面形状可以为圆形、正方形、矩形、椭圆形、梯形或者其它任意形状，在此不做具体限制。

在另一些可选的实施方式中，第二竖直支撑部134也可以为锥状结构，如图19中所示，示例性的，第二竖直支撑部134为圆锥、棱锥等，通过将第二竖直支撑部134设置为锥状结构，即第二竖直支撑部134的截面尺寸沿基底的厚度方向从底部向顶部依次减小，这样，可以避免第二竖直支撑部134随高度的增大而稳定性差的问题，从而可以提高第二竖直支撑部134的支撑可靠性。

在图20中，第二竖直支撑部134可以在阵列区A沿靠近外围区B的边缘围设形成支撑侧墙，从而进一步提高第二竖直支撑部134的支撑强度。

在图21中，第二竖直支撑部134可以在阵列区A沿靠近外围区B的边缘形成梯形侧墙，且第二竖直支撑部134沿基底的厚度方向从底部至顶部在基底110上的投影逐渐减小，以提高第二竖直支撑部134的支撑强度的同时，提高第二竖直支撑部134的稳定性，避免第二竖直支撑部134因高度的增大而倾斜的问题。

在图22中，第二竖直支撑部134可以形成桁架结构，能够进步提高第二竖直支撑部134的支撑稳定性。

在图23中，第二竖直支撑部134可以形成交叉设置的支撑结构等。

需要说明的是，第二竖直支撑部134包括但不仅限于上述结构，只要能够提高电容器120的支撑强度和/或稳定性即可；第二竖直支撑部134的结构可以与第一竖直支撑部132的结构进行任意组合，在此不做具体限制。

另外，第二竖直支撑部134与第二水平支撑部133也可以是同一材质通过一体成型的工艺制备而成的一体结构，这样，可以减少第二水平支撑部133与多个第二竖直支撑部134之间的例如粘接等组装工艺，也能够提高第二水平支撑部133与多个第二竖直支撑部134之间的连接可靠性，从而能够提高框架结构130整体的支撑稳定性，同时还能够节省框架结构130的制备成本。

在一些可选的实施方式中，多个第二竖直支撑部134在第一水平支撑部131和第二水平支撑部133之间间隔设置，且多个第二竖直支撑部134共同围设形成第二环形区域，多个电容器120位于第二环形区域内，这样，多个第二竖直支撑部134以及位于多个第二竖直支撑部134上的第二水平支撑部133可以进一步对电容器120提供水平方向和竖直方向的支撑力，能够进一步提高电容器120的机械强度。

在一些可选的实施方式中，多个第二竖直支撑部134围设形成的第二环形区域在基底110上的正投影，与多个第一竖直支撑部132围设形成的第一环形区域在基底110上的正投影重合，这样，可以提高阵列区的空间利用率的同时，避免第二竖直支撑部134太靠近阵列区的边缘而影响其支撑可靠性。

在一些实施例中，第一竖直支撑部132与第二竖直支撑部134可以在竖直方向上对齐设置，如图2和图3中所示。

为了避免第一竖直支撑部132与第二竖直支撑部134在竖直方向上的支撑点引起的应力集中，在本申请实施例中，各第二竖直支撑部134与各第一竖直支撑部132在沿基底110厚度方向上的正投影也可以相互错位，如图18和图19中所示，即第二竖直支撑部134在基底110上的正投影与第一竖直支撑部132在基底110上的正投影不相交或者重合，从而使得多个第二竖直支撑部134的支撑点和多个第一竖直支撑部132的支撑点分散在不同的位置，避免支撑点的应力集中而影响其支撑可靠性。

在一些可选的实施方式，多个第二竖直支撑部134在基底110上的排布密度小于多个第一竖直支撑部132的排布密度，即第二竖直支撑部134的数量小于第一竖直支撑部132的数量；当然，第二竖直支撑部134的排布密度也可以和第一竖直支撑部132的排布密度相同，具体可根据实际所需求的支撑力进行适应性设置，只要使得电容器120具有足够的机械强度即可。

上述方案中，通过在基底110的阵列区A设置框架结构130，并使电容器120位于框架结构130内，这样，可以提高电容器120的机械强度，从而使得电容器120能够适用于更大的深宽比，以满足半导体结构100的微型化要求的同时，能够提高半导体结构的工作可靠性。

示例性的，通过在基底110的阵列设置框架结构130，电容器120沿基底110的厚度方向（即竖直方向）的深度与电容器120沿垂直基底110的厚度方向（即水平方向的截面宽度）的宽度尺寸的深宽比可以大于或等于35：1，例如，电容器120的深宽比可以为35:1、40:1、45:1、50:1等，以使得电容器120的深宽比可以更大。

请参考图1、图24和图25在一些可选的实施方式中，第二水平支撑部133上设置有多个间隔设置的开口图案140，开口图案140贯穿第一水平支撑部131和第二水平支撑部133，且开口图案140与至少三个相互相邻的电容器120所对应的位置进行交叠设置。

在本申请实施例中，通过在第二水平支撑部133上设置多个间隔设置的开口图案140，开口图案140可以为后续工艺中制备的电容器120提供沉积空间，且在框架结构130强度足够的情况下，开口图案140可以大一些，以增大电容器120在制备工艺中的沉积空间，从而提高电容器120的制备效率，缩短制备周期。

在一些可选的实施方式中，第二水平支撑部133上设置的开口图案140与三个相互相邻的电容器120所对应的位置相交设置，如图24所示。

在另一些可选的实施方式中，第二水平支撑部133上的开口图案140与四个相互相邻的电容器120所对应的位置相交设置，如图25中所示，这样，能够增大在制备电容器120时的沉积空间的同时保证第二水平支撑部133的支撑强度。

在又一些可选的实施方式中，第二水平支撑部133上的开口图案140与六个相互相邻的电容器120所对应的位置相交设置，图中未示出；只要第二水平支撑部133的支撑强度稳定的前提下，开口图案140可以与大于6个的相互相邻的电容器120所对应的位置相交，以为后续工艺中制备电容器120提供更大的沉积空间，从而进一步提高电容器120的制备效率，缩短制备周期。

另外，需要说明的是，为了提高半导体结构的支撑强度，在本申请实施例中，靠近第二水平支撑部的边缘区域可以不设置开口图案，从而保证第二水平支撑部具有足够的支撑强度。

另外，为了提高电容器120的存储容量，多个电容器120在框架结构130内的排布结构可以为六方密排结构，或者多个电容器120在框架结构130内的排布结构也可以是其他排布结构，只要能够提高电容器120的存储容量即可。

在一些可选的实施方式中，电容器120可以是垂直于基底110的柱状电容或者筒状电容中的一种，示例性的，电容器120包括第一电极121、介质层122和第二电极123，其中，介质层122包覆在第一电极121的外壁面上，第二电极123包覆在介质层122的外壁面上。

其中，介质层122可以理解为电容器120中的薄膜结构，介质层122的材料可以为高K栅介质材料，高K栅介质材料可以包括氮化物、金属氧化物等，例如，SI₃N₄、SION等，通过将介质层122设置为高K栅介质材料制成，能够有效抑制电子隧穿效应，从而减小电容器120的漏电现象。可以理解的是，K为介电常数。

第一电极121和第二电极123的材料可以为W、TiN、TaN、Al、Ru等导电材料。

本申请实施例还提供一种半导体结构的制备方法，该制备方法可适用于制备上述实施例中提供的半导体结构100，在本申请实施例中，将以第一竖直支撑部和第二竖直支撑部均为柱状结构为例介绍框架结构的形成过程。

请参照图26所示，该制备方法的制备步骤包括：

步骤S101：提供基底，基底具有阵列区。

基底110的材料可以为硅、锗、锗硅、绝缘体上硅以及绝缘体上锗中的一者或者多者，在本申请实施例中，基底110的至少部分为硅基底110，硅材料可以为单晶硅，且基底110可以通过化学气相沉积法（Chemical Vapor Deposition，简称CVD）制备。

请结合图27所示，在提供基底110之后，在基底110中先制备形成了晶体管180、字线、位线以及接触结构等器件，其中，在基底110中形成晶体管180、字线、位线以及接触结构等器件的制备工艺可参照相关技术，在此不再一一赘述。

步骤S102：在基底的阵列区形成框架结构，框架结构包括形成在基底上的第一水平支撑部以及形成在基底与第一水平支撑部之间的多个第一竖直支撑部。

在一些可选的实施方式中，请参照图28所示，在基底110上形成第一水平支撑部131和在基底110与第一水平支撑部131之间形成多个第一竖直支撑部132的步骤中，具体包括：

步骤S1021：在基底上形成第一牺牲层。

结合图29所示，在基底110上可以通过化学气相沉积法（Chemical VaporDeposition，简称CVD）的方式形成第一牺牲层150，第一牺牲层150的材料可以为二氧化硅等牺牲材料，在本申请实施例中，第一牺牲层150的厚度可以根据工序工艺中要制备的第一竖直支撑部132的高度确定，或者第一牺牲层150的厚度也可以根据后续在框架结构130中要形成的电容器120的总高度确定，例如，第一牺牲层150的厚度可以为电容器120总高度的1/3~1/2等，具体可根据实际需求确定，在此不做限制。

步骤S1022：在第一牺牲层上形成第一掩膜层，并图形化处理第一掩膜层。

具体的，在第一牺牲层150上可通过CVD的方式或原子层沉积（Atomic layerdeposition，简称ALD）的方式形成第一掩膜层（图中未示出），其中，第一掩膜层可以为光刻胶，其材料可以对光（例如紫外光）敏感的有机化合物，例如聚乙烯醇肉桂酸脂。并通过曝光显影的方式图形化第一掩膜层。

步骤S1023：以图形化的第一掩膜层为掩膜，去除部分第一牺牲层，在第一牺牲层上形成多个间隔设置的第一沟槽，第一沟槽暴露基底的表面。

请结合图30所示，以图形化的第一掩膜层为掩膜，通过湿法刻蚀或者干法刻蚀工艺去除部分第一牺牲层150，在第一牺牲层150上形成多个第一沟槽151，第一沟槽151暴露基底110的表面。

在一些可选的实施方式中，各第一沟槽151均设置在第一牺牲层150靠近边缘的区域，且多个第一沟槽151在第一牺牲层150上围设形成第一环形区域，这样，在后续工艺中形成的电容器120贯穿第一环形区域。

其中，第一环形区域可以为矩形、圆形、正方形、梯形或者椭圆形等，在此不做限制。

步骤S1024：在第一沟槽内沉积第一氮化物，第一氮化物填充第一沟槽并覆盖第一牺牲层背离基底的表面；其中，填充在各第一沟槽内的第一氮化物形成为第一竖直支撑部，覆盖在第一牺牲层表面上的第一氮化物形成为第一水平支撑部。

请结合图31所示，在第一牺牲层150上形成第一沟槽151后，去除第一牺牲层150上的第一掩膜层，并在第一沟槽151内通过CVD的方式或者ALD方式在第一沟槽151内沉积第一氮化物，并使得第一氮化物填充第一沟槽151并覆盖第一牺牲层150背离基底110一侧的表面，这样，填充在各第一沟槽151内的第一氮化物形成为第一竖直支撑部132，覆盖在第一牺牲层150表面上的且具有一定厚度的第一氮化物层形成为第一水平支撑部131；示例性的，第一氮化物可以为氮化硅（SIN）或者氮氧化硅（SION）。

可以理解的是，多个第一竖直支撑部132设置在基底110和第一水平支撑部131，多个第一支撑部和第一水平支撑部131可以共同形成为框架结构130，以通过多个第一竖直支撑部132和第一水平支撑部131对后续工艺中形成的电容器120分别形成竖直方向和水平方向的支撑力，从而提高后续工艺中形成的电容器120的机械强度，这样，电容器120的深宽比可以做的更大，进而增大电容器120的存储容量。

在基底110上形成多个第一竖直支撑部132和第一水平支撑部131之后，还包括：

请结合图32所示，在第一水平支撑部131上形成第二牺牲层160；其中，第二牺牲层160的材料可以为二氧化硅等牺牲材料，且第二牺牲层160可通过CVD的方式形成。

在第一水平支撑部131上形成第二牺牲层160之后，在第二牺牲层160上形成第二掩膜层（图中未示出），并图形化处理第二掩膜层。

请结合图33所示，并以图形化的第二掩膜层为掩膜，通过干法刻蚀或者湿法刻蚀的方式去除部分第二牺牲层160，在第二牺牲层160上形成多个间隔设置的第二沟槽162，第二沟槽162暴露第一水平支撑部131的表面。

其中，各第二沟槽162可以设置在靠近第二牺牲层160的边缘的区域，示例性的，多个第二沟槽162共同围设形成第二环形区域，后续工艺中形成的电容器120可位于第二环形区域内。

在一些可选的实施方式中，第二环形区域在基底110上的正投影与第一环形区域在基底110上的正投影重合。

请结合图34所示，在第二牺牲层160上形成多个第二沟槽162之后，在各第二沟槽162内可通过CVD的方式或ALD的方式沉积第二氮化物，其中，第二氮化物可以为氮化硅（SIN）或者氮氧化硅（SION）等，第二氮化物填充第二沟槽162并覆盖第二牺牲层160背离第一水平支撑部131的表面，其中，填充在各第二沟槽162内的第二氮化物形成为第二竖直支撑部134，覆盖在第二牺牲层160表面上的具有一定厚度的第二氮化物层形成为第二水平支撑部133，这样，形成的多个第二竖直支撑部134位于第一水平支撑部131和第二水平支撑部133之间。

其中，多个第二竖直支撑部134、第一水平支撑部131、多个第二竖直支撑部134和第二水平支撑部133共同形成框架结构130，后续工艺中形成的多个电容器120形成于框架结构130内，且电容器120贯穿框架结构130并与基底110接触连接，这样，通过框架结构130对电容器120在竖直方向和水平方向提供支撑，从而能够提高电容器120的机械强度，避免了电容器120随着深宽比的增大而易坍塌的问题，进而提高半导体结构100的良率。

步骤S103：在框架结构内形成多个电容器，多个电容器贯穿第一水平支撑部并与基底接触连接。

上述方案中，通过将多个电容器120形成于框架结构130内，且电容器120贯穿第一水平支撑部131并与基底110接触连接，这样，通过框架结构130对电容器120在竖直方向和水平方向提供支撑，从而能够提高电容器120的机械强度，避免了电容器120随着深宽比的增大而易坍塌的问题，进而提高半导体结构100的工作可靠性。

在本申请实施例中，以框架结构130包括第一水平支撑部131、多个第一竖直支撑部132、多个第二竖直支撑部134和第二水平支撑部133为例，在框架结构130内形成多个电容器120的步骤中，具体包括：

请结合图35至图39所示，在第二水平支撑部133上形成第三掩膜层（图中未示出），并图形化处理第三掩膜层，以在第三掩膜层上形成第三沟槽；沿第三沟槽依次刻蚀第二水平支撑部133、第二牺牲层160、第一水平支撑部131和第一牺牲层150，以形成电容孔170（如图35中所示）；并在电容孔170内沉积导电材料形成第一电极121（如图36中所示）；在第二水平支撑部133上形成开口图案140（如图37中所示），且开口图案140贯穿第二水平支撑部133和第一水平支撑部131，开口图案140与至少三个相互相邻的电容孔170所对应的位置相交设置；形成开口图案140之后，经开口图案140去除第二牺牲层160和第一牺牲层150，以暴露第一电极121的外表面，如图38中所示；并经开口图案140在第一电极121的外表面上依次形成包覆第一电极121的介质层122（如图39中所示），之后再通过沉积工艺形成包覆介质层122的第二电极123；其中，第一电极121、介质层122和第二电极123共同形成电容器120（如图3中所示）。

其中，在形成电容孔170之后，在电容孔170内形成第一电极121之前，还可以在电容孔170的孔壁上先通过CAD工艺或者ALD工艺沉积形成阻挡层（图中未示出），以通过阻挡层防止后续在电容孔170内形成的第一电极121的材料向基底110中扩散；阻挡层的材料可以为氮化钛等导电材料，这样，阻挡层起到防止第一电极121的材料向基底110扩散的同时，还能够起到导电作用。

需要说明的是，框架结构130若只包括第一水平支撑部131和多个第一竖直支撑部132，则开口图案140制作在第一水平支撑部131上；或者，框架结构130包括三个或者三个以上的水平支撑部，在开口图案140制作在顶部的水平支撑部上，而经开口图案140沉积形成电容器120的制备过程可参照上述实施方式，在此不再一一赘述。

本申请实施例提供的半导体结构及其制备方法中，通过在基底的阵列区设置框架结构，框架结构包括第一水平支撑部和多个第一竖直支撑部，多个第一竖直支撑部间隔设置于基底和第一水平支撑部之间，多个电容器设置于框架结构内，且电容器贯穿第一水平支撑部并与基底接触连接，这样，通过框架结构对电容器在竖直方向和水平方向提供支撑，从而能够提高电容器的机械强度，避免了电容器随着深宽比的增大而易坍塌的问题，进而提高半导体结构的工作可靠性。

本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。

在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。 在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且， 描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种半导体结构的制备方法，其特征在于，包括：

提供基底，所述基底具有阵列区；

在所述基底上形成第一牺牲层；

在所述第一牺牲层上形成第一掩膜层，并图形化处理所述第一掩膜层；

以图形化的所述第一掩膜层为掩膜，去除部分所述第一牺牲层，在所述第一牺牲层上形成多个间隔设置的第一沟槽，所述第一沟槽暴露所述基底的表面；

在所述第一沟槽内沉积第一氮化物，所述第一氮化物填充所述第一沟槽并覆盖所述第一牺牲层背离所述基底的表面；其中，填充在各所述第一沟槽内的所述第一氮化物形成为第一竖直支撑部，覆盖在所述第一牺牲层表面上的所述第一氮化物形成为第一水平支撑部；

在所述第一水平支撑部上形成第二牺牲层；

在所述第二牺牲层上形成第二掩膜层，并图形化处理所述第二掩膜层；

以图形化的所述第二掩膜层为掩膜，去除部分所述第二牺牲层，在所述第二牺牲层上形成多个间隔设置的第二沟槽，所述第二沟槽暴露所述第一水平支撑部的表面；

在所述第二沟槽内沉积第二氮化物，所述第二氮化物填充所述第二沟槽并覆盖所述第二牺牲层背离所述第一水平支撑部的表面；其中，填充在各所述第二沟槽内的所述第二氮化物形成为第二竖直支撑部，覆盖在所述第二牺牲层表面上的所述第二氮化物形成为第二水平支撑部；多个所述第一竖直支撑部、所述第一水平支撑部、多个所述第二竖直支撑部和所述第二水平支撑部共同形成框架结构，其中，各所述第二竖直支撑部与各所述第一竖直支撑部在沿所述基底厚度方向上的正投影相互错位；

在所述框架结构内形成多个电容器，多个所述电容器依次贯穿所述第二水平支撑部、所述第一水平支撑部并与所述基底接触连接。

2.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述框架结构内形成多个电容器的步骤中，包括：

在所述第二水平支撑部上形成第三掩膜层，并图形化处理所述第三掩膜层，以在所述第三掩膜层上形成第三沟槽；

沿所述第三沟槽依次刻蚀所述第二水平支撑部、第二牺牲层、第一水平支撑部和第一牺牲层，以形成电容孔；

在所述电容孔内形成第一电极；

在所述第二水平支撑部上形成开口图案，且所述开口图案贯穿所述第二水平支撑部和所述第一水平支撑部，所述开口图案与至少三个相互相邻的所述电容孔相交设置；

经所述开口图案去除所述第二牺牲层和第一牺牲层，以暴露所述第一电极的外表面；

经所述开口图案在所述第一电极的外表面上依次形成包覆所述第一电极的介质层和包覆所述介质层的第二电极；

其中，所述第一电极、所述介质层和所述第二电极共同形成电容器。

3.根据权利要求1所述的半导体结构的制备方法，其特征在于，多个所述第二竖直支撑部在所述基底上的排布密度小于多个所述第一竖直支撑部的排布密度。

4.根据权利要求1~3任意一项所述的半导体结构的制备方法，其特征在于，多个所述第一竖直支撑部在所述基底和所述第一水平支撑部之间围设形成第一环形区域，多个所述电容器位于所述第一环形区域内。

5.根据权利要求4所述的半导体结构的制备方法，其特征在于，多个所述第二竖直支撑部在所述第一水平支撑部和所述第二水平支撑部之间围设形成第二环形区域，所述第二环形区域在所述基底上的正投影与所述第一环形区域在所述基底上的正投影重合。

6.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述第一环形区域的边缘至阵列区的边缘的垂直距离为所述阵列区在同一方向上的长度的1/4~1/3。

7.根据权利要求1~3任意一项所述的半导体结构的制备方法，其特征在于，所述第二水平支撑部上设置有多个间隔设置的开口图案，所述开口图案贯穿所述第一水平支撑部和第二水平支撑部，且所述开口图案与至少三个相互相邻的所述电容器所对应的位置相交设置;

其中，所述开口图案与三个相互相邻的所述电容器所对应的位置相交设置；

或者，所述开口图案与四个相互相邻的所述电容器所对应的位置相交设置；

又或者，所述开口图案与六个相互相邻的所述电容器所对应的位置相交设置。

8.根据权利要求1~3任意一项所述的半导体结构的制备方法，其特征在于，所述电容器沿所述基底的厚度方向的深度与所述电容器沿垂直所述基底的厚度方向的宽度尺寸的深宽比大于等于35:1。

9.根据权利要求1~3任意一项所述的半导体结构的制备方法，其特征在于，多个所述电容器在所述框架结构内的排布结构为六方密排结构；

和/或，

各所述电容器为柱状电容或筒状电容中的一种。

10.一种半导体结构，其特征在于，所述半导体结构由权利要求1~9任一项方法制备得到，所述半导体结构，包括：

基底，所述基底具有阵列区；

多个电容器，设置于所述基底的阵列区上；

框架结构，设置于所述基底的阵列区上，所述框架结构包括：

第一水平支撑部和多个第一竖直支撑部，多个所述第一竖直支撑部间隔设置于所述基底和所述第一水平支撑部之间；

第二水平支撑部和多个第二竖直支撑部，所述第二水平支撑部位于所述第一水平支撑部上方，且与所述第一水平支撑部沿竖直方向间隔设置，多个第二竖直支撑部间隔设置于所述第一水平支撑部和所述第二水平支撑部之间，其中，各所述第二竖直支撑部与各所述第一竖直支撑部在沿所述基底厚度方向上的正投影相互错位；

多个所述电容器位于所述框架结构内，且依次贯穿所述第二水平支撑部、所述第一水平支撑部并与所述基底接触连接。