JP5007465B2 - コンデンサ装置の形成方法 - Google Patents

コンデンサ装置の形成方法 Download PDF

Info

Publication number
JP5007465B2
JP5007465B2 JP2006542721A JP2006542721A JP5007465B2 JP 5007465 B2 JP5007465 B2 JP 5007465B2 JP 2006542721 A JP2006542721 A JP 2006542721A JP 2006542721 A JP2006542721 A JP 2006542721A JP 5007465 B2 JP5007465 B2 JP 5007465B2
Authority
JP
Japan
Prior art keywords
container
mass
layer
holding structure
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006542721A
Other languages
English (en)
Other versions
JP2007512716A (ja
Inventor
エイチ．， モンゴメリー マンニング，
トーマス， エム． グラエッティンガー，
マーセラ ポント，
Original Assignee
ラウンド ロック リサーチ、エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ラウンド ロック リサーチ、エルエルシー filed Critical ラウンド ロック リサーチ、エルエルシー
Publication of JP2007512716A publication Critical patent/JP2007512716A/ja
Application granted granted Critical
Publication of JP5007465B2 publication Critical patent/JP5007465B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明はコンデンサ装置の形成方法に関する。
集積回路の製作において、コンデンサ構造体のアスペクト比は増加し続けている。例えば、現在のダイナミックランダムアクセスメモリ（ＤＲＡＭ）コンデンサは高さが２〜３μｍで、幅は約０．１μｍである。また、半導体装置の密度を増大することが引き続き目標とされており、それに対応して個々の装置に関連した設置面積を減ずることも目標とされている。コンデンサ装置の実装密度が一層大きくなるにつれ、コンデンサの有効表面積は減少している。
一般的なコンデンサ構造体として所謂容器型装置がある。この装置の電極の１つは容器として形状化され、この容器内には誘電部材及び別のコンデンサ電極が形成されている。一般的に、前記容器の内面のみが容量表面積として利用されている。前記容器の外面も容量として利用できれば望ましいところである。しかし残念なことに、アスペクト比の高い容器の内面及び外面双方を露出させると容器が構造的に弱くなり、下側にある基部からぐらつき、あるいは離脱する可能性がある。そのため、アスペクト比の高い容器のぐらつきあるいは他の構造的完全性の低下を回避すると同時に高アスペクト比容器の外面を容量面として利用可能とする方法の開発が望まれてきた。
コンデンサ構造体の他の類型として所謂ペデスタル（またはポスト）型装置がある。この装置の電極の１つはペデスタル形に形成され、該ペデスタル上及び周囲には誘電性部材及び別の電極が形成されている。このペデスタルが高くかつ薄いと構造的に弱く、下側基部からぐらつき、あるいは離脱する可能性がある。そのため、ペデスタルのぐらつきあるいは他の構造的完全性の低下が回避可能な方法の開発が望まれてきた。
本発明は上記問題点を解消することを少なくとも動機の一部としているが、本発明が前記問題点以外の適用にも向けられていることを理解されたい。
本発明は、その一観点として、複数コンデンサの作製方法に関する。導電性蓄積ノード部材がマス中の開口部内に形成される。前記導電性蓄積ノード部材の少なくとも一部には保持構造体（ラティス構造体でもよい）が設けられ、その後に前記マスの少なくとも一部が、前記導電性蓄積ノード部材の崩壊を回避するために、前記保持構造を利用して取り除かれる。前記マスの少なくとも一部の除去後、前記導電性蓄積ノード部材が複数コンデンサ装置中へ組み込まれる。前記導電性蓄積ノード部材は、本発明のいくつかの態様においては複数の容器形状に形状化することができ、また本発明の他の態様において複数のペデスタル（またはポスト）に形状化することができる。
本発明はさらに、その一観点として、基板上へ第一部材から成る構造体が形成され、該第一部材の少なくとも一部上へ保持構造体が形成された構造をもつコンデンサ装置の作製方法に関する。前記第一部材中へ延びるように開口部が形成され、該開口部内に第一導電層が形成される。前記第一導電層によって、前記第一部材に沿って外側側壁を備える容器構造が形成される。前記容器構造を支持し及び前記容器構造の崩壊を防止するための前記保持構造体を利用しながら、前記容器構造の外側側壁の少なくとも一部が露出されるように、前記第一部材の少なくとも一部が取り除かれる。この外側側壁の露出部分に沿って、及び前記容器構造内にコンデンサ誘電体が形成される。このコンデンサ誘電体上へ第二導電層が形成される。これら第二導電層、コンデンサ誘電体及び第一導電層はコンデンサ装置中へ一緒に組み込まれる。
本発明はさらに、その一観点として、メモリアレイ領域、該メモリアレイ領域以外の他領域、及び前記メモリアレイ領域と前記他領域との間の部位を含む構造体を用いたコンデンサ装置の作製方法に関する。前記他領域は、例えば論理回路が最終的に形成される周辺領域であってもよい。前記メモリアレイ領域、前記他領域、及び前記メモリアレイ領域と前記他領域との間の部位上に広がるように第一材料層が形成される。前記メモリアレイ領域上にある前記第一材料層の少なくとも一部上、及び前記他領域上にある前記第一材料層の全域上に第二材料層が形成される。前記第一材料層中へ延びるように開口部が形成され、また前記メモリアレイ領域と前記他領域との間の部位上の前記第一材料層内に溝が形成される。前記開口部内及び前記溝内には第一導電層が形成される。前記開口部内の第一導電層によって前記第一材料層に沿って外側側壁を備えた容器構造が形成される。前記第一導電層及び前記第二材料層の形成後、前記第一材料層の少なくとも一部が取り除かれて前記容器構造の外側側壁の少なくとも一部が露出される。前記容器構造内において前記外側側壁の露出部分に沿ってコンデンサ誘電体が形成され、またこのコンデンサ誘電体上へ第二導電層が形成される。これら第一導電層、第二導電層及び誘電体はコンデンサ装置中へ一緒に組み込まれる。
本発明はさらに、その一観点として、半導体構造体に関する。例示的一例において、この半導体構造体には、基板中に画定されたメモリアレイ領域を、該メモリアレイ領域以外の他領域及びこれらメモリアレイ領域と他領域との間の部位と共に備えた基板が含まれる。前記メモリアレイ領域の全域に亘って複数の容器構造が形成されている。これら容器構造は導電性である。前記容器構造には、その内部の内側側壁と該内側側壁の対向位置にある外側側壁が設けられている。前記他領域上には電気絶縁材料層がある。この電気絶縁材料層には側部側壁が備えられている。この電気絶縁材料層の側壁に沿って導電性ライナーがある。前記容器構造の内側及び外側側壁に沿ってコンデンサ誘電体がある。このコンデンサ誘電体上には第二導電層がある。これら容器構造、不導体及び第二導電材料層は複数のコンデンサ構造体中へ同時に組み込まれる。
以下に本発明の好ましい実施態様について添付図面を参照しながら説明する。
本発明では、その一観点として、コンデンサ電極構造体（容器あるいはペデスタル等）の外側側壁がエッチングによって露出される際に、保持構造体あるいはラティスを用いて該コンデンサ構造体が保持されるコンデンサ構造体の作製方法が提供される。従って、この保持構造体によって、コンデンサ電極構造体の外面が露出される際に、コンデンサ電極構造体に生ずるぐらつき及び他の構造上の欠陥を減じ、また好ましくは回避することが可能となる。前記コンデンサ電極構造体は蓄積ノード構造体であってもよい。
本発明では、その特定の態様において、導電性容器の外側側壁がエッチングによって露出される際に、導電性容器が保持構造体あるいはラティスによって保持されるようになった容器コンデンサ構造体の作製方法が提供される。従って、この保持構造体によって、容器外面が露出される際に該容器に生ずるぐらつき及び他の構造上の欠陥を減じ、また好ましくは回避することが可能である。前記容器の保持に用いられる前記ラティスは、容器を支持するのに十分な剛性をもつだけでなく、該ラティスには、容器近接部分からの湿性あるいはガス状材料の除去を可能とするために、該ラティス中に前記容器外面を最終的に露出させるパターン化された孔あるいは溝が設けられる。前記容器近接部分からの材料の除去は等方性エッチングを用いて実施される。
典型的な処理例においては、半導体ウェハーにはメモリアレイに対応する領域と、メモリアレイ周辺の論理回路あるいは他の回路設計が作製される他領域が設けられる。本発明方法では、メモリアレイ上へ保持ラティスを形成し、同時に前記ラティスに用いられる材料と同一材料を用いて前記周辺領域上へ保護層を形成して、メモリアレイ中のコンデンサ電極構造体外面を露出させるために使用されるエッチングから該周辺領域を保護することが可能である。本発明はさらに、メモリアレイと前記周辺領域との間の部位へ溝を形成することと、及び前記周辺領域の側方周辺をコンデンサ電極構造体外面の露出に際してメモリアレイ領域から材料を除去するために用いられるエッチング液から保護する保護材料層を前記溝内へ形成することも可能である。
以下に本発明の種々態様について添付図面１〜３０を参照しながら説明する。
まず図１には、本発明の例示的態様に従った加工準備段階にある半導体ウェハー片１０が示されている。ウェハー片１０には基板１２が含まれている。基板１２は、例えばバックグラウンドｐ型ドーパントで軽度にドープされた単結晶シリコンを含み、あるいはほぼそれから成り、あるいは全てそれから成るように作製可能である。本願特許請求の範囲の解釈を補助するため、用語「半導性基板」及び「半導体基板」は、以下に限定されないが、半導性ウェハー（単体または上部に他材料を含む組合体のいずれか）及び半導性材料層（単体または他材料を含む組合体の何れか）等の未加工の半導性材料も含めた半導性材料を含んで成る如何なる構造体をも意味すると定義される。また用語「基板」は、これに限定されないが、上記半導性基板を含めた如何なる支持構造体をも意味する。
基板１２は、３つの画定された領域１４、１６及び１８に分割されている。領域１４はメモリアレイ領域に相当する。領域１８はメモリアレイ領域以外の他領域に相当し、例えば所謂周辺領域に対応した領域である。この領域はメモリアレイ領域の周辺にあることから、本願では周辺領域として説明する。典型例として、メモリアレイ領域１４に結合したメモリ装置へのデータ送出及び該装置からのデータ引出の制御に関わる論理回路及び他回路構成が、周辺領域１８と関わり合うと考えられる。領域１６は前記メモリアレイ領域１４と前記他領域１８と関わり合う周辺回路構成との間の部位に相当する。構造体中には破線が引かれ、該構造体内に広がる画定された領域１４、１６及び１８の境界がそれぞれ明示されている。図１の加工段階においては、種々回路装置（図示せず）は領域１８と関わり合うと考えられる。
複数の導電性ノード部位２０、２２、２４及び２６が基板１２のメモリアレイ領域１４内に図示されている。ノード部位２０、２２、２４及び２６は、例えば基板１２の半導性材料内の導電性にドープされた拡散領域、及び／または基板１２と関連した導電性ペデスタルに対応するものである。これらノード部位は図１に示した加工段階では導電性であるように示されているが、本発明の他の種々態様（図示せず）において、前記ノード部位の導電性材料を図１に示した加工段階に後続する段階で与えることも可能であることが理解されるべきである。ノード部位２０、２２、２４及び２６は最終的にトランジスタ構造体（図１には図示せず）へ電気接続され、及びこれら部位をトランジスタ構造体のソース／ドレイン領域として利用し、あるいはトランジスタ構造体のソース／ドレイン領域へオーム接続することが可能である。トランジスタ構造体のトランジスタゲート及び他の構成部分は図１に示した加工段階においてメモリアレイ領域１４内に存在していてもよいし、あるいは後続する加工段階において作製されてもよい。
基板１２上にはマス２８が形成される。マス２８は（図示されているように）単一均質層として、あるいは組成及び／または物理的特性の異なる多層として形成可能である。マス２８は、１または２以上の電気絶縁性材料を含み、あるいはほぼそれらから成り、あるいは全てそれらから成るように形成可能である。特定の態様では、マス２８は硼燐珪酸ガラス（ＢＰＳＧ）、スピンオンガラス（ＳＯＧ）、二酸化珪素、燐珪酸ガラス（ＰＳＧ）、硼珪酸ガラス（ＢＳＧ）、未ドープガラス、及び窒化珪素の１または２以上を含み、あるいはほぼそれらから成り、あるいは全てそれらから成るように形成可能である。いくつかの態様においては、マス２８は珪素及び酸素を含み、あるいはほぼそれらから成り、あるいは全てそれらから成る。基板１２上のマス２８の厚さは、例えば約５，０００Å〜約５０，０００Åの範囲内とすることができ、典型例として厚さは約２０，０００Åである。
マス２８上には保持構造体（ラティス構造体とも記載される）３０が形成される。保持構造体３０は単一均質組成物から、あるいは組成の異なる２以上の層から形成可能である。後続する段階（以下において説明）において、マス２８の少なくとも一部は保持構造体３０の少なくとも一部に対して選択的にエッチングされる。従って、保持構造体３０は、好ましくはマス２８の少なくとも一部を保持構造体組成に対して選択的にエッチングすることができる組成から成っている。特定の態様において、マス２８を第一材料が含まれるように作製し、及び保持構造体３０を前記第一材料が第二材料に対して最終的に選択的にエッチングされる該第二材料が含まれるように作製することも可能である。一定の態様において、保持構造体３０を珪素及び窒素を含み、あるいはほぼそれらから成り、あるいは全てそれらから成るように作製可能である。例示的態様においては、マス２８は硼燐珪酸ガラスを含み、あるいはほぼそれから成り、あるいは全てそれから成るように作製され、また保持構造体３０は窒化珪素を含み、あるいはほぼそれから成り、あるいは全てそれから成るように作製される。別の例示的態様では、マス２８はドープされたあるいは未ドープの珪素含有ガラスを含み、あるいはほぼそれから成り、あるいは全てそれから成るように作製され、また保持構造体３０はほぼ窒化珪素から成るか、あるいは全て窒化珪素から成る１または２以上の層と、ほぼ珪素から成るか、あるいは全て珪素から成る１または２以上の層から作製される。ほぼ珪素から成るか、あるいは全て珪素から成る前記層を非晶質珪素及び／または多結晶質珪素から作製することも可能である。
保持構造体３０がほぼ窒化珪素から成り、あるいは全てそれから成るならば、該構造体は約５０Å〜約３，０００Åの範囲内の厚さをもつことができ、典型例ではその厚さは約７００Åである。保持構造体３０が窒化珪素層及び珪素層の積層から成る場合は、窒化珪素層の厚さは約５０Å〜約３，０００Åの範囲内であって、典型例としては約３００Åであり、珪素層の厚さは約５０Å〜約１，０００Åであって、典型例としては約２００Åである。特定の態様においては、保持構造体３０を、珪素からほぼ成るか、あるいは全て珪素から成る一対の層と、それら層の間に挟まれたほぼ窒化珪素から成るか、あるいは全てそれから成る層から作製可能である。かかる態様においては、前記珪素層の厚さは約５０Å〜約５００Åの範囲内であって、典型例として約２００Åであり、また窒化珪素から成る中間層の厚さは約５０Å〜約１，０００Åの範囲内であって、典型例として約３００Åである。
図２は図１に示した断面を含む半導体ウェハー片の上面図であり、保持構造体３０が半導体構造体の上面全体へ広がっている状態が示されている。
次に図３及び４に示すように、開口部３２、３４、３６、３８、４０、４２、４４、４６、４８、５０、５２及び５４が保持構造体３０及びマス２８を貫通して基板１２上面へ結合したノード部位（図３にはノード部位２０、２２、２４及び２６が図示されている）まで形成される。これら開口部には極めて高いアスペクト比を持たせることができ、これら開口部は最終的にコンデンサ容器の作製に利用される（下記において説明）。特定の態様において、前記開口部の高さを約２〜約３μｍとし、及び最大幅を約０．１μｍとすることができる。前記開口部は円形の外辺部（図４の上面図に図示）を持つように示されているが、これら開口部が他の形状であっても良いことを理解されたい。これら開口部３２、３４、３６、３８、４０、４２、４４、４６、４８、５０、５２及び５４は、以下においてより詳細に説明されるように、最終的にコンデンサ構造体容器の作製に利用される。
コンデンサ構造体１０のメモリアレイ領域１４上に開口部３２、３４、３６、３８、４０、４２、４４、４６、４８、５０、５２及び５４が形成され、これら開口部が形成される際に溝５６が構造体１０の部位１６内に形成される。溝５６はメモリアレイ領域１４上の開口部と同時に形成されるように、従って該溝が開口部の形成に用いられるエッチングと同一のエッチングを用いて成形されるように図示されているが、別態様の加工（図示せず）において、該溝をメモリアレイ領域上の開口部の形成に用いられるエッチングとは別のエッチングを用いて形成することも可能であることを理解されたい。このような態様の場合、前記溝の形成に用いられるエッチングは、メモリアレイ領域１４内への容器開口部の形成に用いるエッチングの前あるいは後に実施される。
メモリアレイ領域１４内への容器開口部の形成及び前記部位１６内への溝の形成は、典型例として、まずフォトリトグラフィー加工を用いてフォトレジストマスク（図示せず）を作製し、次いでパターン化されたマスクからパターンを下方材料２８、３０へ転写し、その後でパターン化されたフォトレジストマスクを取り除くことによって達成される。パターン化されたマスクの作製に求められるフォトリトグラフィー要件はかなり厳格であるため、本発明の種々態様において、反射防止層（図示せず）を保持構造体３０中へ組み込み、あるいは保持構造体下方あるいは上方へ形成することが可能である。前記反射防止層は、例えば硬質フィルム（例えば絶縁性反射防止コーティング（ＤＡＲＣ））、またはスピンオンフィルム（例えば底部反射防止コーティング（ＢＡＲＣ））を用いて形成可能である。
開口部３２、３４、３６、３８、４０、４２、４４、４６、４８、５０、５２及び５４はメモリ領域１４内にアレイ状に形成される。このアレイは列と行から成る。図４において、前記列は水平方向へ延び、また前記行は垂直方向へ延びていると考えてよい。
開口部３２、３４、３６、３８、４０、４２、４４、４６、４８、５０、５２及び５４はマス２８を貫通して下方の導電性ノード（ノード２０、２２、２４及び２６等）まで延びるように説明されているが、１または２以上の他層（図示せず）をノードとマス２８の間に設け、開口部が該他層上で止まるように構成できることを理解されたい。例えば、エッチング停止層（図示せず）をマス２８とノード２０、２２、２４及び２６との間に設けて開口部がそのエッチング停止層で止まるように構成可能である。このエッチング停止層により、下方に存在する部材（基板１２の表面及び／または後続するマス２８の等方性エッチング（以下において説明）中に前記表面によって支持される電気装置（図示せず）等）を保護することが可能である。マス２８中へのエッチング後に二次的エッチングを行って、開口部を、マス２８を貫通してノード２０、２２、２４及び２６まで達するように延ばすことも可能である。エッチング停止層は、該エッチング停止層に対してマス２８を選択的にエッチングできるいずれか適当な材料を用いて形成可能であり、例えば窒化珪素を含み、あるいはほぼそれから成り、あるいは全てそれから成る層として形成可能である。
次に図５及び図６に示すように、開口部３２、３４、３６、３８、４０、４２、４４、４６、４８、５０、５２及び５４内と、さらに溝５６内に導電層６０が形成される。この導電層６０は、導電性材料から成る均質組成物として、あるいは導電性材料から成る多層として構成可能である。従ってこの導電層６０は、１または２以上の導電性材料を含み、あるいはほぼそれらから成り、あるいは全てそれらから成る層として形成可能である。前記層６０中の導電性材料には、例えば導電性にドープされた珪素、金属及び金属化合物を含めたいずれか適当な材料を含ませることができる。特定の態様においては、前記層６０は窒化チタンを含んだ層として形成される。
メモリアレイ領域１４中の開口部内の導電層６０によって前記開口部内に容器構造が形成されると考えることができる。例えば、図５に示すように、開口部４０、４２、４４及び４６内の導電層６０は容器構造６２、６４、６６及び６８に対応している。前記容器構造は、開口部内の内面７０と該内面に対して側方対向する外面７２とを含むと考えることができる。これら外面７２はマス２８及び保持構造体３０に沿って延びている。
導電層６０は最終的にコンデンサ電極中に組み込まれ、また特定の態様においてコンデンサ蓄積ノード中へ組み込むことが可能である。従って、導電層６０はコンデンサ電極部材と言うことができ、また特定の態様においては導電性コンデンサ蓄積ノード部材と言うことができる。
導電層６０は開口部３２、３４、３６、３８、４０、４２、４４、４６、４８、５０、５２及び５４を部分的にのみ覆って開口部内に容器構造を形成するように示されている。本発明の他の態様（図示せず）において、導電層６０が、単独あるいは他の導電性材料層と共に、開口部を完全に覆って開口部内にペデスタル（またはポスト）構造を形成することも可能である。開口部中に導電材６０によって形成された構造（すなわち容器構造あるいはペデスタル構造）は導電構造とも呼べるものである。
次に図７〜９では、導電層６０が保持構造体３０の上面から除去されて開口部３２、３４、３６、３８、４０、４２、４４、４６、４８、５０、５２及び５４内の導電性構造（例えば図７に示された容器構造６２、６４、６６及び６８）が互いに電気的に隔離されている。前記保持構造体３０上から導電層６０を除去する例示的方法として化学機械的研磨が用いられる。保持構造体３０上からの導電層６０の除去後、開口部内に（容器構造あるいはペデスタル構造等として示される）導電性構造体として残存する導電層６０は、残存保持構造体３０と直接接したままである（すなわち物理的に接触状態にある）。
保持構造体３０上面上からの導電層６０の除去後、メモリアレイ領域１４、周辺領域１８、及び前記領域１４及び１８間の部位１６の上方へ、パターン化されたマスク８０が作製される。マスク８０は前記領域１６及び１８を全体的に覆うが、領域１４上ではパターン化されて、対になったコンデンサ行（すなわち、或る行に沿って配置されたコンデンサ
群と、その片隣りの行に沿って配置されたコンデンサ群）を接続する行８２を形成する。開口部３２、３４、３６、３８、４０、４２、４４、４６、４８、５０、５２及び５４中の導電層６０の一部が図８中破線で示されているが、これら破線は前記導電層の一部がマスキング材８０で覆われていることを示している。マスク８０の例示的材料としてはフォトレジストがあり、かかる材料はフォトリトグラフィー加工を用いて図示されたパターンに作製される。パターン化されたマスク８０の図示された形状は、本発明方法において利用可能な多数のパターンのうちの一つである。図示されたパターン化されたマスク８０の形状は図８の図に対して水平方向へ延びるストライプ状になっている。別の例示的形状（図示せず）において、マスク材８０のパターン化されたストライプを特定の容器を全体的に覆うように拡げて図８の図に対して斜めに延ばし、及び／または図８の図に対して縦方向へ延ばすことも可能である。
図８では溝５６内の導電層６０が破線で示されているが、これら破線は導電層がマスキング材８０で覆われていることを示している。
図９には、開口部３４及び５０に関係した容器８４及び８６と、さらに開口部４２に関係した容器６４が図示されている。容器８４及び８６はノード部位８５及び８７まで延び、これら容器を、ノード部位２２に対して上述した構造と類似の構造へ構成することが可能である。容器構造体８４及び８６には、図５において容器６２、６４、６６及び６８に関して前述した内側周辺面７０及び外側周辺面７２が備えられている。本発明の図示された態様では、マスキング材８０が開口部３４、４２及び５０中へ延びている。より詳細には、マスキング材は開口部それぞれの内側側面７０に沿って延び、また図示された態様では開口部それぞれの内側側面７０の少なくとも一つに沿って全体的に延びている。典型的加工例においては、犠牲材（図示せず）が前記導電層６０の化学機械的研磨中に開口部３２、３４、３６、３８、４０、４２、４４、４６、４８、５０、５２及び５４中へ設けられる。この犠牲材は、マスキング材８０の処理前あるいは処理後のいずれの段階でもよい適当な加工段階において開口部内から除去可能である。マスキング材８０の処理中に開口部中に犠牲材が残存していると、該犠牲材によってマスキング材８０の開口部中への進入が妨げられる可能性がある。かかる事態が生ずると、マスキング材は開口部内面に沿って形成されずに開口部上方へ形成され得る。一定の態様においては、犠牲材を用いなければ起こり得るマスキング材８０の薄層化を減ずるために、マススキング材８０の処理中に開口部内へ犠牲材を残すのが望ましい場合があり、また他の態様においては、マスキング材８０の形成前に犠牲材を除去することが望ましい場合もある。図９には開口部４２内へ延びているマスキング材８０が示され、また図７及び８にはマスキング材８０が中へ延びていない領域をもつ開口部４２が示されている点で、図９の構成は図７及び８の構成とは幾分相違している。従って、図９には図７及び図８とは若干異なる本発明の態様が示されている。
次に図１０〜１２に示された加工段階においては、パターンがマスキング材８０（図７〜９）から保持構造体３０へと転写され、次いで該マスキング材が除去される。
保持構造材３０の除去によって、容器の最も上の部分において容器（例えば図１０に示された容器６２、６４、６６及び６８）外面７２の一部が露出される。図１０〜１２の保持構造材３０はマスク８０から転写されたパターンにパターン化されているため（図７〜９）、保持構造材３０は周辺領域１８及び中間領域１６上に連続状に残存し、及びそれぞれ対になったコンデンサ容器行の間へ延びる行１０２を構成するように形状化されている。例えば、図１１の下側の行１０２によって、開口部４０、４２、４４及び４６内の容器を含むコンデンサ容器の水平方向の行が開口部４８、５０、５２及び５４内にあるコンデンサ容器の行と接続される。保持構造体３０は各行内のコンデンサ容器の導電材６０と物理的に接触している。特定の態様において保持構造体３０をメモリアレイ領域１４上の一アレイに関係する容器構造のすべてと接触させ、また他の態様において保持構造体をコンデンサ装置の一部だけと接触させることが可能である。しかしながら、後続する加工段階（以下において説明）においてコンデンサ装置中にぐらつきあるいは他の構造上の欠陥が生ずることを減ずる（好ましくは回避する）ため、保持構造体は好ましくはコンデンサ装置のすべてと接触するように構成される。
図１０及び１２には、保持構造体３０がマス２８に対して極めて選択的に除去されるため、保持構造体３０の除去処理中にマス２８の殆どあるいは全く事実上除去されていないコンデンサ構造体が図示されている。図１３には、図１２に示した加工段階にあるが、マス２８に対する保持構造体３０の除去の選択度が図１２の場合よりも低い態様に従ったコンデンサ構造体１０が示されている。この態様では、マス２８の一部が加工中に除去されて、保持構造体３０の除去に使用されたエッチング条件へ暴露されたマス２８の部分に該マス２８の他の部分に対して窪みが形成される。いくつかの態様（図示せず）において、保持構造体３０の除去に使用される条件によって導電材６０の一部が除去される可能性もある。
次に図１４〜１６においては、構造体１０は、マス２８を等方性エッチングにより保持構造体３０から選択的に除去する条件に暴露されている。このエッチングは、例えばウェットエッチングによって実施される。本開示及び添付の特許請求の範囲の解釈において、以下に限定されないが、第一材料の除去中に第二材料が殆ど除去されない条件（すなわち第二材料の除去速度がほぼゼロである条件）を含めて、エッチングによって第一材料が第二材料よりも速い速度で除去されるならば、該エッチングは第二材料に対して第一材料に選択的であると理解される。
マス２８の除去によって容器構造（例えば図１４に示された容器構造６２、６４、６６及び６８）の外面７２が露出される。本発明の図示された態様においては、マス２８はメモリ領域１４上からほぼ完全に除去されているため、外面７２の全体が露出されている。なお、本発明には、マス２８の一部だけが等方性エッチングによって除去され、その結果として外面７２の一部だけが露出される他の態様も含まれることを理解されたい。
前述したように、マス２８のエッチングに対して耐久性を持つ材料（すなわちエッチング停止材料）を図示されていない本発明の態様において該マスの下側へ設けることが可能である。エッチング停止材が存在する場合、該材によってマス２８の等方性エッチング処理中エッチング停止材の下に存在する部材が保護される。
保持構造体３０が、導電層６０から形成された容器の導電層６０と物理的接触を保って残存するため、容器はこの保持構造体によって支持される。従って、保持構造体によって、容器構造のアレイ内に生ずるぐらつきあるいは他の構造上の欠陥を減じ、あるいは回避することさえ可能である。保持構造体３０によって、容器のぐらつきを減じ、また特定の態様においては回避しながら、高アスペクト比をもつ容器構造を形成し、また該構造の外面（７２）を露出させることが可能となる。図１５に示された本発明の態様においては、保持構造体３０によって、容器構造アレイにおける対になった行（すなわち、或る行に沿って配置された容器構造群と、その片隣りの行に沿って配置された容器構造群）が接続される。
図１４〜１６には、個々の容器に備えられた導電層６０が輪あるいはリング形状に示されている。しかしながら、導電層６０が他の形状に形成される別態様も含まれることを理解されたい。また先に説明したように、本発明には、導電層６０（単独あるいは他材料から成る導電層との組合せ）が図示された容器形状ではなくペデスタル形状となる態様も含まれる。かかる態様においては、保持構造体３０によってペデスタルを構造的に支持することが可能である。
溝５６内の導電層６０は周辺領域１８上の保持構造体３０と共に保護バリヤ（またはシールド）を形成するので、メモリ領域１４上のマス２８の等方性エッチングが周辺領域１８にあるマス２８まで広がることはない。このような保護バリヤによって、該バリヤが無ければ等方性エッチングが周辺領域１８にあるマス中まで進入した場合に起こりうる周辺領域１８内の回路構成（図示せず）に対する損傷を減ずることが可能となる。前記溝５６内の保護導電層６０によって、周辺領域１８内のマス２８をメモリアレイ領域１４上からのマス２８の除去に用いられる等方性エッチングから保護する保護トラフ（またはモート）７１が形成される。本発明の図示された態様においては、このモートの側面は二重に形成されている。別言すれば、溝５６の両側面が導電層６０で覆われている。しかしながら、本発明には、導電層が周辺領域１８に最も近い溝５６の側面に沿ってのみ存在し、メモリアレイ領域１４に最も近い溝５６の側面にはない別の態様（図示せず）も含まれることを理解されたい。
図示された二重側面トラフ（またはモート）７１は、一対の間隔があけられた側面７３及び７５を有する。電気絶縁性マス２８には領域１８の側方末端に外側側壁７７が設けられ、またトラフ７１の側壁７５は、側壁７７に沿ってマス２８のライナーになっている。本発明の図示された態様では、側壁７５は領域１８上の保持構造体３０の一部と直接接している（つまり物理的接触状態にある）。マス２８にＢＰＳＧが含まれ、及び保持構造体３０に窒化珪素が含まれる態様においては、前記側壁７５は層２８のＢＰＳＧと、領域１８上に延びる層３０の窒化珪素の双方と直接接していてもよい。導電層６０は、例えば窒化チタンを含み、あるいはほぼそれから成り、あるいは全てそれから成るように形成可能である。従って本発明には、チタン及び窒素を含むライナーがマス２８（例えばＢＰＳＧから成る）及び保持構造体３０（例えば窒化珪素から成る）双方へ直接接している態様も含まれる。
トラフ７１の側壁７３には第一側壁７５に面した内面とメモリアレイ領域１４に面した対向外面が備えられている。保持構造体３０の一部が前記外面と直接接し、かつメモリアレイ領域１４上へ延びている状態が図示されている。メモリアレイ領域１４上へ延びる保持構造体３０部分は、コンデンサ容器構造における隣接する行を相互に接続するセグメント（または行）１０２を構成している。
導電層６０から成るトラフ７１によって、領域１８上のマス２８の側方周辺をメモリアレイ領域１４上からマス２８を除去するために用いられる等方性エッチング条件から保護するシールドが形成される。本発明の特定の態様では、導電層６０によって形成された前記トラフ７１は構造体１０に付随するいずれの回路構成からも電気的に絶縁されている。
保持構造体３０の一部が溝５６内の導電層６０の表面から突出した状態（図１４において符号９５で示された部分）で図示されている。特定の態様において、この部分９５を取り除くことも可能である。しかしながら、溝５６にある導電層６０の端部に沿ってかかる突出部分９５を設けることによって溝５６内の導電層６０へ構造的一体性を与えることができる点で有利となる場合がある。
次に図１７〜１９に示すように、絶縁層１００及び導電層１０３が開口部３２、３４、３６、３８、４０、４２、４４、４６、４８、５０、５２及び５４内に容器構造の外側側壁端部７２に沿って形成される。コンデンサ容器構造体の導電層６０を第一コンデンサ電極と称し、また導電層１０３を第二コンデンサ電極と称することができる。これらコンデンサ電極６０及び１０３、さらに絶縁層１００によって、開口部３２、３４、３６、３８、４０、４２、４４、４６、４８、５０、５２及び５４のアレイ内にコンデンサ構造体のアレイが形成される。これら開口部、さらに溝５６は、図１８中において導電層１０３の下側にあるため、点線で示されている。図示されたコンデンサは容器コンデンサであるが、コンデンサは上記本発明の種々態様に従ったペデスタルコンデンサであってもよい（すなわち、コンデンサは導電層６０から成るペデスタル周囲へ延びる絶縁層１００及び導電層１０３を含ませることができる）。
保持構造体３０と物理的接触状態にあるコンデンサ容器構造体間とを短絡することなく（図１７〜１９に示されるように）構造体１０中へ保持構造体を残すことができるように、保持構造体３０が電気絶縁性材料から成ることが好ましい場合がある。しかしながら、本発明には、保持構造体３０を絶縁層１００及び第二コンデンサ電極１０３の一方あるいは双方の形成後に取り除くことができる態様を含めることができ、またかかる態様において保持構造体３０へ、電気絶縁性材料に加えて、あるいはそれに代えて、導電性材料を含ませることが可能である。前記絶縁層１００及び第二コンデンサ電極１０３はそれぞれ容器構造（例えば図１４に示した容器構造６２、６４、６６及び６８）へ構造的安定性を付与して容器構造を保持構造体３０なしで支持することができるため、保持構造体３０を前記絶縁層１００及び第二コンデンサ電極１０３の一方あるいは双方の形成後に取り除くことが可能である。保持構造体３０が除去される態様においては、該除去は、例えばフォトリトグラフィーによるパターン化を用いてマスク（図示せず）を作製し、次いで適当な１回または複数回のエッチング（単独または複数）を行って保持構造体３０上の何らかの材料を貫通し、そして保持構造体３０を除去することによって達成される。
本発明の図示された態様において、溝５６内の保護導電層６０から外側へ突き出している保持構造体３０部分の下方に間隙１０４が示されている。この間隙１０４を、特定の態様において、絶縁材１００及び導電材１０３の一方または双方の適当な堆積を経て塞ぐことが可能である。この間隙１０４は本発明の一態様を示すために設けられている。絶縁材１００及び導電材１０３が保持構造体３０の下面上へよく堆積する典型的条件を選択することにより、間隙１０４は生じなくなる。
図１７にはトランジスタ構造体１１０、１１２、１１４及び１１６が略示されている。これらトランジスタ構造体には、ノード部位２０、２２、２４及び２６を含むか、あるいはノード部位２０、２２、２４及び２６とオーム接続されたソース／ドレイン領域が設けられている。本発明方法に従って作製されたトランジスタ装置及びコンデンサ構造体をＤＲＡＭセルアレイ中へ一緒に組み入れることが可能である。
図１９には、絶縁材１００及び導電材１０２で満たされた保持構造体３０下方の領域１２０及び１２２が図示されている。
図１〜１９を参照しながら上記説明した加工においては、マス２８上に形成される単一均質な保持構造体（３０）について述べた。前述したように、本発明には、２以上の保持構造体（あるいはそれに代えて２以上の層が含まれた保持構造体）が用いられる別の態様も含まれている。また、本発明には保持構造体がマス２８の上面以外の高さの部位に設けられる態様も含まれる。
図２０〜２２には、マス２８内の高さの異なる部位に３個の保持構造体が設けられる加工段階が示されている。図２０〜２２の説明では、適当な部分について、図１〜１９について説明した際に用いた符号と同様の符号が用いられている。
まず図２０には図１に示した構造体１０に類似する構造体２００が図示されている。構造体２００には基板１２及びノード部位２０、２２、２４及び２６が含まれている。構造体２００にはさらに、絶縁性マス２８及び該マス２８上に設けられた保持構造体３０が含まれている。前記構造体２００は、該構造体２００にさらに第二保持構造体２０２が基板１２上面上、かつマス２８下方に含まれ、及び第三保持構造体２０４がマス２８の厚さ範囲内の、より高い位置に含まれる点で図１の構造体とは異なっている。保持構造体２０２及び２０４が構造体２００のメモリアレイ領域１４上において延び、該構造体の周辺領域１８上には延びていないように図示されている（但し、図示されていない別態様においては、保持構造体２０２及び２０４の一方あるいは双方が周辺領域１８上へ延びていてもよい）。保持構造体２０２及び２０４は、保持構造体３０に関して前述した組成と同様な組成から構成可能である。従って、保持構造体２０２及び２０４をほぼ窒化珪素から成るように、あるいは全て窒化珪素から成るように構成可能である。代替例として、保持構造体２０２及び２０４を、ほぼ窒化珪素から成るか、あるいは全てそれから成る層と、ほぼ窒化珪素以外の材料から成るか、あるいは全てそれらから成る１または２以上の層を含む多層にも構成することができる。前記窒化珪素以外から成る層の材料の例として、例えば、酸化アルミニウム等の絶縁材料を挙げることができる。
図２１には、図３を参照して前記説明した加工段階に類似した加工段階にある構造体２００が図示されている。開口部４０、４２、４４及び４６がマス２８、さらに保持構造体２０２、２０４及び３０を貫通して延びている。さらに、溝５６も保持構造体３０及びマス２８を貫通して延びている。図２１に示された態様は本発明の一態様であり、別の態様において溝周辺部が構造体へと広がらないように保持構造体２０２及び２０４を溝５６の外側へ形成することも可能である。
図２２には、図１４を参照して前記説明した加工段階に類似した加工段階にある構造体２００が図示されている。より詳細には、保持構造体３０がパターン化され、次いで保持構造体３０及び２０４の材料に対して該マス２８に選択的な等方性エッチング処理がマス２８に対して為される。保持構造体２０４によってその下方にあるマス２８が前記エッチングへの暴露から保護されるため、前記エッチングは保持構造体２０４において有効に停止される。
図２２の構造体２００には、図１４に示した電極に類似する容器形状のコンデンサ電極６２、６４、６６及び６８が含まれている（また図示されていない別態様の加工においてペデスタル形状のコンデンサ電極を含めることも可能である）。図１４に示された電極とは異なり、図２２に示された電極では、それらの外側側壁面の全体が露出されているのではなく、外側側壁面（７２）の一部のみが露出されている。これにより、保持構造体２０４によって、保持構造体３０だけで付与される構造上の完全性以上に、容器構造６２、６４、６６及び６８へさらに構造上の完全性又は一体性を付与することが可能となる。
図１〜２２を参照して前記説明した加工によって領域１４、１６及び１８の全面に亘って保持構造体（３０、２０２及び２０４）が形成され、またこれら保持構造体及びマス２８のいずれをも貫通して延びるコンデンサ容器開口部（例えば４０、４２、４４及び４６）が形成される。また、本発明には１または２以上の保持構造体がコンデンサ容器開口部の形成前にパターン化される別の態様も含まれることを理解されたい。かかる態様については以下において図２３及び２４を参照しながら説明する。なお図２３及び２４では、適当な部分については、図１〜２２の説明において用いた符号と同様の符号が用いられている。
図２３及び２４には、図１に示した加工段階と同様な加工段階にある構造体３００が図示されている。図２３の上面図に示された構造体３００は、図２の上面図のそれと類似するが、開口部３２、３４、３６、３８、４０、４２、４４、４６、４８、５０、５２及び５４が最終的に形成される部位は点線で示されている。図２４は図２３中の破線２４−２４に沿った構造体３００の断面図であり、この断面は図９に示した断面に類似しているが、図９に示した段階よりも早い加工段階における断面である。構造体３００には図２０〜２２を参照しながら前記説明した保持構造体２０４が含まれているが、図１〜２２を参照しながら前記説明した保持構造体３０も図２０〜２２を参照しながら説明した保持構造体２０２も含まれていない。開口部３４、４２及び５０（例えば図４に示された開口部）が形成されるが、図２４に示した加工段階では未だそれら開口部が形成されていないので、これらの部位が図２４においては破線で示されている。保持構造体２０４は、開口部３４、４２及び５０の位置が該保持構造体２０４まで広がるようにパターン化されて示されている。このパターン化された保持構造体２０４の位置は図２３には破線で示されており、この保持構造体が図１１において保持構造体３０に採用されたパターンと同様なパターンをもつことが分かる。その結果、保持構造体２０４はコンデンサ容器開口部が最終的に形成される位置まで延びている。そして後続する加工段階において、容器開口部を、マス２８を貫通し、かつ保持構造体２０４を含む周辺部分を備えるように形成することが可能である。
図２３及び２４に示した構造体は、まずマス２８の第一部分を形成し、次いで前記マス２８の第一部分上へパターン化された保持構造体２０４を形成することによって作製可能である。そしてマス２８の第二部分を前記パターン化された保持構造体上へ後続して形成することが可能である。前記保持構造体はマス２８の第二部分の形成前にパターン化されるため、マス２８の第二部分の一部（より詳細には保持構造体２０４上へ形成されるマス２８の部分）は保持構造体２０４に直接接して形成され、またマス２８の第二部分の一部（より詳細には開口部３４、４２及び５０が最終的に形成される領域内に形成されるマス２８の部分）は保持構造体２０４の形成及びパターン化前に形成されているマス２８の第一部分へ直接接して形成される。
図１〜２４の説明において述べているように、保持構造体（例えば、保持構造体３０、２０２及び２０４）は単層あるいは多層に構成可能である。図２５〜２８には、保持構造体（またはラティス）３０が多層の材料層から構成される本発明の例示的態様が図示されている。図２５〜２８においては、適当な部分について、図１〜２４の説明に用いた符号と同様の符号が用いられている。
図２５には図１を参照して前記説明した加工段階にある構造体５００が図示されている。この構造体５００は図１において説明した構造体１０に類似するが、図２５の保持構造体３０が２つの別々の層５０２及び５０４から成る点で異なっている。これら層５０２及び５０４の一方を、本発明の特定の態様において、窒化珪素を含み、あるいはほぼそれから成り、あるいは全てそれから成るように形成可能である。またこれら層５０２及び５０４の他方を、本発明の特定の態様において、例えば非晶質珪素及び／または多結晶質珪素の性状をもつ珪素を含み、あるいはほぼそれから成り、あるいは全てそれから成るように形成可能である。
図１４を参照して前述したように、本発明の一態様においては、保持構造体３０に対してマス２８の選択的エッチングが行われる。特定の態様において、保持層３０の主要材として窒化珪素の薄層を用いることが、窒化珪素が安価で堆積及びパターン化が容易な電気絶縁材である点で望ましい場合がある。窒化珪素を用いる際に問題となる点は、マス２８に通常用いられる材料を窒化珪素に対して選択的にエッチングすることが困難なことである。例えば、マス２８が硼燐珪酸ガラスから成る場合、硼燐珪酸ガラスを、種々適用において、所望程度まで窒化珪素から選択的にエッチングすることは困難である。より詳細には、窒化珪素は好ましくは極めて薄く、またマス２８は非常に厚いため、マス２８の材料への選択度が極めて高くなければ、マス２８が完全にエッチングされる間に窒化珪素もエッチングされることになる。従って、保持構造体３０の成分としては、それに対するマス２８のエッチング選択性が窒化珪素に対するマス２８のエッチング選択性よりも高くなる成分を用いることが有利である。かかる成分として適する材料として、ほぼ珪素から成るか、あるいは全く珪素から成る材料を用いることができる。この場合珪素が未ドープのままであると絶縁材料として効率的に用いることができので、窒化珪素と同様な有利性が得られる。前記珪素は、多結晶質、平滑粒子あるいは半球状粒子、及び／または非晶質を含めたいかなる形状のものでもよい。ポリシリコン層は、ガラスのエッチングバック中に典型的に用いられる薬品（例えば、硼燐珪酸ガラスのエッチングに用いられる２５：１ＨＦ薬品等）に対する耐薬品性において窒化珪素よりさらに優れる。
前記層５０２及び５０４の一方がほぼ窒化珪素から成るか、あるいは全てそれから成り、かつ前記層５０２及び５０４の他方がほぼ珪素から成るか、あるいは全てそれから成る態様においては、珪素を前記２層の上層あるいは下層のいずれに用いてもよい。前記上層の珪素は後続する容器の化学機械的研磨（ＣＭＰ）によって除去可能である。
図２６には本発明の別の態様における構造体５５０が図示されている。この構造体５５０は、図２５に示した構造体５００の加工段階と類似する加工段階にある状態で図示されている。構造体５５０は図２５の構造体５００に類似するが、構造体５００が２層構成であるのに対して、構造体５５０の保持構造体３０が３層構成になっている点で異なる。構造体５５０の保持構造体の３層はそれぞれ符号５５２、５５４及び５５６で示されている。特定の態様において、前記層５５２及び５５６（保持構造体積層３０の外層）は珪素を含み、あるいはほぼそれから成り、あるいは全てそれから成るように形成され、他方前記層５５４（保持構造体積層３０の内層）はほぼ窒化珪素から成るか、あるいは全てそれから成るように形成される。従って、珪素層５５２及び５５６によって窒化珪素層５５４両面を保護することが可能である。
次に図２７には、図１０を参照して前記説明した加工段階に類似する加工段階にある構造体６００が図示されている。この構造体６００は、保持構造体３０が一対の材料層６０４及び６０６から成る点で図１０の構造体と相違している。これら材料層６０４及び６０６は図２５を参照して説明した前記材料層５０２及び５０４に類似した層であってもよい。特定の態様において、前記材料層６０４はほぼ窒化珪素から、あるいは全てそれから成るように形成し、また前記材料層６０６はほぼ珪素から、あるいは全てそれから成るように形成可能である。メモリアレイ領域１４上の保持構造体３０のエッチング後（図１０を参照して前述）、前記材料層６０４の露出した側壁上へスペーサ６１０が設けられる。このスペーサ６１０は、例えば適当な材料から成る層を形成し、次いで該層に対して異方性エッチングを行うことによって形成可能である。スペーサ６１０は前記層６０６と同じ組成でよく、従ってほぼ珪素から成るか、あるいは全てそれから成るように形成される。スペーサ６１０及び前記層６０６を用いることにより、後続するマス２８のエッチング（例えば、図１４を参照して前記説明したエッチング等）において、前記材料層６０４の露出した側面が保護されるだけでなく、該材料層６０４の上面が保護される。
図２８は、図２７に示した構造体６００のマス部分２８に関して別態様とされた該マス部分２８の拡大図である。詳述すれば、この拡大部分には保持構造体３０が含まれ、該保持構造体が層６０４及び６０６の他にさらに層６１２から成る構造が図示されている。この層６１２は層６０４の下側にあり、特定の態様において、該層６１２はほぼ珪素から成るか、あるいは全てそれから成って形成される。従って、層６１２、６０４及び６０６から成る積層は、珪素から成る層（６１２）、窒化珪素から成る層（６０４）及び窒化珪素上の珪素から成る層（６０６）から成る積層として形成可能である。さらに、層６１２、６０４及び６０６を含む積層の露出した側壁に沿って形成された側壁スペーサ６１０が示されている。前述したように、側壁スペーサ６１０の組成は、ほぼ珪素から成るか、あるいは全てそれから成るように作成可能である。従って、本発明の特定の態様において、層６０４を窒化珪素で形成し、この層全体をほぼ珪素から成るか、あるいは全く珪素から成る層（図中の層６０６、６１０及び６１２）で取り囲むことが可能である。前記層６０６、６１０及び６１２をそれぞれ同一組成を有するように形成することが可能であるが、本発明には前記層６０６、６１０及び６１２の組成をそれぞれ異ならせた態様も含まれることを理解されたい。
前記側壁スペーサ６１０が珪素から成る態様においては、該スペーサの形成に用いられる珪素をメモリ領域１４にある容器開口部（例えば図２７の容器開口部４０、４２、４４及び４６等）中へ広げてもよいと理解されるべきである。特定の態様において、このように広げられた珪素をその後に適当なエッチングを用いて容器開口部内から除去することも可能である。また別の態様においては、前記珪素を容器開口部内にそのまま残し、導電性にドープし、さらにコンデンサ電極へ組み入れることも可能である。
窒化珪素層６０４の周辺を窒化珪素よりも耐エッチング性がさらに高い材料で覆うことが有利な場合がある。マス２８の除去に用いられるエッチング（図１４を参照して前記説明したエッチング等）は典型的には等方性エッチングである。従って、窒化珪素層６０４の一部は、もしそれら部分が保護材で覆われていなければ、それら部分が窒化珪素層の上部、下部、あるいは側部上にあるかどうかに拘らず、最終的にエッチングへ暴露されることになる。
保持構造体３０中にポリシリコン及び／または非晶質珪素を用いることにより、図３及び図４に示した加工段階における容器開口部及び溝の形成中、該保持構造体を硬質マスクとして機能させることが可能である。この溝を容器開口部とは異なる寸法とし、及び／または該溝を容器開口部とは別のパターンとすることが可能である。フォトレジストを上へ重ねずに硬質マスクを用いることは、前記溝及び容器開口部の異なるパターン形状化及び／または寸法化において有利である。より詳細には、硬質マスクの使用により、溝と容器開口部間におけるエッチング速度を、フォトレジストマスクを使用する場合の速度よりさらに一定化させることが可能となる。以下においてより詳細に説明するように、前記溝をメモリアレイ回路構成周囲全体へ拡張することが可能である。もし溝に対するエッチングが深過ぎ及び／または広すぎると、エッチング液が前記周辺回路構成中へ入り込んで、例えばデジット線等の種々回路装置に損傷を与える可能性がある。前記周辺回路構成上にはしばしば窒化珪素エッチング停止層が設けられるが、もし溝形成のためのエッチングが容器開口部の形成に用いられるエッチングよりも強すぎると、エッチング液がエッチング停止層を通って貫入する可能性がある。
図１４〜１７を参照して説明したトラフ７１は、半導体構造体の周囲全体を取り囲むことに有利である。上述した本発明のいくつかの態様において、かかるトラフはメモリアレイ領域と周辺領域との間のトラフ形状部分中に導電層を形成させることによって設けられる（トラフ７１がメモリアレイ領域１４と周辺領域１８との間の領域１６上に導電材６０から形成されると説明されている図１４及び１５参照）。図２９及び３０には、領域１４から材料を除去するために用いられる等方性エッチングから周辺領域の側方周辺を保護するためにトラフが形成された例示的構成が図示されている（例示的等方性エッチングについては図１４〜１６を参照して上記説明した）。より詳細には、図２９は、メモリアレイ領域１４（点線７０８で境界が画定された箱形に略示）、メモリアレイ領域周辺の論理回路あるいは他の回路構成の作製が可能な領域１８（点線７０４で境界が画定された箱形に略示）、及びメモリアレイ領域１４と周辺領域１８との間の領域１６を基板に具備してなる例示的構造体７００を示した図である。メモリアレイ領域には、メモリアレイ領域を側方から全体的に取り囲むように画定された側方周辺部が備えられ、この側方周辺部は点線７０８に相当し、また前記周辺領域には点線７０４で画定された類似の側方周辺部が設けられている。導電層６０から成るトラフ７１がメモリアレイ領域１４の側方周辺部全体を側方から取り囲んでいるので、該トラフの側壁によって画定されるライナー７５もメモリアレイ領域１４全体を側方から取り囲む構成が示されている。図３０は構造体７００の上面図であり、この図では導電層６０から成るトラフ７１を周辺領域の側方周辺部の周囲全体と、さらにメモリアレイ領域の側方周辺部周囲全体へ延ばせることが示されている。
本発明の一観点に従った加工準備段階にある半導体ウェハー片の略断面図である。 破線１−１に沿って図１に示した断面を含む半導体ウェハー片の断片的上面図である。 図１に示した段階に後続する加工段階にある図１のウェハー片の略断面図である。 破線３−３に沿って図３に示した断面を含む半導体構造体の略上面図である。 図３に示した段階に後続する加工段階にある図１の半導体ウェハー片の略断面図である。 破線５−５に沿って図５に示した断面を含む半導体構造体の略上面図である。 図５に示した段階に後続する加工段階にある図１のウェハー片の断面図である。 破線７−７に沿って図７に示した断面を含む半導体ウェハー片の略上面図である。 図７及び８のウェハー片とは若干異なる本発明の態様を示す図８のウェハー片の破線９−９に沿った略断面図である。 図７に示した段階に後続する加工段階にある図１のウェハー片の断面図である。 破線１０−１０に沿って図１０に示した断面を含む半導体構造体の略上面図である。 図１１の破線１２−１２に沿った略断面図である。 図１２に示した段階とは別態様の加工段階を示す図１１の破線１２−１２に沿った断面図である。 図１０に示した段階に後続する加工段階にある図１のウェハー片の断面図である。 破線１４−１４に沿って図１４に示した断面を含む半導体構造体片の略上面図である。 図１５の破線１６−１６に沿った略断面図である。 図１４に示した段階に後続する加工段階にある図１のウェハー片の断面図である。 破線１７−１７に沿って図１７に示した断面を含む半導体ウェハー片の略断面図である。 図１８の破線１９−１９に沿った略断面図である。 図１に示した段階に代替する本発明の一観点に従った例示的加工段階にある半導体ウェハー片の略断面図である。 図２０に示した段階に後続する加工段階にある図２０のウェハー片の断面図である。 図２１に示した段階に後続する加工段階にある図２０のウェハー片の断面図である。 本発明の第三の態様に従った加工準備段階にある半導体ウェハー片の略上面図である。 図２３の破線２４−２４に沿った断面である。 本発明の第四の態様に従った加工準備段階にある半導体ウェハー片の略断面図である。 本発明の第五の態様に従った加工準備段階にある半導体ウェハー片の略上面図である。 図２６に示した段階に後続する、図１０に示した段階と類似した加工段階にある図２６のウェハー片の断面図である。 図２７に符号２８で示された部分に代替する本発明の一態様に従った前記部分の略断面図である。 本発明の一態様に従って形成された例示的ライナーを示した半導体構造体片の略上面図である。 本発明の一態様に従って形成された別の例示的ライナーを示した半導体構造体片の略上面図である。

Claims (4)

  1. 複数のコンデンサ装置を形成する方法であって、
    基板上へ第一材料を含む構造体を設ける工程と、
    前記第一材料の少なくとも一部上へ保持構造体を形成する工程と、
    前記第一材料中に延びる開口部を形成する工程と、
    第一導電層を用いて前記開口部内に導電性構造体を形成する工程であって、前記導電性構造体は前記第一材料に沿った外側側壁を有する、工程と、
    前記保持構造体の下方から前記第一材料の少なくとも一部を除去して前記導電性構造体の前記外側側壁の少なくとも一部を露出させる工程であって、前記第一材料の除去中に前記保持構造体が前記導電性構造体を保持する、工程と、
    前記外側側壁の露出部分に沿ってコンデンサ誘電材料を形成する工程と、
    前記コンデンサ誘電材料上へ第二導電層を形成する工程とを含み、
    前記第一材料は硼燐珪酸ガラスを含み、
    前記第一材料の少なくとも一部が等方性エッチングによって除去され、
    前記保持構造体は窒化珪素と第二材料とを含み、前記等方性エッチング処理中における前記第二材料に対する硼燐珪酸ガラスの選択性が窒化珪素に対する硼燐珪酸ガラスの選択性よりも高く、
    前記第二材料の第一部分が前記窒化珪素の上にあり、
    前記第二材料の第二部分が前記窒化珪素の下にあり、
    前記第二材料の第三部分が前記第一部分、前記第二部分、及び前記窒化珪素と物理的に接触していることを特徴とする方法。
  2. 前記第二材料は多結晶質珪素を含むことを特徴とする請求項１記載の方法。
  3. 前記多結晶質珪素が前記窒化珪素の上部及び下部にあることを特徴とする請求項２記載の方法。
  4. 前記第一材料の少なくとも一部を除去する工程の後、前記保持構造体の少なくとも一部を除去する工程をさらに含むことを特徴とする請求項１記載の方法。
JP2006542721A 2003-12-10 2004-12-01 コンデンサ装置の形成方法 Expired - Fee Related JP5007465B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/733,181 2003-12-10
US10/733,181 US7125781B2 (en) 2003-09-04 2003-12-10 Methods of forming capacitor devices
PCT/US2004/040252 WO2005062349A1 (en) 2003-12-10 2004-12-01 Containing capacitors and method of forming

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012044522A Division JP2012146993A (ja) 2003-12-10 2012-02-29 コンデンサ装置の形成方法

Publications (2)

Publication Number Publication Date
JP2007512716A JP2007512716A (ja) 2007-05-17
JP5007465B2 true JP5007465B2 (ja) 2012-08-22

Family

ID=34710430

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006542721A Expired - Fee Related JP5007465B2 (ja) 2003-12-10 2004-12-01 コンデンサ装置の形成方法
JP2012044522A Ceased JP2012146993A (ja) 2003-12-10 2012-02-29 コンデンサ装置の形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012044522A Ceased JP2012146993A (ja) 2003-12-10 2012-02-29 コンデンサ装置の形成方法

Country Status (7)

Country Link
US (4) US7125781B2 (ja)
EP (1) EP1700332B1 (ja)
JP (2) JP5007465B2 (ja)
KR (1) KR100868812B1 (ja)
CN (1) CN100405541C (ja)
TW (1) TWI252511B (ja)
WO (1) WO2005062349A1 (ja)

Families Citing this family (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506944B1 (ko) * 2003-11-03 2005-08-05 삼성전자주식회사 지지층 패턴들을 채택하는 복수개의 커패시터들 및 그제조방법
US7067385B2 (en) 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
US7125781B2 (en) * 2003-09-04 2006-10-24 Micron Technology, Inc. Methods of forming capacitor devices
EP1732134B1 (en) * 2004-02-27 2012-10-24 National University Corporation Tohoku Unversity Solid-state imagine device, line sensor, optical sensor, and method for operating solid-state imaging device
DE102004021401B4 (de) * 2004-04-30 2011-02-03 Qimonda Ag Herstellungsverfahren für ein Stapelkondensatorfeld
US20070037349A1 (en) * 2004-04-30 2007-02-15 Martin Gutsche Method of forming electrodes
KR100533959B1 (ko) * 2004-06-30 2005-12-06 삼성전자주식회사 반도체 장치 제조 방법
US7387939B2 (en) * 2004-07-19 2008-06-17 Micron Technology, Inc. Methods of forming semiconductor structures and capacitor devices
US7439152B2 (en) * 2004-08-27 2008-10-21 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7202127B2 (en) * 2004-08-27 2007-04-10 Micron Technology, Inc. Methods of forming a plurality of capacitors
US20060046055A1 (en) * 2004-08-30 2006-03-02 Nan Ya Plastics Corporation Superfine fiber containing grey dope dyed component and the fabric made of the same
US7547945B2 (en) 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
KR100655751B1 (ko) * 2004-10-01 2006-12-11 삼성전자주식회사 반도체 장치의 제조 방법
US7320911B2 (en) 2004-12-06 2008-01-22 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7557015B2 (en) * 2005-03-18 2009-07-07 Micron Technology, Inc. Methods of forming pluralities of capacitors
EP1722466A1 (en) * 2005-05-13 2006-11-15 STMicroelectronics S.r.l. Method and relative circuit for generating a control voltage of a synchronous rectifier
US7544563B2 (en) * 2005-05-18 2009-06-09 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7517753B2 (en) * 2005-05-18 2009-04-14 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7999299B2 (en) * 2005-06-23 2011-08-16 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor for peripheral circuit
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7199005B2 (en) * 2005-08-02 2007-04-03 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7226845B2 (en) 2005-08-30 2007-06-05 Micron Technology, Inc. Semiconductor constructions, and methods of forming capacitor devices
US7713813B2 (en) * 2005-08-31 2010-05-11 Micron Technology, Inc. Methods of forming capacitors
DE102005042524A1 (de) * 2005-09-07 2007-03-08 Infineon Technologies Ag Verfahren zur Herstellung von Stapelkondensatoren für dynamische Speicherzellen
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US20070207622A1 (en) * 2006-02-23 2007-09-06 Micron Technology, Inc. Highly selective doped oxide etchant
US7557013B2 (en) * 2006-04-10 2009-07-07 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7666797B2 (en) * 2006-08-17 2010-02-23 Micron Technology, Inc. Methods for forming semiconductor constructions, and methods for selectively etching silicon nitride relative to conductive material
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US7902081B2 (en) 2006-10-11 2011-03-08 Micron Technology, Inc. Methods of etching polysilicon and methods of forming pluralities of capacitors
KR100891647B1 (ko) * 2007-02-01 2009-04-02 삼성전자주식회사 반도체 장치 및 그 형성 방법
US7785962B2 (en) 2007-02-26 2010-08-31 Micron Technology, Inc. Methods of forming a plurality of capacitors
KR20080088276A (ko) * 2007-03-29 2008-10-02 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
DE102007022748B4 (de) * 2007-05-15 2009-03-05 Qimonda Ag Verfahren zur Strukturierung eines Materials und strukturiertes Material
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR100885922B1 (ko) * 2007-06-13 2009-02-26 삼성전자주식회사 반도체 소자 및 그 반도체 소자 형성방법
KR100949897B1 (ko) * 2007-06-29 2010-03-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR101357303B1 (ko) * 2007-07-10 2014-01-28 삼성전자주식회사 반도체 소자 및 그 반도체 소자 제조방법
US7682924B2 (en) 2007-08-13 2010-03-23 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7829410B2 (en) * 2007-11-26 2010-11-09 Micron Technology, Inc. Methods of forming capacitors, and methods of forming DRAM arrays
JP2009141073A (ja) * 2007-12-05 2009-06-25 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
US8388851B2 (en) 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
JP2009164535A (ja) * 2008-01-10 2009-07-23 Elpida Memory Inc 半導体装置、及びその製造方法
KR100929642B1 (ko) * 2008-02-20 2009-12-03 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US7700469B2 (en) * 2008-02-26 2010-04-20 Micron Technology, Inc. Methods of forming semiconductor constructions
KR20090098550A (ko) * 2008-03-14 2009-09-17 삼성전자주식회사 커패시터를 구비하는 반도체 소자의 제조 방법 및 이에의해 제조된 반도체 소자
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US7759193B2 (en) 2008-07-09 2010-07-20 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7892937B2 (en) 2008-10-16 2011-02-22 Micron Technology, Inc. Methods of forming capacitors
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
JP5679628B2 (ja) * 2008-12-16 2015-03-04 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
US7951668B2 (en) * 2009-01-14 2011-05-31 Powerchip Semiconductor Corp. Process for fabricating crown capacitors of dram and capacitor structure
KR20100086795A (ko) * 2009-01-23 2010-08-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8058126B2 (en) 2009-02-04 2011-11-15 Micron Technology, Inc. Semiconductor devices and structures including at least partially formed container capacitors and methods of forming the same
KR101589912B1 (ko) * 2009-03-20 2016-02-01 삼성전자주식회사 커패시터 및 이의 제조 방법
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US7939877B2 (en) * 2009-03-23 2011-05-10 Micron Technology, Inc. DRAM unit cells, capacitors, methods of forming DRAM unit cells, and methods of forming capacitors
JP2010245374A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 半導体装置及びその製造方法
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
JP2010287716A (ja) * 2009-06-11 2010-12-24 Elpida Memory Inc 半導体装置及びその製造方法
TWI440190B (zh) * 2009-09-11 2014-06-01 Inotera Memories Inc 堆疊式隨機動態存取記憶體之雙面電容之製造方法
KR101616045B1 (ko) * 2009-11-19 2016-04-28 삼성전자주식회사 반도체 소자 제조방법
US8298908B2 (en) * 2010-02-11 2012-10-30 International Business Machines Corporation Structure and method for forming isolation and buried plate for trench capacitor
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
KR20120045461A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 아일랜드형 지지 패턴들을 갖는 반도체 소자
US8283236B2 (en) 2011-01-20 2012-10-09 Micron Technology, Inc. Methods of forming capacitors
KR101780050B1 (ko) * 2011-02-28 2017-09-20 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
US20120235274A1 (en) * 2011-03-14 2012-09-20 Doyle Brian S Semiconductor structure having an integrated double-wall capacitor for embedded dynamic random access memory (edram) and method to form the same
KR101800419B1 (ko) 2011-03-14 2017-11-23 삼성전자주식회사 반도체 소자 및 그 제조방법
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
JP2013030557A (ja) * 2011-07-27 2013-02-07 Elpida Memory Inc 半導体装置の製造方法
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
KR20130049393A (ko) * 2011-11-04 2013-05-14 에스케이하이닉스 주식회사 반도체 장치 제조방법
US8946043B2 (en) 2011-12-21 2015-02-03 Micron Technology, Inc. Methods of forming capacitors
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8932933B2 (en) 2012-05-04 2015-01-13 Micron Technology, Inc. Methods of forming hydrophobic surfaces on semiconductor device structures, methods of forming semiconductor device structures, and semiconductor device structures
US9245799B2 (en) * 2012-05-31 2016-01-26 Intel Deutschland Gmbh Semiconductor device and method of manufacturing thereof
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8865544B2 (en) 2012-07-11 2014-10-21 Micron Technology, Inc. Methods of forming capacitors
FR2993397A1 (fr) * 2012-07-16 2014-01-17 St Microelectronics Sa Dispositif semi-conducteur comprenant un condensateur integre et procede de fabrication
US8652926B1 (en) 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
WO2014092084A1 (ja) * 2012-12-12 2014-06-19 ピーエスフォー ルクスコ エスエイアールエル 半導体装置およびその製造方法
US10090376B2 (en) 2013-10-29 2018-10-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and methods of forming capacitor structures
US9018733B1 (en) * 2014-03-10 2015-04-28 Inotera Memories, Inc. Capacitor, storage node of the capacitor, and method of forming the same
JP2015195262A (ja) * 2014-03-31 2015-11-05 マイクロン テクノロジー， インク． 半導体装置及びその製造方法
US20150348963A1 (en) * 2014-05-30 2015-12-03 Inotera Memories, Inc. Cylinder-shaped storage node with single-layer supporting structure
US9346669B2 (en) * 2014-06-24 2016-05-24 Newport Fab, Llc Robust MEMS structure with via cap and related method
US9458011B2 (en) * 2014-06-24 2016-10-04 Newport Fab, Llc Scalable self-supported MEMS structure and related method
JP2015035619A (ja) * 2014-10-17 2015-02-19 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
KR102367394B1 (ko) 2015-06-15 2022-02-25 삼성전자주식회사 캐패시터 구조체 및 이를 포함하는 반도체 소자
KR102279720B1 (ko) 2015-06-24 2021-07-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9673331B2 (en) * 2015-11-02 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device structure
US9653307B1 (en) 2016-07-14 2017-05-16 Micron Technology, Inc. Surface modification compositions, methods of modifying silicon-based materials, and methods of forming high aspect ratio structures
US10014309B2 (en) 2016-08-09 2018-07-03 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells comprising a programmable charge storage transistor and arrays of elevationally-extending strings of memory cells comprising a programmable charge storage transistor
US11345946B2 (en) * 2017-03-24 2022-05-31 Gen-Probe Incorporated Systems and methods for capacitive fluid level detection, and handling containers
CN109509836B (zh) * 2017-09-14 2022-11-01 联华电子股份有限公司 形成存储器电容的方法
US11037940B2 (en) 2018-03-22 2021-06-15 Micron Technology, Inc. Integrated circuit constructions comprising memory and methods used in the formation of integrated circuitry comprising memory
US10840249B2 (en) * 2018-08-23 2020-11-17 Micron Technology, Inc. Integrated circuitry constructions
US10964475B2 (en) * 2019-01-28 2021-03-30 Micron Technology, Inc. Formation of a capacitor using a sacrificial layer
US11361972B2 (en) 2019-04-18 2022-06-14 Micron Technology, Inc. Methods for selectively removing more-doped-silicon-dioxide relative to less-doped-silicon-dioxide
CN113314669B (zh) * 2020-02-27 2022-06-10 长鑫存储技术有限公司 双面电容结构及其形成方法
CN114156267A (zh) 2020-09-07 2022-03-08 长鑫存储技术有限公司 半导体器件及其制备方法、存储装置
US11901405B2 (en) 2020-09-11 2024-02-13 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing semiconductor structure
CN114171464A (zh) * 2020-09-11 2022-03-11 长鑫存储技术有限公司 半导体结构及其制作方法
CN114446957A (zh) * 2020-11-05 2022-05-06 长鑫存储技术有限公司 半导体结构及半导体结构的制造方法

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3110774A (en) * 1960-06-08 1963-11-12 Indak Mfg Corp Multiple position rotary switch
US4517729A (en) * 1981-07-27 1985-05-21 American Microsystems, Incorporated Method for fabricating MOS device with self-aligned contacts
US5340783A (en) * 1989-01-30 1994-08-23 Lanxide Technology Company, Lp Method of producing self-supporting aluminum titanate composites and products relating thereto
US5236860A (en) 1991-01-04 1993-08-17 Micron Technology, Inc. Lateral extension stacked capacitor
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
US5340442A (en) * 1991-09-24 1994-08-23 Weyerhaeuser Company Evaluating furnish behavior
US5467305A (en) * 1992-03-12 1995-11-14 International Business Machines Corporation Three-dimensional direct-write EEPROM arrays and fabrication methods
US5605857A (en) 1993-02-12 1997-02-25 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
DE4447804C2 (de) 1993-02-12 2002-01-24 Micron Technology Inc Verfahren zum Herstellen einer leitfähigen Mehrfachbehälter-Struktur auf der bestehenden Topographie eines Ausgangssubstrats
US5340763A (en) * 1993-02-12 1994-08-23 Micron Semiconductor, Inc. Multi-pin stacked capacitor utilizing micro villus patterning in a container cell and method to fabricate same
US5563089A (en) 1994-07-20 1996-10-08 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
US5401681A (en) 1993-02-12 1995-03-28 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells
US5498562A (en) 1993-04-07 1996-03-12 Micron Technology, Inc. Semiconductor processing methods of forming stacked capacitors
JP3382028B2 (ja) 1993-09-10 2003-03-04 株式会社東芝 薄膜形成方法
US5532089A (en) * 1993-12-23 1996-07-02 International Business Machines Corporation Simplified fabrication methods for rim phase-shift masks
US6133620A (en) * 1995-05-26 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
JP2956482B2 (ja) 1994-07-29 1999-10-04 日本電気株式会社 半導体記憶装置及びその製造方法
JPH08181559A (ja) * 1994-12-22 1996-07-12 Maspro Denkoh Corp 高周波信号分岐器
JP3623834B2 (ja) * 1995-01-31 2005-02-23 富士通株式会社 半導体記憶装置及びその製造方法
US6744091B1 (en) 1995-01-31 2004-06-01 Fujitsu Limited Semiconductor storage device with self-aligned opening and method for fabricating the same
US5654222A (en) 1995-05-17 1997-08-05 Micron Technology, Inc. Method for forming a capacitor with electrically interconnected construction
JPH0982918A (ja) * 1995-09-19 1997-03-28 Toshiba Corp 半導体記憶装置およびその製造方法
US5990021A (en) 1997-12-19 1999-11-23 Micron Technology, Inc. Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture
US6090700A (en) * 1996-03-15 2000-07-18 Vanguard International Semiconductor Corporation Metallization method for forming interconnects in an integrated circuit
KR20000015822A (ko) 1996-05-21 2000-03-15 칼 하인쯔 호르닝어 박막 다층 콘덴서_
JPH1022476A (ja) 1996-07-02 1998-01-23 Sony Corp 容量素子
TW308727B (en) 1996-08-16 1997-06-21 United Microelectronics Corp Semiconductor memory device with capacitor (4)
US5998256A (en) * 1996-11-01 1999-12-07 Micron Technology, Inc. Semiconductor processing methods of forming devices on a substrate, forming device arrays on a substrate, forming conductive lines on a substrate, and forming capacitor arrays on a substrate, and integrated circuitry
JP4056588B2 (ja) * 1996-11-06 2008-03-05 富士通株式会社 半導体装置及びその製造方法
EP0849796A3 (en) * 1996-12-17 1999-09-01 Texas Instruments Incorporated Improvements in or relating to integrated circuits
US5767561A (en) * 1997-05-09 1998-06-16 Lucent Technologies Inc. Integrated circuit device with isolated circuit elements
JPH1126718A (ja) * 1997-06-30 1999-01-29 Hitachi Ltd 半導体集積回路装置の製造方法
TW365065B (en) * 1997-07-19 1999-07-21 United Microelectronics Corp Embedded memory structure and manufacturing method thereof
US6432472B1 (en) * 1997-08-15 2002-08-13 Energenius, Inc. Method of making semiconductor supercapacitor system and articles produced therefrom
US5880959A (en) * 1997-11-25 1999-03-09 Voyan Technology Method for computer-aided design of a product or process
US6195594B1 (en) * 1997-11-25 2001-02-27 Voyan Technology Real-time planner for design
US6198168B1 (en) * 1998-01-20 2001-03-06 Micron Technologies, Inc. Integrated circuits using high aspect ratio vias through a semiconductor wafer and method for forming same
US6025225A (en) * 1998-01-22 2000-02-15 Micron Technology, Inc. Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same
US5981350A (en) * 1998-05-29 1999-11-09 Micron Technology, Inc. Method for forming high capacitance memory cells
US6767789B1 (en) * 1998-06-26 2004-07-27 International Business Machines Corporation Method for interconnection between transfer devices and storage capacitors in memory cells and device formed thereby
US6458925B1 (en) * 1998-08-03 2002-10-01 University Of Maryland, Baltimore Peptide antagonists of zonulin and methods for use of the same
JP4322330B2 (ja) * 1998-09-04 2009-08-26 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
JP4180716B2 (ja) * 1998-12-28 2008-11-12 富士通株式会社 半導体装置の製造方法
US6204178B1 (en) 1998-12-29 2001-03-20 Micron Technology, Inc. Nucleation and deposition of PT films using ultraviolet irradiation
US6230062B1 (en) * 1999-01-08 2001-05-08 Voyan Technology Adaptation to unmeasured variables
US6383861B1 (en) * 1999-02-18 2002-05-07 Micron Technology, Inc. Method of fabricating a dual gate dielectric
US6303956B1 (en) 1999-02-26 2001-10-16 Micron Technology, Inc. Conductive container structures having a dielectric cap
US6204143B1 (en) 1999-04-15 2001-03-20 Micron Technology Inc. Method of forming high aspect ratio structures for semiconductor devices
JP2001010552A (ja) * 1999-06-28 2001-01-16 Komatsu Ltd 履帯のリンク及びピンの固定構造
US6667502B1 (en) 1999-08-31 2003-12-23 Micron Technology, Inc. Structurally-stabilized capacitors and method of making of same
US6395600B1 (en) 1999-09-02 2002-05-28 Micron Technology, Inc. Method of forming a contact structure and a container capacitor structure
US6403442B1 (en) 1999-09-02 2002-06-11 Micron Technology, Inc. Methods of forming capacitors and resultant capacitor structures
US6303518B1 (en) * 1999-09-30 2001-10-16 Novellus Systems, Inc. Methods to improve chemical vapor deposited fluorosilicate glass (FSG) film adhesion to metal barrier or etch stop/diffusion barrier layers
TW432546B (en) * 1999-11-25 2001-05-01 Taiwan Semiconductor Mfg Manufacturing method of copper damascene
KR20010061020A (ko) * 1999-12-28 2001-07-07 박종섭 반도체소자의 제조방법
JP3595231B2 (ja) 1999-12-28 2004-12-02 株式会社東芝 半導体記憶装置及びその製造方法
KR100338775B1 (ko) * 2000-06-20 2002-05-31 윤종용 Ｄｒａｍ을 포함하는 반도체 소자의 콘택 구조체 및 그형성방법
US6399490B1 (en) * 2000-06-29 2002-06-04 International Business Machines Corporation Highly conformal titanium nitride deposition process for high aspect ratio structures
DE10036725C2 (de) * 2000-07-27 2002-11-28 Infineon Technologies Ag Verfahren zur Herstellung einer porösen Isolierschicht mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat
DE10036724A1 (de) * 2000-07-27 2002-02-14 Infineon Technologies Ag Verfahren zur Bildung eines Grabens in einem Halbleitersubstrat
KR100338826B1 (ko) * 2000-08-28 2002-05-31 박종섭 커패시터의 전하저장전극 형성방법
JP2002094027A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 半導体記憶装置とその製造方法
US20020098554A1 (en) 2000-09-19 2002-07-25 Mike Farwick Nucleotide sequences coding for the pepC gene
US6621112B2 (en) 2000-12-06 2003-09-16 Infineon Technologies Ag DRAM with vertical transistor and trench capacitor memory cells and methods of fabrication
KR100360414B1 (ko) 2001-01-05 2002-11-13 삼성전자 주식회사 트윈 비트 결함을 방지하는 실린더형 커패시터의 하부전극형성방법
KR100388682B1 (ko) * 2001-03-03 2003-06-25 삼성전자주식회사 반도체 메모리 장치의 스토리지 전극층 및 그 형성방법
JP3671854B2 (ja) * 2001-04-05 2005-07-13 松下電器産業株式会社 シリコン系基板の表面処理方法
KR100422063B1 (ko) 2001-05-02 2004-03-10 삼성전자주식회사 반도체 장치의 캐패시터 및 그 제조방법
KR100431656B1 (ko) * 2001-09-11 2004-05-17 삼성전자주식회사 반도체 장치의 제조 방법
EP1306894A1 (en) * 2001-10-19 2003-05-02 Infineon Technologies AG A method of forming a silicon dioxide layer on a curved Si surface
JP2003140361A (ja) 2001-10-31 2003-05-14 Matsushita Electric Ind Co Ltd パターン形成方法
JP4060572B2 (ja) * 2001-11-06 2008-03-12 株式会社東芝 半導体記憶装置及びその製造方法
US6668642B2 (en) * 2001-12-21 2003-12-30 Mks Instruments, Inc. Apparatus and method for thermal isolation of thermal mass flow sensor
US6656748B2 (en) * 2002-01-31 2003-12-02 Texas Instruments Incorporated FeRAM capacitor post stack etch clean/repair
KR100487519B1 (ko) * 2002-02-05 2005-05-03 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
KR100423900B1 (ko) * 2002-02-08 2004-03-22 삼성전자주식회사 반도체 장치의 커패시터 형성 방법
US6617222B1 (en) 2002-02-27 2003-09-09 Micron Technology, Inc. Selective hemispherical silicon grain (HSG) conversion inhibitor for use during the manufacture of a semiconductor device
US6515325B1 (en) * 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same
JP4064695B2 (ja) * 2002-03-19 2008-03-19 富士通株式会社 半導体装置の製造方法
KR100459707B1 (ko) * 2002-03-21 2004-12-04 삼성전자주식회사 실린더형 커패시터를 포함하는 반도체 소자 및 그 제조 방법
KR100473113B1 (ko) * 2002-04-04 2005-03-08 삼성전자주식회사 반도체 장치의 커패시터 제조 방법
JP4047631B2 (ja) * 2002-05-28 2008-02-13 エルピーダメモリ株式会社 王冠構造のキャパシタを有する半導体集積回路装置およびその製造方法
US6784479B2 (en) * 2002-06-05 2004-08-31 Samsung Electronics Co., Ltd. Multi-layer integrated circuit capacitor electrodes
KR100475272B1 (ko) * 2002-06-29 2005-03-10 주식회사 하이닉스반도체 반도체소자 제조방법
US20040029047A1 (en) 2002-08-07 2004-02-12 Renesas Technology Corp. Micropattern forming material, micropattern forming method and method for manufacturing semiconductor device
JP2004093832A (ja) 2002-08-30 2004-03-25 Renesas Technology Corp 微細パターン形成材料、微細パターン形成方法および半導体装置の製造方法
JP2004103926A (ja) 2002-09-11 2004-04-02 Renesas Technology Corp レジストパターン形成方法とそれを用いた半導体装置の製造方法およびレジスト表層処理剤
JP4353685B2 (ja) * 2002-09-18 2009-10-28 株式会社ルネサステクノロジ 半導体装置
US7341804B2 (en) 2002-09-20 2008-03-11 3M Innovative Properties Company Anode compositions having an elastomeric binder and an adhesion promoter
US6645869B1 (en) * 2002-09-26 2003-11-11 Vanguard International Semiconductor Corporation Etching back process to improve topographic planarization of a polysilicon layer
EP1578999B1 (en) 2002-10-30 2013-01-16 Yissum Research Development Company of the Hebrew University of Jerusalem Ltd. Method for measuring non-transferrin bound iron
KR100481867B1 (ko) 2002-11-11 2005-04-11 삼성전자주식회사 강유전체 커패시터 및 그 제조 방법
DE10259331B4 (de) * 2002-12-18 2005-02-10 Infineon Technologies Ag Herstellungsverfahren für eine Photomaske für eine integrierte Schaltung und entsprechende Photomaske
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
TW578328B (en) * 2003-03-28 2004-03-01 Gemtek Technology Co Ltd Dual-frequency inverted-F antenna
US6720232B1 (en) * 2003-04-10 2004-04-13 Taiwan Semiconductor Manufacturing Company Method of fabricating an embedded DRAM for metal-insulator-metal (MIM) capacitor structure
US6784069B1 (en) * 2003-08-29 2004-08-31 Micron Technology, Inc. Permeable capacitor electrode
US7067385B2 (en) * 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
US7125781B2 (en) * 2003-09-04 2006-10-24 Micron Technology, Inc. Methods of forming capacitor devices
DE10344814B3 (de) * 2003-09-26 2005-07-14 Infineon Technologies Ag Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zu deren Herstellung
US7019346B2 (en) 2003-12-23 2006-03-28 Intel Corporation Capacitor having an anodic metal oxide substrate
EP1767042B1 (en) 2004-07-08 2012-11-21 LG Electronics Inc. Method for allocating electronic serial number for mobile station
US7387939B2 (en) * 2004-07-19 2008-06-17 Micron Technology, Inc. Methods of forming semiconductor structures and capacitor devices
US20060024958A1 (en) * 2004-07-29 2006-02-02 Abbas Ali HSQ/SOG dry strip process
US7160788B2 (en) * 2004-08-23 2007-01-09 Micron Technology, Inc. Methods of forming integrated circuits
US7202127B2 (en) * 2004-08-27 2007-04-10 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7439152B2 (en) * 2004-08-27 2008-10-21 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7557015B2 (en) * 2005-03-18 2009-07-07 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7517753B2 (en) * 2005-05-18 2009-04-14 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7544563B2 (en) * 2005-05-18 2009-06-09 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7199005B2 (en) * 2005-08-02 2007-04-03 Micron Technology, Inc. Methods of forming pluralities of capacitors
US20070099328A1 (en) * 2005-10-31 2007-05-03 Yuan-Sheng Chiang Semiconductor device and interconnect structure and their respective fabricating methods

Also Published As

Publication number Publication date
CN1890778A (zh) 2007-01-03
JP2012146993A (ja) 2012-08-02
TWI252511B (en) 2006-04-01
US20060063344A1 (en) 2006-03-23
US20050287780A1 (en) 2005-12-29
KR20060110321A (ko) 2006-10-24
US7271051B2 (en) 2007-09-18
US20050054159A1 (en) 2005-03-10
KR100868812B1 (ko) 2008-11-14
CN100405541C (zh) 2008-07-23
JP2007512716A (ja) 2007-05-17
US7420238B2 (en) 2008-09-02
WO2005062349A1 (en) 2005-07-07
WO2005062349B1 (en) 2005-09-15
US7125781B2 (en) 2006-10-24
US20060063345A1 (en) 2006-03-23
TW200531146A (en) 2005-09-16
EP1700332A1 (en) 2006-09-13
US7449391B2 (en) 2008-11-11
EP1700332B1 (en) 2014-11-26

Similar Documents

Publication Publication Date Title
JP5007465B2 (ja) コンデンサ装置の形成方法
US7387939B2 (en) Methods of forming semiconductor structures and capacitor devices
CN100481393C (zh) 自由倾斜的叠层电容器的制造方法
KR20170087803A (ko) 확장된 셀 접촉 면적을 가지는 반도체 메모리 장치 및 그 제조 방법
US11195837B2 (en) Semiconductor devices including support patterns
KR100270211B1 (ko) 디램 셀 커패시터 및 그의 제조 방법
KR100301038B1 (ko) 씨오비(cob)를구비한반도체메모리장치및그제조방법
US20220328494A1 (en) Memory forming method and memory
US6977197B2 (en) Semiconductor devices having DRAM cells and methods of fabricating the same
KR100526869B1 (ko) 반도체 메모리에서의 커패시터 하부 전극 형성방법
US7145195B2 (en) Semiconductor memory device and method of manufacturing the same
JP2002009261A (ja) Ｄｒａｍキャパシタの製造方法
WO2022028175A1 (zh) 一种存储器的形成方法和存储器
KR100721201B1 (ko) 6ｆ2 레이아웃을 갖는 반도체 소자의 랜딩플러그 형성방법
KR100811256B1 (ko) 반도체메모리소자의 실린더형 스토리지노드 형성방법
KR20210018683A (ko) 지지 패턴을 포함하는 반도체 소자 및 이의 제조 방법
CN117790406A (zh) 半导体结构的形成方法及半导体结构
KR100571627B1 (ko) 반도체 소자 제조 방법
KR20060023488A (ko) 스토리지 노드 전극을 갖는 반도체소자의 제조방법 및그에 의하여 제조된 반도체소자
KR20050095196A (ko) 반도체 소자의 커패시터 제조방법
JPH11233740A (ja) 半導体記憶装置及びその製造方法
KR20050011405A (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060531

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060922

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070824

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070824

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090209

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090605

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090605

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090713

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110307

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110307

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110406

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110406

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111219

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111219

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120229

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120229

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120509

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees