CN114446957A - 半导体结构及半导体结构的制造方法 - Google Patents

Abstract

本发明提供一种半导体结构及半导体结构的制造方法，涉及显示技术领域，该半导体结构包括基底，所述基底包括阵列区以及围绕所述阵列区的周边电路区，所述阵列区内设有阵列排布的多个电容器，本发明通过使位于所述阵列区的边缘的数个所述电容器中，任意连续相邻的三个所述电容器的中心连线构成的一个虚拟角大于90°，避免位于阵列区的边缘上的数个电容器中任意相邻的三个电容器的中心连线形成直角，即，避免位于阵列区的边缘上的数个电容器形成矩形图案，这样可以降低位于阵列区的边缘上的数个电容器所受的应力，进而降低了位于阵列区的边缘上的数个电容器的损坏几率，提高了半导体结构的存储性能。

Description

半导体结构及半导体结构的制造方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构及半导体结构的制造方法。

背景技术

动态随机存储器(dynamic random access memory，简称DRAM)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。

在动态随机存储器中，电容器阵列结构包括阵列区以及与阵列区连接的周边电路区，其中，阵列区内设置有呈矩形阵列排布的多个电容器，周边电路区内设有与各个电容器连接的驱动电路。

但是，在制作采用上述的矩形阵列排布的多个电容器时，位于矩形阵列的拐角处的电容器易出现损坏，影响电容器的存储性能。

发明内容

鉴于上述问题，本发明实施例提供一种半导体结构及半导体结构的制造方法，用于防止位于矩形阵列的拐角处的电容器发生损坏，提高电容器的存储性能。

为了实现上述目的，本发明实施例提供如下技术方案：

本发明实施例的第一方面提供一种半导体结构，其包括：基底，所述基底包括阵列区以及围绕所述阵列区的周边电路区；所述阵列区内设有阵列排布的多个电容器，位于所述阵列区的边缘的数个所述电容器中，任意连续相邻的三个所述电容器的中心连线构成的一个虚拟角大于90°。

如上所述的半导体结构，其中，所述阵列排布的多个电容器包括排列成若干行和若干列的所述电容器组，位于所述阵列区的边缘的数个电容器包括位于所述若干行电容器组和所述若干列电容器组的端点处的所述电容器。

如上所述的半导体结构，其中，位于所述若干行电容器组和所述若干列电容器组的端点处的所述电容器的中心连线形成具有倒角的矩形。

如上所述的半导体结构，其中，在具有倒角的矩形中，位于相邻的两个直边上所述电容器的中心与位于所述两个直边之间的所述倒角上的所述电容器的中心的连线构成虚拟钝角三角形。

如上所述的半导体结构，其中，位于相邻行的端点处的所述电容器同时位于不同列上，位于相邻列的端点处的所述电容器同时位于不同行上。

如上所述的半导体结构，其中，相邻行之间的垂直距离与相邻列之间的垂直距离不等。

如上所述的半导体结构，其中，所述半导体结构还包括设置在所述基底上的支撑层，所述支撑层上形成多个电容孔，每个所述电容孔内设有一个所述电容器。

如上所述的半导体结构，其中，以平行于所述基底的截面为横截面，所述支撑层的横截面外轮廓为圆形或者环形。

如上所述的半导体结构，其中，所述环形包括多个依次首尾连接的连接段，至少部分相邻的两个所述连接段之间采用弧形过渡；或者，所述环形包括多个依次首尾连接的直线段，至少部分相邻的两个所述直线段之间夹角为钝角。

如上所述的半导体结构，其中，两个所述连接段之间的弧形的切线方向，与该弧形连接的所述连接段之间的夹角为钝角。

本发明实施例的第二方面提供一种半导体结构的制造方法，其包括如下的步骤：

提供基底，所述基底包括阵列区以及围绕所述阵列区的周边电路区；

在所述基底上形成支撑层；

在与所述阵列区对应的所述支撑层内形成多个电容器，多个电容器阵列排布在所述阵列区上，位于所述阵列区的边缘的数个所述电容器中，任意连续相邻的三个所述电容器的中心连线构成的一个虚拟角大于90°。

如上所述的半导体结构的制造方法，其中，在与所述阵列区对应的所述支撑层内形成多个电容器的步骤中包括：

在与所述阵列区对应的所述支撑层上形成第一光刻胶层，所述第一光刻胶层包括第一掩膜图案，所述第一掩膜图案包括交替设置的多个第一遮挡区和多个第一开口区；

在与所述周边电路区对应的所述支撑层上形成第二光刻胶层，所述第二光刻胶层包括第二掩膜图案，所述第二掩膜图案包括第二遮挡区和第二开口区，所述第二遮挡区用于覆盖部分所述第一遮挡区和部分所述第一开口区，且所述第二遮挡区的两个相邻接的边缘之间采用弧形过渡；

去除与所述第一开口区对应的所述支撑层，在与所述阵列区对应的所述支撑层内形成多个电容孔；

在所述电容孔内形成第一电极层。

如上所述的半导体结构的制造方法，其中，在所述基底上形成支撑层的步骤中包括：在所述基底上依次层叠第一支撑层、第一牺牲层、第二支撑层、第二牺牲层以及第三支撑层，所述电容孔至少贯穿所述第一牺牲层、所述第二支撑层、所述第二牺牲层以及所述第三支撑层；

在去除所述第一开口区对应的所述支撑层的步骤之后，在所述电容孔内形成第一电极层的步骤之前，所述制造方法还包括：去除所述第一光刻胶层和所述第二光刻胶层。

如上所述的半导体结构的制造方法，其中，在所述电容孔内形成第一电极层的步骤之后，所述制造方法还包括：

在所述第三支撑层上形成第三光刻胶层；

图形化所述第三光刻胶层形成第三掩膜图案，所述第三掩膜图案包括多个第三遮挡区和多个第三开口区，其中所述第三开口区在所述支撑层上的投影与所述电容孔之间的区域至少部分交叠；

去除所述周边电路区上对应的所述支撑层，以保留所述阵列区上对应的所述支撑层；

去除与所述第三开口区对应的所述第三支撑层和部分所述第一电极层，以暴露与所述第三开口对应的所述第二牺牲层，其中，未被去除的所述第三支撑层构成顶部支撑层；

去除所述第二牺牲层、部分所述第二支撑层和所述第一牺牲层，其中，未被去除的所述第二支撑层构成中间支撑层，未被去除的第一支撑层构成底部支撑层。

如上所述的半导体结构的制造方法，其中，在去除与所述周边电路区对应的支撑层的步骤之后，所述制造方法还包括：

在所述电容孔内形成覆盖所述第一电极层的介电层和第二电极层，所述第一电极层、所述介电层以及所述第二电极层形成所述电容器。

本发明实施例所提供的半导体结构及半导体结构的制造方法中，位于阵列区的边缘的数个电容器中，任意连续相邻的三个电容器的中心连线构成的一个虚拟角大于90°，避免位于阵列区的边缘的数个电容器中任意相邻的三个电容器的中心连线形成直角，即，避免位于阵列区的边缘上的数个电容器形成矩形图案，这样可以降低位于阵列区的边缘上的数个电容器所受的应力，进而降低了位于阵列区的边缘上的数个电容器的损坏几率，提高了半导体结构的存储性能。

除了上面所描述的本发明实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本发明实施例提供的半导体结构及半导体结构的制造方法所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中提供的半导体结构的示意图一；

图2为相关技术中提供的半导体结构的示意图二；

图3为本发明实施例提供的半导体结构的示意图一；

图4为本发明实施例提供的半导体结构的示意图二；

图5为本发明实施例提供的半导体结构的示意图三；

图6为本发明实施例提供的半导体结构的示意图四；

图7为本发明实施例提供的半导体结构的立体图；

图8为本发明实施例提供的支撑层的俯视图一；

图9为本发明实施例提供的支撑层的俯视图二；

图10为本发明实施例提供的半导体结构的制造方法的工艺流程图；

图11为本发明实施例提供的半导体结构的制造方法中形成第一光刻胶层和第二光刻胶层的结构示意图一；

图12为本发明实施例提供的半导体结构的制造方法中形成第一光刻胶层和第二光刻胶层的结构示意图二；

图13为相关技术中半导体结构的制造方法中形成第一光刻胶层和第二光刻胶层的结构示意图；

图14为本发明实施例提供的半导体结构的制造方法中形成电容孔的结构示意图；

图15为相关技术中半导体结构的制造方法中形成电容孔的结构示意图；

图16为本发明实施例提供的半导体结构的制造方法中形成第一电极层的结构示意图；

图17为相关技术中半导体结构的制造方法中形成第一电极层的结构示意图；

图18为本发明实施例提供的半导体结构的制造方法中形成第三光刻胶层的结构示意图；

图19为相关技术中半导体结构的制造方法中形成第三光刻胶层的结构示意图。

附图标记：

10：阵列区；11：电容器；111：电容孔；112：第一电极层；12：阵列区的边缘；13：虚拟钝角三角形；20：周边电路区；30：基底；40：支撑层；41：顶部支撑层；42：中间支撑层；43：连接段；44：直线段；50：第一掩膜图案；51：第一遮挡区；52：第一开口区；60：第二遮挡区；70：第三掩膜图案；71：第三遮挡区；72：第三开口区；α：虚拟角。

具体实施方式

本公开的发明人在实际工作中发现，电容器阵列结构包括阵列区10以及与阵列区10连接的周边电路区20，阵列区10内设有多个电容器11，多个电容器11呈矩形阵列排布，也就是说，多个电容器11可以分为数行电容器组，数行电容器组沿列方向间隔设置，其中，相邻两行电容器组中电容器可以错位设置，形成如图1所示的排列方式，相邻两行电容器组中电容器也可以对齐设置，形成如图2所示的排列方式。

鉴于周边电路区20内元件的密度与阵列区10内的元件密度差异较大，靠近阵列区10边缘的电容器11受到应力较大，进而在后续的刻蚀、显影或者曝光的工艺中，靠近阵列区10边缘的电容器11容易发生损坏，例如，电容器11容易发生坍塌，上述的现象称之为负载效应。

尤其是，位于矩形阵列区的拐角处的电容器11，即图1中所示的A区域内的电容器11和图2中所示的B区域内的电容器11，既会受到周边电路区的应力，也会受到矩形阵列区的两个相邻的直角边的应力，造成阵列区10的拐角处的应力集中，进而造成阵列区10的拐角处的电容器11因负载效应而发生损坏，影响电容器11的存储性能。

针对上述的技术问题，本发明实施例提供一种半导体结构及半导体结构的制造方法，使得位于阵列区的边缘的数个电容器中，任意连续相邻的三个电容器的中心连线构成的一个虚拟角大于90°，避免位于阵列区的边缘上的数个电容器中相邻的三个电容器的中心连线构成的角中至少一个为直角，即，避免位于阵列区的边缘上的数个电容器形成矩形图案，这样可以降低位于阵列区的边缘上的数个电容器所受的应力，进而降低了位于阵列区的边缘上的数个电容器的损坏几率，提高了半导体结构的存储性能。

为了使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。

如图3和图4所示，本发明实施例提供了一种半导体结构，该半导体结构包括基底，基底作为半导体结构的支撑部件，用于支撑设在其上的其他部件，其中，基底可以由半导体材料制成，半导体材料可以为硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。

本发明实施例中所提到半导体结构可以为存储器、晶体管或者其他半导体器件，为了便于下文的描述，以下的实施例均以存储器为例进行阐述。

基底包括阵列区10以及围绕阵列区10的周边电路区20，其中，周边电路区20内设置有驱动电路，驱动电路用于与阵列区10内电容器11电连接，以为电容器11提供驱动信号。

需要说明是，本实施例中围绕可以理解为半围绕，也就是说，周边电路区20可以相对设置在阵列区10的两侧，也可以是周边电路区20围绕阵列区10两个相邻接的侧边，或者是，围绕可以为理解全围绕，即周边电路区20环绕阵列区10设置。

阵列区10内设有多个电容器11，多个电容器11阵列排布在阵列区10上，即，多个电容器11按一定规律分布在阵列区10上，例如，多个电容器11可以呈环形阵列排布在阵列区10上，位于阵列区的边缘12上的数个电容器11中，任意连续相邻的三个电容器的中心连线构成的一个虚拟角α大于90°，也就是说，任意连续相邻的三个电容器11的中心点中一个作为顶点，另外两个中心点与顶点的连线作为两个边，形成一个虚拟角α，再利用另外两个中心点依次作为顶点，形成另外两个虚拟角α，且三个虚拟角α中一个大于90度，也就是说，虚拟角α可以为钝角或者平角。

相关技术中，如图1所示，位于阵列区的边缘12的数个电容器11中相邻的三个电容器的中心连线构成的角中至少一个为直角，也就是说，第一行电容器组中第一个电容器、第二个电容器以及第三行电容器组中的第一个电容器组成直角三角形，或者，如图2所示，位于阵列区的边缘12的数个电容器11中相邻的三个电容器的中心连线构成的角中至少一个为直角，也就是说，第一行电容器组中第一个电容器、第二个电容器以及第二行电容器组中的第一个电容器组成直角三角形，这样会使得位于阵列区的边缘12的数个电容器11形成的图案为矩形，增大了位于矩形转角处的电容器11损坏几率，即增加了位于图1中的A区域内的电容器，以及位于图2中B区域内的电容器的损坏几率，进而降低了半导体结构的存储性能。

因此，本实施例通过使位于阵列区的边缘12上的数个电容器11中，任意连续相邻的三个电容器11的中心连线构成的一个虚拟角α大于90°，以保证位于阵列区的边缘12上的数个电容器11形成的图案并非为矩形，这样可以降低位于阵列区的边缘12上的数个电容器11所受的应力，在后续的刻蚀、显影或者曝光的工艺中，可以降低阵列区的边缘12的负载效应，进而降低了位于阵列区的边缘12上的数个电容器11的损坏几率，提高了半导体结构的存储性能。

需要说明的是，在本实施例中，阵列区的边缘12可以理解为，阵列区10与周边电路区20的交界线。

在一些实施例中，阵列排布的多个电容器11包括排列成若干行和若干列的电容器组，位于阵列区的边缘12上的数个电容器11包括位于若干行电容器组和若干列电容器组的端点处的电容器。

需要说明的是，本实施例中若干行电容器组的端点处的电容器11指代的是每行电容器组的第一个电容器11和最后一个电容器11，同时，若干列电容器组的端点处的电容器11指代的是每列电容器组的第一个电容器11和最后一个电容器11。

在本实施例中，数个电容器11构成一行电容器组，使得多个电容器构成若干行电容器组，多行电容器组沿着列方向间隔排布，其中，行方向和列方向相互垂直。或者是，多个电容器可以分为数列电容器组，数列电容器组沿着行方向间隔设置。

每行电容器组中第一个电容器11和最后一个电容器11，以及每列电容器组中第一个电容器11和最后一个电容器11的中心连线组成一个多边形，在这个多边形中，任意连续相邻的三个电容器11的中心连线构成的一个虚拟角α大于90°，以保证位于阵列区的边缘12的数个电容器11形成的图案并非为矩形，这样可以降低位于阵列区上的边缘12的数个电容器11所受的应力，在后续的刻蚀、显影或者曝光的工艺中，可以降低阵列区的边缘12的负载效应，进而降低了位于阵列区的边缘12的数个电容器11的损坏几率，提高了半导体结构的存储性能。

在一些实施例中，位于若干行电容器组和若干列电容器组的端点处的电容器11的中心连线形成具有倒角的矩形，也就是说，第一行电容器组中所有的电容器11、最后一行电容器组中所有的电容器11以及位于第一行电容器组与最后一行电容器组之间的数行电容器组中端点处电容器11的中心连线形成具有倒角的矩形。

其中，阵列区10上的多个电容器11的排布方式，可以通过以下两种实施方式进行描述，需要说明的是，下面的两种实施例方式仅是示例性地给出两种可行的实施方式，而不是对阵列区内多个电容器的排布方式进行限定。

在一种实施方式中，在任意相邻的两行电容器组中，其中一行电容器组中电容器11与另一行电容器组中电容器11可以错位设置，比如，如图3所示，第一行电容器组中第一个电容器和第二个电容器以及第二行电容器组中第一个电容器形成虚拟钝角三角形13，第八行电容器组中第一个电容器与第九行电容器组中第一个电容器和第二电容器组成虚拟钝角三角形13，从第二行到第八行电容器组，任意相邻的三行电容器组中，三行电容器组中第一个电容器的中心连线构成虚拟钝角三角形13，这样可以避免位于阵列区的边缘12上的数个电容器形成直角，这样降低位于阵列区的边缘12上的数个电容器11所受的应力，在后续的刻蚀、显影或者曝光的工艺中，可以降低阵列区的边缘12的负载效应，进而降低了位于阵列区的边缘12上的数个电容器11的损坏几率，提高了半导体结构的存储性能。

又比如，如图4所示，第一行电容器组中第一个和第二个电容器以及第二行电容器组中第一个电容器形成虚拟钝角三角形13，第八行电容器组中第一个电容器与第九行电容器组中第一个和第二电容器组成虚拟钝角三角形13；在第二行电容器组至第八行电容器组，任意相邻的三行电容器组中，三行电容器组中第一个电容器的中心连线也可以形成平角，这样，位于阵列区的边缘12上的多个电容器11，即位于若干行电容器组和若干列电容器组的端点处的电容器11的中心连线形成六边形，且六边形的内角均为钝角，这样可以避免位于阵列区的边缘的数个电容器形成直角，这样降低位于阵列区的边缘12的数个电容器11所受的应力，在后续的刻蚀、显影或者曝光的工艺中，可以降低阵列区的边缘12的负载效应，进而降低了位于阵列区的边缘12的数个电容器11的损坏几率，提高了半导体结构的存储性能。

在图4所示的结构中，每行电容器组中电容器11的个数呈先增加后减小的趋势分布，也就是说，以第五行电容器组的中心线为对称轴，其余行电容器组对称分布在对称轴的两侧，其中，从第一行电容器组到第四行电容器组，每行电容器组中电容器11的个数依次增加，从第六行电容器组到第九行电容器组，每行电容器组中电容器的个数依次减少。

在另一种实施例方式中，在任意相邻的两行电容器组中，其中一行电容器组中电容器11与另一行电容器组中电容器11可以对齐设置，比如，如图5所示，本发明实施例提供的半导体结构中，多个电容器包括九行电容器组，第一行电容器组中电容器的个数与最后一行电容器组中的电容器的个数相等，位于第一行电容器组与最后一行电容器组中电容器的个数相同，且第一行电容器组中的电容器的个数小于其余电容器组，使得位于阵列区的边缘12的多个电容器，即位于若干行电容器组和若干列电容器组的端点处的电容器11的中心连线形成八边形，且八边形的内角均为钝角。

又比如，如图6所示，第一行电容器组中电容器11的个数与最后一行电容器组中的电容器11的个数相等，第二行电容器组中电容器11的个数与第八行电容器组中电容器11的个数相等，位于第二行电容器组电容器11的个数与第八行电容器组中电容器11的个数相同，且第一行电容器组中电容器11的个数小于第二行电容器组中电容器11的个数，使得位于阵列区的边缘12的多个电容器11，即位于若干行电容器组和若干列电容器组的端点处的电容器11的中心连线形成八边形，且八边形的内角均为钝角。

本实施例通过上述的设计，能够保证位于阵列区的边缘12上的数个电容器11形成的图案并非矩形，这样可以降低位于阵列区的边缘12上的数个电容器11所受的应力，在后续的刻蚀、显影或者曝光的工艺中，可以降低阵列区的边缘12的负载效应，进而降低了位于阵列区的边缘12上的数个电容器11的损坏几率，提高了半导体结构的存储性能。

在一些实施例中，在具有倒角的矩形中，位于相邻的两个直边上电容器的中心与位于两个直边之间的倒角上的电容器的中心的连线构成虚拟钝角三角形。

在半导体结构的刻蚀、显影或者曝光的工艺中，负载效应优先形成在矩形的转角处，因此，位于相邻的两个直边上电容器11的中心与位于两个直边之间的倒角上的电容器11的中心的连线构成虚拟钝角三角形13，使得矩形的两个相邻的直角边形成倒角，降低矩形的转角处的负载效应，进而降低位于阵列区的边缘12上的数个电容器11的损坏几率，提高了半导体结构的存储性能。

在一些实施例中，位于相邻行的端点处的电容器11同时位于不同列上，位于相邻列的端点处的电容器11同时位于不同行上。

也就是说，在相邻两行电容器组中，其中一行电容器组的端点处的电容器11与另一行电容器组的端点处的电容器11位于不同列；在相邻两列电容器组中，其中一列电容器组的端点处的电容器11与另一列电容器组的端点处的电容器11位于不同行。

具体地，如图3所示，本实施例提供的半导体结构中，多个电容器11包括九行电容器组，在本实施例中，第一行电容器组中第一个电容器和第二行电容器组中第一个电容器分别位于第三列和第二列，第一列电容器组中第一个电容器和第二列电容器组中第一个电容器分别位于第三行和第二行，其他相邻两行或者两列电容器组中的端点处的电容器，也位于不同列或者不同行，本实施例在此就不一一赘述了。

又比如，如图4所示，第一行电容器组中第一个电容器和第二行电容器组中第一个电容器分别位于第五列和第四列，第一列电容器组中第一个电容器和第二列电容器组中第一个电容器分别位于第五行和第四行，其他相邻两行或者两列电容器组中的端点处的电容器，也位于不同列或者不同行，本实施例在此就不一一赘述了。

在一些实施例中，相邻行之间的垂直距离与相邻列之间的垂直距离不等，比如，如图3和图4所示，相邻行之间的垂直距离b大于相邻列之间的垂直距离a，又比如，如图5和图6所示，相邻行之间的垂直距离b小于相邻列之间的垂直距离a，这样，可以根据阵列区10的实际面积，来调整多个电容器11的排布方式。

在一些实施例中，如图7所示，半导体结构还包括设置在基底30上的支撑层40，支撑层40上形成多个电容孔，每个电容孔内设有一个电容器11。

支撑层40可以采用沉积的方式在基底30上形成，支撑层上40形成多个电容孔，多个电容孔可以沿着垂直方向延伸，以使电容孔的底部位于基底30上，当每个电容孔内形成电容器11时，电容器11可以与周边电路区20电连接，以实现周边电路区20对电容器11的控制。

在本实施例中，支撑层40一方面可以将多个电容器11分隔开，便于对多个电容器11的单独控制；另一方面，支撑层40还可以对电容器11进行支撑，提高半导体结构的强度。

如图7所示，每个电容器11具有朝向基底的底端和远离基底的顶端，支撑层40包括顶部支撑层41、中间支撑层42以及底部支撑层(图中未示出)，其中，顶部支撑层41位于多个电容器之间，且顶部支撑层41的顶面与电容器11的顶端平齐，顶部支撑层41的底面与基底30间隔设置；中间支撑层42位于顶部支撑层41与基底30之间；底部支撑层设置在基底30内。本实施例采用三点支撑的方式，能够保证半导体的结构强度。

在一些实施例中，以平行于基底30的截面为横截面，支撑层40的横截面外轮廓为圆形或者环形，相对于相关技术中支撑层40的横截面外轮廓为矩形而言，会减少支撑层40上所受的应力，这样在后续的刻蚀、显影或者曝光的工艺中，可以降低阵列区的边缘12的负载效应，降低对支撑层40的损坏，相应地也会降低了位于阵列区的边缘12上的数个电容器11的损坏几率，提高了半导体结构的存储性能。

在一些实施例中，环形包括多个依次首尾连接的连接段43，至少部分相邻的两个连接段43之间采用弧形过渡；且两个连接段之间的弧形的切线方向，与该弧形连接的连接段之间的夹角β为钝角。

如图8所示，环形可以包括四个依次首尾连接的连接段43，相邻的两个连接段43之间均采用弧形过渡，也就是说，环形为具有圆角的矩形结构，这样在半导体结构的制作工艺中，可以降低对支撑层40的拐角处的损坏，进而可以保护电容器。

在一些实施例中，环形还可以包括多个依次首尾连接的直线段44，至少部分相邻的两个直线段44之间夹角为钝角。如图9所示，环形还可以包括八段依次首尾连接的直线段44，使得环形为八边形结构，这样可以方便支撑层40的制作，降低支撑层40的制备难度，节约生产成本。

如图10所示，本发明实施例的第二方面还提供了一种半导体结构的制造方法，包括如下的步骤：

S100：提供基底，基底包括阵列区以及围绕阵列区的周边电路区。

其中，基底作为半导体结构的支撑部件，用于支撑设在其上的其他部件，其中，基底可以为由半导体材料制成，比如，半导体材料可以为硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。

S200：在基底上形成支撑层。

在此步骤中，可以通过化学沉积、物理沉积或者是蒸镀的方式在基底上沉积一层绝缘材料，该层绝缘材料构成支撑层。

比如，可以通过化学沉积、物理沉积或者是蒸镀的方式在基底上依次沉积第一支撑层、第一牺牲层、第二支撑层、第二牺牲层以及第三支撑层，电容孔至少贯穿第一牺牲层、第二支撑层、第二牺牲层以及第三支撑层；其中，第一支撑层、第二支撑层以及第三支撑层的材质均为氮化硅，第一牺牲层和第二牺牲层的材质为氧化硅。

S300：在与阵列区对应的支撑层内形成多个电容器，多个电容器阵列排布在阵列区上，位于阵列区的边缘上的数个电容器中，任意连续相邻的三个电容器的中心连线构成的一个虚拟角大于90°，其结构为图3至图6所示。

在此步骤中，可以采用如下的方式完成：

S310：在与阵列区对应的支撑层上形成第一光刻胶层，第一光刻胶层包括第一掩膜图案，第一掩膜图案包括交替设置的多个第一遮挡区和多个第一开口区，形成如图11和图12的结构。

采用涂布-固化法、喷墨打印法或沉积法在与阵列区10对应的支撑层40上形成第一光刻胶层，第一光刻胶层覆盖在与阵列区10对应的支撑层40的上表面。

通过掩膜、曝光、显影、刻蚀等图形化处理方式，对第一光刻胶层进行图形化处理，第一光刻胶层包括第一掩膜图案50，第一掩膜图案50包括交替设置的多个第一遮挡区51和多个第一开口区52。

S320：在与周边电路区20对应的支撑层40上形成第二光刻胶层，即，采用涂布-固化法、喷墨打印法或沉积法在与周边电路区对应的基底上形成第二光刻胶层，第二光刻胶层覆盖在与周边电路区20对应的支撑层40的上表面。

通过掩膜、曝光、显影、刻蚀等图形化处理方式，对第二光刻胶层进行图形化处理，第二光刻胶层包括第二掩膜图案，第二掩膜图案包括第二遮挡区60和第二开口区，第二遮挡区60用于覆盖部分第一遮挡区51和部分第一开口区52，且第二遮挡区60的两个相邻接的边缘之间采用弧形过渡或者是采用直线段过渡；

S330：去除与第一开口区对应的支撑层，在与阵列区对应的支撑层内形成多个电容孔，其结构图14所示。

在此步骤中，可以利用清洗工艺，比如超声清洗法或者等离子清洗法，将所要去除的支撑层40进行清除，以保留与第一遮挡区51和第二遮挡区60对应设置的支撑层40，以在支撑层40上形成多个电容孔111。

在本实施例中，多个电容孔111阵列排布在阵列区10内，位于阵列区的边缘12的数个电容孔111中，任意连续相邻的三个电容孔的中心连线构成的一个虚拟角大于90°

而相关技术中，第二遮挡区60的形状为L型，其结构如图13所示，使得在后续形成的多个电容孔的排布方式，如图15所示，多个电容孔111呈矩阵排布。

本实施例通过对第二光刻胶层进行改进，使得第二遮挡区60的两个相邻接的边缘之间采用弧形过渡或者是采用直线段过渡，这样可以使位于阵列区的边缘12上的数个电容孔111中，任意连续相邻的三个电容孔的中心连线构成的一个虚拟角大于90°，避免位于阵列区的边缘12上的数个电容孔111中相邻的三个电容孔的中心连线形成直角，即，避免位于阵列区的边缘12上的数个电容孔111形成矩形图案，这样可以降低位于阵列区的边缘12上的数个电容孔111所受的应力，进而降低了位于阵列区的边缘12上的数个电容器11的损坏几率，提高了半导体结构的存储性能。

S340：去除第一光刻胶层和第二光刻胶层，在此步骤中，可以利用清洗工艺，比如超声清洗法或者等离子清洗法，将第一光刻胶层和第二光刻胶层去除。

S350：在电容孔内形成第一电极层，形成图16的结构，通过沉积的方式在电容孔111内形成一层覆盖在电容孔111内表面的第一电极层112。

相关技术中，也是通过沉积的方式在电容孔111内形成第一电极层112，形成如图17的结构，本实施例与相关技术相比，本实施例中位于阵列区的边缘12上的数个电容孔111中，任意连续相邻的三个电容孔111的中心连线构成的一个虚拟角大于90°。

S360：在第三支撑层上形成第三光刻胶层，其结构如图19。

采用涂布-固化法、喷墨打印法或沉积法在第三支撑层上形成第三光刻胶层，第三光刻胶层覆盖在与第三支撑层的上表面，且第三光刻胶层在基底30上投影与阵列区10重合，且第三光刻胶层为具有圆角或者倒角的矩形，而相关技术中，第三光刻胶层的结构如图18所示，也就是说，第三光刻胶层为矩形，因此，与相关技术相比，本实施例中所提供的第三光刻胶层能够使后续制备的支撑层为具有圆角或者倒角的矩形，这样可以降低对支撑层拐角处的损坏，进而降低位于支撑层拐角处的电容器的损坏，保证了半导体结构的存储性能。

图形化第三光刻胶层形成第三掩膜图案70，第三掩膜图案70包括多个第三遮挡区71和多个第三开口区72，其中第三开口区72在支撑层40上的投影与电容孔111之间的区域至少部分交叠；

去除周边电路区20上对应的支撑层40，以保留阵列区上对应的支撑层40；

去除与第三开口区72对应的第三支撑层和部分第一电极层112，以暴露与第三开口72对应的第二牺牲层，其中，未被去除的第三支撑层构成顶部支撑层41；

去除第二牺牲层、部分第二支撑层和第一牺牲层，其中，未被去除的第二支撑层构成中间支撑层42，未被去除的第一支撑层构成底部支撑层。

在此步骤中，可以在第二支撑层上形成多个间隔设置的第四开口区(图中未示出)，相邻的第四开口之间形成第四遮挡区，其中第四开口区在第二支撑层上的投影与电容孔之间的区域至少部分交叠；

去除与第四开口区对应的第二支撑层和部分第一电极层，以暴露与第四开口对应的第一牺牲层；

去除第一牺牲层，未被去除的第二支撑层构成中间支撑层42。

S370：在电容孔内形成覆盖第一电极层的介电层和第二电极层，第一电极层、介电层以及第二电极层形成电容器。

本发明实施例所提供的半导体结构的制造方法，在阵列区内形成多个电容器，通过位于阵列区的边缘上的数个电容器中，任意连续相邻的三个电容器的中心连线构成的一个虚拟角大于90°，避免位于阵列区的边缘上的数个电容器中相邻的三个电容器的中心连线构成的角中至少一个为直角，即，避免位于阵列区的边缘的数个电容器形成矩形图案，这样可以降低位于阵列区的边缘上的数个电容器所受的应力，进而降低了位于阵列区的边缘上的数个电容器的损坏几率，提高了半导体结构的存储性能。

本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。

在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (15)

1.一种半导体结构，其特征在于，包括基底，所述基底包括阵列区以及围绕所述阵列区的周边电路区；

所述阵列区内设有阵列排布的多个电容器，位于所述阵列区的边缘的数个所述电容器中，任意连续相邻的三个所述电容器的中心连线构成的一个虚拟角大于90°。

2.根据权利要求1所述的半导体结构，其特征在于，所述阵列排布的多个电容器包括排列成若干行和若干列的所述电容器组，位于所述阵列区的边缘的数个电容器包括位于所述若干行电容器组和所述若干列电容器组的端点处的所述电容器。

3.根据权利要求2所述的半导体结构，其特征在于，位于所述若干行电容器组和所述若干列电容器组的端点处的所述电容器的中心连线形成具有倒角的矩形。

4.根据权利要求3所述的半导体结构，其特征在于，在具有倒角的矩形中，位于相邻的两个直边上所述电容器的中心与位于所述两个直边之间的所述倒角上的所述电容器的中心的连线构成虚拟钝角三角形。

5.根据权利要求2-4任一项所述的半导体结构，其特征在于，位于相邻行的端点处的所述电容器同时位于不同列上，位于相邻列的端点处的所述电容器同时位于不同行上。

6.根据权利要求5所述的半导体结构，其特征在于，相邻行之间的垂直距离与相邻列之间的垂直距离不等。

7.根据权利要求1-4任一项所述的半导体结构，其特征在于，所述半导体结构还包括设置在所述基底上的支撑层，所述支撑层上形成多个电容孔，每个所述电容孔内设有一个所述电容器。

8.根据权利要求7所述的半导体结构，其特征在于，以平行于所述基底的截面为横截面，所述支撑层的横截面外轮廓为圆形或者环形。

9.根据权利要求8所述的半导体结构，其特征在于，所述环形包括多个依次首尾连接的连接段，至少部分相邻的两个所述连接段之间采用弧形过渡；或者，所述环形包括多个依次首尾连接的直线段，至少部分相邻的两个所述直线段之间夹角为钝角。

10.根据权利要求9所述的半导体结构，其特征在于，两个所述连接段之间的弧形的切线方向，与该弧形连接的所述连接段之间的夹角为钝角。

11.一种半导体结构的制造方法，其特征在于，包括如下的步骤：

提供基底，所述基底包括阵列区以及围绕所述阵列区的周边电路区；

在所述基底上形成支撑层；

在与所述阵列区对应的所述支撑层内形成多个电容器，多个电容器阵列排布在所述阵列区上，位于所述阵列区的边缘上的数个所述电容器中，任意连续相邻的三个所述电容器的中心连线构成的一个虚拟角大于90°。

12.根据权利要求11所述的半导体结构的制造方法，其特征在于，在与所述阵列区对应的所述支撑层内形成多个电容器的步骤中包括：

在与所述阵列区对应的所述支撑层上形成第一光刻胶层，所述第一光刻胶层包括第一掩膜图案，所述第一掩膜图案包括交替设置的多个第一遮挡区和多个第一开口区；

在与所述周边电路区对应的所述支撑层上形成第二光刻胶层，所述第二光刻胶层包括第二掩膜图案，所述第二掩膜图案包括第二遮挡区和第二开口区，所述第二遮挡区用于覆盖部分所述第一遮挡区和部分所述第一开口区，且所述第二遮挡区的两个相邻接的边缘之间采用弧形过渡；

去除与所述第一开口区对应的所述支撑层，在与所述阵列区对应的所述支撑层内形成多个电容孔；

在所述电容孔内形成第一电极层。

13.根据权利要求12所述的半导体结构的制造方法，其特征在于，在所述基底上形成支撑层的步骤中包括：在所述基底上依次层叠第一支撑层、第一牺牲层、第二支撑层、第二牺牲层以及第三支撑层，所述电容孔至少贯穿所述第一牺牲层、所述第二支撑层、所述第二牺牲层以及所述第三支撑层；

在去除所述第一开口区对应的所述支撑层的步骤之后，在所述电容孔内形成第一电极层的步骤之前，所述制造方法还包括：去除所述第一光刻胶层和所述第二光刻胶层。

14.根据权利要求13所述的半导体结构的制造方法，其特征在于，在所述电容孔内形成第一电极层的步骤之后，所述制造方法还包括：

在所述第三支撑层上形成第三光刻胶层；

图形化所述第三光刻胶层形成第三掩膜图案，所述第三掩膜图案包括多个第三遮挡区和多个第三开口区，其中所述第三开口区在所述支撑层上的投影与所述电容孔之间的区域至少部分交叠；

去除所述周边电路区上对应的所述支撑层，以保留所述阵列区上对应的所述支撑层；

去除与所述第三开口区对应的所述第三支撑层和部分所述第一电极层，以暴露与所述第三开口对应的所述第二牺牲层，其中，未被去除的所述第三支撑层构成顶部支撑层；

去除所述第二牺牲层、部分所述第二支撑层和所述第一牺牲层，其中，未被去除的所述第二支撑层构成中间支撑层，未被去除的第一支撑层构成底部支撑层。

15.根据权利要求14所述的半导体结构的制造方法，其特征在于，在去除与所述周边电路区对应的支撑层的步骤之后，所述制造方法还包括：

在所述电容孔内形成覆盖所述第一电极层的介电层和第二电极层，所述第一电极层、所述介电层以及所述第二电极层形成所述电容器。

Images