KR100475272B1 - 반도체소자 제조방법 - Google Patents

반도체소자 제조방법 Download PDF

Info

Publication number
KR100475272B1
KR100475272B1 KR10-2002-0037752A KR20020037752A KR100475272B1 KR 100475272 B1 KR100475272 B1 KR 100475272B1 KR 20020037752 A KR20020037752 A KR 20020037752A KR 100475272 B1 KR100475272 B1 KR 100475272B1
Authority
KR
South Korea
Prior art keywords
resultant
bath
washing
solution
rinse bath
Prior art date
Application number
KR10-2002-0037752A
Other languages
English (en)
Other versions
KR20040002299A (ko
Inventor
김규현
윤효근
최근민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0037752A priority Critical patent/KR100475272B1/ko
Priority to US10/603,895 priority patent/US6893914B2/en
Priority to TW092117621A priority patent/TWI236062B/zh
Priority to JP2003185463A priority patent/JP4677177B2/ja
Priority to CNB031484522A priority patent/CN1275319C/zh
Publication of KR20040002299A publication Critical patent/KR20040002299A/ko
Application granted granted Critical
Publication of KR100475272B1 publication Critical patent/KR100475272B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)

Abstract

본 발명은 실린더형 캐패시터를 제조하는데 있어서 셀영역 산화막을 습식각한 후 건조하는 공정에 의해 발생하는 셀 간의 브리징 (bridging) 현상을 방지하기 위한 셀영역 산화막의 습식각 공정에 관한 것이다.
이러한 본 발명에서는 Piranha 용액조에서의 공정이 추가됨으로써 하부전극의 표면이 소수성에서 친수성으로 산화되고 포토레지스트막이 미리 제거된 상태에서 건조공정이 이루어지기 때문에 셀 간의 브리징 현상이 유발되지 않아 디바이스의 수율 향상에 기여할 수 있을 뿐만 아니라, 희석된 HF 용액조에서의 공정과 SC-1 용액조에서의 공정이 모두 추가되는 경우에는 그 후속공정인 유전막 증착공정을 곧바로 진행할 수 있어 공정이 간단해지는 이점이 있다.

Description

반도체소자 제조방법{Manufacturing Method of Semiconductor Device}
본 발명은 반도체소자 제조방법에 관한 것으로, 더욱 상세하게는 실린더형 캐패시터를 제조하는데 있어서 셀영역 산화막을 습식각한 후 건조하는 공정에 의해 발생하는 셀 간의 브리징 (bridging) 현상을 방지하기 위한 셀영역 산화막의 습식각 공정에 관한 것이다.
도 1a 내지 도 1i는 일반적인 실린더형 캐패시터의 제조공정을 나타내는 것으로, 그 제조공정을 순서대로 살펴보면 다음과 같다.
먼저, 소자분리막, 워드라인 및 비트라인 등의 단위 소자들이 형성된 반도체기판(10) 상부에 하부전극 콘택(12)을 구비하는 층간절연막(14)을 형성시키고, 그 상부에 질화막(16), 산화막(18), 하드마스크(20) 및 포토레지스트막을 순서대로 형성시킨 다음, 포토레지스트막을 포토리소그래피 공정으로 패터닝하여 포토레지스트 패턴(22)을 얻는다 (도 1a 참조).
다음, 상기 포토레지스트 패턴(22)을 마스크로 하여 통상의 방법에 따라 하부의 하드마스크(20), 산화막(18) 및 질화막(16)을 차례로 건식각하여 셀영역(C)과 주변영역(P)을 정의한다 (도 1b 참조). 여기서, 셀영역(C)과 셀 주변영역(P)의 사이에 정의되는 가아드링(32)은 후속공정인 셀영역(C)의 산화막(18) 습식각 공정시 셀 주변영역(P)의 산화막(18)이 습식각되는 것이 방지되도록 하기 위하여 포토레지스트막으로 막아야 하는 부분이다.
다음, 상기 건식각 공정 후에 잔류하는 포토레지스트 패턴(22) 및 하드마스크(20)를 제거한 다음 (도 1c 참조), 그 결과물 상부에 폴리실리콘층을 증착한 후 평탄화 식각 공정을 이용하여 폴리실리콘층을 분리함으로써 하부전극(24)을 형성시킨다 (도 1d 참조).
다음, 상기 결과물의 가아드링(32) 및 셀 주변영역(P)에 포토레지스트막(26)을 형성시키는데, 이는 셀영역(C)의 산화막(18)만을 습식각하기 위한 것이다 (도 1e 참조).
다음, 상기 결과물을 웨트스테이션 (wet station)을 사용한 습식각 공정으로 셀영역(C)의 산화막(18)만을 습식각한 후 (도 1f 참조), 상기 가아드링(32) 및 셀 주변영역(P)의 포토레지스트막(26)을 제거하고 세정한 다음 (도 1g 참조), 그 결과물을 다시 세정하고 그 상부에 유전물질을 증착하여 유전막(28)을 형성시킨다 (도 1h 참조).
다음, 상기 유전막(28) 상부에 플레이트 폴리실리콘을 증착한 다음 통상의 방법을 사용하여 상부전극(30)을 형성시킴으로써 실린더형 캐패시터를 제조한다(도 1i 참조).
상기와 같은 공정으로 실린더형 캐패시터를 제조하는 데에 있어서 종래에는 셀영역(C)의 산화막(18)을 습식각할 때에, 도 2에 도시되어 있는 바와 같이 BHF (Buffered Hydrogen Fluoride) 용액조(100), 순수 린스조(102) 및 건조기(104)로 이루어지는 웨트스테이션을 사용하였다. 이때 사용되는 건조기(104)는 이소프로필 알코올 (IPA) 증기 건조기 또는 Maragoni 건조기이며, 회전 건조기 (spin dryer)는 회전 건조시 발생하는 원심력에 의해 셀간의 브리징 현상이 발생하기 때문에 사용할 수 없다.
즉, 종래에는 전술한 바와 같이 셀영역(C)의 산화막(18)만을 습식각하고 셀 주변영역(P)의 산화막(18)은 습식각되지 않도록 하기 위하여 셀 주변영역(P)을 포토레지스트막(26)으로 막은 상태에서 BHF 용액조(100)에서 산화막(18)을 식각하고 순수 린스조(102)에서 세정한 후 건조기(104)에서 건조한다.
그러나 상기 습식각 공정으로 셀영역(C)의 산화막(18)을 습식각할 때에 폴리실리콘 재질의 하부전극(24)이 노출되기 때문에, 하부전극(24)의 표면은 Si-H 결합의 소수성 표면 상태로 건조과정을 거치게 되고, IPA 증기 건조기를 사용하는 경우에는 건조시 포토레지스트막(26)이 이소프로필 알코올에 용해된다.
그 결과, 이소프로필 알코올에 용해된 포토레지스트는 하부전극(24)의 소수성 표면에서 탄소원 (carbon source)으로 작용함으로써, 건조시 물반점을 유발하여 건조 불량을 야기한다. 이러한 건조 불량에 의하여 도 3a 및 도 3b에 도시된 바와 같이 셀간의 브리징 현상("A"표시됨)을 유발됨을 알 수 있다.
또한 상기 공정 순서에서 알 수 있듯이 웨트스테이션 내에서는 셀영역(C)의 산화막(18)만이 습식각되고 후속공정인 포토레지스트막(26)의 제거 및 세정공정과 유전막(28) 증착공정은 별도로 진행되었다.
본 발명은 상기 종래의 문제점을 해결하고자 셀영역 산화막의 습식각시 하부전극의 표면을 소수성에서 친수성으로 산화시키고 포토레지스트막을 미리 제거한 상태에서 건조시키기 위하여 종래의 셀 영역 산화막 습식각시 사용하던 BHF 용액조에서의 식각공정, 순수 린스조에서의 세정공정 및 건조기에서의 건조공정을 개선한 셀영역 산화막의 습식각 공정을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 셀영역 산화막의 습식각 공정은 BHF 용액조, 순수 린스조, Piranha 용액조, 순수 린스조 및 건조기를 포함하는 웨트스테이션을 사용하는 것을 특징으로 하는 것으로, 종래의 셀영역 산화막의 습식각 공정과 비교하여 Piranha 용액조에서의 공정이 추가됨으로써 하부전극의 표면이 소수성에서 친수성으로 산화되고 포토레지스트막이 미리 제거된 상태에서 건조공정이 이루어진다.
본 발명에서는 폴리실리콘 재질의 하부전극이 형성되어 있는 셀영역과 포토레지스트막이 형성되어 있는 셀 주변영역을 포함하는 반도체 소자에 있어서, 셀영역 산화막의 습식각 공정 및 그 후속공정은 상기 구성으로 이루어지는 웨트스테이션에 의해 진행되고 그 공정은 하기의 단계를 포함한다.
BHF 용액조에서 셀영역의 산화막을 식각하는 공정;
순수 린스조에서 상기 결과물을 세정하는 공정;
Piranha 용액조에서 포토레지스트막을 제거하고 하부전극의 표면을 친수성으로 산화시키는 공정;
순수 린스조에서 상기 결과물을 세정하는 공정; 및
건조기에서 상기 결과물을 건조하는 공정.
상기의 공정으로 이루어지는 본 발명에서 사용하는 웨트스테이션은 BHF 용액조, 순수 린스조, Piranha 용액조, 순수 린스조 및 건조기 외에도 파티클을 제거하기 위하여 SC-1 용액조를 더 포함할 수 있고, 역시 파티클 및 하부전극 표면에 잔류하는 산화막을 제거하기 위하여 희석된 HF 용액조를 더 포함할 수 있다.
이하 본 발명을 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.
도 4는 본 발명에 따른 셀영역 산화막 습식각 공정도로서, BHF 용액조(100), 순수 린스조(102), Piranha 용액조(106), 순수 린스조(102) 및 건조기(104)로 이루어지는 웨트스테이션에 의해 공정이 진행됨을 도시한다.
먼저, 도 5a의 BHF 용액조(100)에서의 습식각 공정도에서 보이는 바와 같이, 셀 주변영역(P)을 포토레지스트막(26)으로 막은 상태로 BHF 용액조 (HF 0.5% 이상)(100)에서 셀영역(C)의 산화막(18)을 습식각한다.
다음, 순수 린스조(102)에서 상기 결과물을 세정한 후, 도 5b의 Piranha 용액조(106)에서의 습식각 공정도에서 보이는 바와 같이, 포토레지스트막(26)을 제거하고 하부전극(24)의 표면을 소수성에서 친수성으로 산화시킨다. 상기 Piranha 용액은 그 조성이 H2SO4 : H2O2 = 2∼6 : 1 (부피비)이고, 온도가 90∼130℃이며, 바람직하게는 조성이 H2SO4 : H2O2 = 4 : 1 (부피비)이고, 온도가 120℃이다.
여기서, 하부전극(24)의 표면을 소수성에서 친수성으로 산화시킬 수 있는 것은 아래의 반응식에 나타낸 바와 같이 BHF 용액조(100)에서 산화막(18)의 습식각이 이루어진 후 하부전극(24)의 소수성 표면(Si-H)이 Piranha 용액조(106)에서 H2O2와 반응하여 SiO2을 형성하기 때문이다.
Si + 2H2O2 → SiO2 + 2H2O
다음, 순수 린스조(102)에서 상기 결과물을 세정한 후, 건조기(104)에서 상기 결과물을 건조함으로써 셀영역(C)의 산화막(18) 습식각 뿐만 아니라 그 후속공정인 포토레지스트막(26)의 제거 및 세정공정도 함께 이루어진다. 상기 건조기(104)로는 IPA 증기 건조기 또는 Maragoni 건조기를 사용한다.
본 발명에서는 전술한 바와 같이, 건조공정 전에 SC-1 용액조에서 파티클을 제거한 다음 순수 린스조에서 세정한 후 건조공정이 이루어지도록 할 수도 있는데, 그 공정은 하기의 단계를 포함한다.
BHF 용액조에서 셀영역의 산화막을 식각하는 공정;
순수 린스조에서 상기 결과물을 세정하는 공정;
Piranha 용액조에서 포토레지스트막을 제거하고 하부전극의 표면을 친수성으로 산화시키는 공정;
순수 린스조에서 상기 결과물을 세정하는 공정;
SC-1 용액조에서 상기 결과물을 세정하는 공정;
순수 린스조에서 상기 결과물을 세정하는 공정; 및
건조기에서 상기 결과물을 건조하는 공정.
상기 SC-1 용액은 그 조성이 NH4OH : H2O2 : H2O = 1 : 1∼5 : 20∼50 (부피비)이고, 온도가 25∼85℃이며, 바람직하게는 NH4OH : H2O2 : H2O = 1 : 4 : 20 (부피비)이고, 온도가 65℃이다.
아울러, 건조공정 전에 희석된 HF 용액조에서 파티클 및 하부전극 표면에 잔류하는 산화막을 제거한 후 건조공정이 이루어지도록 할 수도 있는데, 이 경우 상기 SC-1 용액조에서의 세정공정을 함께 실시함으로써 후속공정인 유전막 증착공정을 곧바로 진행할 수 있게 된다. 여기서, SC-1 용액조에서의 세정공정과 희석된 HF 용액조에서의 세정공정은 순서에 관계없이 진행이 가능한데, 그 공정은 하기와 같이 두가지로 나누어 볼 수 있다.
첫째, BHF 용액조에서 셀영역의 산화막을 식각하는 공정;
순수 린스조에서 상기 결과물을 세정하는 공정;
Piranha 용액조에서 포토레지스트막을 제거하고 하부전극의 표면을 친수성으로 산화시키는 공정;
순수 린스조에서 상기 결과물을 세정하는 공정;
SC-1 용액조에서 상기 결과물을 세정하는 공정;
순수 린스조에서 상기 결과물을 세정하는 공정;
희석된 HF 용액조에서 상기 결과물을 세정하는 공정;
순수 린스조에서 상기 결과물을 세정하는 공정; 및
건조기에서 상기 결과물을 건조하는 공정.
둘째, BHF 용액조에서 셀영역의 산화막을 식각하는 공정;
순수 린스조에서 상기 결과물을 세정하는 공정;
Piranha 용액조에서 포토레지스트막을 제거하고 하부전극의 표면을 친수성으로 산화시키는 공정;
순수 린스조에서 상기 결과물을 세정하는 공정;
SC-1 용액조에서 상기 결과물을 세정하는 공정;
순수 린스조에서 상기 결과물을 세정하는 공정; 및
건조기에서 상기 결과물을 건조하는 공정.
이때 SC-1 용액조에서의 세정공정 후에 희석된 HF 용액조에서 세정공정이 진행되는 경우라면 하부전극의 표면이 소수성(Si-H)으로 처리된 상태에서 유전막이 증착되는 것이고, 희석된 HF 용액조에서의 세정공정 후에 SC-1 용액조에서 세정공정이 진행되는 경우라면 하부전극의 표면이 친수성(SiO2)으로 처리된 상태에서 유전막이 증착되는 것이다.
이하, 본 발명을 실시예에 의거하여 설명하면 다음과 같다. 단, 본 발명이 하기의 실시예에 의해 국한되는 것은 아니다.
실시예 1 : BHF 용액조→순수 린스조→Piranha조→순수 린스조→건조기
셀 주변영역을 포토레지스트막으로 막은 상태로 BHF 용액조 (HF 0.5% 이상)에서 셀영역의 산화막을 습식각한 후, 순수 린스조에서 상기 결과물을 세정한 다음, Piranha 용액조(H2SO4 : H2O2 = 4 : 1 (부피비), 120℃)에서 포토레지스트막을 제거함과 동시에 하부전극의 표면을 소수성에서 친수성으로 산화시켰다.
다음, 순수 린스조에서 상기 결과물을 세정한 후, IPA 건조기를 사용하여 상기 결과물을 건조한 결과, 도 6a 및 도 6b에 도시된 바와 같이 셀간의 브리징 현상이 유발되지 않음을 알 수 있었다.
실시예 2 : BHF 용액조→순수 린스조→Piranha조→순수 린스조→SC-1 용액조→순수 린스조→건조기
셀 주변영역을 포토레지스트막으로 막은 상태로 BHF 용액조 (HF 0.5% 이상)에서 셀영역의 산화막을 습식각한 후, 순수 린스조에서 상기 결과물을 세정한 다음, Piranha 용액조(H2SO4 : H2O2 = 4 : 1 (부피비), 120℃)에서 포토레지스트막을 제거함과 동시에 하부전극의 표면을 소수성에서 친수성으로 산화시켰다.
다음, 순수 린스조에서 상기 결과물을 세정한 후, SC-1 용액조(NH4OH : H2O2 : H2O = 1 : 4 : 20 (부피비), 65℃)에서 파티클을 제거하고, 다시 순수 린스조에서 세정한 다음 IPA 건조기를 사용하여 상기 결과물을 건조하였다.
실시예 3 : BHF 용액조→순수 린스조→Piranha조→순수 린스조→SC-1 용액조→순수 린스조→희석된 HF 용액조→순수 린스조→건조기
셀 주변영역을 포토레지스트막으로 막은 상태로 BHF 용액조 (HF 0.5% 이상)에서 셀영역의 산화막을 습식각한 후, 순수 린스조에서 상기 결과물을 세정한 다음, Piranha 용액조(H2SO4 : H2O2 = 4 : 1 (부피비), 120℃)에서 포토레지스트막을 제거함과 동시에 하부전극의 표면을 소수성에서 친수성으로 산화시켰다.
다음, 순수 린스조에서 상기 결과물을 세정한 후, SC-1 용액조(NH4OH : H2O2 : H2O = 1 : 4 : 20 (부피비), 65℃)에서 파티클을 제거하고, 다시 순수 린스조에서 세정한 다음 희석된 HF 용액조에서 파티클 및 하부전극 표면에 잔류하는 산화막을 제거하였다.
그런 다음, 순수 린스조에서 상기 결과물을 세정한 다음, IPA 건조기를 사용하여 상기 결과물을 건조하고 나서, 통상의 방법을 사용하여 후속공정인 유전막 증착을 실시하였다.
실시예 4 : BHF 용액조→순수 린스조→Piranha조→순수 린스조→희석된 HF 용액조→순수 린스조→SC-1 용액조→순수 린스조→건조기
셀 주변영역을 포토레지스트막으로 막은 상태로 BHF 용액조 (HF 0.5% 이상)에서 셀영역의 산화막을 습식각한 후, 순수 린스조에서 상기 결과물을 세정한 다음, Piranha 용액조(H2SO4 : H2O2 = 4 : 1 (부피비), 120℃)에서 포토레지스트막을 제거함과 동시에 하부전극의 표면을 소수성에서 친수성으로 산화시켰다.
다음, 순수 린스조에서 상기 결과물을 세정한 후, 희석된 HF 용액조에서 파티클 및 하부전극 표면에 잔류하는 산화막을 제거하고, 다시 순수 린스조에서 세정한 다음, SC-1 용액조(NH4OH : H2O2 : H2O = 1 : 4 : 20 (부피비), 65℃)에서 파티클을 제거하였다.
그런 다음, 순수 린스조에서 상기 결과물을 세정한 다음, IPA 건조기를 사용하여 상기 결과물을 건조하고 나서, 통상의 방법을 사용하여 후속공정인 유전막 증착을 실시하였다.
이상에서 설명한 바와 같이 본 발명에서는 셀영역 산화막의 습식각 공정시 Piranha 용액조에서의 공정이 추가됨으로써 하부전극의 표면이 소수성에서 친수성으로 산화되고 포토레지스트막이 미리 제거된 상태에서 건조공정이 이루어지기 때문에 셀 간의 브리징 현상이 유발되지 않아 디바이스의 수율 향상에 기여할 수 있다.
또한, 희석된 HF 용액조에서의 공정과 SC-1 용액조에서의 공정이 모두 추가되는 경우에는 그 후속공정인 유전막 증착공정이 곧바로 진행될 수 있어 공정이 간단해지는 이점이 있다.
도 1a 내지 도 1i는 일반적인 실린더형 캐피시터 제조공정도.
도 2는 종래기술에 따른 셀영역 산화막 습식각 공정도.
도 3a는 종래기술에 따른 셀영역 산화막 습식각 결과를 나타내는 평면사진.
도 3b는 종래기술에 따른 셀영역 산화막 습식각 결과를 나타내는 단면사진.
도 4는 본 발명에 따른 셀영역 산화막 습식각 공정도.
도 5a는 본 발명에 따른 셀영역 산화막 습식각 공정 중 BHF 용액조에서의 습식각 공정도.
도 5b는 본 발명에 따른 셀영역 산화막 습식각 공정 중 Piranha 용액조에서의 습식각 공정도.
도 6a는 본 발명에 따른 셀영역 산화막 습식각 결과를 나타내는 평면사진.
도 6b는 본 발명에 따른 셀영역 산화막 습식각 결과를 나타내는 단면사진.
< 도면의 주요부분에 대한 부호 설명 >
10 : 반도체기판 12 : 하부전극 콘택
14 : 층간절연막 16 : 질화막
18 : 산화막 20 : 하드마스크
22 : 포토레지스트막 24 : 하부전극
26 : 포토레지스트막 28 : 유전막
30 : 상부전극 32 : 가아드링 (guard ring)
100 : BHF 용액조 102 : 순수 린스조
104 : 건조기 106 : Piranha 용액조

Claims (8)

  1. (a) BHF(Buffered Hydrogen Fluoride) 용액조에서 하부전극이 형성되어 있는 셀영역과 포토레지스트막이 형성되어 있는 셀 주변영역을 포함하는 반도체 소자의 셀영역 산화막을 식각하는 공정;
    (b) 순수 린스조에서 상기 결과물을 세정하는 공정;
    (c) Piranha 용액조에서 상기 포토레지스트막을 제거하고 하부전극의 표면을 친수성으로 산화시키는 공정;
    (d) 순수 린스조에서 상기 결과물을 세정하는 공정; 및
    (e) 건조기에서 상기 결과물을 건조하는 공정을 포함하는 것을 특징으로 하는 반도체소자 제조방법.
  2. 제 1 항에 있어서,
    상기 Piranha 용액은 그 조성이 H2SO4 : H2O2 = 2∼6 : 1의 부피비로 이루어지고, 온도가 90∼130℃인 것을 특징으로 하는 반도체소자 제조방법.
  3. 제 1 항에 있어서,
    상기 Piranha 용액은 그 조성이 H2SO4 : H2O2 = 4 : 1의 부피비로 이루어지고, 온도가 120℃인 것을 특징으로 하는 반도체소자 제조방법.
  4. 제 1 항에 있어서,
    상기 (d) 단계와 (e) 단계 사이에
    SC-1 용액조에서 상기 결과물을 세정하는 공정; 및
    순수 린스조에서 상기 결과물을 세정하는 공정이 추가되는 것을 특징으로 하는 반도체소자 제조방법.
  5. 제 1 항에 있어서,
    상기 (d) 단계와 (e) 단계 사이에
    SC-1 용액조에서 상기 결과물을 세정하는 공정;
    순수 린스조에서 상기 결과물을 세정하는 공정;
    희석된 HF 용액조에서 상기 결과물을 세정하는 공정; 및
    순수 린스조에서 상기 결과물을 세정하는 공정이 추가되는 것을 특징으로 하는 반도체소자 제조방법.
  6. 제 1 항에 있어서,
    상기 (d) 단계와 (e) 단계 사이에
    희석된 HF 용액조에서 상기 결과물을 세정하는 공정;
    순수 린스조에서 상기 결과물을 세정하는 공정;
    SC-1 용액조에서 상기 결과물을 세정하는 공정; 및
    순수 린스조에서 상기 결과물을 세정하는 공정이 추가되는 것을 특징으로 하는 반도체소자 제조방법.
  7. 제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 SC-1 용액은 그 조성이 NH4OH : H2O2 : H2O = 1 : 1∼5 : 20∼50의 부피비로 이루어지고, 온도가 25∼85℃인 것을 특징으로 하는 반도체소자 제조방법.
  8. 제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 SC-1 용액은 그 조성이 NH4OH : H2O2 : H2O = 1 : 4 : 20의 부피비로 이루어지고, 온도가 65℃인 것을 특징으로 하는 반도체소자 제조방법.
KR10-2002-0037752A 2002-06-29 2002-06-29 반도체소자 제조방법 KR100475272B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2002-0037752A KR100475272B1 (ko) 2002-06-29 2002-06-29 반도체소자 제조방법
US10/603,895 US6893914B2 (en) 2002-06-29 2003-06-25 Method for manufacturing semiconductor device
TW092117621A TWI236062B (en) 2002-06-29 2003-06-27 Method for manufacturing semiconductor device
JP2003185463A JP4677177B2 (ja) 2002-06-29 2003-06-27 半導体素子の製造方法
CNB031484522A CN1275319C (zh) 2002-06-29 2003-06-30 制造半导体装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0037752A KR100475272B1 (ko) 2002-06-29 2002-06-29 반도체소자 제조방법

Publications (2)

Publication Number Publication Date
KR20040002299A KR20040002299A (ko) 2004-01-07
KR100475272B1 true KR100475272B1 (ko) 2005-03-10

Family

ID=36648939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0037752A KR100475272B1 (ko) 2002-06-29 2002-06-29 반도체소자 제조방법

Country Status (5)

Country Link
US (1) US6893914B2 (ko)
JP (1) JP4677177B2 (ko)
KR (1) KR100475272B1 (ko)
CN (1) CN1275319C (ko)
TW (1) TWI236062B (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474558B1 (ko) * 2002-07-18 2005-03-10 주식회사 하이닉스반도체 반도체소자 제조방법
KR100479604B1 (ko) * 2003-03-21 2005-03-31 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7067385B2 (en) * 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
US7125781B2 (en) * 2003-09-04 2006-10-24 Micron Technology, Inc. Methods of forming capacitor devices
US20050221574A1 (en) * 2004-03-31 2005-10-06 Hynix Semiconductor, Inc. Method for fabricating semiconductor device
KR100672754B1 (ko) * 2004-05-10 2007-01-22 주식회사 하이닉스반도체 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법
US7387939B2 (en) * 2004-07-19 2008-06-17 Micron Technology, Inc. Methods of forming semiconductor structures and capacitor devices
US7439152B2 (en) * 2004-08-27 2008-10-21 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7320911B2 (en) * 2004-12-06 2008-01-22 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7557015B2 (en) * 2005-03-18 2009-07-07 Micron Technology, Inc. Methods of forming pluralities of capacitors
FR2884647B1 (fr) * 2005-04-15 2008-02-22 Soitec Silicon On Insulator Traitement de plaques de semi-conducteurs
US7544563B2 (en) * 2005-05-18 2009-06-09 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7517753B2 (en) * 2005-05-18 2009-04-14 Micron Technology, Inc. Methods of forming pluralities of capacitors
KR100634251B1 (ko) * 2005-06-13 2006-10-13 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR100722988B1 (ko) * 2005-08-25 2007-05-30 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
KR100811267B1 (ko) * 2005-12-22 2008-03-07 주식회사 하이닉스반도체 반도체소자의 듀얼게이트 형성방법
JP2007207791A (ja) * 2006-01-31 2007-08-16 Fujitsu Ltd 半導体装置の製造方法
US7557013B2 (en) * 2006-04-10 2009-07-07 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7902081B2 (en) * 2006-10-11 2011-03-08 Micron Technology, Inc. Methods of etching polysilicon and methods of forming pluralities of capacitors
KR20080062538A (ko) * 2006-12-29 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
US7785962B2 (en) 2007-02-26 2010-08-31 Micron Technology, Inc. Methods of forming a plurality of capacitors
KR100822621B1 (ko) * 2007-04-06 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR100885922B1 (ko) * 2007-06-13 2009-02-26 삼성전자주식회사 반도체 소자 및 그 반도체 소자 형성방법
US7682924B2 (en) * 2007-08-13 2010-03-23 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8388851B2 (en) 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
US7759193B2 (en) * 2008-07-09 2010-07-20 Micron Technology, Inc. Methods of forming a plurality of capacitors
KR101022670B1 (ko) * 2008-07-18 2011-03-22 주식회사 하이닉스반도체 다층의 필라형 전하저장전극을 구비한 반도체장치 및 그제조 방법
KR101095780B1 (ko) * 2009-06-30 2011-12-21 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
KR101616045B1 (ko) * 2009-11-19 2016-04-28 삼성전자주식회사 반도체 소자 제조방법
KR101185989B1 (ko) * 2010-07-07 2012-09-25 에스케이하이닉스 주식회사 반도체소자의 스토리지노드 형성방법
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US8946043B2 (en) 2011-12-21 2015-02-03 Micron Technology, Inc. Methods of forming capacitors
US8652926B1 (en) 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
CN104241115A (zh) * 2013-06-14 2014-12-24 上海华虹宏力半导体制造有限公司 减少深沟槽硅蚀刻针状缺陷的处理方法
US9508722B2 (en) * 2013-11-22 2016-11-29 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangment with capacitor
US20200052067A1 (en) * 2018-08-13 2020-02-13 Nanya Technology Corporation Semiconductor structure and method for preparing the same
US20200083132A1 (en) * 2018-09-07 2020-03-12 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US11404533B2 (en) * 2020-08-18 2022-08-02 Nanya Technology Corporation Capacitance structure and manufacturing method thereof
CN114446957A (zh) * 2020-11-05 2022-05-06 长鑫存储技术有限公司 半导体结构及半导体结构的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956587A (en) * 1998-02-17 1999-09-21 Vanguard International Semiconductor Corporation Method for crown type capacitor in dynamic random access memory
KR19990079059A (ko) * 1998-04-01 1999-11-05 김영환 웨이퍼 세정방법
KR20000039607A (ko) * 1998-12-15 2000-07-05 김영환 반도체소자의 캐패시터 형성방법
KR20000061342A (ko) * 1999-03-25 2000-10-16 윤종용 반도체 장치의 세정 방법
US6232241B1 (en) * 2000-04-11 2001-05-15 Taiwan Semiconductor Manufacturing Company Pre-oxidation cleaning method for reducing leakage current of ultra-thin gate oxide
KR20010059461A (ko) * 1999-12-30 2001-07-06 박종섭 캐패시터의 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2783268B2 (ja) 1992-03-26 1998-08-06 日本電気株式会社 円筒型スタックト・キャパシタ型セルの製造方法
KR960012257B1 (ko) 1993-02-12 1996-09-18 엘지반도체 주식회사 반도체 장치의 캐패시터 노드 제조방법
JPH0831575B2 (ja) * 1993-02-12 1996-03-27 日本電気株式会社 半導体記憶装置
JPH0750281A (ja) * 1993-08-05 1995-02-21 Sumitomo Chem Co Ltd シリコンウェハーの洗浄方法
US5396456A (en) 1994-05-31 1995-03-07 Taiwan Semiconductor Manufacturing Company Fully used tub DRAM cell
DE19525521B4 (de) * 1994-07-15 2007-04-26 Lam Research Corp.(N.D.Ges.D.Staates Delaware), Fremont Verfahren zum Reinigen von Substraten
AU6333896A (en) * 1995-06-05 1996-12-24 Startec Ventures, Inc. On-site generation of ultra-high-purity buffered-hf for semi conductor processing
KR100195329B1 (ko) 1996-05-02 1999-06-15 구본준 반도체 소자의 캐패시터 제조 방법
US5851878A (en) 1997-04-01 1998-12-22 United Microelectronics Corporation Method of forming a rugged polysilicon fin structure in DRAM
JP3528534B2 (ja) * 1997-09-08 2004-05-17 信越半導体株式会社 シリコンウエーハの洗浄方法
US6074910A (en) 1998-01-27 2000-06-13 Integrated Silicon Solution, Inc. Self-aligned storage node definition in a DRAM that exceeds the photolithography limit
JP4180716B2 (ja) * 1998-12-28 2008-11-12 富士通株式会社 半導体装置の製造方法
US6077738A (en) * 1999-06-25 2000-06-20 Taiwan Semiconductor Manufacturing Company Inter-level dielectric planarization approach for a DRAM crown capacitor process
KR100376267B1 (ko) * 1999-12-22 2003-03-17 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
JP3957945B2 (ja) * 2000-03-31 2007-08-15 富士通株式会社 半導体装置及びその製造方法
JP2001308052A (ja) * 2000-04-27 2001-11-02 Mitsubishi Gas Chem Co Inc 半導体基板の洗浄方法
KR100331568B1 (ko) 2000-05-26 2002-04-06 윤종용 반도체 메모리 소자 및 그 제조방법
JP4014127B2 (ja) * 2000-10-04 2007-11-28 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US6372572B1 (en) * 2001-03-09 2002-04-16 Taiwan Semiconductor Manufacturing Co., Ltd Method of planarizing peripheral circuit region of a DRAM

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956587A (en) * 1998-02-17 1999-09-21 Vanguard International Semiconductor Corporation Method for crown type capacitor in dynamic random access memory
KR19990079059A (ko) * 1998-04-01 1999-11-05 김영환 웨이퍼 세정방법
KR20000039607A (ko) * 1998-12-15 2000-07-05 김영환 반도체소자의 캐패시터 형성방법
KR20000061342A (ko) * 1999-03-25 2000-10-16 윤종용 반도체 장치의 세정 방법
KR20010059461A (ko) * 1999-12-30 2001-07-06 박종섭 캐패시터의 제조 방법
KR100337930B1 (ko) * 1999-12-30 2002-05-24 박종섭 캐패시터의 제조 방법
US6232241B1 (en) * 2000-04-11 2001-05-15 Taiwan Semiconductor Manufacturing Company Pre-oxidation cleaning method for reducing leakage current of ultra-thin gate oxide

Also Published As

Publication number Publication date
CN1275319C (zh) 2006-09-13
JP4677177B2 (ja) 2011-04-27
JP2004128463A (ja) 2004-04-22
TW200403744A (en) 2004-03-01
US6893914B2 (en) 2005-05-17
US20040110340A1 (en) 2004-06-10
KR20040002299A (ko) 2004-01-07
TWI236062B (en) 2005-07-11
CN1469457A (zh) 2004-01-21

Similar Documents

Publication Publication Date Title
KR100475272B1 (ko) 반도체소자 제조방법
KR100235937B1 (ko) 반도체소자 제조공정의 비아 콘택형성방법
CN101388325B (zh) 形成半导体器件中微图案的方法
KR20090130828A (ko) 반도체 기판의 표면 처리 방법
KR20120035856A (ko) 반도체 장치의 제조 방법
JPH06168921A (ja) 半導体装置及び半導体装置の製造方法
KR100442852B1 (ko) 트렌치 소자분리 영역 형성방법
KR19990057781A (ko) 반도체장치의 폴리실리콘 플러그패드 형성방법
KR100244790B1 (ko) 반도체 소자의 제조방법
CN102468130A (zh) 湿法化学清洗方法
US6130153A (en) Interconnection fabrication method for semiconductor device
KR100557611B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR100301250B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR20010061420A (ko) 반도체 소자의 게이트 전극 형성방법
KR100367403B1 (ko) 반도체소자의 콘택 형성방법
US7482225B2 (en) Method of fabricating floating gate of flash memory device
KR20000003564A (ko) 반도체소자의 소자분리막 제조방법
KR100358145B1 (ko) 반도체 소자의 실린더형 캐패시터 형성방법
KR100357190B1 (ko) 반도체 소자의 제조방법
KR100386613B1 (ko) 반도체 소자의 제조방법
KR100241508B1 (ko) 반도체 소자의 필드 산화막 형성 방법
KR0150668B1 (ko) 반도체 소자 제조방법
KR100245085B1 (ko) 반도체 소자의 소자분리절연막 형성방법
KR100325467B1 (ko) 반응부산물 제거방법
KR100388213B1 (ko) 반도체 소자의 저장전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120126

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee