CN1275319C - 制造半导体装置的方法 - Google Patents
制造半导体装置的方法 Download PDFInfo
- Publication number
- CN1275319C CN1275319C CNB031484522A CN03148452A CN1275319C CN 1275319 C CN1275319 C CN 1275319C CN B031484522 A CNB031484522 A CN B031484522A CN 03148452 A CN03148452 A CN 03148452A CN 1275319 C CN1275319 C CN 1275319C
- Authority
- CN
- China
- Prior art keywords
- formed structure
- solution
- cleaning
- pure water
- bath
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 64
- 238000001039 wet etching Methods 0.000 claims abstract description 49
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 48
- 230000002093 peripheral effect Effects 0.000 claims abstract description 33
- 239000011229 interlayer Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 62
- 238000003860 storage Methods 0.000 claims description 37
- 238000004140 cleaning Methods 0.000 claims description 31
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 16
- 238000001035 drying Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 5
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 abstract description 9
- 239000003990 capacitor Substances 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 102
- 210000004027 cell Anatomy 0.000 description 74
- 238000007654 immersion Methods 0.000 description 17
- 239000010409 thin film Substances 0.000 description 14
- 230000002209 hydrophobic effect Effects 0.000 description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 241000252506 Characiformes Species 0.000 description 5
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000007598 dipping method Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 3
- 210000003771 C cell Anatomy 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000005661 hydrophobic surface Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Weting (AREA)
Abstract
本发明揭露一种制造半导体装置的方法，其中一圆柱形电容器藉由选择性蚀刻在一单元(cell)区域中的氧化物薄膜而形成，以防止在单元区域中的氧化物薄膜的湿蚀刻处理期间于单元之间形成桥接。藉由以光致抗蚀剂薄膜覆盖该周边电路区域且选择性蚀刻单元区域中的氧化物薄膜而构成一圆柱形电容器，因此形成在单元区域中的层间绝缘薄膜与形成在周边电路区域中的层间绝缘薄膜之间的阶差(step difference)便可减小，藉此可简化制造程序。此外，藉由利用一单一湿蚀刻工站来进行一简单的湿蚀刻处理，便可防止在单元之间的桥接，而不需要进行一独立分开的干蚀刻处理来清除氧化物薄膜及光致抗蚀剂薄膜图案，藉此便可提升装置的成品率。
Description
技术领域
本发明涉及一种制造半导体装置的方法，其中一圆柱形电容器藉由选择性蚀刻在一单元区域中的氧化物薄膜而形成，以防止在单元区域中的氧化物薄膜的湿蚀刻处理期间在单元区域之间形成桥接。
背景技术
图1a至图1n为截面示意图，其中显示制造一半导体装置的现有方法的连续步骤。
现请参照图1a，一在其中具有一存储电极接点12的层间绝缘薄膜14形成在一半导体衬底10上，其中在该半导体衬底上具有一器件绝缘薄膜(未图示)、一字线(未图示)及一位线(未图示)形成于其上。一氮化物薄膜16、一氧化物薄膜18、一硬掩模20及一光致抗蚀剂薄膜(未图示)依序形成在层间绝缘薄膜14上，且该光致抗蚀剂薄膜接着便藉由一光刻工艺来形成图案，以构成一光致抗蚀剂薄膜图案22。
现请参照图1b，该硬掩模20、氧化物薄膜18及氮化物薄膜16系依照现有方法利用光致抗蚀剂薄膜图案22作为掩模来依序进行干蚀刻，以形成一单元区域C及一周边电路区域P。
现请参照图1c，在干蚀刻之后，剩余的光致抗蚀剂薄膜图案22及硬掩模20便加以清除。
现请参照图1d，一多晶硅层(未图示)沉积在所形成的结构的整个表面上，然后藉由化学机械研磨(CMP)处理来形成一存储电极24。
现请参照图1e，在单元区域C及周边电路区域P中的氧化物薄膜18藉由湿蚀刻处理加以移除，使得仅留下一存储电极24。
现请参照图1f，一介电薄膜28藉由在存储电极24上沉积一介电物质而形成。
现请参照图1g，一板电极30藉由在介电薄膜28上沉积一多晶硅层而形成。
现请参照图1h，一光致抗蚀剂薄膜(未图示)沉积在所形成结构的整个表面上，然后再选择性曝光及显影，俾在板电极30的预定区域中形成一板掩模26。
现请参照图1i，该板电极30藉由使用板掩模26来进行蚀刻，然后将该板掩模26移除。
现请参照图1j，一层间绝缘薄膜36形成在所形成结构的整个表面上。形成在单元区域C中的层间绝缘薄膜36与形成在周边电路区域P中的层间绝缘薄膜36之间产生较大的阶差。在后续的制作工艺中，该阶差必须加以移除。
现请参照图1k，一光致抗蚀剂薄膜(未图示)沉积在所形成结构的整个表面上。该光致抗蚀剂薄膜接着便加以曝光及显影，俾在周边电路区域P中的层间绝缘薄膜36上形成一单元掩模34。
现请参照图1l，在单元区域C中的中间层绝绿薄膜36系利用单元掩模34而藉由一干蚀刻处理加以部分地清除。
现请参照图1m，在单元掩模34下方的层间绝缘薄膜36藉由湿蚀刻处理而部分地清除。
现请参照图1n，单元掩模34加以移除而形成其较大阶差已被移除的层间绝缘薄膜36。
如上所述，当已制造圆柱形电容器且该层间绝缘薄膜已形成在所形成结构上时，形成在单元区域C中的层间绝缘薄膜以及形成在周边电路区域P中的层间绝缘薄膜之间会产生一较大的阶差。
需要额外的处理来清除该较大阶差，而这将使制造程序变得复杂。
发明内容
本发明揭露一种制造半导体装置的方法，其中一圆柱形电容器藉由以一光致抗蚀剂薄膜覆盖一周边电路区域且选择性蚀刻一位于一单元区域中的氧化物薄膜而形成，且利用一种新颖的蚀刻方法来防止在湿蚀刻处理之后当氧化物薄膜干燥时在单元之间产生桥接。
该制造半导体装置的方法包括以下的步骤：(a)在一半导体衬底的整个表面上形成一氧化物薄膜，其中该半导体衬底包括一单元区域及一周边电路区域；(b)蚀刻该位于单元区域中的氧化物薄膜，以界定一存储电极区域；(c)在存储电极区域中形成一存储电极；(d)在位于该周边电路区域中的氧化物薄膜上形成一光致抗蚀剂薄膜图案；(e)利用光致抗蚀剂薄膜图案作为一掩模，而藉由一湿蚀刻处理来移除位于该单元区域中的氧化物薄膜，并且移除该光致抗蚀剂薄膜图案；(f)在所形成结构的整个表面上连续形成一介电薄膜及一板电极；以及(g)在所形成结构的整个表面上形成一层间绝缘薄膜。
该移除位于该单元区域中的氧化物薄膜的步骤可包括利用该光致抗蚀剂薄膜图案作为一掩模而于一缓冲氧化物蚀刻剂(BOE，Buffer OxideEtchant)溶液池中移除位于该单元区域中的氧化物薄膜，且在一皮拉尼(Piranha)溶液池中移除所形成结构的光致抗蚀剂薄膜图案，且还可包括在一SC-1溶液池中清洁该所形成结构以及在一稀释的HF溶液池中清洁该所形成结构。
此外，该移除位于该单元区域中的氧化物薄膜的步骤可包括利用该光致抗蚀剂薄膜图案作为一掩模而于一缓冲氟化氢(BHF，Buffer HydrogenFluoride，或称缓冲氢氟酸)溶液池中移除位于单元区域中的氧化物薄膜，且在一纯水池中清洁该所形成结构，然后在一皮拉尼溶液池中移除所形成结构的光致抗蚀剂薄膜图案，且还包括在一纯水池中清洁该所形成结构，并且在一干燥器中干燥该所形成结构。
依照另一实施例，所揭露的一种方法可包括以下的步骤：(a)藉由在一BHF(缓冲氟化氢)溶液池中执行一湿蚀刻处理，以移除一位于一半导体衬底的一单元区域中的氧化物薄膜，其中一存储电极设置在该单元区域中，且一光致抗蚀剂薄膜图案系设置在该半导体衬底的周边电路区域中；(b)在一纯水池中清洁该所形成结构；(c)在一皮拉尼(Piranha)溶液池中移除该光致抗蚀剂薄膜图案；(d)在一纯水池中清洁该所形成结构；及(e)在一干燥器中干燥该所形成结构。
附图说明
下面结合附图描述本发明的优选实施方式，其中：
图1a至1n是截面视图，其中描示一用以制造一半导体装置的现有方法的连续步骤；
图2a至2l是截面视图，其中描示依照本发明的一用以制造一半导体装置的方法的连续步骤；
图3a及3b是平面及截面相片，其中分别显示在对照例1中的单元区域中的氧化物薄膜的湿蚀刻处理的结果；
图4a及4b是平面及截面相片，其中分别显示在对照例2中的单元区域中的氧化物薄膜的湿蚀刻处理的结果；
图5a及5b是截面视图，其中显示在实例1中于一单元区域中的氧化物薄膜的湿蚀刻处理的部分；
图6a及6b分别为平面及截面相片，其中显示在实例1中于单元区域中的氧化物薄膜的湿蚀刻处理的结果；
图7a及7b是截面视图，其中显示在实例2、3、4及5中于该单元区域中的氧化物薄膜的湿蚀刻处理的部分；及
图8a及8b分别为平面及截面相片，其中显示在实例2中于一单元区域中的氧化物薄膜的湿蚀刻处理的结果。
附图符号说明
10，110 半导体衬底
12，112 存储电极接点
14，114 层间绝缘薄膜
16，116 氮化物薄膜
18，118 氧化物薄膜
20，120 硬掩模
22，122 光致抗蚀剂薄膜图案
24，124 存储电极
26，134 板掩模
28，128 介电薄膜
30，130 板电极
34 单元掩模
36，136 层间绝缘薄膜
100 BOE溶液池
102 BHF溶液池
104 皮拉尼溶液池
126 浸渍掩模
132 护环
具体实施方式
本发明以下将参考附图来详加说明。
图2a至图2l是截面示意图，其中显示依照本发明制造一半导体装置的方法的连续步骤。
请参照图2a，一于其中具有一存储电极接点112的层间绝缘薄膜114形成在一半导体衬底110上，其中在该半导体衬底上具有一器件绝缘薄膜(未图示)、一字线(未图示)及一位线(未图示)形成于其上。一氮化物薄膜116、一氧化物薄膜118、一硬掩模120及一光致抗蚀剂薄膜(未图示)依序形成在层间绝缘薄膜114上，且该光致抗蚀剂薄膜接着便藉由一光刻工艺来形成图案，以构成一光致抗蚀剂薄膜图案122。
现请参照图2b，该硬掩模120、氧化物薄膜118及氮化物薄膜116是依照现有方法利用光致抗蚀剂薄膜图案122作为掩模来依序进行干蚀刻，以形成一单元区域C及一周边电路区域P。在此，一界定在单元区域C及周边电路区域P之间的护环132系由光致抗蚀剂薄膜所覆盖，以防止在对单元区域C中的氧化物薄膜118进行湿蚀刻期间使周边电路区域P中的氧化物薄膜118亦受到湿蚀刻处理。
现请参照图2c，在干蚀刻之后，剩余的光致抗蚀剂薄膜图案122及硬掩模120便加以清除。
现请参照图2d，一多晶硅层(未图示)沉积在所形成的结构的整个表面上，然后藉由化学机械研磨(CMP)处理来形成一存储电极124。
现请参照图2e，一光致抗蚀剂薄膜(未图示)沉积在所形成结构的整个表面上，然后再选择性地曝光及显影，以形成一“浸渍”掩模126，其为一种位于护环132与周边电路区域P中的光致抗蚀剂薄膜。
现请参照图2f，在单元区域C中的氧化物薄膜118藉由湿蚀刻处理而清除。
现请参照图2g，该浸渍掩模126藉由湿蚀刻处理而清除，而仅留一存储电极124。
图2f及2g所示湿蚀刻处理可以在一单一湿蚀刻工站来进行，该工站包括一缓冲氧化物蚀刻剂(BOE)溶液池、皮拉尼(Piranha)溶液池、SC-1溶液池及稀释HF溶液池。在图2f所示的单元区域C中的氧化物薄膜118的湿蚀刻处理的例子中，湿蚀刻处理最好是在BOE溶液池中来进行，而在图2g所示的浸渍掩模126的湿蚀刻处理的例子中，该湿蚀刻处理最好是在皮拉尼溶液池、SC-1溶液池及稀释的HF溶液池中来进行。
此外，图2f及2g所示的湿蚀刻处理亦可在一单一湿蚀刻工站来处理，该工站包括一缓冲氟化氢(BHF)溶液池、纯水池、皮拉尼溶液池、纯水池及一干燥器。在图2f所示的单元区域C中的氧化物薄膜118的湿蚀刻处理的例子中，湿蚀刻处理最好是在BHF溶液池及纯水池中来进行，而在图2g所示的浸渍掩模126的湿蚀刻处理的例子中，该湿蚀刻处理最好是在皮拉尼溶液池、纯水池及干燥器中来进行。
该皮拉尼溶液是由H2SO4(硫酸)及H2O2(过氧化氢)所组成。优选地，H2SO4对H2O2的体积比范围为2∶1至6∶1，且该皮拉尼溶液的温度范围由90℃至130℃，且最好该H2SO4对H2O2的体积比范围为4∶1，且该皮拉尼溶液的温度大约为120℃。
存储电极124可能产生表面氧化，亦即，由疏水性转变成亲水性，因为在氧化物薄膜118于BOE溶液或BHF溶液中进行湿蚀刻处理之后，该存储电极124的疏水性表面(Si-H)会与皮拉尼溶液中的H2O2发生反应而产生SiO2，如以下的化学反应式所表示：
SC-1溶液是由NH4OH(氢氧化铵)，H2O2及H2O所构成。优选地，该NH4OH、H2O2及H2O的体积比在1∶1∶20至1∶5∶50，且该SC-1溶液的温度范围由25℃至85℃，且最好该NH4OH、H2O2及H2O的体积比大约为1∶4∶20，且该SC-1溶液的温度为65℃
此外，干燥器最好为一IPA蒸汽干燥器或Maragoni干燥器。
不可使用一旋转式干燥器，因为其会在一旋转干燥处理期间由于离心力而在单元之间产生桥接。
现请参照图2h，一介电薄膜128藉由在存储电极124上沉积一介电材料而形成。
现请参照图2i，一板电极130藉由在介电薄膜128上沉积一多晶硅层而形成。
现请参照图2j，一光致抗蚀剂薄膜(未图示)沉积在所形成结构的整个表面上，并且选择性曝光及显影，以在板电极130上的预定区域中形成一板掩模134。
现请参照图2k，曝光的板电极130系利用板掩模134来加以蚀刻，然后再将板掩模134移除。
现请参照图2l，一层间绝缘薄膜136形成在所形成结构的整个表面上。在此，位于单元区域C中的层间绝缘薄膜136与位于周边电路区域P中的层间绝缘薄膜136之间会产生细微的阶差。因此，后续不需要进行阶差的移除程序。
用以移除在单元区域C及浸渍掩模中的氧化物薄膜的方法，将在下文中参考对照例及实例来加以说明。然而本发明的范围并未局限于这些实例。
对照例1：BOE溶液池→干蚀刻处理→皮拉尼溶液池→SC-1溶液池→稀释的HF溶液池
首先备妥一半导体装置，该半导体装置包括一单元区域(具有一存储电极形成于其中)及一周边电路区域(具有一浸渍掩模形成于其中)。
在单元区域中的氧化物薄膜在一BOE溶液池中加以清除，然后藉由一干蚀刻处理来移除该浸渍掩模。之后，所形成结构的光致抗蚀剂残留物在皮拉尼溶液(H2SO4∶H2O2＝4∶1(体积比)，于120℃)池中移除，接着在后续进行的清洁处理中于一SC-1溶液池及一稀释HF溶液池中清除氧化物薄膜及光致抗蚀剂残留物。如图3a及3b所示，在单元之间会产生桥接(由A所标示)。
对照例2：BHF溶液池→纯水池→干燥器→浸渍掩模的干蚀刻处理
首先备妥一半导体装置，该半导体装置包括一单元区域，具有一存储电极形成于其中，及一周边电路区域，具有一浸渍掩模形成于其中。
在单元区域中的氧化物薄膜是在一BHF溶液(包括超过0.5％的HF)池中先清除，然后所形成结构在一纯水池中加以清洗，且利用一IPA蒸汽干燥器加以干燥的，接着，藉由一干蚀刻处理来移除浸渍掩模。
如图4a及4b所示，在单元之间会产主桥接，如A所表示者。
在对照例2的湿蚀刻处理中，由于多晶硅存储电极外露出来，因此该存储电极的表面会在Si-H疏水状态下受到干燥处理。当使用IPA蒸汽干燥器时，该浸渍掩模系会在异丙醇中被分解。在异丙醇中被分解的浸渍掩模用作为在存储电极的疏水性表面上的碳源，其会由于水滴而导致干燥失效。此一干燥失效进而导致单元之间的的桥接。
实例1：BOE溶液池→皮拉尼溶液池→SC-1溶液池→稀释的HF溶液池
首先备妥一半导体装置，该半导体装置包括一单元区域(具有一存储电极形成于其中)及一周边电路区域(具有一浸渍掩模形成于其中)。该半导体装置的湿蚀刻处理在一单一湿蚀刻工站中来进行，其中该工站包括一BOE溶液池、一皮拉尼溶液池、一SC4溶液池及一稀释的HF溶液池。
图5a及5b是截面视图，其中显示在单元区域中的氧化物薄膜的湿蚀刻处理的部分。
现请参照图5a，在单元区域C中的氧化物薄膜118是在BOE溶液池100中加以移除，同时该周边电路区域P系由浸渍掩模126所覆盖。
现请参照图5b，该浸渍掩模126在皮拉尼溶液(H2SO4∶H2O2＝4∶1(体积比)，于120℃)池104中移除，且该存储电极124的表面系被氧化，亦即，由疏水性转变成亲水性。
之后，所形成结构的光致抗蚀剂残留物是在SC-1溶液(NH4OH∶H2O2∶H2O＝1∶4∶20(体积比)，于65℃)池中移除，且接着在稀释的HF溶液池中移除该氧化物薄膜及光致抗蚀剂残留物。
如图6a及6b所示，在如此形成的半导体装置中，在单元之间并不会发生桥接。
实例2：BHF溶液池→纯水池→皮拉尼溶液池→纯水池→干燥区
首先备妥一半导体装置，该半导体装置包括一单元区域(具有一存储电极形成于其中)及一周边电路区域(具有一浸渍掩模形成于其中)。该半导体装置的湿蚀刻处理是在一单一湿蚀刻工站中来进行，其中该工站包括一BHF溶液池、一纯水池、一皮拉尼溶液池、一纯水池及一干燥器。
图7a及7b系截面视图，其中显示在单元区域中的氧化物薄膜的湿蚀刻处理的部分。
现请参照图7a，在单元区域C中的氧化物薄膜118在BHF溶液池102(包括超过0.5％的HF)中加以移除，同时该周边电路区域P系由浸渍掩模126所覆盖。
所形成结构在纯水池中加以清洗。
现请参照图7b，该浸渍掩模126在皮拉尼溶液(H2SO4∶H2O2＝4∶1(体积比)，于120℃)池104中移除，且该存储电极124的表面系被氧化，亦即，由疏水性转变成亲水性。
之后，所形成结构在纯水池中清洗，然后利用一IPA蒸汽干燥器加以干燥。如图8a及8b所示，在如此形成的半导体装置中，在单元之间并不会发生桥接。
实例3：BHF溶液池→纯水池→皮拉尼溶液池→纯水池→SC-1溶液池→纯水池→干燥器
首先备妥一半导体装置，该半导体装置包括一单元区域(具有一存储电极形成于其中)及一周边电路区域(具有一浸渍掩模形成于其中)。该半导体装置的湿蚀刻处理在一单一湿蚀刻工站中来进行，其中该工站包括一BHF溶液池、一纯水池、一皮拉尼溶液池、一纯水池、一SC-1溶液池、一纯水池及一干燥器。
图7a及7b是截面视图，其中显示如第二实例中所说明的单元区域中的氧化物薄膜的湿蚀刻处理的部分。
现请参照图7a，在单元区域C中的氧化物薄膜118在BHF溶液池102(包括超过0.5％的HF)中加以移除，同时该周边电路区域P是由浸渍掩模126所覆盖。
所形成结构在纯水池中加以清洗。
现请参照图7b，该浸渍掩模126在皮拉尼溶液(H2SO4∶H2O2＝4∶1(体积比)，于120℃)池104中移除，且该存储电极124的表面系被氧化，亦即，由疏水性转变成亲水性。
之后，所形成结构在纯水池中清洗，而光致抗蚀剂残留物则在SC-1溶液(NH4OH∶H2O2∶H2O＝1∶4∶20(体积比)，于65℃)池中加以移除，且所形成结构在纯水池中再次清洗，然后利用一IPA蒸汽干燥器加以干燥。因此，在如此形成的半导体装置中，在单元之间并不会发生桥接。
实例4：BHF溶液池→纯水池→皮拉尼溶液池→纯水池→SC-1溶液池→纯水池→稀释的HF溶液池→纯水池→干燥器
首先备妥一半导体装置，该半导体装置包括一单元区域(具有一存储电极形成于其中)及一周边电路区域(具有一浸渍掩模形成于其中)。该半导体装置的湿蚀刻处理在一单一湿蚀刻工站中来进行，其中该工站包括一BHF溶液池、一纯水池、一皮拉尼溶液池、一纯水池、一SC-1溶液池、一纯水池、一稀释HF溶液池、一纯水池及一干燥器。
图7a及7b系截面视图，其中显示如第二实例中所说明的单元区域中的氧化物薄膜的湿蚀刻处理的部分。
现请参照图7a，在单元区域c中的氧化物薄膜118是在BHF溶液池102(包括超过0.5％的HF)中加以移除，同时该周边电路区域P是由浸渍掩模126所覆盖。
所形成结构在纯水池中加以清洗。
现请参照图7b，该浸渍掩模126在皮拉尼溶液(H2SO4∶H2O2＝4∶1(体积比)，于120℃)池104中移除，且该存储电极124的表面被氧化，亦即，由疏水性转变成亲水性。
之后，所形成结构在纯水池中清洗，而光致抗蚀剂残留物则在SC-1溶液(NH4OH∶H2O2∶H2O＝1∶4∶20(体积比)，于65℃)池中加以移除，且所形成结构在纯水池中再次清洗，且在存储电极的表面上的光致抗蚀剂及氧化物薄膜残留物则在稀释的HF溶液池中被移除。
接下来，所形成结构在纯水池中加以清洗，并且利用一IPA蒸汽干燥器加以干燥。后绩的一介电薄膜的沉积处理藉由一现有方法来进行。因此，在如此形成的半导体装置中，在单元之间并不会发生桥接。
实例5：BHF溶液池→纯水池→皮拉尼溶液池→纯水池→稀释的HF溶液池→纯水池→SC-1溶液池→纯水池→干燥器
首先备妥一半导体装置，该半导体装置包括一单元区域，其具有一存储电极形成于其中；及一周边电路区域，其具有一浸渍掩模形成于其中。该半导体装置的湿蚀刻处理是在一单一湿蚀刻工站中来进行，其中该工站包括一BHF溶液池、一纯水池、一皮拉尼溶液池、一纯水池、一稀释HF溶液池、一纯水池、一SC-1溶液池、一纯水池及一干燥器。
图7a及7b是截面视图，其中显示如第二实例中所说明的单元区域中的氧化物薄膜的湿蚀刻处理的部分。
现请参照图7a，在单元区域C中的氧化物薄膜118在BHF溶液池102(包括超过0.5％的HF)中加以移除，同时该周边电路区域P系由浸渍掩模126所覆盖。
所形成结构在纯水池中加以清洗。
现请参照图7b，该浸渍掩模(dip out mask)126在皮拉尼溶液(H2SO4∶H2O2＝4∶1(体积比)，于120℃)池104中移除，且该存储电极124的表面被氧化，亦即，由疏水性转变成亲水性。
之后，所形成结构在纯水池中清洗，而在存储电极表面上的光致抗蚀剂及氧化物薄膜残留物则在稀释的HF溶液池中被移除，且所形成结构在纯水池中再次清洗，且颗粒在SC-1溶液(NH4OH∶H2O2∶H2O＝1∶4∶20(体积比)，于65℃)池中加以移除。
接下来，所形成结构在纯水池中加以清洗，并且利用一IPA蒸汽干燥器加以干燥。后续的一介电薄膜的沉积处理藉由一现有方法来进行。因此，在如此形成的半导体装置中，在单元之间并不会发生桥接。
如上所述，藉由以光致抗蚀剂薄膜覆盖该周边电路区域且选择性蚀刻单元区域中的氧化物薄膜以构成一圆柱形电容器，因此形成在单元区域中的中间层绝缘薄膜与形成在周边电路区域中的层间绝缘薄膜之间的阶差便可减小，藉此而简化制造程序。
此外，藉由利用一单一湿蚀刻工站来进行一简单的湿蚀刻处理，便可防止在单元之间的桥接，而不需要进行一独立分开的干蚀刻处理来清除氧化物薄膜及光致抗蚀剂薄膜图案，藉此便可提升装置的成品率。
Claims (22)
1、一种制造半导体装置的方法，该方法包括以下的步骤：
(a)在一半导体衬底的整个表面上形成一氧化物薄膜，其中该半导体衬底包括一单元区域及一周边电路区域；
(b)蚀刻该位于单元区域中的氧化物薄膜以界定一存储电极区域；
(c)在存储电极区域中形成一存储电极；
(d)在位于该周边电路区域中的氧化物薄膜上形成一光致抗蚀剂薄膜图案；
(e)利用光致抗蚀剂薄膜图案作为一掩模而藉由一湿蚀刻处理来移除该位于单元区域中的氧化物薄膜，并且移除该光致抗蚀剂薄膜图案；
(f)在所形成结构的整个表面上依次形成一介电薄膜及一板电极；以及
(g)在所形成结构的整个表面上形成一层间绝缘薄膜。
2、根据权利要求1的方法，其中该步骤(e)包括利用该光致抗蚀剂薄膜图案作为一掩模而于一缓冲氧化物蚀刻剂溶液池中移除位于该单元区域中的氧化物薄膜，且在一皮拉尼溶液池中移除所形成结构的光致抗蚀剂薄膜图案，且还包括在一SC-1溶液池中清洁该所形成结构以及在一稀释的HF溶液池中清洁该所形成结构。
3、根据权利要求2的方法，其中该皮拉尼溶液包括H2SO4及H2O2，且H2SO4对H2O2的体积比范围由2∶1至6∶1，且具有的温度范围由90℃至130℃。
4、根据权利要求2的方法，其中该皮拉尼溶液包括H2SO4及H2O2，且H2SO4对H2O2的体积比为4∶1，且具有120℃的温度。
5、根据权利要求2的方法，其中该SC-1溶液包括NH4OH、H2O2及H2O，且NH4OH、H2O2及H2O的体积比范围由1∶1∶20至1∶5∶50，且具有的温度范围由25℃至85℃。
6、根据权利要求2的方法，其中该SC-1溶液包括NH4OH、H2O2及H2O，且NH4OH、H2O2及H2O的体积比为1∶4∶20，且具有65℃的温度。
7、根据权利要求1的方法，其中该步骤(e)包括利用该光致抗蚀剂薄膜图案作为一掩模而于一缓冲氟化氢溶液池中移除在单元区域中的氧化物薄膜，且在一纯水池中清洁该所形成结构，然后在一皮拉尼溶液池中移除所形成结构的光致抗蚀剂薄膜图案，且还包括在一纯水池中清洁该所形成结构，并且在一干燥器中干燥该所形成结构。
8.根据权利要求7的方法，其中该皮拉尼溶液包括H2SO4及H2O2，且H2SO4对H2O2的体积比范围由2∶1至6∶1，且具有的温度范围由90℃至130℃。
9.根据权利要求7的方法，其中该皮拉尼溶液包括H2SO4及H2O2，且H2SO4对H2O2的体积比为4∶1，且具有120℃的温度。
10.根据权利要求7的方法，其还包括在一干燥器中干燥该所形成结构之前，于一SC-1溶液中清洁该所形成结构、且在一纯水池中清洁该所形成结构。
11.根据权利要求7的方法，其还包括在一干燥器中干燥该所形成结构之前，于一SC-1溶液池中清洁该所形成结构，于一稀释的HF溶液池中清洁该所形成结构，且在一纯水池中清洁该所形成结构。
12.根据权利要求7的方法，其还包括在一干燥器中干燥该所形成结构之前，于一稀释的HF溶液池中清洁该所形成结构，于一纯水池中清洁该所形成结构，于一SC-1溶液池中清洁该所形成结构，以及于一纯水池中清洁该所形成结构。
13.根据权利要求10至12任一项的方法，其中该SC-1溶液包括NH4OH、H2O2及H2O，且NH4OH、H2O2及H2O的体积比范围由1∶1∶20至1∶5∶50，且具有的温度范围由25℃至85℃。
14.根据权利要求10至12任一项的方法，其中该SC-1溶液包括NH4OH、H2O2及H2O，且NH4OH、H2O2及H2O的体积比为1∶4∶20，且具有65℃的温度。
15.一种制造半导体装置的方法，该方法包括以下的步骤：
(a)藉由在一缓冲氟化氢溶液池中执行一湿蚀刻处理，以移除一在一半导体衬底的一单元区域中的氧化物薄膜，其中一存储电极设置在该单元区域中，且一光致抗蚀剂薄膜图案设置在该半导体衬底的周边电路区域中；
(b)在一纯水池中清洁该所形成结构；
(c)在一皮拉尼溶液池中移除该光致抗蚀剂薄膜图案；
(d)在一纯水池中清洁该所形成结构；及
(e)在一干燥器中干燥该所形成结构。
16.根据权利要求15的方法，其中该皮拉尼溶液包括H2SO4及H2O2，且H2SO4对H2O2的体积比范围由2∶1至6∶1，且具有的温度范围由90℃至130℃。
17.根据权利要求15的方法，其中该皮拉尼溶液包括H2SO4及H2O2，且H2SO4对H2O2的体积比为4∶1，且具有120℃的温度。
18.根据权利要求15的方法，其还包括在一干燥器中干燥该所形成结构之前，于一SC-1溶液中清洁该所形成结构，且在一纯水池中清洁该所形成结构。
19.根据权利要求15的方法，其还包括在一干燥器中干燥该所形成结构之前，于一SC-1溶液池中清洁该所形成结构，于一稀释的HF溶液池中清洁该所形成结构，且在一纯水池中清洁该所形成结构。
20.根据权利要求15的方法，其还包括在一干燥器中干燥该所形成结构之前，于一稀释的HF溶液池中清洁该所形成结构，于一纯水池中清洁该所形成结构，于一SC-1溶液池中清洁该所形成结构，以及于一纯水池中清洁该所形成结构。
21.根据权利要求18至20任一项的方法，其中该SC-1溶液包括NH4OH、H2O2及H2O，且NH4OH、H2O2及H2O的体积比范围由1∶1∶20至1∶5∶50，且具有的温度范围由25℃至85℃。
22.根据权利要求18至20任一项的方法，其中该SC-1溶液包括NH4OH、H2O2及H2O，且NH4OH、H2O2及H2O的体积比为1∶4∶20，且具有65℃的温度。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0037752A KR100475272B1 (ko) | 2002-06-29 | 2002-06-29 | 반도체소자 제조방법 |
| KR37752/02 | 2002-06-29 | ||
| KR37752/2002 | 2002-06-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1469457A CN1469457A (zh) | 2004-01-21 |
| CN1275319C true CN1275319C (zh) | 2006-09-13 |
Family
ID=36648939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031484522A Expired - Fee Related CN1275319C (zh) | 2002-06-29 | 2003-06-30 | 制造半导体装置的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6893914B2 (zh) |
| JP (1) | JP4677177B2 (zh) |
| KR (1) | KR100475272B1 (zh) |
| CN (1) | CN1275319C (zh) |
| TW (1) | TWI236062B (zh) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474558B1 (ko) * | 2002-07-18 | 2005-03-10 | 주식회사 하이닉스반도체 | 반도체소자 제조방법 |
| KR100479604B1 (ko) * | 2003-03-21 | 2005-03-31 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7125781B2 (en) * | 2003-09-04 | 2006-10-24 | Micron Technology, Inc. | Methods of forming capacitor devices |
| US7067385B2 (en) * | 2003-09-04 | 2006-06-27 | Micron Technology, Inc. | Support for vertically oriented capacitors during the formation of a semiconductor device |
| US20050221574A1 (en) * | 2004-03-31 | 2005-10-06 | Hynix Semiconductor, Inc. | Method for fabricating semiconductor device |
| KR100672754B1 (ko) * | 2004-05-10 | 2007-01-22 | 주식회사 하이닉스반도체 | 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법 |
| US7387939B2 (en) | 2004-07-19 | 2008-06-17 | Micron Technology, Inc. | Methods of forming semiconductor structures and capacitor devices |
| US7439152B2 (en) * | 2004-08-27 | 2008-10-21 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US7320911B2 (en) * | 2004-12-06 | 2008-01-22 | Micron Technology, Inc. | Methods of forming pluralities of capacitors |
| US7557015B2 (en) * | 2005-03-18 | 2009-07-07 | Micron Technology, Inc. | Methods of forming pluralities of capacitors |
| FR2884647B1 (fr) * | 2005-04-15 | 2008-02-22 | Soitec Silicon On Insulator | Traitement de plaques de semi-conducteurs |
| US7544563B2 (en) * | 2005-05-18 | 2009-06-09 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US7517753B2 (en) * | 2005-05-18 | 2009-04-14 | Micron Technology, Inc. | Methods of forming pluralities of capacitors |
| KR100634251B1 (ko) * | 2005-06-13 | 2006-10-13 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR100722988B1 (ko) * | 2005-08-25 | 2007-05-30 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조방법 |
| KR100811267B1 (ko) * | 2005-12-22 | 2008-03-07 | 주식회사 하이닉스반도체 | 반도체소자의 듀얼게이트 형성방법 |
| JP2007207791A (ja) * | 2006-01-31 | 2007-08-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| US7557013B2 (en) * | 2006-04-10 | 2009-07-07 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US7902081B2 (en) * | 2006-10-11 | 2011-03-08 | Micron Technology, Inc. | Methods of etching polysilicon and methods of forming pluralities of capacitors |
| KR20080062538A (ko) * | 2006-12-29 | 2008-07-03 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| US7785962B2 (en) | 2007-02-26 | 2010-08-31 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| KR100822621B1 (ko) * | 2007-04-06 | 2008-04-16 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성방법 |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| KR100885922B1 (ko) | 2007-06-13 | 2009-02-26 | 삼성전자주식회사 | 반도체 소자 및 그 반도체 소자 형성방법 |
| US7682924B2 (en) * | 2007-08-13 | 2010-03-23 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US8388851B2 (en) | 2008-01-08 | 2013-03-05 | Micron Technology, Inc. | Capacitor forming methods |
| US8274777B2 (en) | 2008-04-08 | 2012-09-25 | Micron Technology, Inc. | High aspect ratio openings |
| US7759193B2 (en) * | 2008-07-09 | 2010-07-20 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| KR101022670B1 (ko) | 2008-07-18 | 2011-03-22 | 주식회사 하이닉스반도체 | 다층의 필라형 전하저장전극을 구비한 반도체장치 및 그제조 방법 |
| KR101095780B1 (ko) * | 2009-06-30 | 2011-12-21 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조방법 |
| KR101616045B1 (ko) * | 2009-11-19 | 2016-04-28 | 삼성전자주식회사 | 반도체 소자 제조방법 |
| KR101185989B1 (ko) * | 2010-07-07 | 2012-09-25 | 에스케이하이닉스 주식회사 | 반도체소자의 스토리지노드 형성방법 |
| US8518788B2 (en) | 2010-08-11 | 2013-08-27 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US9076680B2 (en) | 2011-10-18 | 2015-07-07 | Micron Technology, Inc. | Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array |
| US8946043B2 (en) | 2011-12-21 | 2015-02-03 | Micron Technology, Inc. | Methods of forming capacitors |
| US8652926B1 (en) | 2012-07-26 | 2014-02-18 | Micron Technology, Inc. | Methods of forming capacitors |
| CN104241115A (zh) * | 2013-06-14 | 2014-12-24 | 上海华虹宏力半导体制造有限公司 | 减少深沟槽硅蚀刻针状缺陷的处理方法 |
| US9508722B2 (en) | 2013-11-22 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor arrangment with capacitor |
| US20200052067A1 (en) * | 2018-08-13 | 2020-02-13 | Nanya Technology Corporation | Semiconductor structure and method for preparing the same |
| US20200083132A1 (en) * | 2018-09-07 | 2020-03-12 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
| US11404533B2 (en) | 2020-08-18 | 2022-08-02 | Nanya Technology Corporation | Capacitance structure and manufacturing method thereof |
| CN114446957A (zh) | 2020-11-05 | 2022-05-06 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制造方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2783268B2 (ja) | 1992-03-26 | 1998-08-06 | 日本電気株式会社 | 円筒型スタックト・キャパシタ型セルの製造方法 |
| JPH0831575B2 (ja) * | 1993-02-12 | 1996-03-27 | 日本電気株式会社 | 半導体記憶装置 |
| KR960012257B1 (ko) | 1993-02-12 | 1996-09-18 | 엘지반도체 주식회사 | 반도체 장치의 캐패시터 노드 제조방법 |
| JPH0750281A (ja) * | 1993-08-05 | 1995-02-21 | Sumitomo Chem Co Ltd | シリコンウェハーの洗浄方法 |
| US5396456A (en) * | 1994-05-31 | 1995-03-07 | Taiwan Semiconductor Manufacturing Company | Fully used tub DRAM cell |
| FR2722511B1 (fr) * | 1994-07-15 | 1999-04-02 | Ontrak Systems Inc | Procede pour enlever les metaux dans un dispositif de recurage |
| EP0836536A4 (en) * | 1995-06-05 | 1999-12-15 | Startec Ventures Inc | IN SITU PRODUCTION OF ULTRAPUR HYDROGEN PEROXIDE FOR THE TREATMENT OF SEMICONDUCTORS |
| KR100195329B1 (ko) | 1996-05-02 | 1999-06-15 | 구본준 | 반도체 소자의 캐패시터 제조 방법 |
| US5851878A (en) * | 1997-04-01 | 1998-12-22 | United Microelectronics Corporation | Method of forming a rugged polysilicon fin structure in DRAM |
| JP3528534B2 (ja) * | 1997-09-08 | 2004-05-17 | 信越半導体株式会社 | シリコンウエーハの洗浄方法 |
| US6074910A (en) * | 1998-01-27 | 2000-06-13 | Integrated Silicon Solution, Inc. | Self-aligned storage node definition in a DRAM that exceeds the photolithography limit |
| US5956587A (en) * | 1998-02-17 | 1999-09-21 | Vanguard International Semiconductor Corporation | Method for crown type capacitor in dynamic random access memory |
| KR19990079059A (ko) * | 1998-04-01 | 1999-11-05 | 김영환 | 웨이퍼 세정방법 |
| KR100308501B1 (ko) * | 1998-12-15 | 2001-11-30 | 박종섭 | 반도체소자의 캐패시터 형성방법 |
| JP4180716B2 (ja) * | 1998-12-28 | 2008-11-12 | 富士通株式会社 | 半導体装置の製造方法 |
| KR100626346B1 (ko) * | 1999-03-25 | 2006-09-20 | 삼성전자주식회사 | 반도체 장치의 세정 방법 |
| US6077738A (en) * | 1999-06-25 | 2000-06-20 | Taiwan Semiconductor Manufacturing Company | Inter-level dielectric planarization approach for a DRAM crown capacitor process |
| KR100376267B1 (ko) * | 1999-12-22 | 2003-03-17 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| KR100337930B1 (ko) * | 1999-12-30 | 2002-05-24 | 박종섭 | 캐패시터의 제조 방법 |
| JP3957945B2 (ja) * | 2000-03-31 | 2007-08-15 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US6232241B1 (en) * | 2000-04-11 | 2001-05-15 | Taiwan Semiconductor Manufacturing Company | Pre-oxidation cleaning method for reducing leakage current of ultra-thin gate oxide |
| JP2001308052A (ja) * | 2000-04-27 | 2001-11-02 | Mitsubishi Gas Chem Co Inc | 半導体基板の洗浄方法 |
| KR100331568B1 (ko) * | 2000-05-26 | 2002-04-06 | 윤종용 | 반도체 메모리 소자 및 그 제조방법 |
| JP4014127B2 (ja) * | 2000-10-04 | 2007-11-28 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
| US6372572B1 (en) * | 2001-03-09 | 2002-04-16 | Taiwan Semiconductor Manufacturing Co., Ltd | Method of planarizing peripheral circuit region of a DRAM |
-
2002
- 2002-06-29 KR KR10-2002-0037752A patent/KR100475272B1/ko not_active IP Right Cessation
-
2003
- 2003-06-25 US US10/603,895 patent/US6893914B2/en not_active Expired - Fee Related
- 2003-06-27 JP JP2003185463A patent/JP4677177B2/ja not_active Expired - Fee Related
- 2003-06-27 TW TW092117621A patent/TWI236062B/zh not_active IP Right Cessation
- 2003-06-30 CN CNB031484522A patent/CN1275319C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW200403744A (en) | 2004-03-01 |
| US6893914B2 (en) | 2005-05-17 |
| KR100475272B1 (ko) | 2005-03-10 |
| CN1469457A (zh) | 2004-01-21 |
| JP4677177B2 (ja) | 2011-04-27 |
| TWI236062B (en) | 2005-07-11 |
| US20040110340A1 (en) | 2004-06-10 |
| JP2004128463A (ja) | 2004-04-22 |
| KR20040002299A (ko) | 2004-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1275319C (zh) | 制造半导体装置的方法 | |
| CN1285106C (zh) | 蚀刻方法 | |
| CN1249782C (zh) | 缩小导体图案的间距的方法及使用此方法形成的结构 | |
| CN1249792C (zh) | 制造具有多层膜的半导体组件的方法 | |
| CN1269193C (zh) | 半导体器件及其制造方法 | |
| CN1767171A (zh) | 刻蚀停止结构及制造方法，以及半导体器件及制造方法 | |
| CN1314706A (zh) | 形成元件隔离区的方法 | |
| CN1750234A (zh) | 形成半导体器件精细图形的方法及用其形成接触的方法 | |
| CN1641854A (zh) | 制造半导体器件的方法 | |
| CN1855467A (zh) | 半导体装置及其制造方法 | |
| CN1638131A (zh) | 具有阶梯状柱形结构的电容器的半导体器件及其制造方法 | |
| CN1234607A (zh) | 形成沟槽隔离结构的方法 | |
| CN1614483A (zh) | 液晶显示器件制造方法 | |
| CN1819140A (zh) | 除去了连接孔内的损伤层、自然氧化膜的半导体装置的制造方法 | |
| CN1741263A (zh) | 制造半导体器件的方法以及一种半导体衬底 | |
| CN1601741A (zh) | 半导体器件及其制造方法 | |
| CN1512272A (zh) | 利用氟化氩曝光光源制造半导体器件的方法 | |
| CN1249795C (zh) | 半导体装置的制造方法 | |
| CN1133211C (zh) | 制造半导体器件的方法 | |
| CN1921087A (zh) | 多层膜作为硬掩模和抗反射层的应变源漏cmos的制作方法 | |
| JP2011233774A (ja) | 半導体基板の表面処理方法 | |
| CN1214537A (zh) | 在掩膜二氧化硅上钻孔的等离子蚀刻方法 | |
| CN1967388A (zh) | 用于去除光刻胶的组合物及利用该组合物形成图案的方法 | |
| CN1234605A (zh) | 半导体器件其制造方法 | |
| CN1956152A (zh) | 半导体装置的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060913 Termination date: 20130630 |