CN1314706A - 形成元件隔离区的方法 - Google Patents

形成元件隔离区的方法 Download PDF

Info

Publication number
CN1314706A
CN1314706A CN01109191A CN01109191A CN1314706A CN 1314706 A CN1314706 A CN 1314706A CN 01109191 A CN01109191 A CN 01109191A CN 01109191 A CN01109191 A CN 01109191A CN 1314706 A CN1314706 A CN 1314706A
Authority
CN
China
Prior art keywords
film
silicon
silicon oxide
oxide film
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01109191A
Other languages
English (en)
Inventor
渡边大祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1314706A publication Critical patent/CN1314706A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Abstract

提供一种形成浅沟槽隔离(STI)的方法,甚至在存在微划痕时,也容易抑制凹口形状(debot)的产生。在其中由于化学机械抛光(CMP)产生了微划痕的氧化硅膜的表面上,形成由有机旋涂玻璃(SOG)构成的氧化硅膜。进行对氧化硅膜的腐蚀速率与对氮化硅膜的腐蚀速率相同的各向异性腐蚀,去除氮化硅膜,然后湿法去除焊盘氧化膜,可以在任何情况下防止发生debot。

Description

形成元件隔离区的方法
本发明涉及一种形成半导体器件中的元件隔离区的方法，具体涉及一种通过用绝缘膜填充半导体衬底表面中的浅沟槽形成浅沟槽隔离(STI)的方法。
本发明要求于2000年3月21日申请的日本专利申请2000-078773的优先权，这里引用该申请作为参考。
随着形成于半导体硅衬底中的半导体元件构图微细程度的提高，利用常规的硅局部氧化(LOCOS)法形成元件隔离区的方法，已难以精确形成宽度为0.1微米以下量级的有源区，所以主要由STI法代替这种方法。
图7A-7E是展示形成元件隔离区的常规步骤的示意剖面图。从图7A-7E可以看出，按如下方式形成常规STI。
首先，利用热氧化，在硅衬底301上形成基层(pad)氧化膜302。然后，形成氮化硅303，覆盖基层氧化膜302。通过各向异性腐蚀，依次对处于预留的元件隔离区上的氮化硅膜303和基层氧化膜302的那些部分构图。然后，利用氮化硅膜303作掩模，通过对硅衬底301进行各向异性腐蚀，在硅衬底301的表面上，在预留的元件隔离区，形成浅沟槽305。
然后，通过热氧化，在沟槽305的表面上，形成热氧化膜307。
进行伴随着偏置溅射(bias sputtering)的高密度等离子增强CVD(HD-PEVD)，在整个表面上形成预定厚度的氧化膜311，从而用氧化硅膜311完全填充和覆盖沟槽305(见图7A)。
然后，对氧化硅膜311进行化学机械抛光(CMP)(利用氮化硅膜303作停止层)，直到露出氮化硅膜303的上表面为止，在沟槽305中留下氧化硅膜311a(见图7B)。
然后，利用缓冲氢氟酸(BHF)深腐蚀氧化硅膜311a，在沟槽305中留下氧化硅膜311b，此时，氧化硅膜311b的上表面大致与基层氧化膜302的上表面处于同一水平(见图7C)。
然后，例如，用热磷酸湿法腐蚀氮化硅膜303，以去除之(见图7D)。
然后，利用氢氟酸(例如缓冲氢氟酸)，湿法腐蚀去除氧化硅膜311b和基层氧化膜302。由此，露出希望成为有源区(元件形成区)的硅衬底301表面的那些部分，在沟槽305中留下氧化硅膜311c，于是完成常规的STI(见图7E)。
然而，对于上述常规STI形成方法，由于对氧化硅膜311a的表面进行CMP，会在该膜的表面上产生细划痕315(以后称之为微划痕)(见图7B)。有时会测得微划痕315长约0.1微米-100微米。
另外，由于形成沟槽305后，很难避免在形成热氧化膜307之前的清洗期间对基层氧化膜302的腐蚀，所以容易在氮化硅膜303的端部形成钻蚀(under-cut)。因此，在形成氧化硅膜311时，在该氮化硅膜303端部下缘附近，氧化硅膜311的密度会减小，会进一步产生空洞(未示出)。
如果在存在微划痕的情况下，用缓冲氢氟酸各向异性腐蚀氧化硅膜311a，则微划痕315会各向异性延长。这种情况下，当微划痕315靠近上述氮化硅膜303端部的下缘时，氧化硅膜311的腐蚀会以此为中心，从此向整个所属的元件形成区周围扩展，在元件形成区周围的氧化硅膜311b中形成凹口形状(以后称之为debot316)(见图7C)。这种debot316会进一步发展，在留下氧化硅膜311c的湿法腐蚀期间，会产生debot316a(见图7E)。
所以，常规STI形成法存在在其外围区上特定元件形成区的宽度会变得比其设计值大的问题。如果半导体器件中具有MOS晶体管，这种MOS晶体管会形成为例如具有明显增强的反窄沟道效应，所以会使MOS晶体管的电特性劣化。另外，在后续步骤中对栅极构图时，在debot316a处，会产生导电膜的腐蚀残留。
因此，本发明的目的是提供一种能够抑制元件形成区的有效扩张的形成STI的方法。本发明另一目的是提供一种形成STI的方法，容易抑制在含MOS晶体管的半导体器件中，某些晶体管在后续步骤中出现的反沟道效应的增强、电特性的劣化及产生栅极腐蚀残留。本发明还有一目的是提供一种形成STI的方法，甚至在存在微划痕时，也容易抑制debot的发生。
根据本发明的第一方面，提供一种形成元件隔离区的方法，该方法包括以下步骤：
通过热氧化，在硅衬底表面上形成基层氧化膜，形成覆盖基层氧化膜的氮化硅膜，然后，依次对处于预留的元件隔离区上的氮化硅膜和基层氧化膜的那些部分进行各向异性腐蚀，从而利用氮化硅膜作掩模，进行各向异性腐蚀，以在硅衬底表面中形成沟槽，然后，利用伴随偏置溅射的高密度等离子增强CVD(HD-PECVD)，在整个表面上形成第一氧化硅膜；
对第一氧化硅膜进行化学机械抛光(CMP)，直到露出氮化硅膜的表面；
通过旋涂或液相淀积，形成第二氧化硅膜，覆盖氮化硅膜的表面和第一氧化硅膜的表面，在氧气氛中进行热处理，也用于纯化第二氧化硅膜；
利用腐蚀气体进行各向异性腐蚀，对氧化硅膜的腐蚀速率可以等于对氮化硅膜的腐蚀速率，以便去除第二氧化硅膜，从而去除氮化硅膜和第一氧化硅膜；和
通过湿法腐蚀去除基层氧化膜和第一氧化硅膜，直到至少露出硅衬底的表面。
根据上述第一方面，优选的模式是第二氧化硅膜利用旋涂法形成，并由以硅氢化物二分之三氧化物(HSiO3/2)n为材料的无机SOG(旋涂玻璃)膜构成。
根据本发明的第二方面，提供一种形成元件隔离区的方法，该方法包括以下步骤：
通过热氧化，在硅衬底表面上形成基层氧化膜，形成覆盖基层氧化膜的氮化硅膜，然后，依次对处于预留的元件隔离区上的氮化硅膜和基层氧化膜的那些部分进行各向异性腐蚀，从而利用氮化硅膜作掩模，进行各向异性腐蚀，以在硅衬底表面中形成沟槽，然后，利用伴随偏置溅射的高密度等离子增强CVD(HD-PECVD)，在整个表面上形成第一氧化硅膜；
对第一氧化硅膜进行CMP，直到露出氮化硅膜的表面；
通过旋涂或LPD，形成第二氧化硅膜，覆盖氮化硅膜的表面和第一氧化硅膜的表面，在氧气氛中进行热处理，也用于纯化第二氧化硅膜；
利用腐蚀气体进行各向异性腐蚀，对氧化硅膜的腐蚀速率可以等于对氮化硅膜的腐蚀速率，以便去除第二氧化硅膜，从而局部去除氮化硅膜和第一氧化硅膜；
通过湿法腐蚀去除残留氮化硅膜；及
通过湿法腐蚀去除第二氧化硅膜、基层氧化膜和第一氧化硅膜的残留物，直到露出硅衬底的表面。
根据上述第二方面，优选的模式是第二氧化硅膜利用旋涂法形成，并由有机SOG膜或硅氢化物二分之三氧化物的无机SOG膜构成。
根据本发明的第三方面，提供一种形成元件隔离区的方法，该方法包括以下步骤：
通过热氧化，在硅衬底表面上形成基层氧化膜，形成覆盖基层氧化膜的氮化硅膜，然后，依次对处于预留的元件隔离区上的氮化硅膜和基层氧化膜的那些部分进行各向异性腐蚀，从而利用氮化硅膜作掩模，进行各向异性腐蚀，以在硅衬底表面中形成沟槽，然后，利用伴随偏置溅射的HD-PECVD在硅衬底的表面上形成第一氧化硅膜；
对第一氧化硅膜进行CMP，直到露出氮化硅膜的表面；
通过旋涂或LPD，形成第二氧化硅膜，覆盖氮化硅膜的表面和第一氧化硅膜的表面，从而在氧气氛中进行热处理，也用于纯化第二氧化硅膜；
利用腐蚀气体进行各向异性腐蚀，对氧化硅膜的腐蚀速率可以等于对氮化硅膜的腐蚀速率，以便去除第二氧化硅膜，从而部分去除氮化硅膜和第一氧化硅膜；
通过湿法腐蚀去除残留氮化硅膜；及
通过湿法腐蚀去除基层氧化膜和第一氧化硅膜，直到露出硅衬底的表面。
根据上述第三方面，优选的模式是第二氧化硅膜利用旋涂法形成，并由有机SOG膜或以硅氢化物二分之三氧化物作材料的无机SOG膜构成。
根据本发明的第四方面，提供一种形成元件隔离区的方法，该方法包括以下步骤：
通过热氧化，在硅衬底表面上形成基层氧化膜，形成覆盖基层氧化膜的氮化硅膜，然后，依次对处于预留的元件隔离区上的氮化硅膜和基层氧化膜的那些部分进行各向异性腐蚀，从而利用氮化硅膜作掩模，进行各向异性腐蚀，以在硅衬底表面中形成沟槽，然后，利用伴随偏置溅射的HD-PECVD在整个表面上形成第一氧化硅膜；
对第一氧化硅膜进行CMP，直到露出氮化硅膜的表面；
通过旋涂或LPD，形成第二氧化硅膜，覆盖氮化硅膜的表面和第一氧化硅膜的表面，从而进行热处理，也用于纯化第二氧化硅膜；
利用腐蚀气体进行各向异性腐蚀，对氧化硅膜的腐蚀速率可以高于对氮化硅膜的腐蚀速率，以便去除第二氧化硅膜，从而在去除第一氧化硅膜的同时，部分去除氮化硅膜，直到第一氧化硅膜的表面与基层氧化膜的表面处于同一水平；
通过湿法腐蚀去除残留氮化硅膜；及
通过湿法腐蚀去除第二氧化膜、基层氧化膜和第一氧化硅膜，直到露出硅衬底的表面。
根据上述第四方面，优选的模式是第二氧化硅膜利用旋涂法形成，并由有机SOG膜或以硅氢化物二分之三氧化物作材料的无机SOG膜构成。
根据本发明的第五方面，提供一种形成元件隔离区的方法，该方法包括以下步骤：
通过热氧化，在硅衬底表面上形成基层氧化膜，形成覆盖基层氧化膜的氮化硅膜，然后，依次对处于预留的元件隔离区上的氮化硅膜和基层氧化膜的那些部分进行各向异性腐蚀，从而利用氮化硅膜作掩模，进行各向异性腐蚀，以在硅衬底表面中形成沟槽，然后，利用低压CVD(LPCVD)，在整个表面上形成厚度小于沟槽最小宽度的1/2的第一氧化硅膜；
通过旋涂或LPD，形成第二氧化硅膜，覆盖第一氧化硅膜的表面，从而在氧气氛中进行第一热处理，也用于纯化第二氧化硅膜；
对第二和第一氧化硅膜进行CMP，直到露出氮化硅膜的表面为止；
通过旋涂或LPD，形成第三氧化硅膜，覆盖氮化硅膜及第一和第二氧化硅膜，从而在氧气氛中进行第二热处理，也用于纯化第三氧化硅膜；
利用腐蚀气体进行各向异性腐蚀，对氧化硅膜的腐蚀速率可以等于对氮化硅膜的腐蚀速率，以便去除第三氧化硅膜，也去除氮化硅膜、第二氧化硅膜和第一氧化硅膜，直到完全去除氮化硅膜为止；及
通过湿法腐蚀去除基层氧化膜、第二氧化硅膜和第一氧化硅膜，直到至少露出硅衬底的表面。
根据本发明的第六方面，提供一种形成元件隔离区的方法，该方法包括以下步骤：
通过热氧化，在硅衬底表面上形成基层氧化膜，形成覆盖基层氧化膜的氮化硅膜，然后，依次对处于预留的元件隔离区上的氮化硅膜和基层氧化膜的那些部分进行各向异性腐蚀，从而利用氮化硅膜作掩模，进行各向异性腐蚀，以在硅衬底表面中形成沟槽，然后，利用LPCVD，在整个表面上形成厚度小于沟槽最小宽度的1/2的第一氧化硅膜；
通过旋涂或LPD，形成第二氧化硅膜，覆盖第一氧化硅膜的表面，从而在氧气氛中进行第一热处理，也用于纯化第二氧化硅膜；
对第二和第一氧化硅膜进行CMP，直到露出氮化硅膜的表面为止；
通过旋涂或LPD，形成第三氧化硅膜，覆盖氮化硅膜及第一和第二氧化硅膜的表面，从而在氧气氛中进行第二热处理，也用于纯化第三氧化硅膜；
利用腐蚀气体进行各向异性腐蚀，对氧化硅膜的腐蚀速率可以等于对氮化硅膜的腐蚀速率，以便去除第三氧化硅膜，也去除氮化硅膜、第二氧化硅膜和第一氧化硅膜，局部留下残留氮化硅膜；及
通过湿法腐蚀去除残留氮化硅膜；
通过湿法腐蚀去除残留第三氧化硅膜、基层氧化膜、第二氧化硅膜和第一氧化硅膜，直到露出硅衬底的表面。
根据本发明第七方面，提供一种形成元件隔离区的方法，该方法包括以下步骤：
通过热氧化，在硅衬底表面上形成基层氧化膜，形成覆盖基层氧化膜的氮化硅膜，然后，依次对处于预留的元件隔离区上的氮化硅膜和基层氧化膜的那些部分进行各向异性腐蚀，从而利用氮化硅膜作掩模，进行各向异性腐蚀，以在硅衬底表面中形成沟槽，然后，利用LPCVD，在整个表面上形成厚度小于沟槽最小宽度的1/2的第一氧化硅膜；
通过旋涂或LPD，形成第二氧化硅膜，覆盖第一氧化硅膜的表面，从而在氧气氛中进行第一热处理，也用于纯化第二氧化硅膜；
对第二和第一氧化硅膜进行CMP，直到露出氮化硅膜的表面为止；
通过旋涂或LPD，形成第三氧化硅膜，覆盖氮化硅膜及第一和第二氧化硅膜的表面，从而在氧气氛中进行第二热处理，也用于纯化第三氧化硅膜；
利用腐蚀气体进行各向异性腐蚀，对氧化硅膜的腐蚀速率可以高于对氮化硅膜的腐蚀速率，以便去除第三氧化硅膜，于是部分去除氮化硅膜、第二氧化硅膜和第一氧化硅膜；
通过湿法腐蚀去除残留氮化硅膜；
通过湿法腐蚀去除基层氧化膜、第二氧化硅膜和第一氧化硅膜，直到露出硅衬底的表面。
根据本发明第八方面，提供一种形成元件隔离区的方法，该方法包括以下步骤：
通过热氧化，在硅衬底表面上形成基层氧化膜，形成覆盖基层氧化膜的氮化硅膜，然后，依次对处于预留的元件隔离区上的氮化硅膜和基层氧化膜的那些部分进行各向异性腐蚀，从而利用氮化硅膜作掩模，进行各向异性腐蚀，以在硅衬底表面中形成沟槽，然后，利用LPCVD，在整个表面上形成厚度小于沟槽最小宽度的1/2的第一氧化硅膜；
通过旋涂或LPD，形成第二氧化硅膜，覆盖第一氧化硅膜的表面，从而在氧气氛中进行第一热处理，也用于纯化第二氧化硅膜；
对第二和第一氧化硅膜进行CMP，直到露出氮化硅膜的表面为止；
通过旋涂或LPD，形成第三氧化硅膜，覆盖氮化硅膜及第一和第二氧化硅膜的表面，从而进行第二热处理，也用于纯化第三氧化硅膜；
利用腐蚀气体进行各向异性腐蚀，对氧化硅膜的腐蚀速率可以高于对氮化硅膜的腐蚀速率，以便去除第三氧化硅膜，并局部去除氮化硅膜，也去除第二氧化硅膜和第一氧化硅膜，直到第二氧化硅膜的表面和第一氧化硅膜的上缘表面与基层氧化膜的表面处于同一水平；及
通过湿法腐蚀去除残留氮化硅膜；
通过湿法腐蚀去除第三氧化硅膜、基层氧化膜、第二氧化硅膜和第一氧化硅膜，直到露出硅衬底的表面。
由于上述构成，用氮化硅膜作掩模，形成沟槽，在其表面上形成热氧化膜，从而完全填充所说沟槽，以形成然后利用氮化硅膜作停止层进行CMP的掩埋氧化硅膜，然后旋涂或LPD有机SOG膜或以硅氢化物二分之三氧化物作材料的无机SOG膜，形成覆盖氧化硅膜，从而覆盖上述掩埋氧化硅膜的表面，于是可有效地修复CMP步骤期间形成于掩模氧化硅膜表面上的微划痕。
因此，当在氧化气氛中进行热处理以便纯化时，即便在各向异性腐蚀了氧化硅膜和氮化硅膜后进行湿法腐蚀，也可以防止形成debot。
结果，甚至在存在微划痕时，本发明也容易避免debot，容易抑制元件形成区的明显扩张。另外，在含MOS晶体管的半导体器件中，本发明容易抑制反窄沟道效应、电特性的劣化及在后续步骤中产生栅极腐蚀残留。
从以下结合附图的说明中，可以更清楚本发明的上述和其它目的、优点和特点，其中：
图1A-1F是展示本发明第一实施例的元件隔离区形成步骤的示意剖面图；
图2A-2E是展示本发明第二实施例的元件隔离区形成步骤的示意剖面图；
图3A-3E是展示本发明第三实施例的元件隔离区形成步骤的示意剖面图；
图4A、4B和4C是展示本发明第四实施例的元件隔离区形成步骤的示意剖面图；
图5A、5B和5C是展示本发明第四实施例的另一元件隔离区形成步骤的示意剖面图；
图6A和6B是展示本发明第四实施例的再一元件隔离区形成步骤的示意剖面图；
图7A-7E是展示常规STI形成步骤的示意剖面图，示出了常规STI形成方法的问题。
下面结合附图，利用实施例进一步详细介绍实施发明的最佳模式。
根据本发明的第一、第二和第三实施例，用通过伴随偏置溅射的HD-PECVD形成的氧化硅膜，填充STI沟槽(其表面被热氧化膜覆盖)。另外，根据本发明的第四实施例，用LPCVD形成的第一氧化硅膜和LPD或旋涂形成的第二氧化硅膜，填充STI沟槽(其表面由热氧化物膜覆盖)。第一实施例
图1A-1F是展示本发明第一实施例的元件隔离区形成步骤的示意剖面图。
以下结合图1A-1F，介绍本发明第一实施例的形成STI的方法。
首先，通过热氧化，在硅衬底表面上，形成例如厚约20nm的基层氧化膜102。然后，在基层氧化膜102上CVD形成例如厚约200nm的氮化硅膜103。在预留的元件隔离区上，依次各向异性构图氮化硅膜103和基层氧化膜102。
然后，用氮化硅膜103作掩模，各向异性腐蚀形成沟槽105。沟槽105的最小宽度例如约为0.25微米，相互间的最小间隔例如约为0.25微米，深度约为0.3-0.4微米。该各向异性腐蚀采用了HBr(+O2)或Cl2(+O2)作腐蚀气体。
然后，在900-950℃的温度下，通过热氧化，在沟槽表面105上形成厚高达约20nm的热氧化膜107。在这样形成热氧化膜107时，沟槽105的上缘被圆整。然后，通过伴随偏置溅射的HD-PECVD(例如ECR)，形成厚约600nm的第一氧化硅膜111。该第一氧化硅膜111完全填充沟槽105(见图1A)。
然后，利用氮化硅膜103作停止层，对第一氧化硅膜111进行CMP处理，留下氧化硅膜111a。还是在该实施例中，在进行CMP时，在氧化硅膜111a的表面上产生微划痕115(见图1B)。
注意，该实施例中，最好不采用LPCVD氧化硅膜代替这样形成的第一氧化硅膜。原因是，如果LPCVD氧化硅膜具有较大厚度，则它会具有形成于其沟槽中的匙孔形空洞(匙孔)，这些空洞不会被CMP去除，因此会引起各种麻烦。另一方面，如果这种LPCVD氧化硅膜厚度小，则该氧化硅膜中填充沟槽105的部分会有凹部。然而，利用上述CMP处理，不容易去除这种凹部中的残余浆料，从可靠性方面考虑，也是不利的。
然后，利用旋涂法形成由有机SOG(旋涂玻璃)膜构成的第二氧化硅膜121a，覆盖包括氮化硅膜103在内的氧化硅膜111a的表面。第二氧化硅膜121a的厚度例如为约280nm，较好是约0.1-0.4微米。由于形成氧化硅膜121a的起始材料是液态，与利用CVD或例如溅射等PVD的情况相反，形成于氧化硅膜111a表面的微划痕115中也具有部分形成其中的这种第二氧化硅膜(见图1C)。这种第二氧化硅膜121a例如是由含如Si-R(R是烷基)的材料构成的有机SOG膜。
然后，在900-950℃的温度下，在干氧气氛中，进行热处理，分别将第二氧化硅膜121和氧化硅膜111a变成氧化硅膜122aa和氧化硅膜111aa。该热处理使第二氧化硅膜121a更纯，并使其充分干燥，从中析出R基(见图1D)。该实施例中，优选不在蒸汽气氛中进行这种热处理，这是由于会氧化沟槽105的表面。在该热处理之前，在500-600℃的温度下，在氮气氛中，进行固化处理，从氧化硅膜111a中去除R基。
注意，最好是不采用由含Si-OH(硅醇键)的材料构成典型硅砂基无机SOG膜，这是由于在上述热处理期间，会发生剧烈的体积收缩，所以容易产生大量龟裂。
然后，用由流量为3.3×10-2L/分钟的三氟甲烷(CHF3)、流量为2.7×10-2L/分钟的四氟甲烷(CF4)、流量为5×10-3L/分钟的氩(Ar)和流量为1×10-3L/分钟的氧(O2)构成的腐蚀气体，利用叶型RIE(反应离子刻蚀)装置，在压力为10Pa、高频电源为1000W(频率为13.56MHz)的条件下，进行各向异性腐蚀。在这种各向异性腐蚀中，氧化硅膜的腐蚀速率与氮化硅膜103的腐蚀速率大致相同。这种各向异性腐蚀一直持续到去除氮化硅103，从而去氧化硅膜121aa为止，留下氧化硅膜111aa作为氧化硅膜111ab。此时，氧化硅膜111ab的上表面大致与基层氧化膜102的表面齐平。在该实施例中，可以阻止这种各向异性腐蚀也去除基层氧化膜102，以便RIE不会损伤预留作元件形成区的硅衬底101部分的表面(见图1E)。
该各向异性腐蚀中，监测器利用氧化硅膜腐蚀期间产生的一氧化碳(CO)的发射谱(波长为483nm)。另外，在CO的发射谱的发射量开始减少时，氧化硅膜121aa的腐蚀终止，在其再开始增强时，氮化硅膜103的腐蚀终止，于是停止该各向异性腐蚀。
然后，利用缓冲氢氟酸(或稀释氢氟酸)去除氧化膜102，直到露出硅衬底101的表面。同时，也部分去除了热氧化膜107和氧化膜111ab，从而提供热氧化膜107a和氧化硅膜111ac。此时，热氧化膜107的上缘大致与氧化硅膜107a的上表面齐平。因此，沟槽105被氧化硅膜111ac及夹在其间的热氧化膜107填充，于是完成了本实施例的STI(见图1F)。
对于第一实施例来说，即便微划痕115已在CMP后形成于氧化硅膜111a的表面上，也可以形成第二氧化硅膜121a，完全填充微划痕115的空洞，所以可以认为微划痕115基本上消失。在氧化硅膜111a经过各向异性腐蚀或湿法腐蚀，以提供氧化硅膜111ab或氧化硅膜111ac时，微划痕115也不会各向异性延伸。因此，即使氮化硅膜103端部下缘附近存在上述微空洞，也可以抑制debot的发生。
结果，可以限制元件隔离区的明显扩张。另外，在具有MOS晶体管的半导体器件中，容易抑制反窄沟道效应的增强、电特性的劣化及后续步骤产生栅极的腐蚀残留。第二实施例
图2A-2E是展示本发明第二实施例的元件隔离区形成步骤的示意剖面图。
下面结合图2A-2E介绍本发明第二实施例形成STI的方法。
首先，与上述第一实施例的情况类似，通过热氧化，在硅衬底101的表面上，形成基层氧化膜102，然后，在基层氧化膜102表面上通过CVD形成氮化硅膜103。通过各向异性腐蚀，依次对存在于预留的元件隔离区上的氮化硅103和基层氧化膜102部分构图。用氮化硅膜103作掩模，通过各向异性腐蚀形成沟槽105。利用伴随着偏置溅射的HD-PECVD，形成厚例如约600nm的第一氧化硅膜(未示出)。然后，利用氮化硅膜103作停止层，对上述第一氧化硅膜进行CMP处理，留下第一氧化硅膜111b。通过该CMP处理，在第一氧化硅膜111b的表面上产生了微划痕115。
然后，利用旋涂法形成由含硅氢化物二分之三氧化物(SiHO3/2)n(其中n是任意自然数)作材料的有机SOG膜构成的第二氧化硅膜121b，从而覆盖包括氮化硅膜103在内的氧化硅膜111b的第一表面。第二氧化硅膜121b优选是厚约0.1-0.4微米。由于形成第二氧化硅121b的起始材料是液态，所以形成在第一氧化硅膜111b的表面中的微划痕115也具有一部分形成于其中的第二氧化硅膜121b(见图2A)。
然后，在900-950℃的温度下，在干氧气氛中进行热处理，从而分别将第二氧化硅膜121b和第一氧化硅膜111b变成氧化硅膜121ba和氧化硅膜111ba。该热处理使第二氧化硅膜121b更纯，并使其充分干燥，并从中析出了R基(见图2B)。在该热处理之前，可以在500-600℃的温度下，在氮气氛中，进行固化处理，以便预先去除氧化硅膜121b中的水分。
与由含硅醇键的材料构成的典型无机SOG相反，上述第二氧化硅膜121b只有很小的体积收缩，实际上小于上述第一实施例的氧化硅膜121a(图1C)，也几乎没有龟裂。
然后，进行各向异性腐蚀，对氧化膜的腐蚀速率和用于上述第一实施例的氮化硅膜103的腐蚀速率大致相同。这种各向异性腐蚀实际不完全去除氮化硅103，分别留下氮化硅膜103b和氧化硅膜111bb。氮化硅膜103b的上表面和氧化硅膜111bb的上表面大致齐平，氮化硅膜103b的厚度例如为约10nm(见图2C)。
然后，利用热磷酸，湿法腐蚀氮化硅膜103b，局部去除之，于是露出基层氧化膜102的表面(见图2D)。
然后，利用缓冲氢氟酸(或稀释的氢氟酸)去除基层氧化膜102，直到露出硅衬底101的表面。同时，部分去除热氧化膜107和氧化硅膜111bb，从而分别提供热氧化膜107b和氧化硅膜111bc。利用该腐蚀，不难保持氧化硅膜111bc的上表面和硅衬底101表面间的高度差为+5nm以内。实际上，此时，热氧化膜107b的上缘变得低于氧化硅膜111bc的上表面约10nm。因此，沟槽105被氧化硅膜111bc及其间的热氧化膜107b填充，从而完成了本发明第二实施例的STI(见图2E)。
对于第二实施例来说，在以相同腐蚀速率腐蚀氮化硅膜和氧化硅膜的各向异性腐蚀中，没有完全去除氮化硅膜103，而是残留了一部分，所以避免了对基层氧化膜102进行该各向异性腐蚀。
因此，第二实施例中，直到去除基层氧化膜102的一系列腐蚀步骤的可控性，比上述第一实施例更好。
另外，第二实施例中，与第一实施例的情况类似，第二氧化硅膜121b不限于由如硅氢化物二分之三氧化物等材料构成的无机SOG膜，也可以采用有机SOG膜。类似地，用于上述第一实施例的第二氧化硅膜121b可以是由例如硅氢化物二分之三氧化物等材料构成的无机SOG膜。第三实施例
图3A-3E是展示本发明第三实施例的元件隔离区形成步骤的示意剖面图。
下面结合图3A-3E介绍第三实施例的形成STI的方法。
首先，与上述第一和第二实施例类似，通过热氧化，在硅衬底101的表面上，形成基层氧化膜102，然后，在基层氧化膜102上通过CVD方法形成氮化硅膜103。通过各向异性腐蚀，分别对存在于预留的元件隔离区上的氮化硅103和基层氧化膜102的那些部分构图。用氮化硅膜103作掩模进行各向异性腐蚀，形成沟槽105。利用伴随着偏置溅射的HD-PECVD，形成厚例如约600nm的第一氧化硅膜(未示出)。然后，利用氮化硅膜103作停止层，对上述第一氧化硅膜进行CMP处理，留下第一氧化硅膜111c。由于该CMP处理，在第一氧化硅膜111c的表面上产生了微划痕115。
然后，进行液相淀积(LPD)，形成第二氧化硅膜121c，从而覆盖第一氧化硅膜111c和氮化硅膜103的表面。该LPD处理所用溶液像日本专利申请公开平6-61343所公开的那样制备，例如，通过在1升六氟硅酸(H2SiF6)的40wt％溶液中加入10-50ml/h正乙酸(H3BO3)的0.6wt％溶液制备。第二氧化硅膜121c较好是厚约0.1-0.4微米。由于用液体形成第二氧化硅121c，所以形成在第一氧化硅膜111c的表面中的微划痕115也具有一部分形成于其中的第二氧化硅膜121c(见图3A)。
然后，在900-950℃的温度下，在干氧气氛中，进行热处理，从而分别将第二氧化硅膜121c和第一氧化硅膜111c变成氧化硅膜121ca和第一氧化硅膜111ca。该热处理使第二氧化硅膜121c更纯，并使其充分干燥，并从中析出了R基(见图3B)。在该热处理之前，可以在500-600℃的温度下，在氮气氛中进行固化处理，以便预先去除氧化硅膜121c中的水分。
然后，利用对氧化硅膜的腐蚀速率高于对氮化硅膜103的腐蚀速率的腐蚀气体，对氧化硅膜和氮化硅膜进行各向异性腐蚀，完全去除氧化硅膜121ca，还部分去除氮化硅膜103和第一氧化硅膜111ca。例如，假设腐蚀速率之比约为2.0，采用由流量为1.8×10-2L/分钟的四氟环丁烷(C4F4)和流量为0.4L/分钟的氩构成的腐蚀气体，利用高密度等离子装置(例如ECR刻蚀装置)，在压力为2.7Pa、上电极的高频电源为2000W(频率为27MHz)，下电极的高频电源为1200W(800kHz)的条件下，进行上述各向异性腐蚀。该腐蚀实际上留下了例如厚约105nm的氮化硅膜103c和其上表面比基层氧化膜102的表面高例如约10nm的氧化硅膜111cb(见图3C)。
注意，在第三实施例中，利用上述各向异性腐蚀，可以腐蚀氮化硅膜103，直到第一氧化硅膜111ca的上表面大致与基层氧化硅膜102的表面齐平，留下厚约100nm的氮化硅膜103。
然后，利用热磷酸，湿法腐蚀氮化硅膜103c，局部去除之，直到露出基层氧化膜102的表面(见图3D)。
然后，利用缓冲氢氟酸(或稀释的氢氟酸)去除基层氧化膜102，直到露出硅衬底101的表面。同时，部分去除热氧化膜107和氧化硅膜111cb，从而分别提供热氧化膜107c和氧化硅膜111cc。利用该腐蚀，也不难保持氧化硅膜111cc的上表面和硅衬底101的表面间的高度差在+5nm以内。热氧化膜107c的上缘变得低于氧化硅膜111cc的上表面约10nm。因此，沟槽105被氧化硅膜111cc及其间的热氧化膜107c填充，从而完成了本发明第三实施例的STI(见图3E)。
第三实施例具有与上述第二实施例相同的效果。
另外，在上述第三实施例中，第二氧化硅膜121c不限于LPD氧化硅膜，与上述第一和第二实施例的情况类似，可以是有机SOG膜和例如硅氢化物二分之三氧化物等材料构成的无机SOG膜。类似地，上述第一和第二实施例中的第二氧化硅膜121c也可以利用LPD形成。第四实施例
图4A-6B是展示本发明第四实施例的元件隔离区形成步骤的示意剖面图。
下面结合图4A-6B介绍本发明第四实施例的形成STI的方法。
首先，通过热氧化，在硅衬底201上形成例如厚约20nm的基层氧化硅膜202。在基层氧化膜202上，通过CVD方法形成例如厚约200nm的氮化硅膜203。利用各向异性腐蚀，依次对预留的元件隔离区上的氮化硅膜203和基层氧化膜202的部分构图。
然后，用氮化硅膜203，进行各向异性腐蚀，从而形成沟槽205。沟槽205的最小宽度例如约为0.25微米，相互间的最小间隔例如约为0.25微米，深度约为0.3-0.4微米。该各向异性腐蚀采用了HBr(+O2)或Cl2(+O2)作腐蚀气体。
然后，在900-950℃的温度下，通过热氧化，在沟槽205表面上形成厚达约20nm的热氧化膜207。于是形成热氧化膜107，以圆整沟槽205的上缘。然后，用LPCVD方法形成厚例如约100nm的第一氧化硅膜212。此时，在沟槽205中，在第一氧化硅膜212中形成了凹部(不是匙孔空洞)。为了只用CVD形成的第一氧化硅膜212填充沟槽205，第一氧化硅膜212的膜厚必须不大于沟槽205的最小宽度的1/2(例如125nm)，这是由于沟槽205具有因第一氧化硅膜212而形成于其中的匙孔空洞的缘故。
然后，通过旋涂例如由硅氢化物二分之三氧化物构成的无机SOG膜，形成第二氧化硅膜221。为完全填充在沟槽205中形成于第一氧化硅膜212中的凹部，第二氧化硅膜221必须厚约550-700nm(见图4A)。注意，本实施例中，第二氧化硅膜221不限于上述无机SOG膜，可以是有机SOG膜，或甚至是通过LPD形成的氧化硅膜。
然后，在900-950℃的温度下，在干氧气氛中，进行第一热处理，从而分别将第二氧化硅膜221和第一氧化硅膜212转变成氧化硅膜221a和氧化硅膜212a。该热处理使第二氧化硅膜221a更纯，并使其充分干燥(见图4B)。在该热处理之前，为去除第二氧化硅膜221中的水分，可以在500-600℃的温度下，在氮气氛中，进行固化处理。
然后，利用氮化硅膜203作停止层，对氧化硅膜221a和氧化硅膜212a进行CMP处理，从而分别留下氧化硅膜221b和氧化硅膜212b。该实施例中，在这样进行CMP处理时，在氧化硅膜221b的表面上(或在氧化硅膜212b上)，也产生微划痕215。
然后，旋涂例如由硅氢化物二分之三氧化物构成的无机SOG膜，从而形成第三氧化硅膜222。第三氧化硅膜222较好是厚约0.1-0.4微米。氧化硅膜221b的表面和氧化硅膜212b的上缘表面被第三氧化硅膜222覆盖。与上述第一实施例的情况类似，氧化硅的起始材料也是液态，所以也可以用部分第三氧化硅膜222填充由于微划痕205造成的空洞(见图5A)。注意，关于本实施例中的第二氧化硅膜221，本实施例的第三氧化硅膜222不限于上述SOG膜，但也可以是有机SOG膜，或者甚至是用LPD方法形成的氧化硅膜。
然后，在900-950℃的温度下，在干氧气氛中，进行第二热处理，从而将第三氧化硅膜222转换成氧化硅膜222a。这种热处理使第三氧化硅膜222更纯，并使其充分干燥(见图5B)。在该第二热处理之前，为去除第三氧化硅膜222中的水分，可以在500-600℃的温度下，在氮气氛中，进行固化处理。
然后，与第三实施例的情况类似，进行各向异性腐蚀，完全去除氧化硅膜222a，于是留下厚例如约105nm的氮化硅膜203a，和具有各自的上表面和高于该表面例如约10nm的上缘表面的氧化硅膜221c和氧化硅膜212c(见图5C)。
注意，在本实施例中，可以进行上述腐蚀，从而腐蚀氮化硅膜203，直到第二氧化硅膜221的上表面(和第一氧化硅膜212的上缘表面)可以与基层氧化膜202的表面齐平。另外，可以与上述第一或第二实施例的情况一样进行该各向异性腐蚀。
然后，利用热磷酸湿法腐蚀氮化硅膜203a，并局部去除之，从而暴露基层氧化硅膜202的表面(见图6A)。
然后，用缓冲氢氟酸(或稀释氢氟酸)，去除基层氧化膜202，直到露出硅衬底201的表面。同时，也部分去除热氧化膜207、氧化硅膜212c和氧化硅膜221c，以提供热氧化膜207a、氧化硅膜212d和氧化硅膜221d。利用该腐蚀，不难保持氧化硅膜212d的上表面和氧化硅膜221d的上表面和硅衬底201的表面之间的高度差在±5nm以内。热氧化膜207a的上缘低于氧化硅膜221d的上表面(和氧化硅膜212d的上缘表面)约10nm。因此，沟槽205被氧化硅膜212d和氧化硅膜221d及热氧化膜207a填充，从而完成了本该实施例的STI(见图6B)。
第四实施例具有与上述第三实施例相同的效果。另外，对氧化硅膜和氮化硅膜选择进行的上述各向异性腐蚀，使第四实施例可具有等同于上述第一或第二实施例的效果。
显然，本发明不限于上述实施例，在不背离本发明范围和精神的情况下，可以做出各种改变和改进。

Claims (21)

1．一种形成元件隔离区的方法，包括以下步骤：
通过热氧化，在硅衬底表面上形成基层氧化膜，形成覆盖所说基层氧化膜的氮化硅膜，然后，依次对处于预留的元件隔离区上的所说氮化硅膜和所说基层氧化膜的那些部分进行各向异性腐蚀，从而利用所说氮化硅膜作掩模，进行各向异性腐蚀，以在所说硅衬底的所说表面中形成沟槽，然后，利用高密度等离子增强化学汽相淀积，在硅衬底的整个所说表面上形成第一氧化硅膜；
对所说第一氧化硅膜进行化学机械抛光，直到露出所说氮化硅膜的表面；
通过旋涂或液相淀积，形成第二氧化硅膜，覆盖所说氮化硅膜的所说表面和所说第一氧化硅膜的表面，以在氧气氛中进行热处理，也用于纯化所说第二氧化硅膜；
利用腐蚀气体进行各向异性腐蚀，该腐蚀气体对所说第一和第二氧化硅膜的腐蚀速率等于对所说氮化硅膜的腐蚀速率，以便去除所说第二氧化硅膜，从而去除所说氮化硅膜和所说第一氧化硅膜；及
通过湿法腐蚀去除所说基层氧化膜和所说第一氧化硅膜，直到至少露出所说硅衬底的所说表面。
2．根据权利要求1的形成所说元件隔离区的方法，其中所说第二氧化硅膜是由通过所说旋涂形成的无机旋涂玻璃膜或硅氢化物二分之三氧化物构成的有机旋涂玻璃膜。
3．根据权利要求1的形成所说元件隔离区的方法，其中所说高密度等离子增强化学汽相淀积伴随着偏置溅射。
4．一种形成元件隔离区的方法，包括以下步骤：
通过热氧化，在硅衬底表面上形成基层氧化膜，形成覆盖所说基层氧化膜的氮化硅膜，然后，依次对处于预留的元件隔离区上的所说氮化硅膜和所说基层氧化膜的那些部分进行各向异性腐蚀，从而利用所说氮化硅膜作掩模，进行各向异性腐蚀，以在所说硅衬底的所说表面中形成沟槽，然后，利用高密度等离子增强化学汽相淀积，在硅衬底的整个所说表面上形成第一氧化硅膜；
对所说第一氧化硅膜进行化学机械抛光，直到露出所说氮化硅膜的表面；
通过旋涂或液相淀积，形成第二氧化硅膜，覆盖所说氮化硅膜的所说表面和所说第一氧化硅膜的表面，在氧气氛中进行热处理，也用于纯化所说第二氧化硅膜；
利用腐蚀气体进行各向异性腐蚀，对所说第一和第二氧化硅膜的腐蚀速率等于对所说氮化硅膜的腐蚀速率，以便去除所说第二氧化硅膜，从而局部去除所说氮化硅膜和部分所说第一氧化硅膜；
通过湿法腐蚀去除残留的所说氮化硅膜；及
通过湿法腐蚀去除所说第二氧化硅膜、所说热氧化膜和所说第一氧化硅膜的残留物，直到露出所说硅衬底的所说表面。
5．根据权利要求4的形成所说元件隔离区的方法，其中所说第二氧化硅膜是由通过所说旋涂形成的无机旋涂玻璃膜，或硅氢化物二分之三氧化物构成的有机旋涂玻璃膜。
6．根据权利要求4的形成所说元件隔离区的方法，其中所说高密度等离子增强化学汽相淀积伴随着偏置溅射。
7．一种形成元件隔离区的方法，包括以下步骤：
通过热氧化，在硅衬底表面上形成基层氧化膜，形成覆盖所说基层氧化膜的氮化硅膜，然后，依次对处于预留的元件隔离区上的所说氮化硅膜和所说基层氧化膜的那些部分进行各向异性腐蚀，从而利用所说氮化硅膜作掩模，进行各向异性腐蚀，以在所说硅衬底的所说表面中形成沟槽，然后，利用高密度等离子增强化学汽相淀积，在硅衬底的整个所说表面上形成第一氧化硅膜；
对所说第一氧化硅膜进行化学机械抛光，直到露出所说氮化硅膜的表面；
通过旋涂或液相淀积，形成第二氧化硅膜，覆盖所说氮化硅膜的所说表面和所说第一氧化硅膜的表面，从而在氧气氛中进行热处理，也用于纯化所说第二氧化硅膜；
利用腐蚀气体进行各向异性腐蚀，对所说第一和第二氧化硅膜的腐蚀速率等于对所说氮化硅膜的腐蚀速率，以便去除所说第二氧化硅膜，从而去除所说氮化硅膜和所说第一氧化硅膜的各部分；
通过湿法腐蚀去除残留的所说氮化硅膜；及
通过湿法腐蚀去除所说基层氧化膜和所说第一氧化硅膜，直到露出所说硅衬底的所说表面。
8．根据权利要求7的形成所说元件隔离区的方法，其中所说第二氧化硅膜是由通过所说旋涂形成的无机旋涂玻璃膜，或硅氢化物二分之三氧化物构成的有机旋涂玻璃膜。
9．根据权利要求7的形成所说元件隔离区的方法，其中所说高密度等离子增强化学汽相淀积伴随着偏置溅射。
10．一种形成元件隔离区的方法，包括以下步骤：
通过热氧化，在硅衬底表面上形成基层氧化膜，形成覆盖所说基层氧化膜的氮化硅膜，然后，依次对处于预留的元件隔离区上的所说氮化硅膜和所说基层氧化膜的那些部分进行各向异性腐蚀，从而利用所说氮化硅膜作掩模，进行各向异性腐蚀，以在所说硅衬底的所说表面中形成沟槽，然后，利用高密度等离子增强化学汽相淀积，在硅衬底的整个所说表面上形成第一氧化硅膜；
对所说第一氧化硅膜进行化学机械抛光，直到露出所说氮化硅膜的表面；
通过旋涂或液相淀积，形成第二氧化硅膜，覆盖所说氮化硅膜的所说表面和所说第一氧化硅膜的表面，从而在氧气氛中进行热处理，也用于纯化所说第二氧化硅膜；
利用腐蚀气体进行各向异性腐蚀，对所说第一和第二氧化硅膜的腐蚀速率高于对所说氮化硅膜的腐蚀速率，以便去除所说第二氧化硅膜，从而在去除所说第一氧化硅膜的同时，去除部分所说氮化硅膜，直到所说第一氧化硅膜的表面与所说基层氧化膜的表面处于同一水平；
通过湿法腐蚀去除残留的所说氮化硅膜；及
通过湿法腐蚀去除所说第二氧化膜、所说基层氧化膜和所说第一氧化硅膜，直到露出所说硅衬底的所说表面。
11．根据权利要求10的形成所说元件隔离区的方法，其中所说第二氧化硅膜是由通过所说旋涂形成的无机旋涂玻璃膜或硅氢化物二分之三氧化物构成的有机旋涂玻璃膜。
12．根据权利要求10的形成所说元件隔离区的方法，其中所说高密度等离子增强化学汽相淀积伴随着偏置溅射。
13．一种形成元件隔离区的方法，包括以下步骤：
通过热氧化，在硅衬底表面上形成基层氧化膜，形成覆盖所说基层氧化膜的氮化硅膜，然后，依次对处于预留的元件隔离区上的所说氮化硅膜和所说基层氧化膜的那些部分进行各向异性腐蚀，从而利用所说氮化硅膜作掩模，进行各向异性腐蚀，以在所说硅衬底的所说表面中形成沟槽，然后，利用低压化学汽相淀积，在硅衬底的整个所说表面上形成厚度小于沟槽最小宽度的1/2的第一氧化硅膜；
通过旋涂或液相淀积，形成第二氧化硅膜，覆盖所说第一氧化硅膜的表面，从而在氧气氛中进行第一热处理，也用于纯化第二氧化硅膜；
对所说第二和第一氧化硅膜进行化学机械抛光，直到露出所说氮化硅膜的表面为止；
通过旋涂或液相淀积，形成第三氧化硅膜，覆盖所说氮化硅膜及所说第一和第二氧化硅膜的表面，从而在氧气氛中进行第二热处理，也用于纯化所说第三氧化硅膜；
利用腐蚀气体进行各向异性腐蚀，对所说第一、第二和第三氧化硅膜的腐蚀速率等于对所说氮化硅膜的腐蚀速率，以便去除所说第三氧化硅膜，也去除所说氮化硅膜、所说第二氧化硅膜和所说第一氧化硅膜，直到完全去除所说氮化硅膜为止；及
通过湿法腐蚀去除所说基层氧化膜、所说第二氧化硅膜和所说第一氧化硅膜，直到至少露出所说硅衬底的所说表面。
14．根据权利要求13的形成所说元件隔离区的方法，其中所说高密度等离子增强化学汽相淀积伴随着偏置溅射。
15．一种形成元件隔离区的方法，包括以下步骤：
通过热氧化，在硅衬底表面上形成基层氧化膜，形成覆盖所说基层氧化膜的氮化硅膜，然后，依次对处于预留的元件隔离区上的所说氮化硅膜和所说基层氧化膜的那些部分进行各向异性腐蚀，从而利用所说氮化硅膜作掩模，进行各向异性腐蚀，以在所说硅衬底的所说表面中形成沟槽，然后，利用低压化学汽相淀积，在硅衬底的整个所说表面上形成厚度小于沟槽最小宽度的1/2的第一氧化硅膜；
通过旋涂或液相淀积，形成第二氧化硅膜，覆盖所说第一氧化硅膜的表面，从而在氧气氛中进行第一热处理，也用于纯化所说第二氧化硅膜；
对所说第二和第一氧化硅膜进行化学机械抛光，直到露出所说氮化硅膜的表面为止；
通过旋涂或液相淀积，形成第三氧化硅膜，覆盖所说氮化硅膜及所说第一和第二氧化硅膜的表面，从而进行第二热处理，也用于纯化所说第三氧化硅膜；
利用腐蚀气体进行各向异性腐蚀，对所说第一、第二和第三氧化硅膜的腐蚀速率等于对所说氮化硅膜的腐蚀速率，以便去除所说第三氧化硅膜，也去除所说氮化硅膜、所说第二氧化硅膜和所说第一氧化硅膜，留下部分所说氮化硅膜；及
通过湿法腐蚀去除残留的所说氮化硅膜；
通过湿法腐蚀去除残留的所说第三氧化硅膜、所说基层氧化膜、所说第二氧化硅膜和所说第一氧化硅膜，直到露出所说硅衬底的所说表面。
16．根据权利要求15的形成所说元件隔离区的方法，其中所说高密度等离子增强化学汽相淀积伴随着偏置溅射。
17．一种形成元件隔离区的方法，包括以下步骤：
通过热氧化，在硅衬底表面上形成基层氧化膜，形成覆盖所说基层氧化膜的氮化硅膜，然后，依次对处于预留的元件隔离区上的所说氮化硅膜和所说基层氧化膜的那些部分进行各向异性腐蚀，从而利用所说氮化硅膜作掩模，进行各向异性腐蚀，以在所说硅衬底的所说表面中形成沟槽，然后，利用低压化学汽相淀积，在硅衬底的整个所说表面上形成厚度小于沟槽最小宽度的1/2的第一氧化硅膜；
通过旋涂或液相淀积，形成第二氧化硅膜，覆盖所说第一氧化硅膜的表面，从而在氧气氛中进行第一热处理，也用于纯化所说第二氧化硅膜；
对所说第二和所说第一氧化硅膜进行化学机械抛光，直到露出所说氮化硅膜的表面为止；
通过旋涂或液相淀积，形成第三氧化硅膜，覆盖所说氮化硅膜及第一和第二氧化硅膜的表面，从而在氧气氛中进行第二热处理，也用于纯化所说第三氧化硅膜；
利用腐蚀气体进行各向异性腐蚀，该腐蚀气体对所说第一、第二和第三氧化硅膜的腐蚀速率高于对所说氮化硅膜的腐蚀速率，以便去除所说第三氧化硅膜，也局部去除部分所说氮化硅膜、所说第二氧化硅膜和所说第一氧化硅膜；
通过湿法腐蚀去除残留的所说氮化硅膜；
通过湿法腐蚀去除所说基层氧化膜、所说第二氧化硅膜和所说第一氧化硅膜，直到露出所说硅衬底的所说表面。
18．根据权利要求17的形成所说元件隔离区的方法，其中所说高密度等离子增强化学汽相淀积伴随着偏置溅射。
19．一种形成元件隔离区的方法，包括以下步骤：
通过热氧化，在硅衬底表面上形成基层氧化膜，形成覆盖所说基层氧化膜的氮化硅膜，然后，依次对处于预留的元件隔离区上的所说氮化硅膜和所说基层氧化膜的那些部分进行各向异性腐蚀，从而利用所说氮化硅膜作掩模，进行各向异性腐蚀，以在所说硅衬底的所说表面中形成沟槽，然后，利用低压化学汽相淀积，在硅衬底的整个所说表面上形成厚度小于沟槽最小宽度的1/2的第一氧化硅膜；
通过旋涂或液相淀积，形成第二氧化硅膜，覆盖所说第一氧化硅膜的表面，从而在氧气氛中进行第一热处理，也用于纯化所说第二氧化硅膜；
对所说第二和所说第一氧化硅膜进行化学机械抛光，直到露出所说氮化硅膜的表面为止；
通过旋涂或液相淀积，形成第三氧化硅膜，覆盖所说氮化硅膜及所说第一和第二氧化硅膜的表面，从而进行第二热处理，也用于纯化所说第三氧化硅膜；
利用腐蚀气体进行各向异性腐蚀，该腐蚀气体对所说第一、第二和第三氧化硅膜的腐蚀速率高于对所说氮化硅膜的腐蚀速率，以便去除所说第三氧化硅膜，并局部去除部分所说氮化硅膜，也去除所说第二氧化硅膜和所说第一氧化硅膜，直到所说第二氧化硅膜的表面和所说第一氧化硅膜的上缘表面与所说基层氧化膜的表面处于同一水平；及
通过湿法腐蚀去除残留的所说氮化硅膜；
通过湿法腐蚀去除所说第三氧化硅膜、所说基层氧化膜、所说第二氧化硅膜和所说第一氧化硅膜，直到露出所说硅衬底的所说表面。
20．根据权利要求19的形成所说元件隔离区的方法，其中所说高密度等离子增强化学汽相淀积伴随着偏置溅射。
21．一种形成元件隔离区的方法，包括以下步骤：
通过热氧化，在硅衬底表面上形成基层氧化膜，形成覆盖所说基层氧化膜的氮化硅膜，然后，依次对处于预留的元件隔离区上的所说氮化硅膜和所说基层氧化膜的那些部分进行各向异性腐蚀，从而利用氮化硅膜作掩模，进行各向异性腐蚀，在所说硅衬底表面中形成沟槽，然后，在包括所说沟槽的表面的所说硅衬底的所说表面上，形成热氧化膜，通过高密度等离子增强化学汽相淀积，于是在整个所说表面上形成第一氧化膜；
化学机械抛光所说第一氧化硅膜，直到露出所说氮化硅膜的表面；
通过旋涂或液相淀积，形成第二氧化硅膜，覆盖所说氮化硅膜的所说表面和所说第一氧化硅膜的表面，从而在氧气氛中进行热处理，也用于纯化所说第二氧化硅膜；
利用腐蚀气体进行各向异性腐蚀，该腐蚀气体对所说第一和第二氧化硅膜的腐蚀速率与对所说氮化硅膜的腐蚀速率相同，以便去除所说第二氧化硅膜，从而去除所说氮化硅膜和所说第一氧化硅膜；及
通过湿法腐蚀去除所说基层氧化膜、所说热氧化膜和所说第一氧化硅膜，直到露出所说硅衬底的所说表面。
CN01109191A 2000-03-21 2001-03-21 形成元件隔离区的方法 Pending CN1314706A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000078773A JP3492279B2 (ja) 2000-03-21 2000-03-21 素子分離領域の形成方法
JP078773/2000 2000-03-21

Publications (1)

Publication Number Publication Date
CN1314706A true CN1314706A (zh) 2001-09-26

Family

ID=18596138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01109191A Pending CN1314706A (zh) 2000-03-21 2001-03-21 形成元件隔离区的方法

Country Status (6)

Country Link
US (1) US6417073B2 (zh)
EP (1) EP1137057A2 (zh)
JP (1) JP3492279B2 (zh)
KR (1) KR100399255B1 (zh)
CN (1) CN1314706A (zh)
TW (1) TW479320B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100352034C (zh) * 2003-11-25 2007-11-28 上海华虹（集团）有限公司 一种控制sti cmp工艺中残余氮化硅厚度稳定性的方法
CN100375463C (zh) * 2004-07-02 2008-03-12 中国科学院计算技术研究所 一种使用分段压缩表实现最长前缀地址路由查找的方法
CN100383595C (zh) * 2005-01-21 2008-04-23 弗兰霍菲尔运输应用研究公司 制造带有可动部分的装置的方法
CN102110637A (zh) * 2009-12-29 2011-06-29 海力士半导体有限公司 制造半导体器件的方法
CN102214597A (zh) * 2011-05-27 2011-10-12 上海宏力半导体制造有限公司 浅沟槽隔离结构及其加工方法和半导体器件制造方法
CN102386084A (zh) * 2010-09-01 2012-03-21 中芯国际集成电路制造(上海)有限公司 平坦化晶圆表面的方法
CN102082088B (zh) * 2009-11-30 2012-04-18 上海华虹Nec电子有限公司 在直接化学机械抛光工艺的产品中共用sl掩模板的方法
CN102569161A (zh) * 2010-12-22 2012-07-11 无锡华润上华半导体有限公司 半导体器件制造方法
CN104716035A (zh) * 2013-12-12 2015-06-17 中芯国际集成电路制造(上海)有限公司 化学机械抛光的方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562691B2 (en) * 2001-03-06 2003-05-13 Macronix International Co., Ltd. Method for forming protrusive alignment-mark
US6737333B2 (en) * 2001-07-03 2004-05-18 Texas Instruments Incorporated Semiconductor device isolation structure and method of forming
JP2003031650A (ja) * 2001-07-13 2003-01-31 Toshiba Corp 半導体装置の製造方法
JP3418386B2 (ja) * 2001-08-16 2003-06-23 沖電気工業株式会社 半導体装置の製造方法
US6798038B2 (en) * 2001-09-20 2004-09-28 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device with filling insulating film into trench
KR20030054672A (ko) * 2001-12-26 2003-07-02 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100426487B1 (ko) * 2001-12-28 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 소자의 플로팅 게이트 형성 방법
KR20030080311A (ko) * 2002-04-08 2003-10-17 아남반도체 주식회사 반도체 소자의 스크래치 결함 방지 방법
US20090069090A1 (en) * 2006-11-10 2009-03-12 Igt Automated system for facilitating management of casino game table player rating information
JP2004152851A (ja) * 2002-10-29 2004-05-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR100826791B1 (ko) * 2002-12-05 2008-04-30 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
US6878644B2 (en) * 2003-05-06 2005-04-12 Applied Materials, Inc. Multistep cure technique for spin-on-glass films
US6693050B1 (en) * 2003-05-06 2004-02-17 Applied Materials Inc. Gapfill process using a combination of spin-on-glass deposition and chemical vapor deposition techniques
KR100557541B1 (ko) * 2003-06-30 2006-03-03 주식회사 하이닉스반도체 반도체소자의 제조방법
JP4574140B2 (ja) * 2003-08-27 2010-11-04 株式会社フジミインコーポレーテッド 研磨用組成物及びそれを用いる研磨方法
JP2007517378A (ja) * 2003-12-24 2007-06-28 松下電器産業株式会社 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
JP2005332885A (ja) 2004-05-18 2005-12-02 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2006108423A (ja) 2004-10-06 2006-04-20 Oki Electric Ind Co Ltd 素子分離構造部の製造方法
DE102005002675B4 (de) * 2005-01-20 2007-02-22 Infineon Technologies Ag Verfahren zum Herstellen einer ebenen Spin-on-Schicht auf einer Halbleiterstruktur
JP4237152B2 (ja) 2005-03-04 2009-03-11 エルピーダメモリ株式会社 半導体装置の製造方法
US7393789B2 (en) * 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7569875B2 (en) 2006-03-14 2009-08-04 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device and a method for producing the same
KR100757335B1 (ko) * 2006-10-18 2007-09-11 삼성전자주식회사 불휘발성 메모리 장치 및 이를 제조하는 방법
KR100894771B1 (ko) * 2006-10-31 2009-04-24 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US7892942B2 (en) * 2007-07-09 2011-02-22 Micron Technology Inc. Methods of forming semiconductor constructions, and methods of forming isolation regions
US8030215B1 (en) * 2008-02-19 2011-10-04 Marvell International Ltd. Method for creating ultra-high-density holes and metallization
JP2009302222A (ja) * 2008-06-12 2009-12-24 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
JP2010021532A (ja) * 2008-06-12 2010-01-28 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
JP5556490B2 (ja) * 2010-08-06 2014-07-23 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5977002B2 (ja) * 2011-08-25 2016-08-24 東京エレクトロン株式会社 トレンチの埋め込み方法および半導体集積回路装置の製造方法
US20150206794A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes
US9748111B2 (en) * 2016-02-01 2017-08-29 United Microelectronics Corp. Method of fabricating semiconductor structure using planarization process and cleaning process
FR3051973B1 (fr) 2016-05-24 2018-10-19 X-Fab France Procede de formation de transistors pdsoi et fdsoi sur un meme substrat

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3109549B2 (ja) 1992-08-04 2000-11-20 日本電気株式会社 半導体装置の製造方法
US5872043A (en) * 1996-07-25 1999-02-16 Industrial Technology Research Institute Method of planarizing wafers with shallow trench isolation
US5728621A (en) * 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation
JPH11135613A (ja) * 1997-10-29 1999-05-21 Hitachi Ltd 半導体装置の製造方法
TW393720B (en) * 1998-05-21 2000-06-11 United Microelectronics Corp Manufacturing method of a shallow trench isolation structure
TW374947B (en) * 1998-06-06 1999-11-21 United Microelectronics Corp Shallow trench isolation structure and the manufacturing method
TW379409B (en) * 1998-07-06 2000-01-11 United Microelectronics Corp Manufacturing method of shallow trench isolation structure
US5960299A (en) * 1998-10-28 1999-09-28 United Microelectronics Corp. Method of fabricating a shallow-trench isolation structure in integrated circuit
JP2000294627A (ja) * 1999-04-09 2000-10-20 Seiko Epson Corp 半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100352034C (zh) * 2003-11-25 2007-11-28 上海华虹（集团）有限公司 一种控制sti cmp工艺中残余氮化硅厚度稳定性的方法
CN100375463C (zh) * 2004-07-02 2008-03-12 中国科学院计算技术研究所 一种使用分段压缩表实现最长前缀地址路由查找的方法
CN100383595C (zh) * 2005-01-21 2008-04-23 弗兰霍菲尔运输应用研究公司 制造带有可动部分的装置的方法
US7396740B2 (en) 2005-01-21 2008-07-08 Frauhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Method of producing a device with a movable portion
CN102082088B (zh) * 2009-11-30 2012-04-18 上海华虹Nec电子有限公司 在直接化学机械抛光工艺的产品中共用sl掩模板的方法
CN102110637A (zh) * 2009-12-29 2011-06-29 海力士半导体有限公司 制造半导体器件的方法
CN102386084A (zh) * 2010-09-01 2012-03-21 中芯国际集成电路制造(上海)有限公司 平坦化晶圆表面的方法
CN102386084B (zh) * 2010-09-01 2014-01-08 中芯国际集成电路制造(上海)有限公司 平坦化晶圆表面的方法
CN102569161A (zh) * 2010-12-22 2012-07-11 无锡华润上华半导体有限公司 半导体器件制造方法
CN102569161B (zh) * 2010-12-22 2014-06-04 无锡华润上华半导体有限公司 半导体器件制造方法
CN102214597A (zh) * 2011-05-27 2011-10-12 上海宏力半导体制造有限公司 浅沟槽隔离结构及其加工方法和半导体器件制造方法
CN102214597B (zh) * 2011-05-27 2015-07-29 上海华虹宏力半导体制造有限公司 浅沟槽隔离结构及其加工方法和半导体器件制造方法
CN104716035A (zh) * 2013-12-12 2015-06-17 中芯国际集成电路制造(上海)有限公司 化学机械抛光的方法

Also Published As

Publication number Publication date
JP2001267411A (ja) 2001-09-28
EP1137057A2 (en) 2001-09-26
TW479320B (en) 2002-03-11
US6417073B2 (en) 2002-07-09
JP3492279B2 (ja) 2004-02-03
US20010026994A1 (en) 2001-10-04
KR20010092398A (ko) 2001-10-24
KR100399255B1 (ko) 2003-09-26

Similar Documents

Publication Publication Date Title
CN1314706A (zh) 形成元件隔离区的方法
CN1113407C (zh) 形成沟槽隔离结构的方法
CN1267982C (zh) 半导体器件的隔离方法
US6872979B2 (en) Semiconductor substrate with stacked oxide and SOI layers with a molten or epitaxial layer formed on an edge of the stacked layers
CN1275319C (zh) 制造半导体装置的方法
CN1229853C (zh) 半导体装置用衬底的制造方法及半导体装置用衬底
CN1921083A (zh) 半导体器件的制造方法
CN1641854A (zh) 制造半导体器件的方法
CN1155072C (zh) 具有沟槽隔离结构的半导体器件及其制造方法
CN1638131A (zh) 具有阶梯状柱形结构的电容器的半导体器件及其制造方法
CN1145208C (zh) 半导体装置的制造方法和半导体装置
CN1445835A (zh) 浅沟隔离半导体及其制造
CN1881586A (zh) 半导体器件及其制造方法
CN1242485C (zh) 半导体器件及其制造方法
CN1601741A (zh) 半导体器件及其制造方法
CN1913123A (zh) 制造半导体器件的沟槽隔离的方法
CN1512272A (zh) 利用氟化氩曝光光源制造半导体器件的方法
CN1697154A (zh) 具有沟道隔离的半导体器件的制造方法
CN1707771A (zh) 形成半导体器件接触塞的方法
CN1713366A (zh) 制造半导体元件的方法
CN1507662A (zh) 半导体器件及其制造方法
CN1917165A (zh) 浅沟槽隔离结构的制造方法
TWI305665B (en) Method for fabricating semiconductor device having trench type device isolation layer
CN1440049A (zh) 半导体装置的制造方法
US7795151B2 (en) Methods of forming a trench having side surfaces including a uniform slope

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030418

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030418

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication