TW479320B - Method for forming element isolating region - Google Patents

Method for forming element isolating region Download PDF

Info

Publication number
TW479320B
TW479320B TW090106346A TW90106346A TW479320B TW 479320 B TW479320 B TW 479320B TW 090106346 A TW090106346 A TW 090106346A TW 90106346 A TW90106346 A TW 90106346A TW 479320 B TW479320 B TW 479320B
Authority
TW
Taiwan
Prior art keywords
oxide film
silicon
silicon oxide
film
silicon nitride
Prior art date
Application number
TW090106346A
Other languages
English (en)
Inventor
Daisuke Watanabe
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW479320B publication Critical patent/TW479320B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Description

479320 五、發明説明（1 ) 發明背暑 整明之領域 本發明揭示一種用於在半導體裝置內形成元件隔離 區域之方法，更明確地，一種用於以充塡絕緣膜在半 導體基體表面內之淺槽溝來形成淺槽溝隔離（Shallow Trench I s ο 1 at i ο η ( S TI))的方法。 本發明申請案聲明2000年3月21日所提出日本專 利申請案第2000-078773號之優先權，其在本文中倂 合參考。 相關技術之說明 隨著半導體矽基體內所形成半導體元件微細圖型化 之改良，使用習用矽局部氧化法（LOCOS)來精確地形 成具有寬度在0.1 μ m或更小程度之活性區（a c t i v e region)而形成元件隔離區域的方法有困難，因而主 要地以STI方法來替換。 第7A圖至7E圖是用於說明形成元件隔離區之習 .用步驟的槪略橫剖面圖示。如可自第7A圖至7E圖 所見，習用STI之形成如下列步驟： 第一，以熱氧化（thermal oxidation)在砂基體上形 成墊氧化膜（Pad oxide film )302。氮化砂膜（silicon nitride film) 3 0 3形成來覆蓋墊氧化膜3 0 2。在預留 形成元件隔離區上所存在氮化矽膜3 03及墊氧化膜 3 02之部份，以各向異性蝕刻來順序地圖型化。使用 氮化矽膜3 03做爲遮罩，而在矽基體3 0 1上實施各向 •3- 479320 五、發明説明（2 ) 異性蝕刻，在矽基體3 0 1表面上之預留形成元件隔離 區內形成淺槽溝3 0 5。 其次；以熱氧化在槽溝3 0 5表面上形成熱氧化膜 (thermal oxide film)3 07 〇 實施高密度電漿強化.C V D ( H D - P E C V D )伴同偏壓濺 射而在整個表面上形成氧化矽膜3 1 1到預定之膜厚度 ，因而完全地以氧化矽膜3 1 1來充塡及覆蓋槽溝3 0 5 (見第7 A圖）。 其次，化學機械拋光（CMP)(使用氮化矽膜3 0 3做 爲停止物）在氧化矽膜3 1 1上實施，直到氮化矽膜之 上表面顯露爲止，而餘留氧化矽膜3 1 1 a在槽溝3 0 5 內（見第7B圖）。 其次，內蝕刻使用緩衝氫氟酸（BHF)在氧化矽膜 3 1 1 a上實施，而餘留氧化矽膜3 1 1 b在槽溝3 0 5內。 同時，氧化矽膜3 1 1 b之上表面大致和充塡氧化膜 302之上表面高度一致（見第7C圖）。 其次，例如，濕蝕刻使用熱磷酸在氮化矽膜3 0 3上 實施，來將其去除（見第7D圖）。 然後，氮化矽膜3 1 1 b及充塡氧化膜3 02以使用氫 氟酸之濕蝕刻（即緩衝氫氟酸）來去除。如此，所期望 爲活化區（元件形成區）之矽基體3 0 1表面部份顯露， 而餘留氧化矽膜3 1 1 c在槽溝3 0 5內，如此完成習用 STI(見第7E圖）。 然而，上述習用STI形成方法會因其實施CMP之 -4- 479320 五、發明説明（3 ) 結果而在氧化矽膜311a表面內產生細微刮傷315(下文 稱爲微刮傷（micro-scratch))(見第7B圖）。微刮傷315 有時長度量測約0.1/zro至100//ra。 進一步，因爲在槽溝3 0 5形成之後，在熱氧化膜 3 07形成之前淸洗期間難於避免蝕刻墊氧化膜3 02， 所以內凹（under-cut)容易形成在氮化矽膜3 0 3之端處 。因而，當氧化矽膜3 1 1形成時，鄰接氮化矽膜3 03 端之下緣（lower edge)中氧化矽膜311之密度會減少 ，如此進一步產生空乏區（void)(未圖示）。 如果氧化矽膜3 1 1 a以緩衝氫氟酸來各向異性地刻 而出現微刮傷3 1 5，則微刮傷各向異性地擴大。在本 情形中，當微刮傷3 1 5靠近上述氮化矽膜3 0 3之端的 下緣時，氧化矽膜3 1 1之蝕刻迅速地自其處做爲中心 來擴散到全部在屬於元件形成區周圍，而在元件形成 區周圍之氧化矽膜3 1 1 b內形成凹口形狀（下文中稱爲 凹陷（debot)316)(見第7C圖）。凹陷316進一步擴展 而在餘留氧化矽膜3 1 1 c之濕蝕刻期間來產生凹陷 3 1 6a(見第7E圖）。 如此，習用S TI形成方法遇到問題，在於特定元件 形成區之寬度在其整個周邊變成大於其設計値。如果 半導體裝置具有M0S電晶體，則例如此MOS電晶體 可形成具有極度地增加逆向窄通道作用，如此使得 Μ 0 S電晶體之電氣特性劣化。而且，閘電極在後步 479320 五 、發明説明（4 ) 驟中之圖型化中，導電膜之蝕刻殘留可導致凹陷316a。 1明之槪沭 如上述，本發明之目的在提供一種用於形成s TI之 方法，來抑制元件形成區之有效擴大（e f f e c t i V e expansion)。本發明之另一目的在提供一種形成STI 之方法，來容易地抑制逆向通道作用之增加、電氣特 性之劣化、及在包含Μ 0 S電晶體之半導體裝置內一 些電晶體中閘電極在後步驟蝕刻殘留發生。本發明進 一步之另一目的在提供一種用於形成STI之方法，而 即使在微刮傷出現時也容易地抑制凹陷之發生。 根據本發明之第一架構，提供一種用於形成元件隔 離區之方法，包含下列步驟： 以熱氧化在矽基體表面上形成墊氧化膜及形成氮化 矽膜來覆蓋墊氧化膜，然後在預留形成元件隔離區上 所存在氮化矽膜及充塡氧化膜之部份順序地實施各向 異性蝕刻，然後使用氮化矽膜做爲遮罩來實施各向異 性蝕刻，使得在矽基體表面形成槽溝，如此以高密度 電漿強化（C V D ) ( H D - P E C V D )連同偏壓濺射在整個表 面上形成第一氧化砂膜。 在第一氧化矽膜上實施化學機械拋光（C Μ Ρ )，直到 氮化矽膜顯露爲止； 以自旋塗層（spin coating)或液相沈積（LPD)來形成 第二氧化矽膜，其覆蓋氮化矽膜表面及第一氧化矽膜 表面，因而在氧氣大氣中實施熱處理，而使用來使得 479320 五、發明説明（5 ) 第二氧化矽膜細微化。 使用用於氧化矽膜之蝕刻速率可等於用於氮化矽膜 之蝕刻速率的蝕刻氣體，來實施各向異性蝕刻，因而 去除第二氧化矽膜以便去除氮化矽膜及第一氧化矽膜 ;及 以濕蝕刻來去除充塡氧化膜及第一氧化矽膜，直到 至少矽基體之表面顯露爲止。 在上述第一架構中，較佳模態是一種模態，其中第 二氧化矽膜以自旋塗層來形成及由半氧氫化矽做爲材 料所製成無機SOG(自旋在玻璃上）膜來構成。 根據本發明之第二架構，提供一種用於形成元件隔 離區之方法，包含下列步驟： 以熱氧化在矽基體表面上形成墊氧化膜，及形成覆 蓋墊氧化膜之氮化矽膜，然後在預留形成元件隔離區 上所存在氧化矽膜及墊氧化膜之部份上順序地實施各 向異性蝕刻，然後使用氮化矽膜作爲遮罩來實施各向 異性蝕刻，使得在矽基體表面內形成槽溝，如此以 HD-PECVD法連同偏壓濺射在整個表面上形成第一氧 化矽膜； 在第一氧化矽膜上實施CMP，直到氮化矽膜表面 顯露爲止； 以自旋塗層或L P D來形成第二氧化矽膜，其覆蓋 氮化矽膜之表面及第一氧化矽膜之表面，而其在氧氣 大氣中實施熱處理，也做爲來使得第二氧化矽膜細微 -7- 479320 五、發明説明（6 ) 化； 使用蝕刻氣體其用於氧化矽膜之蝕刻速率可等於用 於氮化矽膜之蝕刻速率來實施於各向異性蝕刻，因而 其去除第二氧化矽膜，使得局部地去除氮化矽膜及第 一氧化矽膜； 以濕蝕刻來去除殘留氮化矽膜；及 以濕蝕刻來去除殘留第二氧化矽膜，墊氧化膜及第 一氧化矽膜，直到矽基體表面顯露爲止。 在上述第二架構中，較佳模態是一種模態，其中第 二氧化矽膜以自旋塗層來形成且由半氧氫化矽所製成 有機S 0 G膜或無機S 0 G膜來構成。 根據本發明之第三架構，提供一種用於形成元件隔 離區之方法，包含下列步驟： 以熱氧化在矽基體之表面上形成墊氧化膜及形成覆 蓋墊氧化膜之氮化矽膜，然後在預留形成元件隔離區 上所存在氮化矽膜及墊氧化膜上順序地實施各向異性 蝕刻，而使用氮化矽膜做爲遮罩實施各向異性蝕刻使 得在矽基體表面內形成槽溝，如此以H D - P E C V D連 同偏壓濺射在整個表面上形成第一氧化矽膜； 在第一氧化矽膜上實施CMP直到氮化矽膜表面顯 露爲止； 以自旋塗層或LPD來形成第二氧化矽膜，其覆蓋 氮化矽膜之表面及氧化矽膜之表面，而其在氧氣中實 施熱處理，也做爲來使得第二氧化矽膜細微化； 479320 五、發明説明(7 ) 使用蝕刻氣體其用於氧化矽之蝕刻速率可等於用於 氮化矽之蝕刻速率來實施各向異性蝕刻，而其去除第 二氧化矽膜使得局部地去除氮化矽膜及第一氧化矽膜； 以濕鈾刻來去除殘留氮化矽膜；及 以濕蝕刻來去除墊氧化膜及第一氧化矽膜，直到矽 基體表面顯露爲止。 在上述第三架構中，較佳模態是一種模態，其中第 二氧化矽膜是以自旋塗層來形成，且由半氧氫化矽做 爲材料所製成有機SOG膜或無機SOG膜來構成。 根據本發明之第四架構，提供一種用於形成元件隔 離區之方法，包括下列步驟： 以熱氧化在矽基體表面上形成墊氧化膜，及形成覆 蓋墊氧化膜之氮化矽膜，然後在預留形成元件隔離區 上所存在氮化矽膜及墊氧化膜之部份順序地實施各向 異性蝕刻，而使用氮化矽膜做爲遮罩來實施各向異性 蝕刻使得在矽基體表面內形成槽溝，如此以HD-PECVD連同偏壓濺射在表面上整個形成第一氧化矽 膜； 在第一氧化矽膜上實施CMP直到氮化矽膜表面顯 露爲止； 以自旋塗層或LPD來形成覆蓋氮化矽膜及第一氧 化矽0莫之第二氧化矽膜，其實施熱處理，也作爲使得 第二氧化矽膜細微化； 使用蝕刻氣體其用於氧化矽膜之蝕刻速率高於用於 -9- 479320 五、發明説明（8 ) 氮化矽膜之蝕刻速率來實施各向異性蝕刻，因而去除 第二氧化膜，使得氮化矽膜局部去除，同時去除第一氧 化矽膜，直到第一氧化矽膜之表面在高度上和墊氧化膜 之表面相同； 以濕蝕刻來去除殘留氮化矽膜；及 以濕蝕刻來去除第二氧化膜，墊氧化膜及第一氧化 矽膜，直到矽基體表面顯露爲止。 在上述第四架構中，較佳模態是其中第二氧化矽膜 以自旋塗層來形成，且由半氧氫化矽做爲材料所製成 有機SOG膜或無機SOG膜來構成的一種模態。 根據本發明之第五架構，提供一種用於形成元件隔 離區之方法，包含下列步驟： 以熱氧化在矽基體之表面上形成墊氧化膜，及形成 覆蓋墊氧化膜之氮化矽膜，然後在預留形成元件隔離 區上所存在氮化矽膜及墊氧化膜之部份順序地實施各 向異性蝕刻，使用氮化矽膜做爲遮罩來實施各向異性 蝕刻，使得矽基體之表面內形成槽溝，如此在整個表 面上以低壓CVD(LPCVD)來形成具有膜厚度小於槽溝 最小寬度1/2之第一氧化矽膜； 以自旋塗層或LPD來形成第二氧化矽膜，其覆蓋 第一氧化矽膜之表面，其在氧氣中實施第一熱處理， 也做爲來使得第二氧化矽膜細微化； 在第二及第一氧化矽膜上實施C Μ P，直到氮化矽 膜之表面顯露爲止； -10- 479320 五、發明説明（9 ) 以自旋.塗層或LPD形成第三氧 化矽膜及第一及第二氧化矽，而其 第二熱處理，也做爲使得第三氧化 使用用於氧化矽膜之蝕刻速率等 蝕刻速率的蝕刻氣體來實施各向異 三氧化矽膜也去除氮化矽膜，第二 化矽膜，直到氮化矽完全去除爲止 以濕蝕刻來去除充塡氧化膜，第 氧化矽膜直到至少矽基體之表面顯 根據本發明第六架構，提供一種 區之方法，包含下列步驟： 以熱氧化在矽基體表面上形成墊 蓋墊氧化膜之氮化矽膜，然後在預 上所存在氮化矽膜及墊氧化膜之部 異性蝕刻，而使用氮化矽膜做爲遮 蝕刻，使得在矽基體表面上形成槽 面上以LPCVD形成具有膜厚度小方 1/2之第一氧化矽膜。 以自旋塗層或LPD形成第二氧 一氧化矽膜之表面，而其在氧氣大 理，也做爲使得第二氧化矽膜細微 在第一及第一氧化砂膜上實施 膜表面顯露爲止； 以自旋塗層或LPD來形成第三 化矽膜，其覆蓋氮 在氧氣大氣中實施 矽膜細微化； 於用於氮化矽膜之 性蝕刻，來去除第 氧化矽膜及第一氧 •，及 二氧化矽膜及第一 露爲止。 用於形成元件隔離 氧化膜，及形成覆 留形成元件隔離區 份順序地實施各向 罩來實施各向異性 溝，如此在整個表 >槽溝最小寬度 化矽膜，其覆蓋第 氣中實施第一熱處 化； C Μ P，直到氮化矽 氧化矽膜，其覆蓋 -11- 479320 五、發明説明（10 ) 氮化矽膜及第一及第二氧化矽膜，而其實施第二熱處 理’也做爲使得第三氧化矽膜細微化； 使用蝕刻氣體其用於氧化矽膜之蝕刻速率可等於氮 化矽膜之蝕刻速率來實施各向異性蝕刻，而去除第三 氧化矽膜也去除氮化矽膜，第二氧化矽膜及第一氧化 矽膜’使得殘留氮化矽膜局部餘留； 以濕蝕刻來去除殘留氮化矽膜；及 以濕蝕刻來去除殘留之第三氧化矽膜，墊氧化膜及 第二氧化矽膜及第一氧化矽膜，直到矽基體表面顯露。 根據本發明之第七架構，提供一種用於形成元件隔 離區之方法，包括下列步驟： 以熱氧化在矽基體表面上形成墊氧化膜，及形成覆 蓋墊氧化膜之氮化矽膜，然後在預留形成元件隔離區 上氮化矽膜及墊氧化膜之部份順序地實施各向異性蝕 刻’而使用氮化矽來實施蝕刻，使得矽基體表面內形 成槽溝，如此在整個表面上以LPCVD來形成具有膜 厚度小於槽溝最小寬度1 /2之第一氧化矽膜； 以自旋塗層或LPD來形成第二氧化矽膜，其覆蓋 第一氧化矽膜，而在氧氣大氣中實施其第一熱處理， 也做爲使得第二氧化矽膜細微化； 在第二及第一氧化矽膜上實施C Μ P，直到氮化矽 膜表面顯露爲止； 以自旋塗層或LPD來形成第三氧化矽膜，其覆蓋 氮化矽膜及第一及二氧化矽膜，而在氧氣大氣中實施 -12- 479320 五、發明説明（11 ) 其第二熱處理，也做爲使得第三氧化矽膜細微化； 使用蝕刻氣體其用於氧化矽膜之蝕刻速率高於用於 氮化矽膜之蝕刻速率來實施各向異性蝕刻，而去除第 三氧化矽膜，如此局部地去除氮化矽膜，第二氧化矽膜 及第一氧化矽膜； 以濕蝕刻來去除殘留氮化矽膜；及 以濕蝕刻來去除墊氧化膜，第二氧化矽膜及第一氧 化矽膜，直到矽基體表面顯露爲止。 根據本發明之第七架構，提供一種用於形成元件隔 離區之方法，包含下列步驟： 以熱氧化在矽基體表面上形成墊氧化膜，及形成覆 蓋墊氧化膜之氮化矽膜，然後在預留形成元件隔離區 上所存在氮化矽膜及墊氧化膜之部份順序地實施各向 異性蝕刻，而使用氮化矽膜做爲遮罩來實施各向異性 蝕刻’在矽基體表面內形成槽溝，如此在整個表面上 以LPCVD來形成具有膜厚度小於槽溝最小寬度W2 之第一氧化矽膜； 以自旋塗層或L P D來形成第二氧化矽膜，其覆蓋 第一氧化矽膜表面，而在氧氣大氣中實施其第一熱處 理，也做爲使得第二氧化矽膜細微化； 在第二及第一氧化矽膜上實施C Μ P，直到氮化砂 膜表面顯露爲止； 以自旋塗層或LPD形成第三氧化矽膜，其覆蓋氮 化矽膜及第一及第二氧化矽膜之表面，而實施其第二 -13- 479320 五、發明説明（i2 ) 熱處理，也做爲使得第三氧化矽膜細微化； 使用蝕刻氣體其用於氧化矽之蝕刻速率高於用於氮 化矽膜之蝕刻速率來實施各向異性蝕刻，而去除第三 氧化矽膜及局部去除氮化矽膜，而且也去除第二及第一 氧化砂膜，直到第二氧化砂膜之表面及第一氧化砂膜之 上緣表面在高度上等於墊氧化膜； 以濕蝕刻來去除殘留氮化矽膜；及 以濕蝕刻來去除第三氧化膜，墊氧化膜，第二氧化 矽膜及第一氧化矽膜，直到矽基體表面顯露爲止。 以上述架構，使用氮化矽膜做爲遮罩來形成槽溝， 在其表面上形成熱氧化膜，而完全地充塡槽溝使得形 成埋入氧化矽膜，然後使用氮化矽膜做爲停止物 (Stopper)來實施CMP，然後半氧氫化矽所製成有機S 0G膜或無機S0G膜做爲材料來經歷自旋塗層或LPD ，而形成覆蓋氧化矽膜來覆蓋其上述埋入氧化矽膜之 表面，如此有效地修理在CMP步驟期間埋入氧化矽 膜表面所產生微刮傷。 因而，當熱處理在細微化之氧化大氣中實施時，即 使在氧化矽膜及氮化矽膜兩者上所實施各向異性蝕刻 之後來實施濕蝕刻，也可防止凹陷發生。 結果，本發明即使在微刮傷出現時也可容易地防止 凹陷發生，及容易抑制元件形成區之有效擴大。而且 ，在包含Μ 0 S電晶體之半導體裝置中，本發明使得 容易抑止逆向狹通道效應之增加，電氣特性之劣化及 -14- 479320 五、發明説明（13 ) 在後續步驟中造成閘電極之蝕刻殘留物。 附圖之詳細說明 本發明上述及其他目的，優點及特徵，由下文中連 同附圖之詳細說明將更顯而易見，其中： 第1A圖至1 F圖是用於表示根據本發明第一賓施 例之元件隔離區形成步驟的槪略橫剖面圖示； 第2A圖至2E圖是用於表示根據本發明第二實施 例之元件隔離區形成步驟的槪略橫剖面圖示； 第3A圖至3E圖是用於表不根據本發明第三實施 例之元件隔離區形成步驟的槪略橫剖面圖示； 第4A、4B圖及4C圖是用於表示根據本發明第四 實施例之元件隔離區形成步驟的槪略橫剖面圖示； 第5A、5B圖及5C圖是用於表示根據本發明第四 實施例進一步之元件隔離區形成步驟的槪略橫剖面圖 示； 桌6A圖及6B圖是用於表示根據本發明第四實施 例再進一步之元件隔離區形成步驟的槪略橫剖面圖示 :及 第7A圖至7E圖是用於表示習用STI形成步驟而 圖解說明其問題之槪略橫剖面圖示。 較佳實施例之說明 用於實施本發明之最佳模態，將使用各種實施例參 照附圖來進一步詳細地說明。 根據本發明之第一、第二及第三實施例，s τ丨槽溝 _______ -15- 479320 五、發明説明（) (其表面爲熱氧化膜所覆蓋）充塡以HD-PRCVD連同 偏壓濺射所形成之氧化矽膜。而且，根據本發明第四 實施例，STI槽溝（其表面爲熱氧化膜所覆蓋）充塡以 LPCVD所形成之第一氧化矽膜及以LPD或自旋塗層 所形成之第二氧化矽膜。 第一實施例 ’ 第1A圖至1F圖是用於表示根據本發明第一實施 例之元件隔離區形成步驟的槪略橫剖面圖示； 下文中將根據第一實施例參照第1 A圖至1 F圖來 說明用於形成STI的方法。 首先，例如在矽基體1 〇 1之表面上以熱氧化來形成 純2 Onm膜厚度之墊氧化膜102。然後，例如具有約 200nm膜厚度之氮化矽膜103以CVD來形成在墊氧 化膜102上。氮化矽膜103及墊氧化膜102以各向異 性地順序圖型化在元件隔離區之預留形成區上。 其次，槽溝1 0 5使用氮化矽1 0 3做爲一遮罩而以各 向異性蝕刻來形成。槽溝1 0 5具有例如約0.2 5 μηι之 最小寬度，例如約〇 . 2 5 μηι之最小間隔及約0.3〜0.4 μηι之深度。各向異性蝕刻使用HBr( + 02)或Cl2( + 02) 做爲蝕刻氣體。 其次，在槽溝1 0 5表面上以熱氧化在9 0 0〜9 5 0 °C 之溫度下來形成具有膜厚度約達20nm之熱氧化膜 1 〇 7。如此，當熱氧化膜形成時，槽溝1 〇 5之上緣變 圓。隨後，例如具有約6 0 0nm膜厚度之第一氧化矽 -16- 479320 五、發明説明（μ ) 膜111以HD-PECVD(即ECR)連同偏壓濺射來形成。 第一氧化矽膜111完全地充塡槽溝105 (見第1A圖）。 其次，使用氮化矽膜做爲停止物而在第一氧化矽膜 1 1 1上實施CMP來餘留氧化矽膜1 1 la。在本實施例 中，當CMP實施時，微刮傷發生在氧化矽膜11 1 a之 表面（見第1B圖）。 當然在本實施例中，使用 LPCVD使得氧化矽膜來 替換如此所形成第一氧化矽膜1 1 1較不佳。因爲如果 使用LPCVD所形成氧化矽膜具有較大之膜厚度，所 以在其槽溝處形成具有鎖孔形狀之空洞（鎖孔洞（keyhole void)) ， 其 不能以 CMP 來消除 ，如 此造 成許多 問題。另一方面，如果使用LPCVD所形成氧化矽膜 具有較小之膜厚，則充塡槽溝1 0 5之部份在本氧化矽 膜內具有凹部。然而，以上述CMP加工過程，在凹 部之漿殘留物（slurry residues)不能容易地去除，其 由可靠性之觀點而言不佳。 其次，由有機S0G(自旋塗層玻璃）膜所構成第二氧 化矽膜1 2 1 a以自旋塗層來形成，因而覆蓋包含氮化 矽膜1 〇 3之氧化矽膜1 1 1 a的表面。例如，第二氧化 矽膜1 2 1 a具有膜厚度約2 8 Onm，較佳地約0 · 1〜〇 · 4 μηι。因爲用於形氧化矽膜1 2 1 a之開始材料是液體狀 態，相對使用CVD或PVD諸如濺射之情形，在氧化 矽膜1 1 1 a表面內所形成微刮傷1 1 5也具有部份由第 二氧化矽膜1 2 1 a所形成（見第1 C圖）。第二氧化矽膜 •17- 479320 五、發明説明（μ ) 1 2 1 a例如進行包含例如S i - R (R :烷基）之材料所製成 的有機S Ο G膜。 隨後，在乾氧氣大氣中以900〜950 °C之溫度來進 行熱處理，而轉變第二氧化矽膜1 2 1 a及氧化矽膜 1 1 1 a分別成爲氧化矽膜1 2 1 aa及氧化矽膜1 2 1 aaa。 熱處理使得第二氧化矽膜1 2 1 a更細微且充分地使得 其脫水而釋出其R基（見第1D圖）。本實施例在蒸氣 中實施熱處理較不佳，因爲槽溝1 0 5之表面也氧化。 在熱處理前，可在氮氣大氣中以500〜600 °C之溫度 進行固化處理（cure processing)，使得自氧化矽膜 1 Π a來去除R基。 當然，使用包含Si-0H (矽烷醇）鍵之材料所製成一 般氧化矽基無機S 0 G材料較不佳，因爲在上述熱處 理期間，其經歷急劇體積縮收，如此容易產生許多裂 隙。 其次，所使用蝕刻氣體是由具有3.3 X 1 〇_2L/min流 速率之三氟甲烷（CHF3)，具有流速率 2.7xl(T2L/min 之四氟代甲烷（CF4)，具有5 X 1(T3 L/min流速率之氬 氣（Ar)及具有流速率lxi(r3L/min之氧氣（〇2)所構成 ’使用葉型RIE(離子反應蝕刻法）裝置在10Pa壓力 及1 000 W高頻電源（在13·56ΜΗζ頻率下）的條件下實 施各向異性蝕刻，用於氧化矽膜之蝕刻速率大致等於 用於氮化矽膜1 0 3。本各向異性蝕刻繼續直到氮化矽 膜1 〇 3去除且因此去除氧化矽膜1 2〗a爲止，餘留氧 -18- 479320 五、發明説明（17 ) 化矽膜1 1 1 aa做爲氧化矽膜1 1 1 ab。在此時點，氧化 矽膜lllab之上表面大致在高度上和墊氧化膜1〇2之 表面一致。本實施例中，本各向異性鈾刻也停止去除 墊氧化膜102，使得RIE不會破壞預留做爲元件形成 區之矽基體101部份的表面（見第1E圖）。 在本各向異性蝕刻中，監視器監測在氧化矽膜蝕刻 期間所產生一氧化碳（CO)之發射頻譜（具有4 83 nm波 長）。而且，C Ο發射頻譜之發射量開始減少時，終止 氧化矽膜1 2 1 aa之蝕刻，而當其開始再增加時，終止 氮化矽膜1 03之蝕刻，如此，停止各向異性蝕刻。 隨後，使用緩衝氫氟酸（或稀釋氫氟酸）來去除墊氧 化膜1 02，直到矽基體表面顯露爲止。同時，熱氧化 膜1 07及氧化矽膜1 1 1 ab也局部去除，因而分別地提 供熱氧化膜l〇7a及氧化矽膜1 1 lac。在本時點時， 熱氧化膜107之上緣在高度上大致和氧化矽膜l〇7a 之表面一致。如此，槽溝以氧化矽膜11 1 ac及其間之 熱氧化膜1 07來充塡，如此完成根據本實施例之 STI(見第1F圖）。 就第一實施例，即使在CMP之後微刮傷1 1 5已經 形成在氧化矽膜1 1 1 a表面上，第二氧化矽膜1 2 1 a也 形成而完全地充塡微刮傷1 1 5之孔洞，使得微刮傷 1 1 5可視爲已經有效地消失。當氧化矽膜1 1 1 a經過 各向異性蝕刻或濕蝕刻來提供氧化矽膜1 1 1 ab或氧化 矽膜1 1 1 ac時，微刮傷1 1 5不會各向異性地擴大。因 -19- 479320 五、發明説明（is ) 而，即使上述微孔洞出現在靠近氮化矽膜1 03 緣，也抑止凹陷之發生。 結果，元件隔離區可容易自有效地擴大來調 且’在具有MOS電晶體之半導體裝置中，可 抑止逆向通道效應之增加、電氣特性之劣化及 步驟中造成閘電極之蝕刻殘留物。 第二實施例 第2A至2E圖是用於表示根據本發明第二 之元件隔離區形成步驟的槪略橫剖面圖示； 下文中將參照第2A至2E圖來說明用於形 本發明第二實施例之sTI的方法。 首先，如在上述第一實施例之情形中，墊氧 102以熱氧化在矽基體101之表面上來形成， CVD在墊氧化膜102之表面上形成氮化矽膜1 預留形成元件隔離區上所存在氮化矽膜1 0 3及 膜1 02之部份順序地以各向異性來圖型化。使 矽膜1 〇 3做爲遮罩以各向異性蝕刻來形成槽清 在槽溝105之表面上形成熱氧化膜1〇7。具有 60 Onm膜厚度之第一氧化矽膜（未圖示）以H D· 連同偏壓濺射來形成。隨後，使用氮化矽膜1 停止物而在上述第一氧化矽膜上實施C Μ Ρ， 留第一氧化矽膜1 1 1 b。以C ΜΡ處理，在第一 膜1 1 1 b之表面內產生微刮傷1 1 5。 其次，以包含倍半氧氫化矽（HSi03/2)n(其中 端之下 整。而 容易地 在後續 實施例 成根據 化膜 然後以 03。在 墊氧化 用氮化 ^ 105 〇 例如約 PEC VD 03做爲 因而餘 氧化矽 η是任 -20- 479320 五、發明説明（19 ) 意自然數）之有機S 0 G膜做爲材料所製成第二氧化矽 膜1 2 1 b以自旋塗層來形成，而覆蓋包括氮化矽膜 1 0 3之氧化砂膜1 1 1 b的第一表面。第二氧化砂膜 1 2 1 b較佳地具有約0 · 1〜0 · 4 μ m之膜厚度。因爲用於 形成第二氧化矽膜1 2 1 b之開始材料在液體狀態，所 以在第一氧化矽膜1 1 1 b表面上所形成微刮傷1 1 5， 其也形成在部份第二氧化矽膜1 2 1 b(見第2A圖）。 隨後，在乾氧氣大氣中以900〜950 °C之溫度來實 施熱處理，因而其分別地轉變第二氧化矽膜1 2 1 b及 第一氧化较膜1 1 1 b成爲氧化砂膜1 2 1 b a及氧化Ϊ夕膜 1 1 1 ba。熱處理使得第二氧化矽膜1 2 1 b更細微且充分 地使得其脫水而釋出其R基（見第2 B圖）。在熱處理 之前，在氮氣大氣中以500〜600 °C之溫度實施固化 處理’以便事先去除氧化砂膜1 2 1 b之水含量。 相對包含矽烷醇（S ilanol)鍵之材料所製成一般無機 SOG膜，上述第二氧化矽膜121b遭受微小體積收縮 ，事實上小於上述第一實施例之氧化矽膜121 a(第1C 圖），而且也產生微小裂隙。 其次’實施此各向異性蝕刻使得用於氧化矽膜之蝕 刻速率及用於上述第一實施例所使用氮化矽膜1 0 3之 蝕刻速率可大致相互相等。本各向異性蝕刻事實上實 施沒有完全地去除氮化矽膜10 3，如此，分別地餘留 氮化矽膜1 0 3 b及氧化矽膜1 1 1 bb。氮化矽膜1 0 3 b之 上表面及氧化矽膜lllbb之上表面在高度上大致相互 -21- 479320 五、發明説明（2G ) 一致，而氮化矽膜1 0 3 b例如具有約1 〇 n m之膜厚度 (見第2C圖）。 其次，在氮化矽膜1 0 3 b上使用高硫酸來實施濕蝕 刻，而將其局部地去除，如此顯露墊氧化膜1 02之表 面（見第2D圖）。 隨後，墊氧化膜1 02以緩衝氫氟酸（或稀釋氫氟酸） 來去除墊氧化膜1 〇 2，直到矽基體1 〇 1之表面顯露爲 止。同時，熱氧化膜1 0 7及氧化矽膜1 1 1 bb也局部地 去除，因而分別地提供熱氧化膜1 0 7 b及氧化矽膜 1 1 lbc。以蝕刻，不難於使得氧化矽膜1 1 lbc之上表 面及矽基體101之表面的高度差保持在±5 nm內。事 實上，在本時點，熱氧化膜107b之上緣在高度上已 經變成低於氧化砂膜1 1 1 b c之上表面約1 0 n m。因此 ，槽溝1 0 5由氧化矽膜1 1 1 b c及其間之熱氧化膜1 0 7 b所充塡，如此完成根據本發明第二實施例之STI (見 第2 E圖）。 以第二實施例，在以大約相同蝕刻速率來蝕刻氮化 矽膜及氧化矽膜之各向異性蝕刻中，氮化矽膜1 0 3沒 有完全地去除，因而蝕留其殘留物，如此避免墊氧化 膜1 02不會受到各向異性蝕刻。 因而，一序列蝕刻步驟直到墊氧化膜1 02之去除的 可控制性，在第二實施例中更優於上述第一實施例。 而且，在第二實施例中，第二氧化矽膜1 2 1 b不限 於諸如半氧氫化矽做爲材料所製成無機SOG膜，而 -22- 479320 五、發明説明（21 ) 可以是如上述第一實施例相同情形之有機S 0 G膜。 同樣地，上述第一實施例所使用第二氧化矽膜1 2 1 b可 以是諸如倍半氧氫化砂之材料所製成無機S Ο G膜。 第三眚施例 第3 A至3 E圖是用於表示根據本發明實施例之元 件隔離區形成步驟的槪略橫剖面圖示； 下文中參照附圖3A至3E來說明用於形成根據第 三實施例之STI的方法。 首先，如同在上述第一及第二實施例中，墊氧化膜 1 02以熱氧化來形成在矽基體1 〇 1表面上，然後，以 C V D在墊氧化膜1 0 2表面上形成氮化矽膜1 〇 3。在預 留形成元件隔離區上所存在氮化矽膜1 0 3及墊氧化膜 1 〇2之部份分別地以各向異性蝕刻來圖型化。使用氮 化矽膜1 0 3做爲遮罩來實施各向異性蝕刻而形成槽溝 105。在槽溝105表面上形成熱氧化膜1〇7。第一氧 化矽膜（未圖示）例如具有約600nm之膜厚度，以HD-PECVD連同偏壓濺射來形成。隨後，在上述第一氧 化矽膜上使用氮化矽膜1 0 3做爲停止物來實施C Μ P ，而餘留第一氧化矽膜1 1 1 c。以C Μ Ρ處理，微刮傷 115發生在第一氧化矽膜111c之表面內。 其次，實施液相沈積（LPD)來形成第二氧化矽膜 1 2 1 c，因而覆蓋第一氧化矽膜1 u c及氮化矽膜1 〇 3 之表面。如在日本專利申請案公報平6-6 1 3 43號中所 述，例如以添力H 10-50ml/h之原醋酸（H3BO3)0.6wt% -23- 479320 五、發明説明（^ ) (重量份）溶液到1L之六氟矽酸（H2SiF6)之40wt%溶液 來製備在L P D處理中所使用溶液。第二氧化矽膜1 2 1 c較佳地具有約〇. 1〜〇.#m之厚度。因爲第二氧化 矽膜1 2 1 c在液體中形成，所以在氧化矽膜丨〗〗c表面 內所形成微刮傷1 1 5使得第二氧化矽膜1 2 1 c部份也 形成（見第3A圖）。 隨後，在乾氧氣大氣中以900〜950 °C之溫度實施 熱處理，因而分別地轉變第二氧化矽膜1 2 1 c及氧化 石夕膜1 1 1 c成爲氧化砂膜1 2 1 c a及第一氧化政膜1 1 1 c a 。熱處理使得第二氧化矽膜1 2 1 c更細微化，使得其 充分地脫水而釋放其R基（見第3 B圖）。在熱處理之 前，在氮氣大氣中以 500〜600 °C之溫度來實施固化 處理，而事先自第二氧化矽膜1 2 1 c來去除水含量。 其次，氧化矽膜及氮化矽膜以使用用於前者比較用 於氮化矽膜1 〇 3具有更高蝕刻速率之鈾刻氣體來各向 異性蝕刻，而完全地去除氧化矽膜1 2 1 ca，如此，也 局部地去除氮化矽膜1 0 3及第一氧化矽膜11 1 c a。例 如，假如鈾刻速率比約是2.0，由具有1.8x1 (Γ2 L/ min流速率之八氟環丁烷（C4F4)及具有〇.4L/min流速 率之氬氣所構成蝕刻氣體在2.7Pa壓力用於上電極之 2000W(27MHz)高頻電源及用於下電極之1200W(800 MHz)高頻電源的條件下使用於高密度電漿蝕刻裝置（ 即，ECR蝕刻裝置），來實施其上述各向異性蝕刻。 蝕刻實施事實上餘留氮化矽膜1 03c具有例如約1 〇5 •24- 479320 五、發明説明（23 ) nm之膜厚度及氧化矽膜lllcb具有其高表面在高度 上高於墊氧化膜102之表面例如約l〇nm(見第3C圖）。 當然在第三實施例中，以上述各向異性蝕刻，氮化 矽膜1 〇3可蝕刻直到第一氧化矽膜1 1 1 ca之上表面在 高度上大約和墊氧化膜1 0 2之表面一致，而餘留氮化 石夕膜1 0 3約在1 0 0 n m之膜厚度。 其次，使用熱硫酸在氮化矽膜1 03 c表面上實施濕 蝕刻，而將其局部去除直到墊氧化膜1 〇2之表面顯露 爲止（見第3D圖）。 隨後，以緩衝氫氟酸（或稀釋氫氟酸）來去除墊氧化 膜1 0 2，直到矽基體1 〇 1表面顯露爲止。同時，熱氧 化膜1 〇 7及氧化矽膜1 1 1 Cb也局部地去除來分別地提 供熱氧化膜1 07c及氧化矽膜1 1 1 CC。而且以本蝕刻 ，難於固定氧化矽膜1 1 1 cc上表面及矽基體1 0 1表面 間高度差在± 5 n m內。熱氧化膜1 0 7之上緣在高度上 大致低於氧化矽膜1 1 lcc之上表面約10nm。因而， 槽溝105以氧化矽膜lUcc來充塡而熱氧化膜107c 在其間，而完成根據第三實施例之STI(見第3E圖）。 第三實施例具有如上述第二實施例中所述相同作用。 而且，在上述第三實施例中，第二氧化矽膜1 2 1 c 不限於以LPD所形成者，也可以是由諸如上述第一 實施例及第二實施例情形中相同之倍半氧氫化矽材料 所製成有機S 0 G膜、無機S 0 G膜。同樣地，在上述 第一實施例如第二實施例中之第二氧化膜1 2 1 c可以 -25- 479320 五、發明説明（24 ) LPD來形成。 第四實施例 第4A至6B圖是用於表示根據本發明第四實施例 之兀件隔離區形成步驟的槪略橫剖面圖示； 下文中參照附圖4A至6B來詳細說明用於形成根 據第四實施例之STI的方法。 首先，以熱氧化在矽基體2 0 1上形成具有例如約 20nm膜厚度之墊氧化膜202。以CVD來充塡氧化膜 2 02表面上形成具有例如約20 Onm膜厚度之氮化矽膜 2 0 3。在預留形成元件隔離區上所存在氮化矽膜2 0 3 及充塡氧化膜202之部份順序地以各向異性蝕刻來圖 型化。 其次，使用氮化矽膜20 3做爲停止物來實施各向異 性蝕刻，因而形成槽溝2 0 5。槽溝20 5具有最小寬度 例如約〇 . 2 5 μηι、最小相互間隔例如約0.2 5 μιη及深度 約0.3〜0.4 μιη。本各向異性蝕刻中所使用蝕刻氣體 是 ΗΒι·( + 02)或 Cl2( + 02)。 其次，在槽溝2 0 5表面上以熱氧化在900〜9 5 0 °C 之溫度下形成熱氧化膜207具有厚度約達20nm。如 此，熱氧化膜207在槽溝2 0 5之上緣形成圓角（round off)。隨後，具有膜厚度例如約lOOnm之第一氧化 矽膜212以LPCVD來形成。在本時點，在槽溝205 中之凹部（非鍵洞孔）已形成在第一氧化矽膜212內。 爲僅以CVD所形成第一氧化矽膜212來充塡槽溝 -26- 479320 五、發明説明（25 ) 2 0 5，第一氧化矽膜2 1 2必需具有膜厚度不 2〇5最小寬度之1/2(即125nm)，因爲第一氧 使得漕溝2 0 5其中形成鍵洞孔。 其次，以自旋塗層由例如倍氧氫化矽做爲 成有機 SOG膜來形成第二氧化矽膜221。 充塡在槽溝2 0 5內所形成第一氧化矽膜212 第二氧化矽膜221必需具有膜厚度約5 5 0〜 第4 A圖）。當然在本實施例中，第二氧化月; 限於上述無機S 0 G膜，而可以是有機S Ο G 以LPD所形成之氧化矽膜。 隨後，在乾氧氣大氣中以 900〜95(TC之 第一熱處理，因而其分別地轉變第二氧化矽 第一氧化矽膜2 1 2成爲氧化矽膜22 1 a及氧{七 2 1 2 a。本熱處理使得第二氧化矽膜2 2 1更細 地使得其脫水（見第4 B圖）。在本熱處理之 除第二氧化矽膜221之水含量，可在氮氣大 〇 0〜6 0 0 °C之溫度來實施固化處理。 其次，在氧化矽膜2 2 1 a及氧化矽膜2 1 2 a 化矽膜2 0 3做爲停止物來實施c P Μ，因而 留氧化砂膜2 2 1 b及氧化砂膜2 1 2 b。在本實 當實施C Μ P時，微刮傷2 1 5也產生在氧化ί 之表面（或氧化矽膜212b)(見第4C圖）。 其次’自旋塗層以例如倍氧氫化矽做爲材 無機S 0 G膜，因而形成第三氧化矽膜2 2 2 大於槽溝 ，化膜212 材料所製 爲完全地 的凹部， 7 0 0 nm (見 莫221不 膜或甚至 溫度實施 膜221及 :矽膜 微及充分 前，爲去 氣中以5 上使用氮 分別地餘 施例中， ί夕膜2 2 1 b 料所製成 。第三氧 -27- 479320 五、發明説明（26 ) 化矽膜 222較佳地具有膜厚度約 0.1〜〇·4 μηι。氧化 矽膜221b之表面及氧化矽膜212b之上緣表面以第三 氧化矽膜2 2 2來覆蓋。如同在上述第一實施例之情形 中，開始材料之氧化矽也是在液體狀態，使得因爲微 刮傷215之孔也充塡部份第三氧化矽膜222 (見第5A 圖）。當然如在本實施例中之上述第三氧化矽膜2 2 2 不限於上述SOG膜，而可以是有機SOG膜或甚至以 L P D所形成之氧化矽膜。 隨後，在乾氧氣大氣中以 900〜950 °C之溫度來實 施第二熱處理，因而轉變第三氧化矽膜222成爲氧化 矽膜222a。本熱處理使得第三氧化矽膜222更細微 且充分地使得其脫水（見第5B圖）。在本第二熱處理 之前，爲了去除第三氧化矽膜222之水含量，可在氮 氣大氣中以500〜600 °C之溫度下來實施固化處理。 其次，實施例如和在第三實施例中相同之各向異性 蝕刻來完全地去除氧化矽膜2 2 2 a，如此餘留氮化矽 膜203 a具有例如約10 5nm之膜厚度，及氧化矽膜 221c及氧化矽膜212c分別具有上表面及上緣表面高 於表面例如約l〇nm(見第5C圖）。 當然在本實施例中，也實施上述各向異性蝕刻來蝕 刻氮化矽膜20 3，直到第二氧化矽膜221之上表面 (第一氧化矽膜2 1 2之上緣表面）在高度上可大致和墊 氧化膜2 0 2之表面一致。進一步地，本各向異性蝕刻 可如同在上述第一實施例或第二實施例之情形來實施。 -28- 479320 五、發明説明（27 ) 其次，使用熱硫酸來使得氮化矽膜20 3 a濕蝕刻， 而局部地去除，因而顯露墊氧化膜202之表面（見第 6 A 圖）。 隨後，使用緩衝氫氟酸（或稀釋氫氟酸）來去除墊氧 化膜202，直到矽基體201之表面顯露爲止。同時， 熱氧化膜207，氧化矽膜212c及氧化矽膜221c也局 部地去除來分別地提供熱氧化膜207a，氧化矽膜212 d及氧化矽膜22 1 d。以本蝕刻，也難於固定氧化矽膜 212d之上端表面，氧化矽膜221d之上表面及矽基體 201之表面間的高度差在±5nm內。熱氧化膜2 07a之 上緣低於氧化矽膜221d之上表面（氧化矽膜212d之 上緣表面）約1 〇nm。如此，槽溝20 5以氧化矽膜212 d及氧化矽膜221d及熱氧化膜207a來充塡，因而完 成根據本實施例之STI(見第6B圖）。 第四實施例具有和上述第三實施例中所述相同作用 。而且，因此在氧化矽膜及氮化矽膜上選擇性地實施 上述各向異性允許第四實施例具有和上述第一或第二 實施例相同之作用。 當然本發明不限定在上述實施例，但可變更及修改 而沒有脫離本發明之範圍及精神。 參考符號說明 10 1.....砂基體 102.....墊氧化膜 1 03.....氮化5夕膜 -29- 479320 五、發明説明（28 ) 10 3b..... 10 3c..... 10 5..... 10 7..... 1 07a，1 07b · · 10 7c..... Ill..... 111a..... 111b..... 111c..... 111ab · · · · lilac· · · · 111ba · · · · 111bb · · · · 1 1 1 be · · · · 1 1 1 c a · · _ · 1 1 1 c b · · · · 1 1 1 c c · · · · 115..... 12 1a..... 12 1b..... 12 1c..... 1 2 1 a a · · · · 121bc · · 氮化砂膜 氮化矽膜 槽溝 熱氧化膜 • · •熱氧化膜 熱氧化膜 第一氧化5夕膜 氧化矽膜 第二氧化矽膜 氧化矽膜 •氧化砂膜 •氧化矽膜 •氧化矽膜 •氧化矽膜 •氧化矽膜 •第一氧化矽膜 •氧化矽膜 •氧化砂膜 微刮傷 第二氧化矽膜 第二氧化砂膜 第二氧化砂膜 •氧化矽膜 •氧化矽膜 -30- 479320 五、發明説明（29 ) 1 2 1 c a · · · 201···· 202 .... 203···· 203a · · · · 205 .... 207 · · · · 207a · · · · 212· · · · 212a· . · · 212b· · · · 212c · · . · 215· · · · 221 · · · · 212a· . · · 212b · · · · 212c· · · · 21 2d · · · · 221 .... 221a· · · · 221b -.- 221c · · · · 221d · · · · 222 .... 222a · · · · •氧化砂膜 >矽基體 •墊氧化膜 •氮化砂膜 •氮化5夕膜 •槽溝 •熱氧化膜 •熱氧化膜 •第一氧化砂膜 •氧化矽膜 •氧化砂膜 •氧化矽膜 •微刮傷 •第二氧化5夕膜 •氧化砂膜 •氧化矽膜 •氧化矽膜 •氧化矽膜 •第二氧化5夕膜 •氧化矽膜 •氧化矽膜 •氧化砂膜 •氧化砂膜 •第三氧化砂膜 •氧化砂膜 31

Claims (1)

  1. 479320 六、申請專利範圍 1. 一種用於形成元件隔離區域的方法，包含下列步驟： 以熱氧化在矽基體之表面上形成墊氧化膜，及形成 覆蓋該墊氧化膜之氮化矽膜，然後在預留形成元件隔 離區上所存在該氮化矽膜及該墊氧化膜之部份順序 地實施各向異性蝕刻，然後使用該氮化矽膜做爲一遮 罩來實施各向異性蝕刻使得在該矽基體表面上形成 槽溝，如此以高密度電漿加強化學蒸氣沈積來在整個 該矽基體表面上形成第一氧化矽膜； 在該第一氧化矽膜上實施化學機械拋光，直到該氮 化矽膜之表面顯露爲止； 以自旋塗層或液相沈積來形成第二氧化矽膜，其覆 蓋該氮化矽膜之表面及該第一氧化矽膜之表面，而在 氧氣大氣中實施其熱處理，也做爲使得該第二氧化矽 膜細微化； 爲了去除該氮化矽膜及該第一氧化矽膜，使用用於 該第一氧化矽膜及該第二氧化矽膜之蝕刻速率可等 於用於該氮化矽膜之蝕刻速率的蝕刻氣體來實施此 各向異性蝕刻，因而去除該第二氧化矽膜；及 得在該矽基體表面上形成槽溝，如此以高密度電漿 加強化學蒸氣沈積在整個該矽基體之表面上形成第 一氧化矽膜； 在該第一氧化矽膜上實施化學機械拋光，直到氮化 矽膜之表面顯露爲止； 以自旋塗層或液相沈積來形成覆蓋該氮化矽膜之 479320 六、申請專利範圍 表面及該第一氧化矽膜之表面的第二氧化矽膜，而在 氧氣大氣中實施其熱處理，也做爲來使得該第二氧化 矽膜細微化； 爲了去除該氮化矽膜及該第一氧化矽膜之各部份 ，使用用於該第一氧化矽膜之蝕刻速率可等於用於該 氮化矽膜之蝕刻速率飩刻氣體，來實施此各向異性蝕 刻，因而去除該第二氧化矽膜； 以濕蝕刻來去除該墊氧化膜及該第一氧化矽膜，直 到該矽基體表面顯露爲止。 2.如申請專利範圍第丨項之用於形成元件隔離區域的方 法，其中該第二氧化矽膜是由半氧氫化矽所製成的一 種無機自旋塗上玻璃膜或有機自旋塗上玻璃膜，其以 該自旋塗層來形成。 3 .如申請專利範圍第1項之用於形成元件隔離區域的方 法’其中該高密度電漿加強化學蒸氣沈積連同偏壓濺 射。 4 · 一種用於形成元件隔離區域的方法，包含下列步驟： 以熱氧化在矽基體之表面上形成墊氧化膜，及形成 覆蓋該墊氧化膜之氮化矽膜，然後在預留形成元件隔 離區上所存在該氮化矽膜及該墊氧化矽膜之部份順序 地實施各向異性蝕刻，而使用該氮化矽膜做爲遮罩來 實施各向異性蝕刻使以濕蝕刻來去除該氮化矽膜之殘 留物；及 以濕蝕刻來去除該第二氧化矽膜，該熱氧化膜及該 _______H 479320 六、申請專利範圍 第一氧化矽膜之殘留物，直到該矽基體之表面顯露爲 止。 5 ·如申請專利範圍第4項之形成元件隔離區域的方法， 其中該第二氧化矽膜是由半氧氫化矽所製成的一種無機 自旋塗上玻璃膜或有機自旋塗上玻璃膜，其以該自旋 塗層來形成。 6·如申請專利範圍第4項之形成元件隔離區域的方法， 其中該高密度電漿加強化學蒸氣沈積連同偏壓濺射。 7· —種用於形成元件隔離區域的方法，包含下列步驟： 以熱氧化在矽基體表面上形成墊氧化膜，及形成覆 蓋該墊氧化膜之氮化矽膜，然後在預留形成元件隔離 區上所存在該氮化矽膜及該墊氧化膜之部份順序地實 施各向異性蝕刻，而使用該氮化矽膜做爲遮罩來實施 各向異性性，使得在該矽基體之表面上形成槽溝，如 此以高密度電漿加強化學蒸氣在整個該矽基體之表面 上形成第一氧化矽膜； 在該第一氧化矽膜上實施您學機械拋光，直到該氮 化矽膜之表面顯露爲止； 以自旋塗層或液相沈積來形成覆蓋該氮化矽膜之表 面及該氧化矽膜之表面的第二氧化矽膜，而在氧氣大 .氣中實施其熱處理，也做爲來使得該第二氧化矽膜細 微化； 爲了去除該氮化矽膜及該第一氧化矽膜之各部份， 使用用於該第一氧化矽膜及該第二氧化矽膜之蝕刻速 479320 六、申請專利範圍 率可等於用於該氮化矽膜之蝕刻速率的蝕刻氣體，來 實施此各向異性蝕刻，因而去除該第二氧化矽膜； 以濕蝕刻來去除該氮化矽膜之殘留物；及 以濕蝕刻來去除該墊氧化膜及該第一氧化矽膜，直 到該矽基體之表面顯露爲止。 8·如申請專利範圍第7項之用於形成元件隔離區域的方 法’其中該第二氧化矽膜是由半氧氫化矽所製成之一 種無機自旋塗上玻璃膜或有機自旋塗上玻璃膜，其以 該自旋塗層來形成。 9.如申請專利範圍第7項之用於形成元件隔離區域的方 法’其中該高密度電漿加強化學蒸氣沈積連同偏壓濺 射。 10· —種用於形成元件隔離區域的方法，包含下列步驟： 以熱氧化在矽基體之表面上形成墊氧化膜，及形成 覆蓋該墊氧化膜之氮化矽膜，然後在預留形成元件隔 離區上所存在該氮化矽膜及該墊氧化矽膜之部份順序 地實施各向異性蝕刻，而使用該氮化矽膜做爲遮罩來 實施各向異性蝕刻使得在該矽基體表面上形成槽溝， 如此以高密度電漿加強化學蒸氣沈積在整該矽基體之 表面上形成第一氧化矽膜； 在該第一氧化矽膜上實施化學機械拋光，直到該氮 化矽膜之表面顯露爲止； 以自旋塗層或液相沈積來形成覆蓋該氮化矽膜及該 第一氧化矽膜的第二氧化矽膜，而實施其熱處理，也 -35- 479320 々、申請專利範圍 做爲使得該第二氧化矽膜細微化； 爲了去除該氮化矽膜之部份，使用用於該第一氧化 矽膜及該第二氧化矽膜之鈾刻速率可高於用於該氮化 矽膜之蝕刻氣體，來實施此各向異性蝕刻，因而去除 該第二氧化矽膜；同時去除該第一氧化矽膜，直到該 第一氧化矽膜之表面在高度上等於該墊氧化膜之表面； 以濕蝕刻來去除該氮化矽膜之殘留物；及 以濕蝕刻來去除該第二氧化膜，該墊氧化膜及該第 一氧化矽膜，直到該矽基體之表面顯露。 1 1 .如申請專利範圍第1 0項之用於形成元件隔離區域的 方法，其中該第二氧化矽膜是由半氧氫化矽所製成之 一種無機自旋塗上玻璃膜或有機自旋塗上玻璃膜，其 以自旋塗層來形成。 12·如申請專利範圍第10項之用於形成元件隔離區域的 方法，其中該高密度電漿加強化學蒸氣沈積連同偏壓 濺射。 1 3 · —種用形成元件隔離區域的方法，包含下列步驟： 以熱氧化在矽基體之表面上形成墊氧化膜，及形成 覆蓋該墊氧化膜之氮化矽膜，然後在預留形成元件隔 離區上所存在該氮化矽膜及該氧化矽膜之部份順序地 實施各向異性蝕刻，而使用該氮化矽膜做爲遮罩來實 施各向異性蝕刻使得在該砂基體之表面上形成槽溝， 如此以低壓化學蒸氣沈積在整個該矽基體之表面上形 成具有膜厚度小於該槽溝最小寬度1/2的第一氧化矽 -36- 479320 六、申請專利範圍 膜； 以自旋塗層或液相沈積來形成覆蓋該第一氧化膜之 表面的第二氧化膜，而在氧氣中實施其熱處理，也做 爲使得該第二氧化矽膜細微化； 在該第二氧化矽膜及該第一氧化矽膜上實施化學機 械拋光，直到該氮化矽膜之表面顯露爲止； 以自旋塗層或液相沈積來形成覆蓋該氮化矽膜及該 第一氧化矽膜及該第二氧化矽膜之第三氧化矽膜，而 在氧氣中實施第二熱處理，也做爲使得該第三氧化矽 膜細微化； 使用用於該第一氧化矽膜，該第二氧化矽膜及該第 三氧化矽膜之蝕刻速率可等於用於該氮化矽膜之鈾刻 速率的蝕刻氣體，來實施此各向異性蝕刻而去除該第 三氧化矽膜，而且也去除該氮化矽膜，該第二氧化矽 膜及該第一氧化矽膜，直到該氮化矽膜完全地去除爲 止；及 以濕蝕刻去除該墊氧化膜，該第二氧化矽膜及該第 一氧化矽膜，直到至少該矽基體之表面顯露爲止。 14·如申請專利範圍第13項之用於形成元件隔離區域的 方法，其中該高密度電漿加強化學蒸氣沈積連同偏壓 濺射。 1 5 · —種用於形成元件隔離區域的方法，包括下列步驟： 以熱氧化在矽基體之表面上形成熱氧化膜，及形成 覆蓋該墊氧化膜之氮化矽膜，然後在預留形成元件隔 -37- 479320 六、申請專利範圍 離區上所存在該氮化矽膜及該墊氧化膜之部份順序地 實施各向異性蝕刻，而使用氮化矽膜做爲遮罩來實施 各向異性蝕刻使得該矽基體之表面上形成槽溝，如此 以低壓化學蒸氣沈積在該矽基體之表面上形成具有膜 厚度小於該槽溝最小寬度1 /2的第一氧化矽膜； 以自旋塗層或液相沈積來形成覆蓋該第一氧化矽膜 之第二氧化矽膜’而在氧氣大氣中實施其第一熱處理 ，也做爲使得該第二氧化矽膜細微化； 在該第二氧化矽膜及第一氧化矽膜上實施化學機械 拋光，直到該氮化矽之表面顯露爲止； 以自旋塗層或液相沈積來形成覆蓋該氮化矽膜及該 第一氧化矽膜及該第二氧化矽膜之第三氧化矽膜，而 實施其第二熱處理，也做爲使得該第三氧化矽膜細微 化； 使用用於該第一氧化矽膜，該第二氧化矽膜及該第 三氧化矽膜之蝕刻速率可等於用於氮化矽膜之蝕刻速 率的蝕刻氣體，來實施此各向異性鈾刻，而去除該第 三氧化膜，而且也去除該氮化矽膜，該第二氧化矽膜 及該第一氧化矽膜，使得餘留部份該氮化矽膜； 以濕蝕刻來去除該氮化矽膜之殘留物；及 以濕蝕刻來去除該第三氧化矽膜，該墊氧化膜’該 第二氧化矽膜及該第一氧化矽膜之殘留物’直到該石夕 基體之表面顯露爲止。 1 6.如申請專利範圍第1 5項之用於形成元件隔離區域的 -38- 479320 六、申請專利範圍 方法，其中該高密度電漿加強化學蒸氣沈積連同偏壓 灑射。 1 7· —種用於形成元件隔離區域的方法，包含下列步 驟： 以熱氧化在矽基體之表面上形成墊氧化膜，及形成 覆蓋該墊氧化膜之氮化矽膜，然後在預留形成元件隔 離區上所存在該氮化矽膜及該墊氧化膜之部份順序地 實施各向異性蝕刻，而使用該氮化矽來實施各向異性 蝕刻，使得在該矽基體之表面內形成槽溝，如此以低 壓化學蒸氣沈積在整個該矽基體之表面上來形成具有 膜厚度小於該槽溝最小寬度1/2的第一氧化矽膜； 以自旋塗層或液相沈積來形成覆蓋該第一氧化矽膜 表面之第二氧化矽膜，而在氧氣中實施其第一熱處理 ，也做爲使得該第二氧化矽膜細微化； 在該第二氧化矽膜及第一氧化矽膜上實施化學機械 拋光，直到該氮化砂膜之表面顯露爲止； 以自旋塗層或液相沈積來形成覆蓋該氮化矽膜及該 第一氧化矽膜及第二氧化矽膜之表面的第三氧化矽膜 ，而在氧氣中實施第二熱處理，也做爲使得該第三氧 化矽膜細微化； 使用用於該第一氧化矽膜，該第二氧化矽膜及該第 三氧化矽膜之蝕刻速率可高於用於該氮化矽膜之蝕刻 速率的蝕刻氣體來實施各向異性蝕刻，而去除該第三 氧化膜，如此去除該氮化矽膜，該第二氧化矽膜及該 -39- 479320 六、申請專利範圍 第一氧化矽膜之各部份； 以濕蝕刻來去除該氮化矽膜之殘留物； 以濕蝕刻來去除該墊氧化膜，該第二氧化矽膜及該 第一氧化矽膜，直到該矽基體之表面顯露爲止。 1 8 ·如申請專利範圍第1 7項之用於形成元件隔離區域的 方法，其中該高密度電漿加強化學蒸氣沈積連同偏壓 濺射。 1 9· 一種用於形成元件隔離區域的方法，包括下列步 驟： 以熱氧化在矽基體之表面上形成墊氧化膜，及形成 覆蓋該墊氧化膜之氮化矽膜，然後在預留形成元件隔 離區上所存在該氮化矽膜及該墊氧化膜之部份順序地 實施各向異性蝕刻，而使用該氮化矽膜做爲遮罩來實 施各向異性蝕刻，使得在該矽基體之表面內形成槽溝 ，如此以低壓化學蒸氣沈積在整個該矽基體之表面上 形成具有膜厚度小於該槽構最小寬度1 /2的第一氧化 矽膜； 以旋塗層或液相沈積形成覆蓋該第一氧化砂膜之表 面的第二氧化矽膜，而在氧氣大氣中實施其熱處理， 也做爲使得該第二氧化矽膜細微化； 在該第二氧化矽膜及第一氧化矽膜上實施化學機械 拋光，直到該氮化矽之表面顯露爲止； 以自旋塗層或液相沈積來形成覆蓋該氮化矽膜’該 第二氧化砂膜之表面的第二氧化砂膜，而實施其熱處 -40 - 六、申請專利範圍 理’也做爲使得該第三氧化矽膜細微化； 使用用於該第一氧化矽膜，該第二氧化矽膜及該第 三氧化矽膜之蝕刻速率可高於用於該氮化矽膜之蝕刻 速率來實施此各向異性蝕刻，而去除該第三氧化矽膜 及去除部份該氮化矽膜而且也去除該第二氧化矽膜及 該第一氧化矽膜，直到該第二氧化矽膜之表面及該第 一氧化矽膜之上緣表面在高上等於該墊氧化膜之表面 爲止； 以濕蝕刻來去除該氮化矽膜之殘留物；及 以濕蝕刻來去除該第三氧化矽膜，該墊氧化膜，該 第二氧化矽膜及該第一氧化矽膜，直到該矽基體之表 面顯露爲止。 20·如申請專利範圍第丨9項之用於形成元件隔離區域的 方法’其中該高密度電漿加強化學蒸氣沈積連同偏壓 濺散。 2 1 · —種用於形成元件隔離區域的方法，包括下列步 驟： 以熱氧化在矽基體之表面上形成墊氧化膜，及形成 覆蓋該墊氧化膜之氮化矽膜，然後在預留形成元件隔 離區上所存在該氮化矽膜及該墊氧化膜之部份順序地 實施各向異性蝕刻，而使用該氮化矽膜做爲遮罩來實 施各向異性蝕刻，使得在該矽基體之表面內形成槽溝 ’然後在包括該槽溝表面之矽基體表面上形成熱氧膜 ’如此以高密度電漿加強化學蒸氣沈積在整個該表面 -41 - 479320 々、申請專利範圍 上形成第一氧化矽膜； 在該第一氧化矽膜上實施化學機械拋光，直到該氮 化矽膜之表面顯露爲止；_ 以自旋塗層或液相沈積來形成覆蓋該氮化矽膜之表 面及該第一氧化矽膜之表面的第二氧化矽膜，而在氧 氣大氣中實施其熱處理，也做爲使得該第二氧化矽膜 細微化； 使用用於該第一氧化矽膜及該第二氧化矽膜之蝕刻 速率可等於用於該氮化矽膜之蝕刻速率的蝕刻氣體， 來實施此各向異性鈾刻，而其去除該第二氧化矽膜使 得去除該氮化矽膜及該第一氧化矽膜；及 以濕蝕刻來去除該墊氧化膜，該熱氧化膜及該第一 氧化矽膜，直到至少該矽基體之表面顯露爲止。 22 · —種用於形成元件隔離區域的方法，包括下列步 驟： 以熱氧化在矽基體之表面上形成墊氧化膜，及形成 覆蓋該墊氧化膜之氮化矽膜，然後在預留形成元件隔 離區上所存在該氮化矽膜及該墊氧化膜之部份順序地 實施各向異性蝕刻，而使用該氮化矽做爲遮罩來實施 各向異性蝕刻，使得該矽基體之表面內形成槽溝，然 後在包括該槽溝之表面的矽基體表面上形成熱氧化膜 ’如此以低壓化學蒸氣沈積在整個該矽基體之表面上 形成具有膜厚度小於該槽溝寬度！ /2之第一氧化砂 膜； -42- 479320 六、申請專利範圍 以自旋塗層或液相沈積來形成覆蓋該第一氧化砂膜 之表面的第二氧化矽膜，而在氧氣大氣中實施其第一 熱處理，也做爲使得該第二氧化矽膜細微化； 在該第二氧化矽膜及該第一氧化矽膜上實施化學機 械拋光，直到該氮化砂之表面顯露爲止； 以自旋塗層或液相沈積來形成覆蓋該氮化砂膜及該 第一氧化矽膜及該第二氧化矽膜的第三氧化矽膜，而 在氧氣中實施其第二熱處理，也做爲使得該第三氧化 矽膜細微化； 使用用於該第一氧化矽膜，該第二氧化矽膜及該第 三氧化矽膜之蝕刻速率可等於用於該氮化矽膜之蝕刻 速率來實施其各向異性蝕刻，來去除該第三氧化矽膜 ，而且也去除該氮化矽膜，該第二氧化矽膜及該第一 氧化矽膜，直到該氮化矽膜完全地去除爲止；及 以濕蝕刻來去除該墊氧化膜，該熱氧化膜，該第二 氧化矽膜及該第一氧化矽膜，直到至少該矽基體之表 面顯露爲止。 -43 -
TW090106346A 2000-03-21 2001-03-19 Method for forming element isolating region TW479320B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000078773A JP3492279B2 (ja) 2000-03-21 2000-03-21 素子分離領域の形成方法

Publications (1)

Publication Number Publication Date
TW479320B true TW479320B (en) 2002-03-11

Family

ID=18596138

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090106346A TW479320B (en) 2000-03-21 2001-03-19 Method for forming element isolating region

Country Status (6)

Country Link
US (1) US6417073B2 (zh)
EP (1) EP1137057A2 (zh)
JP (1) JP3492279B2 (zh)
KR (1) KR100399255B1 (zh)
CN (1) CN1314706A (zh)
TW (1) TW479320B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562691B2 (en) * 2001-03-06 2003-05-13 Macronix International Co., Ltd. Method for forming protrusive alignment-mark
US6737333B2 (en) * 2001-07-03 2004-05-18 Texas Instruments Incorporated Semiconductor device isolation structure and method of forming
JP2003031650A (ja) * 2001-07-13 2003-01-31 Toshiba Corp 半導体装置の製造方法
JP3418386B2 (ja) * 2001-08-16 2003-06-23 沖電気工業株式会社 半導体装置の製造方法
US6798038B2 (en) * 2001-09-20 2004-09-28 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device with filling insulating film into trench
KR20030054672A (ko) * 2001-12-26 2003-07-02 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100426487B1 (ko) * 2001-12-28 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 소자의 플로팅 게이트 형성 방법
KR20030080311A (ko) * 2002-04-08 2003-10-17 아남반도체 주식회사 반도체 소자의 스크래치 결함 방지 방법
US20090069090A1 (en) * 2006-11-10 2009-03-12 Igt Automated system for facilitating management of casino game table player rating information
JP2004152851A (ja) * 2002-10-29 2004-05-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR100826791B1 (ko) * 2002-12-05 2008-04-30 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
US6693050B1 (en) * 2003-05-06 2004-02-17 Applied Materials Inc. Gapfill process using a combination of spin-on-glass deposition and chemical vapor deposition techniques
US6878644B2 (en) * 2003-05-06 2005-04-12 Applied Materials, Inc. Multistep cure technique for spin-on-glass films
KR100557541B1 (ko) * 2003-06-30 2006-03-03 주식회사 하이닉스반도체 반도체소자의 제조방법
JP4574140B2 (ja) * 2003-08-27 2010-11-04 株式会社フジミインコーポレーテッド 研磨用組成物及びそれを用いる研磨方法
CN100352034C (zh) * 2003-11-25 2007-11-28 上海华虹（集团）有限公司 一种控制sti cmp工艺中残余氮化硅厚度稳定性的方法
WO2005062389A2 (en) * 2003-12-24 2005-07-07 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, lighting module, lighting apparatus, display element, and manufacturing method for semiconductor light emitting device
JP2005332885A (ja) * 2004-05-18 2005-12-02 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
CN100375463C (zh) * 2004-07-02 2008-03-12 中国科学院计算技术研究所 一种使用分段压缩表实现最长前缀地址路由查找的方法
JP2006108423A (ja) 2004-10-06 2006-04-20 Oki Electric Ind Co Ltd 素子分離構造部の製造方法
DE102005002675B4 (de) * 2005-01-20 2007-02-22 Infineon Technologies Ag Verfahren zum Herstellen einer ebenen Spin-on-Schicht auf einer Halbleiterstruktur
DE102005002967B4 (de) * 2005-01-21 2011-03-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines Bauelementes mit einem beweglichen Abschnitt
JP4237152B2 (ja) 2005-03-04 2009-03-11 エルピーダメモリ株式会社 半導体装置の製造方法
US7393789B2 (en) * 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7569875B2 (en) 2006-03-14 2009-08-04 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device and a method for producing the same
KR100757335B1 (ko) * 2006-10-18 2007-09-11 삼성전자주식회사 불휘발성 메모리 장치 및 이를 제조하는 방법
KR100894771B1 (ko) * 2006-10-31 2009-04-24 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US7892942B2 (en) * 2007-07-09 2011-02-22 Micron Technology Inc. Methods of forming semiconductor constructions, and methods of forming isolation regions
US8030215B1 (en) * 2008-02-19 2011-10-04 Marvell International Ltd. Method for creating ultra-high-density holes and metallization
JP2009302222A (ja) * 2008-06-12 2009-12-24 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
JP2010021532A (ja) * 2008-06-12 2010-01-28 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
CN102082088B (zh) * 2009-11-30 2012-04-18 上海华虹Nec电子有限公司 在直接化学机械抛光工艺的产品中共用sl掩模板的方法
KR101053647B1 (ko) * 2009-12-29 2011-08-02 주식회사 하이닉스반도체 반도체 장치 제조 방법
JP5556490B2 (ja) * 2010-08-06 2014-07-23 富士通セミコンダクター株式会社 半導体装置の製造方法
CN102386084B (zh) * 2010-09-01 2014-01-08 中芯国际集成电路制造(上海)有限公司 平坦化晶圆表面的方法
CN102569161B (zh) * 2010-12-22 2014-06-04 无锡华润上华半导体有限公司 半导体器件制造方法
CN102214597B (zh) * 2011-05-27 2015-07-29 上海华虹宏力半导体制造有限公司 浅沟槽隔离结构及其加工方法和半导体器件制造方法
JP5977002B2 (ja) * 2011-08-25 2016-08-24 東京エレクトロン株式会社 トレンチの埋め込み方法および半導体集積回路装置の製造方法
CN104716035A (zh) * 2013-12-12 2015-06-17 中芯国际集成电路制造(上海)有限公司 化学机械抛光的方法
US20150206794A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes
US9748111B2 (en) * 2016-02-01 2017-08-29 United Microelectronics Corp. Method of fabricating semiconductor structure using planarization process and cleaning process
FR3051973B1 (fr) 2016-05-24 2018-10-19 X-Fab France Procede de formation de transistors pdsoi et fdsoi sur un meme substrat

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3109549B2 (ja) 1992-08-04 2000-11-20 日本電気株式会社 半導体装置の製造方法
US5872043A (en) * 1996-07-25 1999-02-16 Industrial Technology Research Institute Method of planarizing wafers with shallow trench isolation
US5728621A (en) * 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation
JPH11135613A (ja) * 1997-10-29 1999-05-21 Hitachi Ltd 半導体装置の製造方法
TW393720B (en) * 1998-05-21 2000-06-11 United Microelectronics Corp Manufacturing method of a shallow trench isolation structure
TW374947B (en) * 1998-06-06 1999-11-21 United Microelectronics Corp Shallow trench isolation structure and the manufacturing method
TW379409B (en) * 1998-07-06 2000-01-11 United Microelectronics Corp Manufacturing method of shallow trench isolation structure
US5960299A (en) * 1998-10-28 1999-09-28 United Microelectronics Corp. Method of fabricating a shallow-trench isolation structure in integrated circuit
JP2000294627A (ja) * 1999-04-09 2000-10-20 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100399255B1 (ko) 2003-09-26
JP2001267411A (ja) 2001-09-28
US6417073B2 (en) 2002-07-09
KR20010092398A (ko) 2001-10-24
CN1314706A (zh) 2001-09-26
US20010026994A1 (en) 2001-10-04
JP3492279B2 (ja) 2004-02-03
EP1137057A2 (en) 2001-09-26

Similar Documents

Publication Publication Date Title
TW479320B (en) Method for forming element isolating region
JP3178412B2 (ja) トレンチ・アイソレーション構造の形成方法
TWI279859B (en) Method of manufacturing a semiconductor device, and a semiconductor substrate
TW461025B (en) Method for rounding corner of shallow trench isolation
TWI251876B (en) Method of pull back for forming shallow trench isolation
JP2001345375A (ja) 半導体装置および半導体装置の製造方法
TWI321813B (zh)
JP2008010724A (ja) 半導体装置及びその製造方法
US6716718B2 (en) Method of producing a semiconductor device
KR100593673B1 (ko) 반도체 장치의 제조 방법 및 이를 이용한 반도체 장치의 소자 분리막 제조 방법
KR101035595B1 (ko) 반도체장치의 트렌치 갭필 방법
US6303467B1 (en) Method for manufacturing trench isolation
TW533473B (en) Manufacturing method of shallow trench isolation
JP2008010884A (ja) 半導体装置の製造方法
KR100196420B1 (ko) 소자격리영역의 형성방법
US6245643B1 (en) Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution
KR101127033B1 (ko) 반도체 소자 및 반도체 소자의 ｓｔｉ형 소자분리막 형성방법
KR100815036B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR20060101947A (ko) 반도체 소자의 형성방법
KR100782789B1 (ko) 반도체 소자의 제조 방법
JPH0521592A (ja) 半導体装置の製造方法及び半導体装置
JP2002100670A (ja) 半導体装置及びその製造方法
TW465020B (en) Manufacturing method for shallow trench isolation
KR100595858B1 (ko) 반도체 소자 제조방법
TW452924B (en) Method for forming trench isolation area with spin-on material

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees