CN102214597B - 浅沟槽隔离结构及其加工方法和半导体器件制造方法 - Google Patents
浅沟槽隔离结构及其加工方法和半导体器件制造方法 Download PDFInfo
- Publication number
- CN102214597B CN102214597B CN201110142011.XA CN201110142011A CN102214597B CN 102214597 B CN102214597 B CN 102214597B CN 201110142011 A CN201110142011 A CN 201110142011A CN 102214597 B CN102214597 B CN 102214597B
- Authority
- CN
- China
- Prior art keywords
- plough groove
- fleet plough
- shallow channel
- isolation structure
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Element Separation (AREA)
Abstract
本发明提供了一种浅沟槽隔离结构及其加工方法和半导体器件制造方法。根据本发明的浅沟槽隔离结构加工方法包括：掩膜提供步骤，在具有浅沟槽隔离区的衬底上涂覆掩膜；以及刻蚀步骤，根据所述掩膜对所述浅沟槽隔离区进行刻蚀，从而在所述浅沟槽隔离区中的边界部分浅沟槽隔离区的外周形成突起。通过根据本发明的浅沟槽隔离结构加工方法，能够在较大浅沟槽隔离和较小浅沟槽隔离之间平衡隔离区介质层的高度，并且同时解决较低隔离区介质层所造成的泄漏问题以及较高隔离区介质层所造成的对器件性能和工艺过程的不良影响。
Description
技术领域
本发明涉及半导体制造领域，具体地说，本发明涉及一种浅沟槽隔离结构加工方法、根据该浅沟槽隔离结构加工方法制成的浅沟槽隔离结构、以及采用了该浅沟槽隔离结构加工方法的半导体器件制造方法。
背景技术
浅沟槽隔离(Shallow Trench Isolation，STI)是目前大规模集成电路制造中用于器件隔离的主要方法。具体地说，浅沟槽隔离技术是在衬底上制作晶体管有源区之间的隔离区的一种工艺，能有效保证N型和P型掺杂区域能彻底隔断。传统的器件结构使用本征氧化隔离技术，本征氧化隔离技术在N型和P型掺杂区域间通过扩散氧化的方法使Si氧化成SiO2，利用SiO2绝缘的特性做到N型和P型掺杂区域的隔离。浅沟槽隔离技术在N型和P型掺杂区域中先将Si刻蚀掉，形成一个浅沟槽，然后在沟槽中填入绝缘的物质，达到隔离的目的。浅沟槽隔离技术比传统的本征氧化隔离技术，可以减少电极间的漏电流，承受更大的击穿电压。
但是，在浅沟槽隔离工艺过程中，在有源区和被填充的隔离沟槽之间会出现一个缺角(divot)。深的缺角会对电路的速度和低功耗性能造成相当不利影响，从而迫使CMOS器件制造商需要对这种异常拓扑结构的深度进行严密的监视。所以，从减轻缺角的角度，应该增加沟槽隔离区介质层相对与有源区表面的高度(STI Pillar Height)。
并且，相对于较小浅沟槽隔离(其中，较小浅沟槽隔离指的是其露出衬底表面的高度相对较低)，较大浅沟槽隔离(其中，较大浅沟槽隔离指的是其露出衬底表面的高度相对较高)会降低工艺窗口。
如果用传统工艺方法-湿法来整体降低沟槽隔离区介质层高度，例如沟槽隔离区介质层为氧化硅时，一般采用缓冲蚀刻液BOE(buffer oxide etch)，缓冲蚀刻液BOE是HF与NH4F依不同比例混合而成；其中HF为主要的蚀刻液，NH4F 则作为缓冲剂使用。HF会浸蚀玻璃及任何含硅石的物质。这种采用缓冲蚀刻液BOE来统一降低STI高度的方式，针对工艺窗口问题，很难在较大浅沟槽隔离和较小浅沟槽隔离之间平衡，更加会加剧槽隔离区边界处的缺角。
因此，希望提出一种浅沟槽隔离结构加工方法及浅沟槽隔离结构，其能够解决缺角所造成的泄漏问题，并且能够在较大浅沟槽隔离和较小浅沟槽隔离之间平衡。
发明内容
本发明的一个目的是提供一种既能够解决缺角所造成的泄漏问题，并且能够在较大浅沟槽隔离和较小浅沟槽隔离之间平衡的浅沟槽隔离结构加工方法及浅沟槽隔离结构。
根据本发明的第一方面，提供了一种浅沟槽隔离结构加工方法及浅沟槽隔离结构。根据本发明的浅沟槽隔离结构加工方法包括：掩膜提供步骤，在具有浅沟槽隔离区的衬底上涂覆掩膜；以及刻蚀步骤，根据所述掩膜对所述浅沟槽隔离区进行刻蚀，从而在所述浅沟槽隔离区中的边界部分浅沟槽隔离区的外周形成突起。
通过根据本发明的浅沟槽隔离结构加工方法，能够能够在较大浅沟槽隔离和较小浅沟槽隔离之间平衡隔离区介质层的高度，并且同时解决较低隔离区介质层所造成的泄漏问题以及较高隔离区介质层所造成的对器件性能和工艺过程的不良影响。
优选地，在上述浅沟槽隔离结构加工方法中，所述浅沟槽隔离区的上表面离衬底上表面的距离是不统一的。
优选地，在上述浅沟槽隔离结构加工方法中，所述边界部分浅沟槽隔离区的上表面离衬底上表面的距离大于其它浅沟槽隔离区。
优选地，在上述浅沟槽隔离结构加工方法中，所述掩膜是光刻胶。
根据本发明的第二方面，提供了一种半导体器件制造方法，该半导体制造方法采用了根据本发明第一方面的浅沟槽隔离结构加工方法。
根据本发明的第三方面，提供了一种浅沟槽隔离结构，其特征在于，所述浅沟槽隔离结构是根据根据本发明第一方面的浅沟槽隔离结构加工方法而制造 的。
由于采用了根据本发明第一方面所述的半导体器件制造方法，因此，本领域技术人员可以理解的是，根据本发明第二方面的半导体器件制造方法以及根据本发明第三方面的浅沟槽隔离结构同样能够实现根据本发明的第一方面的半导体器件制造方法所能实现的有益技术效果。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明实施例的浅沟槽隔离结构加工方法中的掩膜提供步骤的示意图。
图2示意性地示出了根据本发明实施例的浅沟槽隔离结构加工方法中的刻蚀步骤的示意图。
需要说明的是，附图用于说明本发明，而非限制本发明。并且，附图中，相同或者类似的元件标有相同或者类似的标号。并且，附图仅仅用于示意，并非按比例绘制。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1示意性地示出了根据本发明实施例的浅沟槽隔离结构加工方法中的掩膜提供步骤的示意图。即，在半导体器件的制造过程中，在衬底SUB中形成了浅沟槽隔离区之后，在得到的具有浅沟槽隔离区的结构上涂覆掩膜M。其中，衬底例如是硅衬底，当然，其它任何适合是衬底也是可行的。并且，例如，所述掩膜是光刻胶。
并且，需要注意的是，此处的“得到的具有浅沟槽隔离区的结构”可以是制造半导体器件的过程中的任意步骤之后得到的半导体器件的半制成结构，本发明对此没有具体限制。由于为了避免缺角所造成的泄漏问题，隔离区介质层要保持一定的高度，但是大面积的较高隔离区介质层的高度又会减低光刻 (lithogoraphy)的工艺窗口，尤其是栅极等高精度要求的的工艺。所以，建议是在类似工艺步骤之前完成本申请所提出的方法。从而达到提高这些工艺窗口的目的。
图2示意性地示出了根据本发明实施例的浅沟槽隔离结构加工方法中的刻蚀步骤的示意图。其中，根据所述掩膜对浅沟槽隔离区进行刻蚀，从而在所述浅沟槽隔离区中的边界部分浅沟槽隔离区的外周形成突起。
具体地说，在图2所示的示例中，对上表面距离衬底SUB的上表面较近的浅沟槽隔离区STI1不再为了形成突起而进行刻蚀；相反，对于上表面距离衬底SUB的上表面较远的浅沟槽隔离区STI2，则对它们进行刻蚀以形成突起P。这些突起P位于较高的浅沟槽隔离区STI2的外周，即它们位于有源区和被填充的隔离沟槽之间的容易出现缺角的位置。从而，能够有效地防止缺角的出现。
此外，由于可以利用掩膜来有区别地对待较高的浅沟槽隔离区STI2以及较低的浅沟槽隔离区STI1，使得仅仅对较高的浅沟槽隔离区STI2进行为形成突起P而进行的刻蚀；由此，针对工艺窗口问题，能够能够在较大浅沟槽隔离(浅沟槽隔离区STI2)和较小浅沟槽隔离(较低的浅沟槽隔离区STI1)之间平衡隔离区介质层的高度，并且同时解决较低隔离区介质层所造成的泄漏问题以及较高隔离区介质层所造成的对器件性能和工艺过程的不良影响。
图2所示的示例示出了不同的浅沟槽隔离区STI1、STI2可能具有不同的高度，但是有可能对具有相同高度的浅沟槽隔离区进行选择性刻蚀。
当然，除了图2所示的示例之外，在有些实施例中，针对具体应用情况，还可以对所有浅沟槽隔离区STI1、STI2均进行刻蚀以形成突起P。
本领域技术普通人员可以理解的是，可以将上述实施例中描述的浅沟槽隔离结构加工方法用于半导体器件制造方法中。由此，可以在需要形成浅沟槽隔离结构实现本发明所提供的优点。
优选地，在一个具体的优选实施例中，上述实施例中描述的浅沟槽隔离结构加工方法可被有利地用于闪存制造，这是因为，可将上述掩膜提供步骤以及刻蚀步骤结合在闪存的制造步骤中，从而可以在添加制造步骤的情况下实现所述浅沟槽隔离结构，即可以在添加设计成本和制造成本的情况下实现上述有利技术效果。
需要说明的是，此处采用的术语“工艺窗口”(或者称为工艺范围)是指光刻投影设备用户可以控制的工艺变量范围的组合。工艺变量如聚焦和曝光剂量具有由关键尺寸(CD)设计值确定的标称值。工艺变量的值可能偏离其标称值相应的范围，因此工艺变量范围的总和不应超过工艺窗口的预算。在工艺窗口中的任何设置或表现，基本上不会出现品质问题、或品质受控在可接受范围内。
对于本领域技术普通人员来说明显的是，可在不脱离本发明的范围的情况下对本发明进行各种改变和变形。所描述的实施例仅用于说明本发明，而不是限制本发明；本发明并不限于所述实施例，而是仅由所附权利要求限定。
Claims (5)
1.一种浅沟槽隔离结构加工方法，其特征在于包括：
掩膜提供步骤，在具有浅沟槽隔离区的衬底上涂覆掩膜；以及
刻蚀步骤，根据所述掩膜对所述浅沟槽隔离区进行刻蚀，从而在所述浅沟槽隔离区边界部分浅沟槽隔离区的外周形成突起；
其中，不同浅沟槽隔离区的上表面离衬底上表面的距离是不统一的,掩膜提供步骤中，利用所述掩膜来有区别地对待上表面离衬底上表面距离不同的浅沟槽隔离区，使得仅仅对较高的浅沟槽隔离区进行为形成所述突起而进行的刻蚀。
2.根据权利要求1所述的浅沟槽隔离结构加工方法，其特征在于，其中所述边界部分浅沟槽隔离区的上表面离衬底上表面的距离大于其它浅沟槽隔离区。
3.根据权利要求1所述的浅沟槽隔离结构加工方法，其特征在于，其中所述掩膜是光刻胶。
4.一种半导体器件制造方法，其特征在于，采用了根据权利要求1至3之一所述的浅沟槽隔离结构加工方法。
5.一种浅沟槽隔离结构，其特征在于，所述浅沟槽隔离结构是根据权利要求1至3之一所述的浅沟槽隔离结构加工方法而制造的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110142011.XA CN102214597B (zh) | 2011-05-27 | 2011-05-27 | 浅沟槽隔离结构及其加工方法和半导体器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110142011.XA CN102214597B (zh) | 2011-05-27 | 2011-05-27 | 浅沟槽隔离结构及其加工方法和半导体器件制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102214597A CN102214597A (zh) | 2011-10-12 |
| CN102214597B true CN102214597B (zh) | 2015-07-29 |
Family
ID=44745852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110142011.XA Active CN102214597B (zh) | 2011-05-27 | 2011-05-27 | 浅沟槽隔离结构及其加工方法和半导体器件制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102214597B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108630531A (zh) * | 2018-05-04 | 2018-10-09 | 武汉新芯集成电路制造有限公司 | 解决有源区位错缺陷的方法及半导体器件 |
| CN109273532B (zh) * | 2018-09-12 | 2022-03-11 | 上海华力微电子有限公司 | 应用于高压电路防静电保护的无回滞效应硅控整流器 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721173A (en) * | 1997-02-25 | 1998-02-24 | Kabushiki Kaisha Toshiba | Method of forming a shallow trench isolation structure |
| CN1314706A (zh) * | 2000-03-21 | 2001-09-26 | 日本电气株式会社 | 形成元件隔离区的方法 |
| CN1722410A (zh) * | 2004-07-12 | 2006-01-18 | 海力士半导体有限公司 | 快闪存储器件的制造方法 |
| CN101106106A (zh) * | 2006-07-10 | 2008-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN101118870A (zh) * | 2006-08-04 | 2008-02-06 | 台湾积体电路制造股份有限公司 | 绝缘结构及其形成方法、以及浅沟槽绝缘结构的形成方法 |
| CN101127319A (zh) * | 2006-08-15 | 2008-02-20 | 上海华虹Nec电子有限公司 | 减小sti边缘漏电的方法 |
| CN101246884A (zh) * | 2007-02-12 | 2008-08-20 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离区、浅沟槽隔离区掩膜版及浅沟槽隔离区制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363558B1 (ko) * | 2001-02-23 | 2002-12-05 | 삼성전자 주식회사 | 반도체 장치의 트렌치 격리 형성 방법 |
| KR100562268B1 (ko) * | 2003-12-31 | 2006-03-22 | 동부아남반도체 주식회사 | 반도체 소자의 소자분리막형성방법 |
-
2011
- 2011-05-27 CN CN201110142011.XA patent/CN102214597B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721173A (en) * | 1997-02-25 | 1998-02-24 | Kabushiki Kaisha Toshiba | Method of forming a shallow trench isolation structure |
| CN1314706A (zh) * | 2000-03-21 | 2001-09-26 | 日本电气株式会社 | 形成元件隔离区的方法 |
| CN1722410A (zh) * | 2004-07-12 | 2006-01-18 | 海力士半导体有限公司 | 快闪存储器件的制造方法 |
| CN101106106A (zh) * | 2006-07-10 | 2008-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN101118870A (zh) * | 2006-08-04 | 2008-02-06 | 台湾积体电路制造股份有限公司 | 绝缘结构及其形成方法、以及浅沟槽绝缘结构的形成方法 |
| CN101127319A (zh) * | 2006-08-15 | 2008-02-20 | 上海华虹Nec电子有限公司 | 减小sti边缘漏电的方法 |
| CN101246884A (zh) * | 2007-02-12 | 2008-08-20 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离区、浅沟槽隔离区掩膜版及浅沟槽隔离区制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102214597A (zh) | 2011-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7906381B2 (en) | Method for integrating silicon-on-nothing devices with standard CMOS devices | |
| US10580686B2 (en) | Semiconductor structure with integrated passive structures | |
| US20180254322A1 (en) | Forming nanosheet transistors with differing characteristics | |
| US8912073B2 (en) | Method of manufacturing semiconductor device | |
| US20160372360A1 (en) | Semiconductor structure with junction leakage reduction | |
| TW201110201A (en) | Fabrication process of a hybrid semiconductor substrate | |
| CN105428358A (zh) | 一种基于图形化绝缘体上硅衬底的cmos器件结构及制备方法 | |
| WO2003054966A1 (en) | Soi device with different silicon thicknesses | |
| CN109037053A (zh) | 栅极的制造方法 | |
| KR100910462B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN102214597B (zh) | 浅沟槽隔离结构及其加工方法和半导体器件制造方法 | |
| US20090189242A1 (en) | Method for non-selective shallow trench isolation reactive ion etch for patterning hybrid-oriented devices compatible with high-performance highly-integrated logic devices | |
| CN104733325A (zh) | 鳍式场效应晶体管器件的制造方法 | |
| US20150035076A1 (en) | Self-Aligned Gate Electrode Diffusion Barriers | |
| JP2006319296A (ja) | 半導体素子の素子分離膜およびその形成方法 | |
| US20090302413A1 (en) | Semiconductor device and sti forming method therefor | |
| US11488837B2 (en) | Method for fabricating high-voltage (HV) transistor | |
| JP2012084636A (ja) | 半導体装置及びその製造方法 | |
| JP2007059912A (ja) | 集積回路応力制御システム | |
| KR100943500B1 (ko) | 반도체 소자 동시 제조 방법 | |
| CN106558527B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| KR100598349B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100372646B1 (ko) | 표준 반도체 공정을 이용한 수직형 트랜지스터의 제조 방법 | |
| KR20050010152A (ko) | 반도체 소자의 저전압 트랜지스터 및 그 제조방법 | |
| CN107785323B (zh) | 金属栅极的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140425 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140425 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |