CN106558527B

CN106558527B - 一种半导体器件及其制造方法和电子装置

Info

Publication number: CN106558527B
Application number: CN201510622384.5A
Authority: CN
Inventors: 王昆
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2015-09-25
Filing date: 2015-09-25
Publication date: 2020-01-03
Anticipated expiration: 2035-09-25
Also published as: CN106558527A

Abstract

本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该方法包括：步骤S101：提供半导体衬底，在所述半导体衬底上形成用于形成浅沟槽隔离结构的沟槽，以及被所述沟槽分隔的有源区；步骤S102：在所述沟槽中在一定深度之上形成扩散阻挡层，以阻止所述沟槽内的填充物和所述有源区之间产生交叉扩散；步骤S103：用隔离材料填充所述沟槽的剩余部分以形成浅沟槽隔离结构。该方法通过在浅沟槽隔离结构中形成扩散阻挡层，从而阻止了浅沟槽隔离结构和有源区之间掺杂物的交叉扩散，避免了由于交叉扩散导致的器件性能错配，提高了相同器件性能的一致性。该半导体器件同样具有上述优点。该电子装置包括上述的半导体器件，同样具有上述优点。

Description

一种半导体器件及其制造方法和电子装置

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。

背景技术

在集成电路制造中，人们期望相同器件，比如MOSFET对，具备相同的电学性能，比如相同的阈值电压，相同的离子注入量等。而在相同环境下，相同器件的电学性能/表现不同被称为错配(mismatch)。以阈值电压Vt为例，当进入65nm以及以下技术节点后，晶体管尺寸减小，相应的Vt掺杂剂量也变小以满足低阈值电压要求。而Vt取决于掺杂剂量，因此，即使很小的掺杂剂量变化也会导致阈值电压错配，即相同的晶体管阈值电压不同。

进一步地，对于目前的集成电路制造工艺，基本所有的离子注入工艺，浅沟槽隔离结构中的氧化物和晶体管区都会同时得到掺杂。而浅沟槽隔离结构中的氧化物和晶体管区由于各自成分不同导致最后的掺杂浓度并不相同，这引起浅沟槽隔离氧化物和晶体管区之间掺杂物的交叉扩散，从而导致晶体管性能错配更严重。

因此，为解决上述技术问题，有必要提出一种新的半导体器件及其制造方法。

发明内容

针对现有技术的不足，本发明提出一种半导体器件及其制造方法和电子装置，可以防止浅沟槽隔离氧化物和晶体管区之间掺杂物的交叉扩散，导致晶体管性能错配。

本发明的一个实施例提供一种半导体器件的制造方法，所述方法包括：步骤S101：提供半导体衬底，在所述半导体衬底上形成用于形成浅沟槽隔离结构的沟槽，以及被所述沟槽分隔的有源区；步骤S102：在所述沟槽中在一定深度之上形成扩散阻挡层，以阻止所述沟槽内的填充物和所述有源区之间产生交叉扩散；步骤S103：用隔离材料填充所述沟槽的剩余部分以形成浅沟槽隔离结构。

进一步地，所述扩散阻挡层的深度与所述沟槽的深度一致。

进一步地，所述扩散阻挡层的深度取决于所述有源区的敏感深度，其中所述有源区的敏感深度为所述有源区中影响器件性能的掺杂物的深度。

进一步地，所述有源区的敏感深度为与阈值电压、饱和电流、漏电流和源/漏轻掺杂中的一种或多种相关的深度。

进一步地，在所述步骤S102之前，还包括下述步骤：用隔离材料填充所述沟槽中，其中，所述隔离材料的填充深度基于所述有源区的敏感深度确定。

进一步地，在所述步骤S102中，在所述沟槽侧壁和所述隔离材料上形成所述扩散阻挡层。

进一步地，在所述步骤S101中步骤S102之间，还包括下述步骤：在所述沟槽侧壁和底部上形成阻挡氧化层。

本发明的另一个实施例提供一种半导体器件，所述半导体器件包括半导体衬底，在所述半导体衬底上形成的浅沟槽隔离结构，以及被所述沟槽隔离结构分隔的有源区，其中，所述浅沟槽隔离结构包括位于一定深度之上的扩散阻挡层，以及位于所述浅沟槽隔离结构剩余部分的隔离材料层。

进一步地，所述扩散阻挡层的深度与所述沟槽的深度一致。

进一步地，所述有源区的敏感深度为与阈值电压、饱和电流、漏电流或源/漏轻掺杂中一种或多种相关的深度。

本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连接的电子组件，其中所述半导体器件包括半导体衬底，在所述半导体衬底上形成的浅沟槽隔离结构，以及被所述沟槽隔离结构分隔的有源区，其中，所述浅沟槽隔离结构包括位于一定深度之上的扩散阻挡层，以及位于所述浅沟槽隔离结构剩余部分的隔离材料层。

进一步地，所述扩散阻挡层的深度与所述沟槽的深度一致。

进一步地，所述有源区的敏感深度为与阈值电压、饱和电流、漏电流或源/漏轻掺杂中的一种或多种相关的深度。

本发明的半导体器件的制造方法，通过在浅沟槽隔离结构中形成扩散阻挡层，从而阻止了浅沟槽隔离结构和有源区之间掺杂物的交叉扩散，避免了由于交叉扩散导致的器件性能错配，提高了相同器件性能的一致性。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出根据本发明提供的半导体器件的制造方法的一种流程图；

图2示出一种根据本发明的半导体器件的剖视图；

图3A～图3D为根据本发明实施例一的半导体器件的制造方法的相关步骤形成的结构的剖视图；

图4为根据本发明实施例一的半导体器件的制造方法的的一种流程图；

图5为本发明实施例二的半导体器件的一种剖视图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

如前所述，随着器件尺寸的缩小，器件的掺杂剂量也随之减小，此时掺杂剂量的微小变化即可导致器件性能的变化，进而导致器件性能错配。导致器件掺剂量变化的一个原因即为浅沟槽隔离结构和有源区(晶体管区)之间掺杂物的交叉扩散，而为了防止这种交叉扩散，本发明提供一种半导体器件的制造方法，其在浅沟槽结构中形成扩散阻挡层，以阻止浅沟槽隔离结构和有源区(晶体管区)之间掺杂物的交叉扩散。如图1所示，该半导体器件制造方法包括：步骤S101：提供半导体衬底，在所述半导体衬底上形成用于形成浅沟槽隔离结构的沟槽，以及被所述沟槽分隔的有源区；步骤S102：在所述沟槽中在一定深度之上形成扩散阻挡层，以阻止所述沟槽内的填充物和所述有源区之间产生交叉扩散；步骤S103：用隔离材料填充所述沟槽的剩余部分以形成浅沟槽隔离结构。

本发明的半导体器件制造方法通过在浅沟槽隔离结构中形成扩散阻挡层，从而阻止了浅沟槽隔离结构和有源区之间掺杂物的交叉扩散，避免了由于交叉扩散导致的器件性能错配，提高了相同器件性能的一致性。

根据本发明的半导体器件制造方法，可以形成各种满足要求的浅沟槽隔离结构。如图2所示，其示出了一种根据本发明的半导体器件的剖视图，在图2所示的半导体器件中，在半导体衬底100上形成有前沟槽隔离结构101和被所述浅沟槽隔离结构分隔的有源区102，其中沟槽隔离结构101和有源区102的数量是示意性表示，不代表真实数量。在浅沟槽隔离结构中形成有扩散阻挡层1010，扩散阻挡层1010的呈凹槽状，即在浅沟槽隔离结构101的侧壁和底部上形成扩散阻挡层1010，示例性地，扩散阻挡层为氮化物层，比如氮化硅。由于扩散阻挡层1010的存在，阻止了浅沟槽隔离结构101和有源区102之间掺杂物的交叉扩散，避免了由于交叉扩散导致的器件性能错配，提高了相同器件性能的一致性。

可以理解的是，图2中示出的半导体器件，扩散阻挡层的形状以及位置仅是根据本发明技术方案的一种实施情形，更选地的是，由于器件尺寸的减小，如果在浅沟槽隔离结构的整个侧壁和底部上形成扩散阻挡层，可能会不利于后续隔离材料的填充，因此本发明的优选实施例中，扩散阻挡层的深度基于有源区的敏感深度确定，述有源区的敏感深度为影响所述有源区中对器件性能的掺杂物的深度。示例性地，所述有源区的敏感深度为与阈值电压、饱和电流、漏电流和源/漏轻掺杂中的一种或多种相关的深度。比如当进行阈值电压调整时，其离子注入深度为

(此处仅是用于说明用的示意性深度，不代表真实深度，真实的阈值电压调整离子注入深度可以基于相应的公式确定)，为了避免浅沟槽隔离结构和有源区之间掺杂物交叉扩散对有源区晶体管阈值电压的影响，可设定有源区的敏感深度为

位于该该深度之上的浅沟槽隔离结构和有源区之间掺杂物交叉扩散会对晶体管阈值电压产生明显影响，而位于该深度之下的浅沟槽隔离结构和有源区之间掺杂物交叉扩散会对晶体管阈值电压影响不明显，因而我们可以在浅沟槽隔离结构中对于有源区敏感深度的位置处设置扩散阻挡层即可实现避免由于交叉扩散导致的器件性能错配，提高了相同器件性能的一致性的目的。

可以理解的是，有源区的敏感深度不仅限于阈值电压的深度，而可以是诸如阈值电压、饱和电流、漏电流和源/漏轻掺杂等与半导体器件/晶体管性能相关的离子掺杂深度中的一种或多种相关的深度，并且敏感深度不必须是等于所述相关深度，而可以是大于或略小于相关深度，只要可实现防止由于交叉扩散导致有源区敏感深度处或以上位置的掺杂无剂量变化的目的即可。

下面结合具体实施例，描述本发明的优选实施方式。

实施例一

下面，参照图3A至图3D以及图4来具体描述本发明的一个实施例的一种半导体器件的制造方法。其中，图3A至图3D为本发明的一个实施例的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；图4为本发明的一个实施例的半导体器件的制造方法的一种流程图。

本发明实施例一的半导体器件的制造方法，包括如下步骤：

步骤S401：提供半导体衬底300，在所述半导体衬底300上形成用于形成隔离结构的沟槽301，以及被所述隔离结构分隔的有源区302，并且在沟槽301的侧壁上底部上形成有阻挡氧化层303，形成的结构如图3A所示。

其中，半导体衬底300可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底300的构成材料选用单晶硅。

沟槽301通过本领域常用方法形成，示例性性，沟槽301的形成包括下述步骤：

在所述半导体衬底300上垫底氧化层，所述垫底氧化层示例性地为二氧化硅层，其通过热氧化法形成，厚度为

作为后续氮化硅层的应力缓冲层；

在所述垫底氧化层上形成氮化硅层，所述氮化硅层通过CVD方法形成，厚度为

在后续STI隔离材料填充中保护有源区，并可作为后续CMP的阻挡层；

刻蚀所述垫底氧化层和氮化硅层，即通过光刻技术图形化有源区，并通过合适的诸如干法刻蚀或湿法刻蚀的方法刻蚀所述垫底氧化层、氮化硅层以及半导体衬底300形成沟槽301；

在所述沟槽301的侧壁和底部上形成阻挡氧化层303，示例性地，所述阻挡氧化层303为二氧化硅层，其通过热氧化法形成，用于防止后续STI隔离材料填填充中对半导体衬底300的污染。

沟槽301的深度根据需要确定，比如为

之间。同时，可以理解的是，图3A以及其它附图中的沟槽301和有源区302的数量是示意性的，并不代表真实数量，仅用于说明本实施例的半导体器件的制造方法如何进行。

步骤S402：用于隔离材料填充所述沟槽301以形成第一隔离材料层304，第一隔离材料层304填充的深度基于有源区302的敏感深度h确定，形成的结构如图3B所示。

示例性地，在本实施例中，有源区302的敏感深度h为与有源区阈值电压调整的离子注入深度相关，在步骤S302中填充的隔离材料其深度与有源区302的敏感深度h对应，即在沟槽301中，对应于该有源区302的敏感深度h上的区域不进行填充，而在沟槽301中，对应于该有源区302的敏感深度h之下的区域的则填充满隔离材料304。

示例性，第一隔离材料层304为未掺杂硅玻璃，其通过诸如PE-TEOS、O₃-TEOS、高密度等离子体CVD(HDP-CVD)氧化物等CVD工艺形成。

由于用于第一隔离材料层304的填充深度基于有源区302的敏感深度h，因而可基于有源区302的敏感深度控制填充的工艺时间以实现仅在沟槽301中，对应于该有源区302的敏感深度h之下的区域的填充隔离材料形成第一隔离材料层304，而之上的区域不填充。或者在一个实施方式中，可以先通过前述方法在沟槽301中填充足够的隔离材料，然后通过凹陷刻蚀去除一部分隔离材料，以使在沟槽301中，对应于该有源区302的敏感深度h之下的区域的填充隔离材料，而之上的区域不填充，从而形成满足要求的第一隔离材料层304。

步骤S403：在所述阻挡氧化层303和所述第一隔离材料层304上形成扩散阻挡层305，形成的结构如图3C所示。

示例性，扩散阻挡层305采用氮化硅层，或其他扩散阻挡能力强的材料，其通过诸如PVD、CVD、ALD等常用工艺形成，并且示例性地，厚度为

可以理解的是扩散阻挡层305不局限于氮化硅层，而可以是其它对B、P、As等掺杂物的相互扩散抑制能力强的材料层，其均包括在本发明的范围内。

步骤S404：用隔离材料填充所述沟槽301的剩余部分，以形成第二隔离材料层306，所形成的结构如图3D所示。

至此完成了本实施半导体器件的所有步骤，可以理解的是，在上述步骤之前、之中或之后还可以包括其它步骤。在步骤S404中包括隔离材料层的平坦化步骤，以及在步骤S404之后还包括去除前述垫底氧化层和氮化层的步骤，其均为本领域常用工艺，在此不再赘述，并且其同样包含在本发明中。

本实施的半导体器件制造方法，通过在浅沟槽隔离结构中对应于有源区敏感深度h之上的区域形成扩散阻挡层，从而可以防止后续完成离子注入后，浅沟槽隔离结构和有源区之间的交叉扩散对有源区敏感深度h处的离子掺杂剂量造成影响，进而导致器件性能的错配，影响相同器件性能的一致性。

实施例二

本发明的另一个实施例提供一种半导体器件，其可以采用如上所述的方法制备。下面，参照图5来介绍本发明实施例的半导体器件的具体结构。

如图5所示，本发明实施例的半导体器件包括半导体衬底500，在所述半导体衬底500上形成的浅沟槽隔离结构501，以及被所述沟槽隔离结构501分隔的有源区502，其中，所述浅沟槽隔离结构501包括位于一定深度之上的扩散阻挡层505，以及位于所述浅沟槽隔离结构剩余部分的隔离材料层。

示例性地，在本实施中，所述扩散阻挡层505的深度取决于所述有源区502的敏感深度h，其中所述有源区的敏感深度h为所述有源区502中影响器件性能的掺杂物的深度，其为与阈值电压、饱和电流、漏电流或源/漏轻掺杂等一种或多种相关的深度。示例性地，比如所述有源区502的敏感深度h为阈值电压调整的离子注入深度。在浅沟槽隔离结构501中，对应于该有源区502的敏感深度h之上的区域形成有扩散阻挡层505，而之下的区域则没有。即，如图5所示，在本实施中，浅沟槽隔离结构为类三明治结构，其包括位于扩散阻挡层505之下的第一隔离材料层504以及位于扩散阻挡层505之上的第二隔离材料层506。

此外，在本实施中，浅沟槽隔离结构还包括阻挡氧化层503，其位于浅沟槽隔离结构的侧壁上底部上，用于在进行隔离材料填充时保护半导体衬底500。

可以理解的是，所述扩散阻挡层的深度除了基于有源区的敏感深度确定之前还，可与所述沟槽的深度一致。即在所述浅沟槽隔离结构的侧壁和底部上或者在所述阻挡氧化层上形成所述扩散阻挡层，其同样可达到防止浅沟槽隔离结构和有源区交叉扩散的目的。

本实施例半导体器件，由于在浅沟槽隔离结构中对应于有源区敏感深度h之上的区域形成扩散阻挡层，从而可以防止浅沟槽隔离结构和有源区之间的交叉扩散对有源区敏感深度h处的离子掺杂剂量造成影响，进而导致器件性能的错配，影响相同器件性能的一致性。

实施例三

本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件为根据上述的半导体器件的制造方法所制得的半导体器件，或者为如上所述的半导体器件。

其中，该电子组件，可以为分立器件、集成电路等任何电子组件。

示例性地，所述半导体器件包括半导体衬底，在所述半导体衬底上形成的浅沟槽隔离结构，以及被所述沟槽隔离结构分隔的有源区，其中，所述浅沟槽隔离结构包括位于一定深度之上的扩散阻挡层，以及位于所述浅沟槽隔离结构剩余部分的隔离材料层。

示例性地，所述扩散阻挡层的深度与所述沟槽的深度一致。

示例性地，所述扩散阻挡层的深度取决于所述有源区的敏感深度，其中所述有源区的敏感深度为所述有源区中影响器件性能的掺杂物的深度。

示例性地，所述有源区的敏感深度为与阈值电压、饱和电流、漏电流或源/漏轻掺杂中的一种或多种相关的深度。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。

本发明实施例的电子装置，由于使用了上述的半导体器件，因而同样具有上述优点。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制造方法，其特征在于，所述方法包括：

步骤S101：提供半导体衬底，在所述半导体衬底上形成用于形成浅沟槽隔离结构的沟槽，以及被所述沟槽分隔的有源区；

步骤S102：在所述沟槽中在一定深度之上形成扩散阻挡层，以阻止所述沟槽内的填充物和所述有源区之间产生交叉扩散，所述扩散阻挡层的深度取决于所述有源区的敏感深度，其中所述有源区的敏感深度为所述有源区中影响器件性能的掺杂物的深度；

步骤S103：用隔离材料填充所述沟槽的剩余部分以形成浅沟槽隔离结构。

2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述有源区的敏感深度为与阈值电压、饱和电流、漏电流和源/漏轻掺杂中的一种或多种相关的深度。

3.如权利要求1或2所述的半导体器件的制造方法，其特征在于，在所述步骤S102之前，还包括下述步骤：

用隔离材料填充所述沟槽中，其中，所述隔离材料的填充深度基于所述有源区的敏感深度确定。

4.如权利要求3所述的半导体器件的制造方法，其特征在于，在所述步骤S102中，在所述沟槽侧壁和所述隔离材料上形成所述扩散阻挡层。

5.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中步骤S102之间，还包括下述步骤：

在所述沟槽侧壁和底部上形成阻挡氧化层。

6.一种半导体器件，其特征在于，所述半导体器件包括半导体衬底，在所述半导体衬底上形成的浅沟槽隔离结构，以及被所述沟槽隔离结构分隔的有源区，其中，所述浅沟槽隔离结构包括位于一定深度之上的扩散阻挡层，以及位于所述浅沟槽隔离结构剩余部分的隔离材料层，所述扩散阻挡层的深度取决于所述有源区的敏感深度，其中所述有源区的敏感深度为所述有源区中影响器件性能的掺杂物的深度。

7.如权利要求6所述的半导体器件，其特征在于，所述有源区的敏感深度为与阈值电压、饱和电流、漏电流或源/漏轻掺杂中一种或多种相关的深度。

8.一种电子装置，其特征在于，包括半导体器件以及与所述半导体器件相连接的电子组件，其中所述半导体器件包括半导体衬底，在所述半导体衬底上形成的浅沟槽隔离结构，以及被所述沟槽隔离结构分隔的有源区，其中，所述浅沟槽隔离结构包括位于一定深度之上的扩散阻挡层，以及位于所述浅沟槽隔离结构剩余部分的隔离材料层，所述扩散阻挡层的深度取决于所述有源区的敏感深度，其中所述有源区的敏感深度为所述有源区中影响器件性能的掺杂物的深度。

9.如权利要求8所述的电子装置，其特征在于，所述有源区的敏感深度为与阈值电压、饱和电流、漏电流或源/漏轻掺杂中的一种或多种相关的深度。