CN106257672B - 半导体器件制作方法、半导体器件及电子装置 - Google Patents

半导体器件制作方法、半导体器件及电子装置 Download PDF

Info

Publication number
CN106257672B
CN106257672B CN201510345790.1A CN201510345790A CN106257672B CN 106257672 B CN106257672 B CN 106257672B CN 201510345790 A CN201510345790 A CN 201510345790A CN 106257672 B CN106257672 B CN 106257672B
Authority
CN
China
Prior art keywords
isolation structure
top edge
thickness
shallow trench
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510345790.1A
Other languages
English (en)
Other versions
CN106257672A (zh
Inventor
李敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510345790.1A priority Critical patent/CN106257672B/zh
Publication of CN106257672A publication Critical patent/CN106257672A/zh
Application granted granted Critical
Publication of CN106257672B publication Critical patent/CN106257672B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半导体器件制作方法、半导体器件及电子装置。本发明提供一种半导体器件的制作方法，其包括提供半导体衬底，在所述半导体衬底上形成有源区和用于形成浅沟槽隔离结构的沟槽；形成覆盖所述沟槽底部和侧壁以及有源区靠近所述沟槽顶部边缘部分的氧化衬层；采用绝缘材料填充所述沟槽以形成所述浅沟槽隔离结构；在所述半导体衬底上形成栅极堆栈；形成栅极之间或栅极与源/漏极之间的局部互连，其中，所述氧化衬层在所述沟槽顶部边缘、以及有源区靠近所述沟槽顶部边缘部分的厚度大于在所述沟槽底部和侧壁部分的厚度。本发明提出的半导体器件的制作方法，不会在沟槽顶部边缘部分出现缺角，因而在后续形成局部互连避免了结泄漏。

Description

半导体器件制作方法、半导体器件及电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件制作方法、半导体器件及电子装置。
背景技术
存储器件广泛用于电子装置中以存储数据，比如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)。DRAM一般通过向存储器中重新写入数据使其周期性刷新来保持数据。而SRAM则不需要刷新电路即能保存它内部存储的数据，具有高速度、低功耗与标准工艺相兼容等优点，广泛应用于PC、个人通信、消费电子产品(智能卡、数码相机、多媒体播放器)等领域。
随着存储器件尺寸不断减小，一方面增加了器件密度，另一方面也降低了成本。但是接触孔(contact)尺寸、栅极尺寸、有源区尺寸限制了存储单元减小。SRAM的面积取决于有源区关键尺寸、栅极关键尺寸以及接触孔到栅极的距离，但这些都很难减小。目前一种方法是增加额外的蚀刻步骤来打开栅极间隙壁(sidewall)，然后用第二多晶硅膜层来形成栅极和栅极或栅极与源/漏之间的局部互连(local inter-connect)，这样接触孔数量可减小，进而缩小芯片尺寸。具体过程为，首先，如图1A所示，在半导体衬底100上形成阱区101和浅沟槽隔离结构(STI)102，在STI形成过程中会在STI顶部边缘产生缺角(divot)103，随后在半导体衬底100形成栅极堆栈104和间隙壁105以及其他结构，比如源极/漏极。接着，如图1B所示，在半导体衬底100和栅极堆栈104上形成多晶硅层106，由于浅沟槽隔离结构(STI)102存在缺角103，因而在多晶硅层106也会填充在缺角103内。接着，如图1C所示，通过涂覆光刻胶107以及相应的曝光、显影、刻蚀步骤来去除非局部互连区域的多晶硅层106，保留用于互连的多晶硅层106。最后，如图1D所示，进行硅化处理，即将多晶硅层106转变为硅化物，从而使栅极和栅极或栅极与源/漏之间的局部互连通过硅化物实现，但是由于多晶硅层106也会填充在缺角103内，因而缺角103内也会形成硅化物，从而增加了结泄漏(junctionleak)。
如上所述，在这种工艺中硅化物(silicide)是形成在第二多晶硅膜层和栅极上，而不是常规的有源区和栅极上。但是，由于浅沟槽隔离结构常常存在缺角，如果第二多晶硅膜层离浅沟槽隔离结构(STI)较近则很可能在有源区边缘形成硅化物，从而增加了结泄漏。
因此，有必要提出一种新的制作方法，以解决上述存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，其包括：提供半导体衬底，在所述半导体衬底上形成有源区和用于形成浅沟槽隔离结构的沟槽；形成覆盖所述沟槽底部和侧壁以及有源区靠近所述沟槽顶部边缘部分的氧化衬层；采用绝缘材料填充所述沟槽以形成所述浅沟槽隔离结构；在所述半导体衬底上形成栅极堆栈；形成栅极之间或栅极与源/漏极之间的局部互连，其中，所述氧化衬层在所述沟槽顶部边缘、以及有源区靠近所述沟槽顶部边缘部分的厚度大于在所述沟槽底部和侧壁部分的厚度。
优选地，在所述半导体衬底上形成所述沟槽的步骤包括：在所述半导体衬底形成垫氧化层和垫氮化层；刻蚀所述垫氮化层形成开口；对所述开口底部的半导体衬底进行掺杂；在所述开口侧壁上形成间隙壁；以所述垫氮化层和间隙壁为掩膜刻蚀所述半导体衬底，形成所述用于形成浅沟槽隔离结构的沟槽；去除所述间隙壁。
优选地，所述垫氧化层和垫氮化层通过低压气相沉积或热处理工艺形成。
优选地，所述垫氮化层厚度为
Figure BDA0000741465620000031
优选地，所述垫氧化层厚度为
Figure BDA0000741465620000032
优选地，所述间隙壁通过低压气相沉积或热处理工艺形成。
优选地，所述间隙壁宽度为25nm～70nm。
优选地，使用热磷酸刻蚀所述垫氮化层形成所述开口。
优选地，采用砷或砷化氢进行所述掺杂。
优选地，所述掺杂剂量为1E10～5E15/cm2
优选地，所述氧化衬层在所述沟槽顶部边缘、以及有源区靠近所述沟槽顶部边缘部分的厚度为
Figure BDA0000741465620000033
在所述沟槽底部和侧壁部分的厚度为
Figure BDA0000741465620000034
优选地，所述氧化衬层在所述沟槽顶部边缘、以及有源区靠近所述沟槽顶部边缘部分的厚度为在所述沟槽底部和侧壁部分的两倍。
本发明提出的半导体器件的制作方法，在形成浅沟槽隔离结构时，先形成覆盖所述沟槽底部和侧壁以及有源区靠近所述沟槽顶部边缘部分的氧化衬层，且所述氧化衬层在所述沟槽顶部边缘、以及有源区靠近所述沟槽顶部边缘部分的厚度大于在所述沟槽底部和侧壁部分的厚度，这样在后续填充沟槽并平坦化后，不会在沟槽顶部边缘部分出现缺角，因而在后续形成局部互连时不会出现由于浅沟槽隔离结构顶部边缘存在硅化物，而导致有源区边缘形成硅化物的情况，从而避免了由于这种情况造成的结泄漏。
本发明另一方面提供一种半导体器件，其包括：半导体衬底，所述半导体衬底形成有浅沟槽隔离结构和有源区，以及位于所述半导体衬底上的栅极堆栈和所述栅极堆栈之间、以及栅极堆栈与源/漏之间的局部互连结构，其中，所述浅沟槽隔离结构底部和侧壁以及有源区靠近所述浅沟槽隔离结构顶部边缘部分形成有氧化衬层，且所述氧化衬层在所述浅沟槽隔离结构顶部边缘、以及有源区靠近所述浅沟槽隔离结构顶部边缘部分的厚度大于在所述浅沟槽隔离结构底部和侧壁部分的厚度。
优选地，所述氧化衬层在所述述浅沟槽隔离结构顶部边缘、以及有源区靠近所述浅沟槽隔离结构顶部边缘部分的厚度为
Figure BDA0000741465620000035
在所述浅沟槽隔离结构底部和侧壁部分的厚度为
Figure BDA0000741465620000041
优选地，所述氧化衬层在所述述浅沟槽隔离结构顶部边缘、以及有源区靠近所述浅沟槽隔离结构顶部边缘部分的厚度为在所述浅沟槽隔离结构底部和侧壁部分的两倍。。
本发明提出的半导体器件，在沟槽隔离结构底部和侧壁以及有源区靠近沟槽隔离结构顶部边缘部分形成有氧化衬层，且所述氧化衬层在所述沟槽隔离结构顶部边缘、以及有源区靠近所述沟槽隔离结构顶部边缘部分的厚度大于在所述沟槽隔离结构底部和侧壁部分的厚度，因而在沟槽顶部边缘部分没有形成缺角，因而在后续形成局部互连时不会出现由于浅沟槽隔离结构顶部边缘存在硅化物，而导致有源区边缘形成硅化物的情况，从而避免了由于这种情况造成的结泄漏。
本发明再一方面提供一种电子装置，其包括本发明提供的上述半导体器件。
本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A～图1D示出了现有技术中栅极之间或栅极与源/漏极之间的局部互连形成过程的示意图；
图2A～图2M示出了本发明一实施方式的制作方法依次实施各步骤所获得器件的剖面示意图；
图3示出了本发明一实施方式的制作方法的流程图；
图4示出了根据本发明一实施方式的半导体器件结构示意图；
图5示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
本发明提供一种半导体器件制作方法，如图3所示，该方法包括：步骤S301，提供半导体衬底，在所述半导体衬底上形成有源区和用于形成浅沟槽隔离结构的沟槽；步骤S302，形成覆盖所述沟槽底部和侧壁以及有源区靠近所述沟槽顶部边缘部分的氧化衬层；步骤S303，采用绝缘材料填充所述沟槽以形成所述浅沟槽隔离结构；步骤S304，在所述半导体衬底上形成栅极堆栈；步骤S305，形成栅极之间或栅极与源/漏极之间的局部互连，
其中，所述氧化衬层在所述沟槽顶部边缘、以及有源区靠近所述沟槽顶部边缘部分的厚度大于在所述沟槽底部和侧壁部分的厚度。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面结合图2A～图2M对本发明的半导体器件的制作方法做详细描述。
首先，如图2A所示，提供半导体衬底200，在半导体衬底200上形成垫氧化层(padoxide)201和垫氮化层(pad nitride)202，垫氮化层202位于垫氧化层201之上。
半导体衬底200具有平整的表面，其可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外，半导体衬底上可以形成有其它器件，例如PMOS和NMOS晶体管。
垫氧化层201和垫氮化层202可采用本领域常用的方法形成，比如沉积法。作为示例，在本实施例中垫氧化层201和垫氮化层202通过低压化学气相沉积(LPCVD)或热处理工艺(thermal process)形成，其中垫氧化层201的厚度在
Figure BDA0000741465620000061
之间，垫氮化层202的厚度在
Figure BDA0000741465620000071
之间。垫氧化层201可采用二氧化硅，和垫氮化层202可采用氮化硅。
接着，如图2B所示，图形化所述垫氮化层202，并停止在所述垫氧化层201上。具体地，在所述垫氧化层202上涂覆光刻胶203，并通过图形化的掩膜进行曝光显影，以形成预定形状，接着以光刻胶203为掩膜刻蚀所述垫氮化层202，形成预定形状。在该预定形状中，开口204对应于待形成浅沟槽隔离结构的区域和有源区靠近所述浅沟槽隔离结构顶部边缘的区域，未被刻蚀掉的垫氮化层202对应有源区。
作为示例，在本实施例中，使用热磷酸(H3PO4)刻蚀所述垫氮化层202。
接着，如图2C所示，对所述开口204底部的半导体衬底区域205进行掺杂。具体地，以垫氮化层202和光刻胶203为掩膜对所述开口204底部的半导体衬底区域205进行离子注入，注入离子可为砷(As)或砷化氢(AsH3)，注入剂量为1E10～5E15/cm2。
作为示例，在本实施例中，注入离子选用砷。
接着，如图2D所示，去除所述光刻胶203，并在所述开口204侧壁上形成间隙壁206。
光刻胶203的去除可采用本领域常用的灰化方法，间隙壁206可通过诸如沉积方法等形成。
作为示例，在本实施中，间隙壁206通过低压化学气相沉积或热处理工艺形成，其可采用二氧化硅或其他合适材料。形成间隙壁206时可首先在开口204内以及垫氮化层202上形成总厚度为
Figure BDA0000741465620000072
的间隙壁材料层，然后刻蚀所述间隙材料层形成如图2D所示的间隙壁206，刻蚀后间隙壁206的宽度为25nm～70nm，即图2D中L区域的尺寸为25nm～70nm。
接着，如图2E所示，以垫氮化层202和间隙壁206为掩膜刻蚀所述垫氧化层201和半导体衬底200形成浅沟槽207。
接着，如图2F所示，去除所述间隙壁206。
接着，如图2G所示，形成覆盖所述浅沟槽207底部和侧壁的以及有源区靠近所述浅沟槽隔离结构顶部边缘部分的氧化衬层(lining oxide)208A和208B，其中，由于，半导体衬底200靠近浅沟槽207顶部边缘的区域有离子注入，因而在所述述浅沟槽207顶部边缘、以及有源区靠近所述浅沟槽207顶部边缘部分的氧化衬层208B的厚度大于在所述浅沟槽隔离结构底部和侧壁的氧化衬层208A的厚度。
作为示例，在本实施例中，在所述述浅沟槽207顶部边缘、以及有源区靠近所述浅沟槽207顶部边缘部分的氧化衬层208B的厚度大为在所述浅沟槽隔离结构底部和侧壁的氧化衬层208A的厚度的两倍，，在所述述浅沟槽207顶部边缘、以及有源区靠近所述浅沟槽207顶部边缘部分的氧化衬层208B的厚度为
Figure BDA0000741465620000081
在所述浅沟槽隔离结构底部和侧壁的氧化衬层208A的厚度为
Figure BDA0000741465620000082
接着，如图2H所示，向所述浅沟槽207内填充绝缘材料209。填充材料可选用二氧化硅或其他合适的氧化物或氮化物。
接着，如图2I所示，平坦化所述绝缘材料209形成浅沟槽隔离结构210，并去除垫氧化层201和垫氮化层202。由于在所述述浅沟槽207顶部边缘、以及有源区靠近所述浅沟槽207顶部边缘部分的氧化衬层208B的厚度大于在所述浅沟槽隔离结构底部和侧壁的氧化衬层208A的厚度，因此，在平坦化所述隔离材料209形成浅沟槽隔离结构210后，浅沟槽隔离结构的顶部边缘部分未形成缺角。
接着，在所述半导体衬底上形成栅极堆栈，以及栅极之间或栅极与源/漏极之间的局部互连，具体如图2J～图2M所示。
首先，如图2J所示，在半导体衬底200上形成多个栅极堆栈211、栅极间隙壁以及相应的源/漏区212。
接着，如图2K所示，在半导体衬底200和栅极堆栈211上形成多晶硅层213。
接着，如图2L所示，通过涂覆光刻胶214以及相应的曝光、显影、刻蚀步骤来去除非局部互连区域的多晶硅层213，保留用于互连的多晶硅层213。
最后，如图2M所示，进行硅化处理，即将多晶硅层213转变为硅化物，从而使栅极和栅极或栅极与源/漏之间的局部互连通过硅化物实现。
在本实施例中，由于浅沟槽隔离结构(STI)210没有缺角，不存在填充在浅沟槽隔离结构(STI)210缺角内的多晶硅层106，也就不存在浅沟槽隔离结构(STI)210边缘的硅化物，因而可避免结泄露。
至此完成了本实施半导体器件制作方法的全部步骤，可以理解的是本实施例的本实施半导体器件制作方法并不局限于上述步骤，而是可包括在上述步骤之前、之中或之后的其他工艺步骤，比如在去除光刻胶203后，还可包括清洗步骤，用于去除光刻胶或其他物质的残渣。
实施例二
本发明还提供一种采用实施例一中所述的方法制作的半导体器件，如图4所示，该半导体器件包括半导体衬底400，所述半导体衬底形成有浅沟槽隔离结构410和有源区，以及位于所述半导体衬底400上的栅极堆栈411和所述栅极堆栈411之间、以及栅极堆栈411与源/漏412之间的局部互连结构413，
其中，所述浅沟槽隔离结构410底部和侧壁以及有源区靠近所述浅沟槽隔离结构顶部边缘部分形成有氧化衬层408，且所述氧化衬层408在所述述浅沟槽隔离结构顶部边缘、以及有源区靠近所述浅沟槽隔离结构顶部边缘部分的厚度大于在所述浅沟槽隔离结构底部和侧壁部分的厚度。
所述氧化衬层408在所述述浅沟槽隔离结构顶部边缘、以及有源区靠近所述浅沟槽隔离结构顶部边缘部分的厚度为
Figure BDA0000741465620000091
在所述浅沟槽隔离结构底部和侧壁部分的厚度为
Figure BDA0000741465620000092
所述氧化衬层408在所述述浅沟槽隔离结构顶部边缘、以及有源区靠近所述浅沟槽隔离结构顶部边缘部分的厚度为在所述浅沟槽隔离结构底部和侧壁部分的两倍。
实施例三
本发明另外还提供一种电子装置，其包括前述的半导体器件。
由于包括的半导体器件采用晶圆级封装，因而具有该工艺带来的优点，并且由于采用上述方法进行封装，良品率较高，成本相对降低，因此该电子装置同样具有上述优点。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。在本实施中以PDA为例进行示例，如图5所示。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (15)

1.一种半导体器件的制作方法，其特征在于，包括下述步骤：
提供半导体衬底，在所述半导体衬底上形成有源区和用于形成浅沟槽隔离结构的沟槽；
形成覆盖所述沟槽底部和侧壁以及有源区靠近所述沟槽顶部边缘部分的氧化衬层；
采用绝缘材料填充所述沟槽以形成所述浅沟槽隔离结构；
在所述半导体衬底上形成栅极堆栈；
形成栅极之间或栅极与源/漏极之间的局部互连，
其中，所述氧化衬层在所述沟槽顶部边缘、以及有源区靠近所述沟槽顶部边缘部分的厚度大于在所述沟槽底部和侧壁部分的厚度，从而避免在形成局部互连时由于浅沟槽隔离结构顶部边缘存在硅化物而导致的结泄露，其中，
在所述半导体衬底上形成所述沟槽的步骤包括：
在所述半导体衬底形成垫氧化层和垫氮化层；
刻蚀所述垫氮化层形成开口；
对所述开口底部的半导体衬底进行掺杂；
在所述开口侧壁上形成间隙壁；
以所述垫氮化层和间隙壁为掩膜刻蚀所述半导体衬底，形成所述用于形成浅沟槽隔离结构的沟槽；
去除所述间隙壁。
2.根据权利要求1所述的制作方法，其特征在于，所述垫氧化层和垫氮化层通过低压气相沉积或热处理工艺形成。
3.根据权利要求1所述的制作方法，其特征在于，所述垫氮化层厚度为
Figure FDA0001948661190000011
4.根据权利要求1所述的制作方法，其特征在于，所述垫氧化层厚度为
Figure FDA0001948661190000012
5.根据权利要求1所述的制作方法，其特征在于，所述间隙壁通过低压气相沉积或热处理工艺形成。
6.根据权利要求1所述的制作方法，其特征在于，所述间隙壁宽度为25nm～70nm。
7.根据权利要求1所述的制作方法，其特征在于，使用热磷酸刻蚀所述垫氮化层形成所述开口。
8.根据权利要求1所述的制作方法，其特征在于，采用砷或砷化氢进行所述掺杂。
9.根据权利要求1所述的制作方法，其特征在于，所述掺杂剂量为1E10～5E15/cm2。
10.根据权利要求1所述的制作方法，其特征在于，所述氧化衬层在所述沟槽顶部边缘、以及有源区靠近所述沟槽顶部边缘部分的厚度为
Figure FDA0001948661190000021
在所述沟槽底部和侧壁部分的厚度为
Figure FDA0001948661190000022
11.根据权利要求1所述的制作方法，其特征在于，所述氧化衬层在所述沟槽顶部边缘、以及有源区靠近所述沟槽顶部边缘部分的厚度为在所述沟槽底部和侧壁部分的两倍。
12.一种半导体器件，其特征在于，包括：半导体衬底，所述半导体衬底形成有浅沟槽隔离结构和有源区，以及位于所述半导体衬底上的栅极堆栈和所述栅极堆栈之间、以及栅极堆栈与源/漏之间的局部互连结构，
其中，所述浅沟槽隔离结构底部和侧壁以及有源区靠近所述浅沟槽隔离结构顶部边缘部分形成有氧化衬层，且所述氧化衬层在所述浅沟槽隔离结构顶部边缘、以及有源区靠近所述浅沟槽隔离结构顶部边缘部分的厚度大于在所述浅沟槽隔离结构底部和侧壁部分的厚度从而避免在形成局部互连时由于浅沟槽隔离结构顶部边缘存在硅化物而导致的结泄露。
13.根据权利要求12所述的半导体器件，其特征在于，所述氧化衬层在所述浅沟槽隔离结构顶部边缘、以及有源区靠近所述浅沟槽隔离结构顶部边缘部分的厚度为
Figure FDA0001948661190000023
在所述浅沟槽隔离结构底部和侧壁部分的厚度为
Figure FDA0001948661190000024
14.根据权利要求12所述的半导体器件，其特征在于，所述氧化衬层在所述浅沟槽隔离结构顶部边缘、以及有源区靠近所述浅沟槽隔离结构顶部边缘部分的厚度为在所述浅沟槽隔离结构底部和侧壁部分的两倍。
15.一种电子装置，其特征在于，包括如权利要求12-14之一所述的半导体器件。
CN201510345790.1A 2015-06-18 2015-06-18 半导体器件制作方法、半导体器件及电子装置 Active CN106257672B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510345790.1A CN106257672B (zh) 2015-06-18 2015-06-18 半导体器件制作方法、半导体器件及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510345790.1A CN106257672B (zh) 2015-06-18 2015-06-18 半导体器件制作方法、半导体器件及电子装置

Publications (2)

Publication Number Publication Date
CN106257672A CN106257672A (zh) 2016-12-28
CN106257672B true CN106257672B (zh) 2020-06-09

Family

ID=57713749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510345790.1A Active CN106257672B (zh) 2015-06-18 2015-06-18 半导体器件制作方法、半导体器件及电子装置

Country Status (1)

Country Link
CN (1) CN106257672B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610994B (zh) * 2019-07-17 2023-03-31 成都芯源系统有限公司 一种横向双扩散金属氧化物半导体场效应晶体管
CN112103332B (zh) * 2020-11-09 2021-04-27 晶芯成(北京)科技有限公司 一种静态随机存取存储器及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001707A (en) * 1998-12-07 1999-12-14 United Semiconductor Corp. Method for forming shallow trench isolation structure
US6143624A (en) * 1998-10-14 2000-11-07 Advanced Micro Devices, Inc. Shallow trench isolation formation with spacer-assisted ion implantation
US6153478A (en) * 1998-01-28 2000-11-28 United Microelectronics Corp. STI process for eliminating kink effect
CN104465384A (zh) * 2013-09-23 2015-03-25 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW391051B (en) * 1998-11-06 2000-05-21 United Microelectronics Corp Method for manufacturing shallow trench isolation structure
TW480658B (en) * 2001-05-23 2002-03-21 United Microelectronics Corp Manufacturing method for shallow trench isolation structure
KR100428768B1 (ko) * 2001-08-29 2004-04-30 삼성전자주식회사 트렌치 소자 분리형 반도체 장치 및 그 형성 방법
KR20070002903A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
JP2009016500A (ja) * 2007-07-03 2009-01-22 Renesas Technology Corp 半導体装置の製造方法
CN102201361A (zh) * 2010-03-25 2011-09-28 上海宏力半导体制造有限公司 一种有效减少位错的方法及一种半导体器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153478A (en) * 1998-01-28 2000-11-28 United Microelectronics Corp. STI process for eliminating kink effect
US6143624A (en) * 1998-10-14 2000-11-07 Advanced Micro Devices, Inc. Shallow trench isolation formation with spacer-assisted ion implantation
US6001707A (en) * 1998-12-07 1999-12-14 United Semiconductor Corp. Method for forming shallow trench isolation structure
CN104465384A (zh) * 2013-09-23 2015-03-25 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法

Also Published As

Publication number Publication date
CN106257672A (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
US7923331B2 (en) Method of fabricating recess channel transistor having locally thick dielectrics and related devices
US20140291755A1 (en) Semiconductor device and semiconductor module
US10763260B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US7867856B2 (en) Method of manufacturing a semiconductor device having fin-field effect transistor
CN109994478B (zh) 一种半导体器件及其制作方法、电子装置
CN107316808B (zh) 一种半导体器件及其制备方法、电子装置
US8343864B2 (en) DRAM with schottky barrier FET and MIM trench capacitor
CN106972021B (zh) 一种半导体器件及其制作方法、电子装置
US7563671B2 (en) Method for forming trench capacitor and memory cell
CN109994486B (zh) 一种半导体器件及其制作方法、电子装置
CN106257672B (zh) 半导体器件制作方法、半导体器件及电子装置
US9123576B2 (en) Semiconductor device and method for manufacturing the same
JP2009088514A (ja) 半導体素子及びその製造方法
CN106972020B (zh) 一种半导体器件及其制作方法、电子装置
US8470702B2 (en) Semiconductor device and method for forming the same
CN106601687B (zh) 一种半导体器件及其制备方法、电子装置
US20070224756A1 (en) Method for fabricating recessed gate mos transistor device
KR101414076B1 (ko) 반도체 소자 및 이의 제조 방법
CN108735670B (zh) 一种半导体器件及其制造方法和电子装置
TWI443834B (zh) 半導體裝置及其製造方法
CN107305891B (zh) 一种半导体器件及其制作方法、电子装置
US20080006864A1 (en) Semiconductor device and a manufacturing method thereof
CN111180450B (zh) 一种半导体器件及其制作方法、电子装置
US10204914B2 (en) Method for fabricating semiconductor device
CN108807403B (zh) 一种半导体器件及其制作方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant