JP2009088514A - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP2009088514A JP2009088514A JP2008244953A JP2008244953A JP2009088514A JP 2009088514 A JP2009088514 A JP 2009088514A JP 2008244953 A JP2008244953 A JP 2008244953A JP 2008244953 A JP2008244953 A JP 2008244953A JP 2009088514 A JP2009088514 A JP 2009088514A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- forming
- gate electrode
- semiconductor substrate
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】自己整列フローティングゲート工程を利用した半導体素子の製造方法を提供する。
【解決手段】半導体素子の製造方法は、窒化膜パターンをマスクとして半導体基板をエッチングしてトレンチを形成する段階と、半導体基板全面に絶縁膜を形成する段階と、窒化膜パターンが現れるように、絶縁膜を研磨して素子隔離パターンを形成する段階と、窒化膜パターンを除去して、半導体基板全面に第1ポリシリコン層を形成する段階と、素子隔離パターンが現れるように、第1ポリシリコン層をエッチングして、素子隔離パターンらの間にフローティングゲート電極を形成する段階と、フローティングゲート電極を覆う絶縁膜を形成して、絶縁膜上に第2ポリシリコン層を形成する段階と、及び、第2ポリシリコン層及び絶縁膜をパターニングして、コントロールゲート電極及び絶縁膜パターンを形成する段階を含めることを特徴とする。
【選択図】図9
【解決手段】半導体素子の製造方法は、窒化膜パターンをマスクとして半導体基板をエッチングしてトレンチを形成する段階と、半導体基板全面に絶縁膜を形成する段階と、窒化膜パターンが現れるように、絶縁膜を研磨して素子隔離パターンを形成する段階と、窒化膜パターンを除去して、半導体基板全面に第1ポリシリコン層を形成する段階と、素子隔離パターンが現れるように、第1ポリシリコン層をエッチングして、素子隔離パターンらの間にフローティングゲート電極を形成する段階と、フローティングゲート電極を覆う絶縁膜を形成して、絶縁膜上に第2ポリシリコン層を形成する段階と、及び、第2ポリシリコン層及び絶縁膜をパターニングして、コントロールゲート電極及び絶縁膜パターンを形成する段階を含めることを特徴とする。
【選択図】図9
Description
本発明は、半導体素子及びその製造方法に関するものである。
半導体メモリ素子は大きく揮発性メモリ(Volatile Memory)と非揮発性メモリ(Non-Volatile Memory)に分けることができる。
揮発性メモリの殆どは、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)などのRAMが占めているが、これは、電源印加時にデータの入力及び保存が可能だが、電源除去時データが揮発されて保存が不可能な特性がある。
一方、非揮発性メモリの殆どは、ROM(Read Only Memory)が占めているが、これは、電源が印加されなくてもデータが保存される特性がある。
現在、工程技術の側面から、非揮発性メモリ素子はフローティングゲート(Floating Gate)系列とMIS(Metal Insulator Semiconductor)系列に分けることができる。
ところが、半導体素子の集積度が高くなることに連れて、メモリ素子の活性領域とフローティングゲートの整列(align)が難しくなって素子特性の劣化が現われる問題点がある。
本発明の目的は、フローティングゲート電極とコントロールゲート電極の間のカップリング比(coupling ratio)が増加される半導体素子を提供することにある。
また、本発明の目的は、自己整列フローティングゲート(self align floating gate)工程を利用した半導体素子の製造方法を提供することにある。
本発明のある態様の半導体素子の製造方法は、半導体基板上に窒化膜パターンを形成する段階と、前記窒化膜パターンをマスクとして前記半導体基板をエッチングしてトレンチを形成する段階と、前記半導体基板の全面に絶縁膜を形成する段階と、前記窒化膜パターンが現れるように、前記絶縁膜を研磨して素子隔離パターンを形成する段階と、前記窒化膜パターンを除去して、前記半導体基板の全面に第1ポリシリコン層を形成する段階と、前記素子隔離パターンが現れるように、前記第1ポリシリコン層をエッチングして、前記素子隔離パターンの間にフローティングゲート電極を形成する段階と、前記フローティングゲート電極を覆う絶縁膜を形成して、前記絶縁膜上に第2ポリシリコン層を形成する段階と、及び、前記第2ポリシリコン層及び前記絶縁膜をパターニングして、コントロールゲート電極及び絶縁膜パターンを形成する段階を含めることを特徴とする。
本発明の他の態様による半導体素子は、半導体基板にアクティブ領域を定義する素子隔離パターンと、前記アクティブ領域上に形成されて、上部面が凹んでいるフローティングゲート電極と、前記フローティングゲート電極上に前記凹んでいる上部面に沿って形成された絶縁膜パターンと、及び、前記絶縁膜パターン上に形成されたコントロールゲート電極を含めることを特徴とする。
本発明は、工程が単純化されて、製造歩留まりを向上するとともに製造コストを低減する効果がある。
また、本発明は、自己整列方式でフローティングゲート電極を形成して誤整列を防止し、素子隔離パターンとアクティブ領域の間のディボット(divot)の深さを減らして間引き(thinning)現象を改善することで、素子信頼性を向上させて不良率を低める効果がある。
以下、添付された図面を参照して、本発明による半導体素子及びその製造方法を具体的に説明する。以下、各部材は選択的又は交換的に使われることもある。また、添付した図面の各構成要素の寸法は、発明への理解をし易くするために拡大して図示したものであり、図示された各構成要素の寸法の割合は実際寸法の割合と違う場合もある。また、図面に図示された全ての構成要素が、必ずしも本発明に含まれなければならないと限定されるのではなく、本発明の核心的な特徴を除いた構成要素たちは、付加又は削除されることもある。本発明による実施例の説明において、各層(膜)、領域、パターンまたは構造物等が、基板、各層(膜)、領域、パッドまたはパターン等の[上(on/above/over/upper)]にまたは[下(down/below/under/lower)]に形成されていると記載される場合において、その意味は各層(膜)、領域、パッド、パターンまたは構造物等が、直接基板、各層(膜)、領域、パッドまたはパターン等に接触されて形成される場合に解釈されることもでき、違う層(膜)、違う領域、違うパッド、違うパターンまたは違う構造物等が、その間に追加的に形成される場合に解釈されることもできる。従って、その意味は、発明の技術的思想に基づいて判断されなければならない。
本発明を説明するに当たって、関連された公示、構成または機能においての具体的な説明が、本発明の要旨を乱す可能性があると判断される場合は、その詳しい説明は省略する。
図1乃至図9は、本発明による半導体素子の製造方法を表している諸断面図である。
図1で図示しているように、シリコン(Si)を基板とする半導体基板100上に、酸化膜パターン101及び窒化膜パターン103を形成する。
前記酸化膜パターン101及び前記窒化膜パターン103は、半導体基板100上に酸化膜を形成し、前記酸化膜上に窒化膜を形成して、前記窒化膜及び前記酸化膜を、フォトリソグラフィ工程を利用してパターニングすることで形成することができる。
前記酸化膜パターン101及び前記窒化膜パターン103の厚さは、1000Å乃至1500Åであることもある。
前記酸化膜は、熱酸化を利用して形成することも、蒸着法を利用して形成することもできる。
図2で図示しているように、前記酸化膜パターン101及び前記窒化膜パターン103は、マスクで前記半導体基板100を所定の深さにエッチングしてトレンチ110を形成する。
前記トレンチ110は、反応イオンエッチング(RIE)のような乾式エッチング工程を利用して形成することができる。このような乾式エッチング工程は主に、イオンエネルギーを与えてイオン加速させ、物理的または人為的に半導体基板100を衝突させて、半導体基板100のシリコン原子を除去することになる。
これによって、前記半導体基板100のトレンチ形成領域は、所定の深さにエッチングされて形成されたトレンチ110が形成されて、前記半導体基板上に素子が形成されるアクティブ領域が定義される。
前記半導体基板100の上面には、前記酸化膜パターン101及び前記窒化膜パターン103が残る。
図3で図示しているように、前記酸化膜パターン101と前記窒化膜パターン103及び前記トレンチ110が形成された前記半導体基板100に、絶縁膜105aを形成する。
前記絶縁膜105aは、前記所定の深さのトレンチ110内に溝埋め込み(Gap Fill)される。
前記絶縁膜105aは、HDP−CVD(high density plasma chemical vapor deposition)方法で形成することができる。前記絶縁膜105aは酸化膜であってもよい。
前記絶縁膜105aは、前記トレンチ110による前記半導体基板100の遮断によって平坦ではないこともある。
図4で図示しているように、前記絶縁膜105aの上面を化学機械的研磨工程で、前記窒化膜パターン103が現れるまで研磨して平坦化する。
ここで、前記窒化膜パターン103は、前記化学機械的研磨工程のエッチング停止膜として使用されることもある。
前記窒化膜パターン103は、前記トレンチ110内に形成されて素子隔離パターン105を形成する。前記素子隔離パターン105は、例えば、シャロートレンチ隔離(shallow trench isolation)パターンであってもよい。
前記素子隔離パターン105は、前記半導体基板100より1000Å乃至1500Å突出していてもよい。
図5乃至図6で図示しているように、前記窒化膜パターン103を除去して前記半導体基板100全面に、第1ポリシリコン層107aを形成する。
前記第1ポリシリコン層107aは、フローティングゲートを形成した物質で、前記素子隔離パターン105と前記酸化膜パターン101を覆うように、十分な厚さで形成することができる。
図7で図示しているように、前記第1ポリシリコン層107a全面をバルクエッチングする。
前記バルクエッチングは、反応イオンエッチング(RIE)のような乾式エッチング工程で行われ、前記素子隔離パターン105の上部面が現れるまで前記第1ポリシリコン層107aの全面をエッチングして、フローティングゲート電極107を形成する。
前記フローティングゲート電極107は、前記素子隔離パターン105と前記素子隔離パターン105の間のアクティブ領域に形成されて、前記フローティングゲート電極107の上部面は、前記素子隔離パターン105の上部面より高さが低い。
この際、前記第1ポリシリコン層107aは、異方性エッチングされるので、前記素子隔離パターンの側壁には、前記第1ポリシリコン層107aが残っていることもある。
即ち、前記乾式エッチング工程は、基板に対して、垂直方向へのエッチング率が水平方向へのエッチング率より大きい異方性エッチング法であるから、前記素子隔離パターン105等の間の前記第1ポリシリコン層107aは、中央部のエッチング率が前記角部のエッチング率より高い。
前記フローティングゲート電極107の上部面は、前記素子隔離パターン105等の間で、U字型を持って形成されることができる。
以後、前記素子隔離パターン105の一部はエッチングされることもある。
前記素子隔離パターン105の一部がエッチングされる場合、前記素子隔離パターン105の上面は、前記フローティングゲート電極107の上面より低くなることもある。
本発明に係る実施例は、マスク工程及び研磨工程なしに、前記素子隔離パターン105を利用して、自己整列方式でフローティングゲート電極107を形成することで、工程が単純であるという長所を持っていることと、誤整列によるパターン不良を防止することもできる。
また、本発明に係る実施例は、自己整列方式で素子隔離パターン105及びフローティングゲート電極107を形成することで、素子隔離パターン105とアクティブ領域の間のディボットの深さを減らして間引き(thinning)現象を改善することで、電流の漏れを防止することができるから、素子信頼性を向上することもできる。
図8で図示しているように、前記素子隔離パターン105及びフローティングゲート電極107が形成された前記半導体基板100上に、酸化膜−窒化膜−酸化膜(Oxide-Nitride-Oxide、以下、”ONO膜”とする)を連続的に蒸着して、ONO膜109aを形成する。
前記ONO膜109aは、前記フローティングゲート電極107の凹んでいる上部面に沿って、均一な厚さで形成されることができる。
前記ONO膜109a上に前記ポリシリコン層を蒸着して、第2ポリシリコン層115aを形成する。
図9で図示しているように、前記第2ポリシリコン層115aと前記ONO膜109aをパターニングして、前記フローティングゲート電極107上にONOパターン109及びコントロールゲート電極115を形成する。
これによって、前記半導体基板100上のアクティブ領域に、フローティングゲート電極107とONOパターン109及びコントロールゲート電極115からなる、ゲートスタック120を形成することができる。
以上で、実施例を中心に説明したが、これは、単なる例であり、本発明を限定するものではなく、本発明が属する分野の通常の知識を持った者であれば、本発明の本質的特性を離脱しない範囲で、以上で例示されていない様々な変形と応用が可能であることを分かるだろう。例えば、本発明の実施例に具体的に現われた各構成要素は変形して実施することができる。そして、このような変形と応用に係る諸差異点は、添付された請求範囲で規定する本発明の範囲に、含まれることと解釈されなければならない。
100 半導体基板、 101 酸化膜パターン、 103 窒化膜パターン、 105 素子隔離パターン、 105a 絶縁膜、 107 フローティングゲート電極、 107a 第1ポリシリコン層、 109 ONOパターン、 109a ONO膜、 110 トレンチ、 115 コントロールゲート電極、 115a 第2ポリシリコン層。
Claims (12)
- 半導体基板上に窒化膜パターンを形成する段階と、
前記窒化膜パターンをマスクとして前記半導体基板をエッチングしてトレンチを形成する段階と、
前記半導体基板の全面に絶縁膜を形成する段階と、
前記窒化膜パターンが現れるように、前記絶縁膜を研磨して素子隔離パターンを形成する段階と、
前記窒化膜パターンを除去して、前記半導体基板の全面に第1ポリシリコン層を形成する段階と、
前記素子隔離パターンが現れるように、前記第1ポリシリコン層をエッチングして、前記素子隔離パターンの間にフローティングゲート電極を形成する段階と、
前記フローティングゲート電極を覆う絶縁膜を形成して、前記絶縁膜上に第2ポリシリコン層を形成する段階と、及び
前記第2ポリシリコン層及び前記絶縁膜をパターニングして、コントロールゲート電極及び絶縁膜パターンを形成する段階を含めることを特徴とする半導体素子の製造方法。 - 前記第1ポリシリコン層のエッチングは、乾式エッチングを利用することを特徴とする請求項1に記載の半導体素子の製造方法。
- 前記第1ポリシリコン層をエッチングして前記素子隔離パターンの間に前記フローティングゲート電極を形成する段階において、前記フローティングゲート電極は、中央部の高さが角部の高さより低く、前記角部の高さは前記素子隔離パターンの高さより低いことを特徴とする請求項1に記載の半導体素子の製造方法。
- 前記フローティングゲート電極を形成する段階以後に、前記素子隔離パターンの一部を除去する段階を含めることを特徴とする請求項1に記載の半導体素子の製造方法。
- 前記絶縁膜は、酸化膜、窒化膜及び酸化膜を連続に蒸着して形成することを特徴とする請求項1に記載の半導体素子の製造方法。
- 前記半導体基板上に窒化膜パターンを形成する段階において、前記半導体基板上に酸化膜を形成する段階と、前記酸化膜上に窒化膜を形成する段階と、及び、前記窒化膜及び前記酸化膜をパターニングして、前記窒化膜及び酸化膜パターンを形成する段階を含めることを特徴とする請求項1に記載の半導体素子の製造方法。
- 前記酸化膜パターン及び前記窒化膜パターンの厚さは、1000Å乃至1500Åであることを特徴にする請求項6に記載の半導体素子の製造方法。
- 前記素子隔離パターンは、前記半導体基板より1000Å乃至1500Å突出されることを特徴とする請求項1に記載の半導体素子の製造方法。
- 半導体基板にアクティブ領域を定義する素子隔離パターンと、前記アクティブ領域上に形成されて、上部面が凹んでいるフローティングゲート電極と、前記フローティングゲート電極上に前記凹んでいる上部面に沿って形成された絶縁膜パターンと、及び
前記絶縁膜パターン上に形成されたコントロールゲート電極を含めることを特徴とする半導体素子。 - 前記素子隔離パターンは、前記半導体基板より1000Å乃至1500Å突出されたことを特徴とする請求項9に記載の半導体素子。
- 前記絶縁膜パターンは、酸化膜−窒化膜−酸化膜パターンであることを特徴とする請求項9に記載の半導体素子。
- 前記フローティングゲート電極は、中央部の高さが角部の高さより低く、前記角部の高さは前記素子隔離パターンの高さより低いことを特徴とする請求項9に記載の半導体素子。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070097296A KR100885383B1 (ko) | 2007-09-27 | 2007-09-27 | 반도체 소자 및 그 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009088514A true JP2009088514A (ja) | 2009-04-23 |
Family
ID=40507185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008244953A Pending JP2009088514A (ja) | 2007-09-27 | 2008-09-24 | 半導体素子及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20090085093A1 (ja) |
JP (1) | JP2009088514A (ja) |
KR (1) | KR100885383B1 (ja) |
CN (1) | CN101399228A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8921913B1 (en) * | 2013-06-21 | 2014-12-30 | United Microelectronics Corp. | Floating gate forming process |
CN104576397B (zh) * | 2014-11-20 | 2017-08-25 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器的制作方法 |
US10167191B2 (en) * | 2017-04-04 | 2019-01-01 | Kionix, Inc. | Method for manufacturing a micro electro-mechanical system |
US10795270B2 (en) * | 2017-08-25 | 2020-10-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of defect inspection |
CN107785274A (zh) * | 2017-11-09 | 2018-03-09 | 上海华力微电子有限公司 | 一种提高闪存编程效率的方法 |
US12015059B2 (en) * | 2022-04-18 | 2024-06-18 | Winbond Electronics Corp. | Semiconductor structure and method of forming the same |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03220778A (ja) * | 1990-01-25 | 1991-09-27 | Nec Corp | Mos型不揮発性半導体記憶装置の製造方法 |
JPH06310732A (ja) * | 1993-04-21 | 1994-11-04 | Oki Electric Ind Co Ltd | 半導体不揮発性メモリ装置の製造方法 |
JPH10335497A (ja) * | 1997-06-04 | 1998-12-18 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
JPH1187543A (ja) * | 1997-09-10 | 1999-03-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2000232169A (ja) * | 1999-02-09 | 2000-08-22 | Nec Corp | 不揮発性半導体記録装置及びその製造方法 |
JP2001189439A (ja) * | 2000-01-05 | 2001-07-10 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 |
JP2002118185A (ja) * | 2000-10-03 | 2002-04-19 | Micronics Internatl Co Ltd | フローテイングゲート・メモリセル用のv形状フローテイングゲート |
JP2005175486A (ja) * | 2003-12-09 | 2005-06-30 | Samsung Electronics Co Ltd | フラッシュメモリ素子の製造方法および該方法で製造したフラッシュメモリ素子 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6281103B1 (en) * | 1993-07-27 | 2001-08-28 | Micron Technology, Inc. | Method for fabricating gate semiconductor |
KR100426487B1 (ko) * | 2001-12-28 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 플로팅 게이트 형성 방법 |
US6649472B1 (en) * | 2002-08-02 | 2003-11-18 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing a flash memory cell with high programming efficiency by coupling from floating gate to sidewall |
-
2007
- 2007-09-27 KR KR1020070097296A patent/KR100885383B1/ko not_active IP Right Cessation
-
2008
- 2008-09-19 US US12/233,643 patent/US20090085093A1/en not_active Abandoned
- 2008-09-24 JP JP2008244953A patent/JP2009088514A/ja active Pending
- 2008-09-24 CN CNA2008101668147A patent/CN101399228A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03220778A (ja) * | 1990-01-25 | 1991-09-27 | Nec Corp | Mos型不揮発性半導体記憶装置の製造方法 |
JPH06310732A (ja) * | 1993-04-21 | 1994-11-04 | Oki Electric Ind Co Ltd | 半導体不揮発性メモリ装置の製造方法 |
JPH10335497A (ja) * | 1997-06-04 | 1998-12-18 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
JPH1187543A (ja) * | 1997-09-10 | 1999-03-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2000232169A (ja) * | 1999-02-09 | 2000-08-22 | Nec Corp | 不揮発性半導体記録装置及びその製造方法 |
JP2001189439A (ja) * | 2000-01-05 | 2001-07-10 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 |
JP2002118185A (ja) * | 2000-10-03 | 2002-04-19 | Micronics Internatl Co Ltd | フローテイングゲート・メモリセル用のv形状フローテイングゲート |
JP2005175486A (ja) * | 2003-12-09 | 2005-06-30 | Samsung Electronics Co Ltd | フラッシュメモリ素子の製造方法および該方法で製造したフラッシュメモリ素子 |
Also Published As
Publication number | Publication date |
---|---|
KR100885383B1 (ko) | 2009-02-23 |
US20090085093A1 (en) | 2009-04-02 |
CN101399228A (zh) | 2009-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI302363B (en) | A method for forming a semiconductor device | |
US7271056B2 (en) | Method of fabricating a trench capacitor DRAM device | |
US20050186746A1 (en) | Method of manufacturing a fin field effect transistor | |
US7037785B2 (en) | Method of manufacturing flash memory device | |
JP2006287191A (ja) | チャネル長を増大させた半導体素子及びその製造方法 | |
CN100563028C (zh) | 五沟道鳍式晶体管及其制造方法 | |
JP2008258556A (ja) | 自己整合方式でリセスゲートmosトランジスタ素子を製作する方法 | |
US20130292776A1 (en) | Semiconductor device employing fin-type gate and method for manufacturing the same | |
US7589374B2 (en) | Semiconductor device and related fabrication method | |
US7659179B2 (en) | Method of forming transistor using step STI profile in memory device | |
KR20180030739A (ko) | 반도체 디바이스 및 그 제조 방법 | |
JP2009088514A (ja) | 半導体素子及びその製造方法 | |
JP4834304B2 (ja) | 半導体素子の製造方法 | |
US20050287742A1 (en) | Method of manufacturing a nonvolatile semiconductor memory device | |
JP2007134669A (ja) | フラッシュメモリ素子及びその製造方法 | |
KR20010003086A (ko) | 플로팅 게이트 형성 방법 | |
US20050142725A1 (en) | Method of fabricating non-volatile memory device | |
US6964898B1 (en) | Method for fabricating deep trench capacitor | |
US7943448B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100569534B1 (ko) | 반도체소자의 제조방법 | |
TW202243139A (zh) | 動態隨機存取記憶體及其製造法方法 | |
US20220130836A1 (en) | Semiconductor structure formation method and semiconductor structure | |
US7148133B1 (en) | Method of manufacturing flash memory device | |
JP2009004480A (ja) | 半導体装置の製造方法 | |
TW201731029A (zh) | 非揮發性記憶體的製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120710 |