JP2006287191A - チャネル長を増大させた半導体素子及びその製造方法 - Google Patents

チャネル長を増大させた半導体素子及びその製造方法

Info

Publication number
JP2006287191A
JP2006287191A JP2006000078A JP2006000078A JP2006287191A JP 2006287191 A JP2006287191 A JP 2006287191A JP 2006000078 A JP2006000078 A JP 2006000078A JP 2006000078 A JP2006000078 A JP 2006000078A JP 2006287191 A JP2006287191 A JP 2006287191A
Authority
JP
Japan
Prior art keywords
recess
region
oxide film
trench
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2006000078A
Other languages
English (en)
Inventor
Jun-Hee Cho
俊 ▲ヒ▼ 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2006287191A publication Critical patent/JP2006287191A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

【課題】高集積化のためにチャネル長及び幅を確保し、且つ隣接するトラジスタ間の深いパンチスルーを防止できる半導体素子及びその製造方法を提供すること。
【解決手段】半導体素子は、半導体基板の所定領域に形成されたトレンチ（２６）と、第１リセス（２８）と、トレンチ及び第１リセスに埋め込まれたフィールド酸化膜（３０）(ＳＴＩ＋ＬＯＩ)と、フィールド酸化膜により画定され、第１領域（２１Ａ）、及び第１領域に比べて表面の位置が低い第２領域（２１Ｂ）である第２リセス（３３）を有する活性領域と、第１領域及び第２領域の境界領域の上に形成され、一方の側面が第１領域の表面まで延び、他方の側面が第２領域の表面まで延び、ステップ構造を有するステップゲートパターン（ＳＧ）とを備える。
【選択図】図２

Description

本発明は、半導体製造技術に関し、特に、チャネル長を増大させることができる半導体素子及びその製造方法に関する。
一般に、プレーナ（planar）型のｎＭＯＳＦＥＴを有するＤＲＡＭセルの構造では、デザインルールが減少するに応じて、チャネルのボロン濃度の増大による電界強度の増大によって、リフレッシュタイムの確保が難しい。
近年、ＤＲＡＭ素子が次第に高集積化され、７０ｎｍ以下の微細化技術の開発によって線間の幅(feature size)が減少し、基板へのドーピング濃度が増大して素子の電界強度が増大し、接合部での漏れ電流が増大するという問題がある。
また、チャネル長及び幅が制限され、チャネルドーピング量の増大で電子の移動度が減少し、充分なチャネル電流を確保することも次第に難しくなっている。
図１は、従来の技術に係るプレーナ型のｎＭＯＳＦＥＴを有する半導体素子の構造を示す断面図である。
図１に示されているように、半導体基板１１の所定領域にＳＴＩ(Shallow Trench Isolation)法によってフィールド酸化膜１２が形成され、半導体基板１１の活性領域上にゲートパターン酸化膜１３が形成され、ゲートパターン酸化膜１３上にゲートパターン電極１４とゲートパターンハードマスク１５との順に積層されたプレーナ型のゲートパターン(Planar type gate、PG)が形成される。そして、プレーナ型のゲートパターン両側の半導体基板１１内にＮ型ソース／ドレイン領域１６が形成される。
上述したように、従来の技術では、半導体基板１１の平坦な表面上にプレーナ型のゲートパターンが形成されており、プレーナ型のｎＭＯＳＦＥＴを形成する。
しかし、従来の技術のプレーナ型のトランジスタ構造では、高集積化に対応してチャネル長及び幅を確保するのに限界があって、ショートチャネル効果(Short channel effect)を防止するのが難しい。
そして、従来の技術は、ＳＴＩ法によって、フィールド酸化膜１２を形成しているが、このようなフィールド酸化膜１２では、隣接するトランジスタ間の深いパンチスルー(Deep punch through)を防止するのが難しい。
本発明は、上述した従来技術の問題点を解決するためになされたものであって、その目的は、高集積化に応じたチャネル長及び幅を確保し、且つ隣接するトランジスタ間の深いパンチスルーを防止できる、チャネル長を増大させた半導体素子及びその製造方法を提供することにある。
上記の目的を達成するために、本発明の第１の半導体素子は、半導体基板の所定領域に形成されたトレンチと、該トレンチの下に形成された第１リセスと、前記トレンチ及び前記第１リセスに埋め込まれたフィールド酸化膜と、該フィールド酸化膜により画定され、第１領域、及び該第１領域に比べて表面の位置が低い第２領域である第２リセスを有する活性領域と、前記第１領域及び前記第２領域の境界領域の上に形成され、一方の側面が前記第１領域の表面まで延びて、他方の側面が前記第２領域の表面まで延びて、ステップ構造を有するステップゲートパターンとを備えることを特徴としている。
また、本発明の第２の半導体素子は、半導体基板の所定領域に形成されたトレンチと、該トレンチの下に形成された第１リセスと、前記トレンチ及び前記第１リセスに埋め込まれたフィールド酸化膜と、該フィールド酸化膜により画定され、所定の深さの第２リセスを有する活性領域と、下部が前記第２リセスに埋め込まれ、上部が前記活性領域の表面上に突出するリセスゲートパターンを備えることを特徴としている。
そして、本発明の第１の半導体素子の製造方法は、素子分離領域及び活性領域が画定された半導体基板の素子分離領域にトレンチを形成するステップと、前記トレンチの下に両端が前記活性領域側に側方に延びる第１リセスを形成するステップと、前記第１リセス及び前記トレンチに埋め込まれるフィールド酸化膜を形成するステップと、前記活性領域の一部を所定の深さにエッチングし、第１領域に比べて表面の位置が低い第２領域である第２リセスを形成するステップと、前記第１領域及び前記第２領域の境界領域の上に形成され、一方の側面が前記第１領域の表面まで延び、他方の側面が前記第２領域の表面まで延びて、ステップ構造を有するゲートパターンを形成するステップとを含むことを特徴としている。
また、本発明の第２の半導体素子の製造方法は、素子分離領域及び活性領域が画定された半導体基板の素子分離領域にトレンチを形成するステップと、該トレンチの下に両端が前記活性領域側に側方に延びる第１リセスを形成するステップと、該第１リセス及び前記トレンチに埋め込まれるフィールド酸化膜を形成するステップと、前記活性領域の一部を所定の深さにエッチングし、第２リセスを形成するステップと、下部が前記第２リセスに埋め込まれ、上部が前記活性領域の表面上に突出するリセスゲートパターンを形成するステップとを含むことを特徴としている。
本発明によれば、ＳＴＡＲ構造及びＬＯＩ構造、またはＲＣＡＴ構造及びＬＯＩ構造を同時に具現することによって、チャネル長を長くできるだけでなく、寄生キャパシタンスの減少と、隣接したトランジスタ間の深いパンチスルー及び接合漏れ電流の防止とを具現することができ、リフレッシュ特性を向上させることができる。
以下、本発明のもっとも好ましい実施の形態を添付する図面を参照して説明する。
以下に示す本発明の第１の実施の形態は、ＳＴＡＲ(Step gated Asymmetry Recess)構造とＬＯＩ(Local Oxidation Isolation)構造とを併合した半導体素子の製造方法に関する。
図２は、本発明の第１の実施の形態に係る半導体素子の構造を示す断面図である。
図２に示されているように、第１の実施の形態に係る半導体素子は、半導体基板２１の所定領域に形成されたトレンチ２６及びトレンチ２６の下の第１リセス２８に埋め込まれたフィールド酸化膜３０、フィールド酸化膜３０により画定され、第１領域２１Ａと、表面の位置が第１領域２１Ａの表面位置に比べて低い第２領域２１Ｂに形成された第２リセス３３とを有する活性領域、第１領域２１Ａと第２領域２１Ｂとの境界領域の上に形成され、一方の側面が第１領域２１Ａの表面まで延び、他方の側面が第２領域２１Ｂの表面まで延びてステップ構造を有するステップゲートパターンＳＧを備えている。
図２において、ステップゲートパターンＳＧは、ゲートパターン酸化膜３４の上に、ゲートパターン電極３５及びゲートパターンハードマスク３６が順に積層された構造を有し、ギャップフィル酸化膜、即ちフィールド酸化膜３０が埋め込まれたトレンチ２６の両側壁には、スペーサ２７が形成され、トレンチ２６の下の第１リセス２８の内壁表面には、リセス酸化膜２９が形成されている。
図２に示されているような半導体素子で素子分離構造を形成するフィールド酸化膜３０が、ＳＴＩ法によって形成されたトレンチ２６と、後述するＬＯＩ(Local Oxidation Isolation)工程によって形成された第１リセス２８とに埋め込まれた構造を有し、隣接するトランジスタ間の深いパンチスルーを防止し、且つ寄生キャパシタンスを減少させることができる。
そして、ステップゲートパターンＳＧにより画定されるチャネル（以下、「ステップチャネル」と略称する）は、プレーナ型トランジスタのチャネル長よりも長い。すなわち、プレーナ型トランジスタのチャネル長を「ＣＨ１」とし、第１の実施の形態に係るトランジスタのチャネル長を「ＣＨ２」とすると、「ＣＨ２」は、「ＣＨ１」に比べて第２リセス３３の深さだけ長い。このように、チャネル長を長くすることによって、ショートチャネル効果を防止することができる。
図３Ａ〜図３Ｆは、図２に示した本発明の第１の実施の形態に係る半導体素子の製造方法における各工程を示す断面図である。
先ず、図３Ａに示されているように、半導体基板２１上にパッド酸化膜２２とパッド窒化膜２３とを順次積層する。ここで、半導体基板２１は、所定の不純物を含むシリコン基板であって、メモリ装置が形成されるセル領域である。そして、パッド酸化膜２２は５０Å〜１５０Åの厚さに形成され、パッド窒化膜２３は１０００Å〜２０００Åの厚さに形成される。
次に、パッド窒化膜２３上に有機物質である第１反射防止膜(Organic Anti-Reflective Coating layer)２４を形成した後、第１反射防止膜２４上に感光膜を塗布し、露光及び現像を行ってパターニングし、ＳＴＩマスク２５を形成する。ここで、ＳＴＩマスク２５として用いられる感光膜は、ＣＯＭＡ(Cyclo Olefin-Maleic Anhydric)またはアクリレート(Acrylate)系のポリマー物質を用いる。そして、ＳＴＩマスク２５は、平面状にバー型(Bar type)またはＴ型(T type)に形成する。
次いでＳＴＩマスク２５をエッチングバリアとして第１反射防止膜２４、パッド窒化膜２３、パッド酸化膜２２を順にエッチングし、続いてパッド酸化膜２２のエッチング後、露出された半導体基板２１を所定の深さにエッチングして素子分離のためのトレンチ２６を形成する。
この時、トレンチ２６の深さは、後に行われるウェットエッチング及び酸化処理を考慮して１０００Å〜２０００Åの深さにする。
次に、図３Ｂに示されているように、ＳＴＩマスク２５を除去する。この時、ＳＴＩマスク２５を、酸素プラズマを用いて除去するが、ＳＴＩマスク２５として用いられた感光膜と類似して、有機物質である第１反射防止膜２４も同時に除去される。
次いで、トレンチ２６の側壁とパッド酸化膜２２及びパッド窒化膜２３の積層パターンの側壁を覆うスペーサ２７を形成する。
この時、スペーサ２７は、側壁酸化、ライナー窒化膜蒸着及びライナー酸化処理を順に行い、側壁酸化膜、ライナー窒化膜及びライナー酸化膜を順に形成した後、全面エッチングを用いたスペーサエッチングを行って形成する。したがって、スペーサ２７は、側壁酸化膜、ライナー窒化膜及びライナー酸化膜の三重層構造(図示せず)を有し、スぺーサエッチングによって形成されるため、トレンチ２６の底部をオープンさせる。
次に、図３Ｃに示されているように、スペーサ２７をエッチングバリアにして、露出されたトレンチ２６の底を等方性エッチングし、第１リセス２８を形成する。例えば、スペーサ２７及びパッド窒化膜２３をエッチングバリアとし、トレンチ２６の底をＨＣｌ及びＨ２の混合ガスで等方性エッチングし、丸い(Round)形状の第１リセス２８を形成する。
この時、第１リセス２８は、等方性エッチングによって形成されるため、両端がスペーサ２７の下およびその外側に拡がった、すなわち、側面エッチング(Lateral etch)が行われてトレンチ２６の下から側面に拡がった丸い半球形状（半楕円形状）である。
第１リセス２８を形成するためのエッチングは、２６６．６Ｐａ〜２６６６４Ｐａ（２Ｔｏｒｒ〜２００Ｔｏｒｒ）の圧力下で、０．５分〜６０分間、ＨＣlの流量を０．１ｓｌｍ〜１ｓｌｍ、Ｈ２の流量を１０ｓｌｍ〜５０ｓｌｍにし、エッチング温度を７００℃〜１０００℃にして、エッチング速度及びエッチングされる形状を調節して行う。なお、エッチング前に水素雰囲気、８００℃〜１０００℃で前熱処理(Pre-anneal)し、表面の異質物を除去する。
次に、図３Ｄに示されているように、第１リセス２８の表面を湿式酸化させ、リセス酸化膜２９を形成する。この時、リセス酸化膜２９は、第１リセス２８を形成するためのエッチング時にプラズマにより生じたストレスによる格子欠陥を修復するためのものであって、通常ＳＴＩ法で用いられる側壁酸化膜（Sidewall oxide）と同じ役割を担う。
上述したように、トレンチ２６の下に第１リセス２８を形成し、リセス酸化膜２９を形成する工程を「ＬＯＩ(Local Oxidation Isolation)工程」と称する。
次に、第１リセス２８とトレンチ２６とを全て埋め込むギャップフィル酸化膜を蒸着し、ＣＭＰを行ってフィールド酸化膜３０を形成する。
このように、第１実施の形態では、フィールド酸化膜３０を形成するための素子分離構造を形成するために、ＳＴＩ工程とＬＯＩ工程とを実施している。
次に、図３Ｅに示されているように、パッド窒化膜２３を、燐酸Ｈ３ＰＯ４溶液を用いて選択的に除去した後、パッド酸化膜２２を残留させた状態でパッド酸化膜２２を含む全面に第２反射防止膜３１を形成する。ここで、第２反射防止膜３１は、誘導物質で形成する。
次いで、第２反射防止膜３１上に感光膜を塗布し、露光及び現像を行ってパターニングし、ＳＴＡＲマスク３２を形成する。ここで、ＳＴＡＲマスク３２として用いられる感光膜は、ＣＯＭＡまたはアクリレート系のポリマー物質を用いて形成する。
次いで、ＳＴＡＲマスク３２をエッチングバリアとして第２反射防止膜３１をエッチングし、続いてパッド酸化膜２２もエッチングして半導体基板２１の表面をオープンさせる。
次に、ＳＴＡＲマスク３２をエッチングバリアとしてパッド酸化膜２２をエッチングした後、露出された半導体基板２１を所定の深さにエッチングし、ステップチャネルのための第２リセス３３を形成する。この時、第２リセス３３を形成するためのエッチングは、ＨＢｒ、Ｃｌ２及びＯ２の混合ガスを用いて行う。
上述したように、第２リセス３３を形成すると、半導体基板２１は、表面が高い位置にある第１領域２１Ａと、第１領域２１Ａに比べて表面が低い位置にある第２領域２１Ｂとに区分され、ＤＲＡＭでは、第１領域２１Ａは、ビットラインが接続する活性領域であり、第２領域２１Ｂは、ストレージノードが接続する活性領域であって、活性領域が非対称な構造を有する。
好ましくは、第２リセス３３の深さＤは、２００Å〜６００Åの範囲である。
次に、図３Ｆに示されているように、ＳＴＡＲマスク３２と第２反射防止膜３１とを同時に除去し、続いてパッド酸化膜２２を除去する。
次に、全面にしきい値電圧を調節するためのイオン注入を行う。この時、しきい値電圧調節のためのイオン注入は、図示していないが、犠牲酸化膜またはスクリーン酸化膜を、８００℃〜１０００℃の温度範囲で乾式酸化(Dry oxidation)処理によって形成した状態で行い、イオン注入後に犠牲酸化膜を除去する。
次に、犠牲酸化膜を除去した後、ゲートパターン酸化膜の前洗浄を行い、全面にゲートパターン酸化膜３４を形成する。この時、ゲートパターン酸化膜３４は、８５０℃〜１０００℃の範囲の温度で乾式酸化処理によって１００Å〜１５０Åの厚さに形成する。
次いで、ゲートパターン酸化膜３４上に、ゲートパターン電極３５、ゲートパターンハードマスク３６の順に積層されたステップゲート(Step gate)パターンＳＧを形成する。ここで、ステップゲートパターンＳＧは、ゲートパターン電極３５用の導電膜とゲートパターンハードマスク３６用の絶縁膜とを積層した後、ゲートパターンマスクの形成及びエッチングによって形成されたものである。
このように、ステップゲートパターンＳＧは、相互に段差を有する第１領域２１Ａと第２領域２１Ｂとの上に形成されるため、ステップゲートパターンと呼ばれる。
具体的に示せば、ステップゲートパターンの一方の側面は、第２リセス３３によって段差が形成され、表面位置が低くなった第２領域２１Ｂ上のゲートパターン酸化膜３４の表面に達し、ステップゲートパターンの他方の側面は、表面位置が高い第１領域２１Ａ上のゲートパターン酸化膜３４の表面に達し、第１領域２１Ａと第２領域２１Ｂとの境界部分の上のゲートパターン酸化膜３４の上に形成されるため、ステップゲートパターンＳＧは、プレーナ形状でなく、ステップ構造を有する。
このように、ステップゲートパターンＳＧは、段差を有する第１領域２１Ａと第２領域２１Ｂとの両方の上に形成され、ステップ構造を有するため、ステップゲートパターンＳＧにより画定されるチャネル(以下、「ステップチャネル」と略称する)は、プレーナ型のトランジスタのチャネル長に比べて長い。
すなわち、プレーナ型のトランジスタのチャネル長を「ＣＨ１」とし、第１の実施の形態に係るトランジスタのチャネルの長を「ＣＨ２」とすると、「ＣＨ２」は、「ＣＨ１」に比べて第２リセス３３の深さＤに相当する長さだけ長い。このように、チャネル長を長くすることによって、ショートチャネル効果を防止することができる。
そして、第１の実施の形態では、素子分離構造をＳＴＩ工程とＬＯＩ工程とを用いて形成することによって、隣接するトランジスタ間の深いパンチスルーを防止し、且つ寄生キャパシタンスを減少することができる。
以下に示す本発明の第２の実施の形態は、ＲＣＡＴ(Recess Channel Array Transistor)構造とＬＯＩ(Local Oxidation Isolation)構造とを併合した半導体素子及びその製造方法に関する。
図４は、本発明の第２の実施の形態に係る半導体素子の構造を示す図である。
図４に示されているように、第２の実施の形態に係る半導体素子は、半導体基板４１の所定領域に形成されたトレンチ４６及びトレンチ４６の下の第１リセス４８に埋め込まれたフィールド酸化膜５０、フィールド酸化膜５０により画定され、所定の深さの第２リセス５３を有する活性領域、及び第２リセス５３に下部が埋め込まれ、上部が、活性領域の表面上に突出されるリセスゲートパターンＲＧを備えている。
図４において、リセスゲートパターンＲＧは、ゲートパターン酸化膜５４の上に、ゲートパターン電極５５及びゲートパターンハードマスク６６が順に積層された構造を有し、フィールド酸化膜５０が埋め込まれたトレンチ４６の両側壁には、スペーサ４７が形成され、トレンチ４６の下の第１リセス４８の内壁表面には、リセス酸化膜４９が形成されている。
図４に示されているように、半導体素子で素子分離構造を形成するフィールド酸化膜５０が、ＳＴＩ法によって形成されたトレンチ４６と、ＬＯＩ(Local Oxidation Isolation)工程によって形成された第１リセス４８とに埋め込まれた構造を有し、隣接するトランジスタ間の深いパンチスルーを防止し、且つ寄生キャパシタンスを減少させることができる。
そして、リセスゲートパターンＲＧが第２リセス５３に一部埋め込まれる形態を有するため、リセスゲートパターンＲＧにより画定されるチャネル(以下、「リセスチャネル」と略称する)は、プレーナ型のトランジスタのチャネル長に比べて長い。すなわち、プレーナ型のトランジスタのチャネル長を「ＣＨ１１」とし、第２の実施の形態に係るトランジスタのリセスチャネルのチャネル長を「ＣＨ２２」とすると、「ＣＨ２２」は、「ＣＨ１１」に比べ、第２リセス５３の深さだけ長い。このように、チャネル長を長くすることによってショートチャネル効果を防止できる。
図５Ａ〜図５Ｆは、図４に示されている本発明の第２の実施の形態に係る半導体素子の製造方法の各工程を示す断面図である。
図５Ａに示されているように、半導体基板４１上にパッド酸化膜４２とパッドジル窒化膜４３とを順次積層する。ここで、半導体基板４１は、所定の不純物を含むシリコン基板であり、メモリ装置が形成されるセル領域である。そして、パッド酸化膜４２は、５０Å〜１５０Åの厚さに形成され、パッド窒化膜４３は、１０００Å〜２０００Åの厚さに形成される。
次に、パッド窒化膜４３上に有機物質である第１反射防止膜（Organic Anti-Reflective Coating layer）４４を形成した後、第１反射防止膜４４上に感光膜を塗布し、露光及び現像を行ってパターニングし、ＳＴＩマスク４５を形成する。ここで、ＳＴＩマスク４５として用いられる感光膜は、ＣＯＭＡまたはアクリレート系のポリマー物質を用いる。そして、ＳＴＩマスク４５は、平面状にバー型またはＴ型に形成する。
次いで、ＳＴＩマスク４５をエッチングバリアとして第１反射防止膜４４、パッド窒化膜４３、パッド酸化膜４２を順にエッチングし、続いてパッド酸化膜４２のエッチング後、露出された半導体基板４１を所定の深さにエッチングして素子分離のためのトレンチ２６を形成する。この時、トレンチ２６の深さは、後に行われるウェットエッチング及び酸化処理を考慮し、１０００Å〜２０００Åの深さにする。
次に、図５Ｂに示されているように、ＳＴＩマスク４５を除去する。この時、ＳＴＩマスク４５を、酸素プラズマを用いて除去するが、ＳＴＩマスク４５として用いられた感光膜と類似して、有機物質である第１反射防止膜４４も同時に除去される。
次いで、トレンチ４６の側壁とパッド酸化膜４２及びパッド窒化膜４３の積層パターンの側壁を覆うスペーサ４７を形成する。
この時、スペーサ４７は、側壁酸化、ライナー窒化膜蒸着及びライナー酸化処理を順に行い、側壁酸化膜、ライナー窒化膜及びライナー酸化膜を順に形成した後、全面エッチングを用いたスペーサエッチングを行って形成する。したがって、スペーサ４７は、側壁酸化膜、ライナー窒化膜及びライナー酸化膜の三重層構造(図示せず)を有し、スペーサエッチングによって形成されるため、トレンチ４６の底部をオープンさせる。
次に、図５Ｃに示されているように、スペーサ４７をエッチングバリアにし、露出されたトレンチ４６の底を等方性エッチングし、第１リセス４８を形成する。例えば、スペーサ４７及びパッド窒化膜４３をエッチングバリアとして、トレンチ４６の底をＨＣｌ及びＨ２の混合ガスで等方性エッチングし、丸い形状の第１リセス４８を形成する。
この時、第１リセス４８は、等方性エッチングによって形成されるため、両端がスペーサ４７の下およびその外側に広がった、すなわち、側面エッチングが行われ、トレンチ４６の下から側面に拡がった丸い半球形状である。
第１リセス４８を形成するためのエッチングは、２６６．６Ｐａ〜２６６６４Ｐａ（２Ｔｏｒｒ〜２００Ｔｏｒｒ）の圧力下で、０．５分〜６０分間、ＨＣｌの流量を０．１ｓｌｍ〜１ｓｌｍ、Ｈ２の流量を１０ｓｌｍ〜５０ｓｌｍにし、エッチング温度を７００℃〜１０００℃にして、エッチング速度及びエッチングされる形状を調節して行う。なお、エッチング前に水素雰囲気、８００℃〜１０００℃で前熱処理して表面の異質物を除去する。
次に、図５Ｄに示されているように、第１リセス４８の表面を湿式酸化させ、リセス酸化膜４９を形成する。この時、リセス酸化膜４９は、第１リセス４８を形成するためのエッチング時に、プラズマにより生じたストレスによる格子欠陥を修復するためのものであって、通常ＳＴＩ法で用いられる側壁酸化膜と同じ役割を担う。
上述したように、トレンチ４６の下に第１リセス４８を形成し、リセス酸化膜４９を形成する工程をＬＯＩ工程と称する。
次に、第１リセス４８とトレンチ４６とを全て埋め込むギャップフィル酸化膜を蒸着し、ＣＭＰを行い、フィールド酸化膜５０を形成する。
このように、第２の実施の形態では、フィールド酸化膜５０を形成するための素子分離構造を形成のために、ＳＴＩ工程とＬＯＩ工程とを実施している。
次に、図５Ｅに示されているように、パッド窒化膜４３を、燐酸Ｈ３ＰＯ４溶液を用いて選択的に除去した後、パッド酸化膜４２を残留させた状態でパッド酸化膜４２を含む全面に第２反射防止膜５１を形成する。ここで、第２反射防止膜５１は、誘導物質で形成する。
次いで、第２反射防止膜５１上に感光膜を塗布し、露光及び現像を行ってパターニングし、ＲＣＡＴマスク５２を形成する。ここで、ＲＣＡＴマスク５２として用いられる感光膜は、ＣＯＭＡまたはアクリレート系のポリマー物質を用いて形成する。
次いで、ＲＣＡＴマスク５２をエッチングバリアとして第２反射防止膜５１をエッチングし、続いてパッド酸化膜４２もエッチングして半導体基板４１の表面をオープンさせる。
次に、ＲＣＡＴマスク５２をエッチングバリアとしてパッド酸化膜４２をエッチングした後、露出された半導体基板４１を所定の深さにエッチングし、リセスチャネルのための第２リセス５３を形成する。この時、第２リセス５３を形成するためのエッチングは、ＨＢｒ、Ｃｌ２及びＯ２の混合ガスを用いて行う。
好ましくは、第２リセス５３の深さは、２００Å〜６００Åの範囲である。
次に、図５Ｆに示されているように、ＲＣＡＴマスク５２と第２反射防止膜５１とを同時に除去し、続いてパッド酸化膜４２を除去する。
次に、全面にしきい値電圧を調節するためのイオン注入を行う。この時、しきい値電圧調節のためのイオン注入は、図示していないが、犠牲酸化膜またはスクリーン酸化膜を８００℃〜１０００℃の温度範囲で乾式酸化処理によって形成した状態で行い、イオン注入後に犠牲酸化膜を除去する。
次に、犠牲酸化膜を除去した後、ゲートパターン酸化膜の前洗浄を行い、全面にゲートパターン酸化膜５４を形成する。この時、ゲートパターン酸化膜５４は、８５０℃〜１０００℃の範囲の温度で乾式酸化処理によって１００Å〜１５０Åの厚さに形成する。
次いで、ゲートパターン酸化膜５４上に、下部が第２リセス５３に埋め込まれ、上部が半導体基板４１の表面上に突出する、ゲートパターン電極５５、ゲートパターンハードマスク５６の順に積層されたリセスゲート(Recess gate)パターンＲＧを形成する。ここで、リセスゲートパターンＲＧは、ゲートパターン電極５５用の導電膜とゲートパターンハードマスク５６用の絶縁膜とを積層した後、ゲートパターンマスクの形成及びエッチングによって形成されたものである。
リセスゲートパターンＲＧが第２リセス５３に一部埋め込まれた形態を有するため、リセスゲートパターンＲＧにより画定されるチャネル(以下、「リセスチャネル」と略称する)は、プレーナ型のトランジスタのチャネル長に比べて長い。
すなわち、プレーナ型のトランジスタのチャネル長を「ＣＨ１１」とし、第２の実施の形態にトランジスタのリセスチャネルのチャネル長を「ＣＨ１２」とすると、「ＣＨ１２」は、「ＣＨ１１」に比べて第２リセス５３の深さの２倍に相当する長さだけ長い。このように、チャネル長を長くすることによって、ショートチャネル効果を防止できる。
そして、第２の実施の形態では、素子分離構造をＳＴＩ工程とＬＯＩ工程と用いて形成することによって、隣接するトランジスタ間の深いパンチスルーを防止し、且つ寄生キャパシタンスを減少させることができる。
図６は、ＬＯＩ構造を採用しないＳＴＡＲ構造のセルと従来技術のプレーナ構造のセルとのワードラインキャパシタンスを比較して示すグラフであり、ＳＴＡＲ構造のセルがプレーナ構造のセルよりもワードラインキャパシタンスが少し大きいことが分かる。
図７は、ＬＯＩ構造を採用したＳＴＡＲ構造のセルと従来技術のプレーナ構造のセルとのワードラインキャパシタンスを比較して示すグラフであり、ＬＯＩ構造を採用したＳＴＡＲ構造のセルが、プレーナ構造のセルよりもワードラインキャパシタンスが明らかに小さいことが分かる。
図６及び図７において、単にＳＴＡＲ構造を採用する場合には、プレーナ構造に比べてワードライン寄生キャパシタンスが少し増大するが、ＬＯＩ構造とＳＴＡＲ構造とを同時に採用した場合には、プレーナ構造に比べてワードライン寄生キャパシタンスが顕著に減少することが分かる。
図８Ａ〜図８Ｃは、各素子のパンチスルー特性を比較して示すグラフであり、図８ＡはＳＴＡＲ単独、図８Ｂはプレーナ構造、図８ＣはＬＯＩ及びＳＴＡＲ構造を同時に採用した場合を示す。
図８Ａ〜図８Ｃに示されているように、ＳＴＡＲ単独の場合には、プレーナ構造よりも深いパンチスルー特性が非常に悪いが、ＬＯＩとＳＴＡＲとを同時に採用した場合には、しきい値電圧０．７５Ｖまでパンチスルーが発生しないことが分かる。
図９Ａ及び図９Ｂは、ＳＮＣ／Ｎ−コンタクト抵抗を比較して示すグラフである。ここで、ＳＮＣ／Ｎ−コンタクト抵抗とは、ストレージノードコンタクトＳＮＣとソース／ドレインＮとの間のコンタクト抵抗を意味する。
図９Ａは、ＳＴＡＲセルとプレーナセルとを比べたものであり、ＳＴＡＲセルがプレーナセルに比べてコンタクト抵抗が非常に高いことが分かる。
図９Ｂは、ＬＯＩ／ＳＴＡＲセルとプレーナセルとを比べたものであり、ＬＯＩ／ＳＴＡＲセルがプレーナセルに比べてコンタクト抵抗が顕著に低いことが分かる。
図１０は、ＬＯＩ構造を採用しないＲＣＡＴセルと従来技術のプレーナセルとのワードラインキャパシタンスを比較して示すグラフであり、符号Ｘは、ＲＣＡＴセルがプレーナセルよりもワードラインキャパシタが少し高いことを示す。
図１１は、ＬＯＩ構造を採用したＲＣＡＴセルと従来技術のプレーナセルとのワードラインキャパシタを比較して示すグラフであり、符号Ｙは、ＬＯＩ構造を採用したＲＣＡＴセルがプレーナセルよりもワードラインキャパシタンスが非常に低いとことを示す。
図１０及び図１１に示されているように、単にＲＣＡＴ構造を採用する場合には、プレーナ構造に比べてワードライン寄生キャパシタンスが少し増大するが、ＬＯＩ構造とＲＣＡＴ構造とを同時に採用した場合には、プレーナ構造に比べてワードライン寄生キャパシタンスが顕著に減少していることが分かる。
尚、本発明は、上記の実施の形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
従来の技術に係るプレーナ型のｎＭＯＳＦＥＴを有する半導体素子の構造を示す断面図である。 本発明の第１の実施の形態に係る半導体素子の構造を示す断面図である。 図２に示す本発明の第１の実施の形態に係る半導体素子の製造方法の各工程を示す断面図である。 図２に示す本発明の第１の実施の形態に係る半導体素子の製造方法の各工程を示す断面図である。 図２に示す本発明の第１の実施の形態に係る半導体素子の製造方法の各工程を示す断面図である。 図２に示す本発明の第１の実施の形態に係る半導体素子の製造方法の各工程を示す断面図である。 図２に示す本発明の第１の実施の形態に係る半導体素子の製造方法の各工程を示す断面図である。 図２に示す本発明の第１の実施の形態に係る半導体素子の製造方法の各工程を示す断面図である。 本発明の第２実施の形態に係る半導体素子の構造を示す断面図である。 図４に示す本発明の第２の実施の形態に係る半導体素子の製造方法の各工程を示す断面図である。 図４に示す本発明の第２の実施の形態に係る半導体素子の製造方法の各工程を示す断面図である。 図４に示す本発明の第２の実施の形態に係る半導体素子の製造方法の各工程を示す断面図である。 図４に示す本発明の第２の実施の形態に係る半導体素子の製造方法の各工程を示す断面図である。 図４に示す本発明の第２の実施の形態に係る半導体素子の製造方法の各工程を示す断面図である。 図４に示す本発明の第２の実施の形態に係る半導体素子の製造方法の各工程を示す断面図である。 ＬＯＩ構造を採択しないＳＴＡＲ構造セルと従来の技術のプレーナ構造セルとのワードラインキャパシタンスを比較して示すグラフである ＬＯＩ構造を採用したＳＴＡＲ構造のセルと従来技術のプレーナ構造のセルとのワードラインキャパシタンスを比較して示すグラフである。 各素子のパンチスルー特性を比較して示すグラフである。 各素子のパンチスルー特性を比較して示すグラフである。 各素子のパンチスルー特性を比較して示すグラフである。 各素子のＳＮＣ／Ｎ−コンタクト抵抗を比較して示すグラフである。 各素子のＳＮＣ／Ｎ−コンタクト抵抗を比較して示すグラフである。 ＬＯＩ構造を採用しないＲＣＡＴセルと従来技術のプレーナセルとのワードラインキャパシタンスを比較して示すグラフである。 ＬＯＩ構造を採用したＲＣＡＴセルと従来技術のプレーナセルとのワードラインキャパシタを比較して示すグラフである。
符号の説明
２１ 半導体基板
２２ パッド酸化膜
２３ パッド窒化膜
２４ 第１反射防止膜
２５ ＳＴＩマスク
２６ トレンチ
２７ スペーサ
２８ 第１リセス
２９ リセス酸化膜
３０ フィールド酸化膜
３１ 第２反射防止膜
３２ ＳＴＡＲマスク
３３ 第２リセス
３４ ゲートパターン酸化膜
３５ ゲートパターン電極
３６ ゲートパターンハードマスク

Claims (23)

  1. 半導体基板の所定領域に形成されたトレンチと、
    該トレンチの下に形成された第１リセスと、
    前記トレンチ及び前記第１リセスに埋め込まれたフィールド酸化膜と、
    該フィールド酸化膜により画定され、第１領域、及び該第１領域に比べて表面の位置が低い第２領域である第２リセスを有する活性領域と、
    前記第１領域及び前記第２領域の境界領域の上に形成され、一方の側面が前記第１領域の表面まで延びて、他方の側面が前記第２領域の表面まで延びて、ステップ構造を有するステップゲートパターンと
    を備えることを特徴とする半導体素子。
  2. 前記フィールド酸化膜が埋め込まれた前記第１リセスが、
    前記トレンチの下から側方に延びた半楕円形状のであることを特徴とする請求項１に記載の半導体素子。
  3. 前記フィールド酸化膜が、
    前記第１リセスの表面上に形成された第１絶縁膜と、
    前記トレンチの側壁に形成されたスペーサ状の第２絶縁膜と、
    前記第１リセス及び前記トレンチを全て埋め込む第３絶縁膜と
    を備えることを特徴とする請求項１に記載の半導体素子。
  4. 前記第１絶縁膜及び前記第３絶縁膜が、酸化膜であり、
    前記第２絶縁膜が、酸化膜、窒化膜及び酸化膜の三重層構造の膜であることを特徴とする請求項３に記載の半導体素子。
  5. 前記第２リセスにおいて、
    前記第１領域と前記第２領域との間の段差が、２００Å〜６００Åであることを特徴とする請求項１に記載の半導体素子。
  6. 半導体基板の所定領域に形成されたトレンチと、
    該トレンチの下に形成された第１リセスと、
    前記トレンチ及び前記第１リセスに埋め込まれたフィールド酸化膜と、
    該フィールド酸化膜により画定され、所定の深さの第２リセスを有する活性領域と、
    下部が前記第２リセスに埋め込まれ、上部が前記活性領域の表面上に突出するリセスゲートパターンと
    を備えることを特徴とする半導体素子。
  7. 前記フィールド酸化膜が埋め込まれた前記第１リセスが、
    前記トレンチの下から側面に延びた半楕円形状であることを特徴とする請求項６に記載の半導体素子。
  8. 前記フィールド酸化膜が、
    前記第１リセスの表面上に形成された第１絶縁膜と、
    前記トレンチの側壁に形成されたスペーサ状の第２絶縁膜と、
    前記第１リセス及び前記トレンチを全て埋め込む第３絶縁膜と
    を備えることを特徴とする請求項６に記載の半導体素子。
  9. 前記第１絶縁膜及び前記第３絶縁膜が、酸化膜であり、
    前記第２絶縁膜が、酸化膜、窒化膜及び酸化膜の三重層構造の膜であることを特徴とする請求項８に記載の半導体素子。
  10. 素子分離領域及び活性領域が画定された半導体基板の素子分離領域にトレンチを形成するステップと、
    該トレンチの下に両端が前記活性領域側に側方に延びる第１リセスを形成するステップと、
    該第１リセス及び前記トレンチに埋め込まれるフィールド酸化膜を形成するステップと、
    前記活性領域の一部を所定の深さにエッチングし、第１領域に比べて表面の位置が低い第２領域である第２リセスを形成するステップと、
    前記第１領域及び前記第２領域の境界領域の上に形成され、一方の側面が前記第１領域の表面まで延び、他方の側面が前記第２領域の表面まで延びて、ステップ構造を有するゲートパターンを形成するステップと
    を含むことを特徴とする半導体素子の製造方法。
  11. 前記第１リセスを形成する前記ステップが、
    前記トレンチの側壁に接するスペーサを形成するステップと、
    該スペーサをエッチングバリアにして前記トレンチの底を等方性エッチングし、前記第１リセスを形成するステップと
    を含むことを特徴とする請求項１０に記載の半導体素子の製造方法。
  12. 前記等方性エッチングが、
    前記第１リセスの両端が、前記スペーサの下から側方に延びるようなエッチング条件で行われることを特徴とする請求項１１に記載の半導体素子の製造方法。
  13. 前記等方性エッチングが、
    ２６６．６Ｐａ〜２６６６４Ｐａ（２Ｔｏｒｒ〜２００Ｔｏｒｒ）の圧力下で、０．５分〜６０分間、ＨＣｌの流量を０．１ｓｌｍ〜１ｓｌｍ、Ｈ２の流量を１０ｓｌｍ〜５０ｓｌｍにし、且つエッチング温度を７００℃〜１０００℃にして行われることを特徴とする請求項１２に記載の半導体素子の製造方法。
  14. 前記等方性エッチングの前に、
    水素雰囲気中、且つ８００℃〜１０００℃で前熱処理することを特徴とする請求項１１に記載の製造方法。
  15. 前記スペーサを形成する前記ステップが、
    前記トレンチの底を側壁酸化させ、第１酸化膜を形成するステップと、
    該第１酸化膜上にライナー窒化膜を蒸着するステップと、
    該ライナー窒化膜上にライナー酸化によって第２酸化膜を形成するステップと、
    該第２酸化膜、前記ライナー窒化膜、及び前記第１酸化膜に対して全面エッチングするステップと
    を含むことを特徴とする請求項１１に記載の半導体素子の製造方法。
  16. 前記第２リセスの深さが、
    ２００Å〜６００Åであることを特徴とする請求項１０に記載の半導体素子の製造方法。
  17. 素子分離領域及び活性領域が画定された半導体基板の素子分離領域にトレンチを形成するステップと、
    該トレンチの下に両端が前記活性領域側に側方に延びる第１リセスを形成するステップと、
    該第１リセス及び前記トレンチに埋め込まれるフィールド酸化膜を形成するステップと、
    前記活性領域の一部を所定の深さにエッチングし、第２リセスを形成するステップと、
    下部が前記第２リセスに埋め込まれ、上部が前記活性領域の表面上に突出するリセスゲートパターンを形成するステップと
    を含むことを特徴とする半導体素子の製造方法。
  18. 前記第１リセスを形成する前記ステップが、
    前記トレンチの側壁に接するスペーサを形成するステップと、
    該スペーサをエッチングバリアにして前記トレンチの底を等方性エッチングし、前記第１リセスを形成するステップと
    を含むことを特徴とする請求項１７に記載の半導体素子の製造方法。
  19. 前記等方性エッチングが、
    前記第１リセスの両端が、前記スペーサの下から側方に延びるようなエッチング条件で行われることを特徴とする請求項１８に記載の半導体素子の製造方法。
  20. 前記等方性エッチングが、
    ２６６．６Ｐａ〜２６６６４Ｐａ（２Ｔｏｒｒ〜２００Ｔｏｒｒ）の圧力下で、０．５分〜６０分間、ＨＣｌの流量を０．１ｓｌｍ〜１ｓｌｍ、Ｈ２の流量を１０ｓｌｍ〜５０ｓｌｍにし、且つエッチング温度を７００℃〜１０００℃にして行われることを特徴とする請求項１９に記載の半導体素子の製造方法。
  21. 前記等方性エッチングの前に、
    水素雰囲気中、且つ８００℃〜１０００℃で前熱処理することを特徴とする請求項１８に記載の半導体素子の製造方法。
  22. 前記スペーサを形成する前記ステップが、
    前記トレンチの底を側壁酸化させ、第１酸化膜を形成するステップと、
    該第１酸化膜上にライナー窒化膜を蒸着するステップと、
    該ライナー窒化膜上にライナー酸化によって第２酸化膜を形成するステップと、
    該第２酸化膜、前記ライナー窒化膜、及び前記第１酸化膜に対して全面エッチングするステップと
    を含むことを特徴とする請求項１８に記載の半導体素子の製造方法。
  23. 前記第２リセスの深さが、
    ２００Å〜６００Åであることを特徴とする請求項１７に記載の半導体素子の製造方法。
JP2006000078A 2005-03-31 2006-01-04 チャネル長を増大させた半導体素子及びその製造方法 Ceased JP2006287191A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050027366A KR100640159B1 (ko) 2005-03-31 2005-03-31 채널길이를 증가시킨 반도체소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
JP2006287191A true JP2006287191A (ja) 2006-10-19

Family

ID=37030674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006000078A Ceased JP2006287191A (ja) 2005-03-31 2006-01-04 チャネル長を増大させた半導体素子及びその製造方法

Country Status (5)

Country Link
US (3) US7354828B2 (ja)
JP (1) JP2006287191A (ja)
KR (1) KR100640159B1 (ja)
CN (1) CN100440517C (ja)
TW (1) TWI298537B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152587A (ja) * 2007-12-21 2009-07-09 Hynix Semiconductor Inc 垂直チャネルトランジスタの製造方法及び半導体素子のピラー製造方法
JP2009302528A (ja) * 2008-06-11 2009-12-24 Magnachip Semiconductor Ltd 半導体素子のトリプルゲート形成方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500473B1 (ko) * 2003-10-22 2005-07-12 삼성전자주식회사 반도체 소자에서의 리세스 게이트 트랜지스터 구조 및형성방법
KR100612947B1 (ko) * 2005-06-30 2006-08-14 주식회사 하이닉스반도체 비대칭 스텝구조의 게이트를 구비하는 반도체소자의 제조방법
KR100689514B1 (ko) * 2006-01-23 2007-03-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
JP2008091614A (ja) * 2006-10-02 2008-04-17 Toshiba Corp 半導体装置およびその製造方法
KR100819671B1 (ko) * 2006-10-16 2008-04-04 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
US20080160742A1 (en) * 2006-12-27 2008-07-03 Hynix Semiconductor Inc. Method for fabricating semiconductor device with recess gate
KR100871712B1 (ko) * 2007-07-10 2008-12-08 삼성전자주식회사 전계효과 트랜지스터 및 그의 제조 방법
KR100869352B1 (ko) * 2007-08-29 2008-11-19 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100944357B1 (ko) * 2008-03-17 2010-03-02 주식회사 하이닉스반도체 반도체소자 및 그 형성방법
KR100955191B1 (ko) 2008-03-17 2010-04-29 주식회사 하이닉스반도체 반도체소자의 및 그 형성방법
KR100971421B1 (ko) * 2008-04-21 2010-07-21 주식회사 하이닉스반도체 측벽이 리세스된 활성영역을 구비하는 반도체 장치 및 그제조 방법
US7943989B2 (en) * 2008-12-31 2011-05-17 Alpha And Omega Semiconductor Incorporated Nano-tube MOSFET technology and devices
US9508805B2 (en) 2008-12-31 2016-11-29 Alpha And Omega Semiconductor Incorporated Termination design for nanotube MOSFET
KR20100087256A (ko) * 2009-01-26 2010-08-04 인터내셔널 비지네스 머신즈 코포레이션 개선된 트랜지스터 소자 및 제조 방법
US8216893B2 (en) 2009-01-26 2012-07-10 International Business Machines Corporation Stress enhanced transistor devices and methods of making
KR101078726B1 (ko) 2009-02-27 2011-11-01 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US8299494B2 (en) * 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
US7910486B2 (en) * 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
KR101129745B1 (ko) * 2010-09-13 2012-03-23 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101815527B1 (ko) 2010-10-07 2018-01-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8841742B2 (en) 2011-09-27 2014-09-23 Soitec Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
CN108807177B (zh) * 2017-05-05 2021-07-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110534480A (zh) * 2018-05-25 2019-12-03 长鑫存储技术有限公司 半导体储存器结构及其字线制造方法
CN111613532B (zh) * 2019-02-25 2023-08-22 中芯国际集成电路制造(上海)有限公司 一种场效应管的形成方法和场效应管
KR20210158607A (ko) 2020-06-24 2021-12-31 삼성전자주식회사 캡핑층을 포함하는 반도체 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102480A (ja) * 1991-10-08 1993-04-23 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JPH05267446A (ja) * 1991-10-31 1993-10-15 Sgs Thomson Microelectron Inc トレンチ分離領域

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW226479B (en) 1993-12-14 1994-07-11 United Microelectronics Corp Metal oxide semi-field effect transistor (MOSFET) integrated circuit with novel source/drain structure and its production method
US6110798A (en) * 1996-01-05 2000-08-29 Micron Technology, Inc. Method of fabricating an isolation structure on a semiconductor substrate
KR100193896B1 (ko) 1996-06-21 1999-06-15 김영환 박막 트랜지스터 제조방법
US6475865B1 (en) * 1997-08-21 2002-11-05 United Microelectronics Corp. Method of fabricating semiconductor device
JP3461277B2 (ja) 1998-01-23 2003-10-27 株式会社東芝 半導体装置及びその製造方法
TW417180B (en) 1998-02-06 2001-01-01 Taiwan Semiconductor Mfg Metnod of forming transistor component with ITLDD structure
TW426898B (en) 1999-10-11 2001-03-21 United Microelectronics Corp Method for making stepped transistor with improved short channel effects
KR100370129B1 (ko) * 2000-08-01 2003-01-30 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
JP2002343963A (ja) 2001-05-17 2002-11-29 Sony Corp 溝ゲート型電界効果トランジスタ及びその製造方法
JP2003023150A (ja) 2001-07-10 2003-01-24 Sony Corp トレンチゲート型半導体装置及びその作製方法
US6573136B1 (en) * 2002-05-30 2003-06-03 Infineon Technologies Ag Isolating a vertical gate contact structure
JP2004186557A (ja) 2002-12-05 2004-07-02 Oki Electric Ind Co Ltd 半導体装置の製造方法
US6867078B1 (en) * 2003-11-19 2005-03-15 Freescale Semiconductor, Inc. Method for forming a microwave field effect transistor with high operating voltage
KR100549578B1 (ko) * 2004-05-25 2006-02-08 주식회사 하이닉스반도체 Ｍｏｓ 트랜지스터 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102480A (ja) * 1991-10-08 1993-04-23 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JPH05267446A (ja) * 1991-10-31 1993-10-15 Sgs Thomson Microelectron Inc トレンチ分離領域

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152587A (ja) * 2007-12-21 2009-07-09 Hynix Semiconductor Inc 垂直チャネルトランジスタの製造方法及び半導体素子のピラー製造方法
JP2009302528A (ja) * 2008-06-11 2009-12-24 Magnachip Semiconductor Ltd 半導体素子のトリプルゲート形成方法

Also Published As

Publication number Publication date
CN100440517C (zh) 2008-12-03
KR20060104879A (ko) 2006-10-09
US20060220145A1 (en) 2006-10-05
TW200635037A (en) 2006-10-01
US20120080743A1 (en) 2012-04-05
US8779493B2 (en) 2014-07-15
US20080006881A1 (en) 2008-01-10
TWI298537B (en) 2008-07-01
US8049262B2 (en) 2011-11-01
CN1841749A (zh) 2006-10-04
US7354828B2 (en) 2008-04-08
KR100640159B1 (ko) 2006-10-30

Similar Documents

Publication Publication Date Title
JP2006287191A (ja) チャネル長を増大させた半導体素子及びその製造方法
US20080191288A1 (en) Semiconductor device and method of manufacturing the same
JP2008544573A (ja) 半導体処理方法、および半導体構造
JP2009033103A (ja) 半導体素子及びその製造方法
TWI441333B (zh) 半導體裝置及其製造方法
US7518175B2 (en) Semiconductor memory device and method for fabricating the same
JP2013149686A (ja) 半導体装置
US7692251B2 (en) Transistor for semiconductor device and method of forming the same
KR100972900B1 (ko) 반도체 소자 및 그 제조 방법
JP2010050133A (ja) 半導体装置及び半導体装置の製造方法
JP4834304B2 (ja) 半導体素子の製造方法
JP2008166747A (ja) 半導体素子の製造方法
US8658491B2 (en) Manufacturing method of transistor structure having a recessed channel
JP2008294392A (ja) 半導体素子及びその製造方法
US20060170059A1 (en) Semiconductor device having step gates and method for fabricating the same
KR100832017B1 (ko) 채널면적을 증가시킨 반도체소자 및 그의 제조 방법
US7696075B2 (en) Method of fabricating semiconductor device having a recess channel structure therein
JP2005197463A (ja) 半導体記憶装置およびその製造方法
KR100653985B1 (ko) 반도체 소자의 트랜지스터 제조 방법
JP2013098272A (ja) 半導体装置及びその製造方法
US7652323B2 (en) Semiconductor device having step gates and method of manufacturing the same
KR20090014782A (ko) 이에스디 구조를 갖는 반도체 소자의 제조방법
KR20110091211A (ko) 반도체 소자의 제조방법
KR20060098101A (ko) 균일한 터널 절연막을 갖는 비휘발성 기억소자들 및 그 제조방법들
JP2006228967A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121204

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121211

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20130528