TWI298537B - Semiconductor device with increased channel length and method for fabricating the same - Google Patents

Semiconductor device with increased channel length and method for fabricating the same Download PDF

Info

Publication number
TWI298537B
TWI298537B TW094146955A TW94146955A TWI298537B TW I298537 B TWI298537 B TW I298537B TW 094146955 A TW094146955 A TW 094146955A TW 94146955 A TW94146955 A TW 94146955A TW I298537 B TWI298537 B TW I298537B
Authority
TW
Taiwan
Prior art keywords
oxide layer
trench
recess
region
forming
Prior art date
Application number
TW094146955A
Other languages
English (en)
Other versions
TW200635037A (en
Inventor
Jun-Hee Cho
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200635037A publication Critical patent/TW200635037A/zh
Application granted granted Critical
Publication of TWI298537B publication Critical patent/TWI298537B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Description

1298537 - r 九、發明說明： 【發明所屬之技術領域】 本發明之一實施例有關半導體元件製造技術與且 特定是有關一種具有加長之通道長度的半導體元件。 【先前技術】 通常，在具有平面型N-通道金氧半導體場效電晶 體（NMOSFET)之動態隨機存取記憶體（DRAM)胞元結構 > 中，由於設計法則減小使通道之硼濃度增加所產生之電 場增加，而難以確保更新（refresh)時間。 近來，隨DRAM元件變得高度積體化且已發展出特 色尺寸小於7〇nm之技術，元件之通道摻雜濃度已增 加，且因此在增加之電場與接面漏電流型式上會有限 制。 又，因爲通道長度與寬度被限制，且電子移動性由 於增加之通道摻雜濃度而降低，則更難以確保足夠的通 > 道電流。 第1圖爲一剖面視圖，例示具有平面型NMOSFET 之一習知半導體元件。 如第1圖所示，經由淺溝槽隔離（STI)製程複數個 場氧化物層1 2被形成於基板1 1。閘極氧化層1 3被形 成於基板1 1之一作用區上，且藉依序堆疊閘極電極1 4 與閘極硬罩1 5於閘極氧化層1 3上形成一平面型閘極圖 案PG。複數個N型源極/汲極區1 6被形成在基板1 1該 平面型閘極圖案PG之二側。 1298537 τ 如上所述，習知半導體元件具有平面型 NMOSFET，其包含形成在基板11之一平坦表面上之平 面型閘極圖案PG。 因爲在高度積體化時，該習知平面型電晶體結構在 確保所需通道之長度與寬度方面受到限制，故難以避免 短通道效應。 而且，因爲該習知半導體元件具有經由STI製程所 形成之場氧化物層1 2，該場氧化物層1 2不能避免鄰近 電晶體間之深擊穿。 【發明內容】 本發明之一實施例爲一種半導體元件，其在高度積 體化下能避免鄰近電晶體間之深擊穿且確保通道之長 度與寬度。一種用於製造此等元件之方法亦被描述。 依據本發明之一觀點，提供一種半導體元件，包 含：一形成在基板之預定部分的溝槽與在該溝槽底下之 第一凹區；埋覆在該溝槽與第一凹區二者內之一場氧化 物層；以該場氧化物層所界定之一作用區，且具有第一 作用區與第二作用區，該第二作用區具有形成於較第一 作用區爲低之部分的第二凹區；及在第一作用區與第二 作用區間邊界區域上之一步階閘極圖案，其中閘極圖案 具有一步階結構其一側延伸至第一作用區之表面，且另 一側延伸至第二作用區之表面。 依據本發明之另一觀點，提供一種半導體元件，包 含：一形成在基板之預定部分之溝槽且第一凹區在溝槽
1298537 τ 底下，其中一場氧化物層被埋入該溝槽與第一凹區二 者；以S亥場氧化物層界疋之一*作用區且具有一^預定深度 之第二凹區；及一凹閘極圖案其下部分被埋入第二凹區 且其上部分突出作用區之表面。 依據本發明之另一觀點，提供一種用於製造半導體 元件之方法，包含：形成一溝槽於基板之元件隔離區， 其中該元件隔離區與一作用區被界定於該基板；形成第 一凹區其端點延伸至該溝槽之底部部分的作用區；形成 埋覆在該第一凹區與溝槽二者之一場氧化物層；藉蝕刻 該作用區之一預設部分至一預定深度形成第二凹區，藉 以提供第二作用區其高度係低於第一作用區之高度；及 形成一閘極圖案於第一作用區與第二作用區間之邊界 區域上，其中該閘極圖案具有一步階結構其一側延伸至 第一作用區之表面且另一側延伸至第二作用區之表面。 依據本發明之又一觀點，提供一種用於製造半導體 元件之方法，包含：形成一溝槽於基板之元件隔離區， 其中該元件隔離區與作用區被界定於該基板；形成第一 凹區其端點在該溝槽之底部部分側向延伸至作用區；形 成埋覆入該第一凹區與溝槽二者之一場氧化物層；藉蝕 刻作用區之預定部分至一預定深度形成第二凹區；及形 成一凹閘極圖案其底部部分被埋入第二凹區且頂部部 分突出於作用區之表面以上。 【實施方式】 以下，本發明之若干實施例之詳細描述將參考附圖 1298537 予以提供。 本發明第一實施例有關一種用於製造具有步階閘 極化非 kf 稱凹陷（step gated asymmetry recess, STAR)結 構與局部氧化隔離（local oxidation isolation, L〇I)結構 之半導體元件之方法，與一種用於製造此等元件之方法 將於以下予以解說。 第2圖爲一剖面視圖，例示依據本發明第一實施例 半導體元件之結構。 如第2圖所示，依據本發明第一實施例半導體元件 包含：複數個埋在複數個溝槽26內之場氧化物層30， 該溝槽係形成在基板2 1之預定部分，與溝槽26底下之 複數個第一凹區28 ;以該場氧化物層30所界定之一作 用區，且具有第一作用區21A與較低於第一作用區21A 所形成的複數個第二作用區'21B之複數個第二凹區 3 3 ;及具有步階結構之複數個步階閘極圖案SG，其中 步階閘極圖案S G之一側被形成在第一作用區2 1 A之表 面上，且步階閘極圖案SG之另一側被形成在第二作用 區21B之表面上。 如第2圖所示，步階閘極圖案S G具有以堆疊複數 個閘極氧化物層3 4、複數個閘極電極3 5與複數個閘極 硬罩3 6所形成之結構。複數個間隙物27被形成在溝槽 26之二側壁上，其中場氧化物層30被埋入於溝槽，且 複數個凹入氧化物層29係形成在溝槽26底下第一凹區 28之表面上。 1298537 - > -於第2圖所示之半導體元件中，形成元件隔離結構 之場氧化物層30被同時埋入經由淺溝槽隔離（STI)製程 所形成之溝槽26，與經由局部氧化隔離（LOI)製程所形 成之第一凹區2 8且因此，能夠避免鄰近電晶體間深擊 穿（deep punchthrough)與減低寄生電容。 以每個步階閘極圖案S G所界定之通道（以下，稱爲 步階通道）相對於平面型電晶體之通道長度而延伸。亦 丨即，假如平面型電晶體之通道長度爲‘CHI’ ，第一實 施例之該電晶體的通道長度就是 C Η 2 。 C Η 2 比 ‘CHI’還要長達每個第二凹區33之深度。藉延伸通 道長度，亦可避免短通道效果。 第3A至3F圖爲剖面視圖，例示第2圖所示依據本 發明第一實施例一種製造半導體元件之方法。 如第3A圖所示，一襯墊氧化物層22與一襯墊氮化 物層23依序被沉積於基板21上。在此，基板21爲一 胞元區，其中將會形成一記憶元件成爲含有預定雜質量 之之矽基板。襯墊氧化物層22被形成爲厚度範圍約50A 至約150A，且襯墊氮化物層23被形成厚度範圍約1 000A 至約2000A。 其次，第一有機抗反射覆鍍層24其係一有機材料 被形成於襯墊氮化物層23上。其後，一光阻層被沉積 於第一有機抗反射覆鍍層24上，然後經由曝光製程與 顯影製程，藉由圖案化該光阻層來形成複數個淺溝槽隔 離（STI)罩25。在此，使用於STI罩25之光阻層使用環 1298537 ^ r 烯-順丁烯二酸酐（cyclo olefin-maieic anhydric)(COMA) 或丙烯酸（acrylate)基聚合物材料。STI罩25以二維形 式而形成爲條型或T型。 其次，藉使用STI罩25作爲一蝕刻障壁依序蝕刻 第一有機抗反射覆鍍層24、襯墊氮化物層23及襯墊氧 化物層22。接著，在蝕刻襯墊氧化物層22後而露出之 基板2 1被連續地蝕刻達一預定深度，藉以形成複數個 溝槽26。 — 此時，考慮到溼式蝕刻製程與稍後實施之氧化製 程，每一溝槽26之深度範圍約1000A至約2000A。 如第3B圖所示，STI罩25被剝除。此時，藉使用 氧電漿來剝除STI罩25，且同時剝除近似於使用於STI 罩2 5之光阻層的有機材料所組成之第一有機抗反射覆 鍍層24。 其次，形成複數個間隙物27 ’以覆蓋溝槽26之側 壁及襯墊氧化物層22與襯墊氮化物層23的堆疊圖案之 側壁襯墊。 此時，關於間隙物27之形成’依序實施一側壁氧 化製程、一襯裏（liner)氮化物層沉積製程與一襯裏氧化 製程，藉以依序形成一側壁氧化物層、一襯裏氮化物層 與一襯裏氧化層。其後，施行使用回鈾製程之一間隙物 鈾刻製程’藉以形成間隙物2 7 °因此’於此情形中間 隙物2 7具有由側壁氧化物層、襯裏氮化物層與襯裏氧 化層組成之三重結構（未顯示）。因爲經由間隙物飩刻製 -11- 1298537 程而形成間隙物27，溝槽26之底部部分被開啓。 如第3C圖所示，溝槽26之經開啓底部部分藉使用 間隙物27作爲一蝕刻障壁而接受一等向飩刻製程，藉 以形成複數個第一凹區28。例如，藉使用間隙物27與 襯墊氮化物層23作爲一蝕刻障壁，而使用氯化氫（HC1) 與氫（HO之混合氣體來對溝槽26之底部部分進行等向 蝕刻製程，藉以形成圓弧狀之第一凹區28。 此時，經由第一等向蝕刻製程來形成第一凹區28。 因此，第一凹區28之二端點達到間隙物27之底部部 分。即是，第一凹區28具有側向蝕刻型式，且因此第 一凹區28具有圓弧狀之半圓型式，其中第一凹區28被 延伸至溝槽26底下的兩側邊。 關於用以形成第一凹區28的蝕刻製程，以壓力範 圍約2torr至約200torr，期間範圍約0.5分鐘至約60 分鐘，藉使用HC1流量範圍約O.lslm至約lslm與H2 流量範圍約lOslm至約50slm，且溫度範圍約700° C至 約1 000° C來控制蝕刻速度或飩刻外型。於實施蝕刻製 程前，在氫氣環境下溫度範圍約800° C至約1 000° C 應用一預退火製程來除去表面上之雜質。
如第3 D圖所示，第一凹區2 8之表面接受溼蝕刻製 程，藉以形成複數個凹入氧化物層29。此時，凹入氧 化物層29作爲回復晶格缺陷之角色，該晶格缺陷係在 用於形成第一凹區28的蝕刻製程期間由於電漿所引起 之應力而造成。通常，凹入氧化物層29扮演如用於STI -12- |· 1298537 製程之側壁氧化物層的相同角色。 如上所述，在溝槽26底下形成第一凹區28與凹入 氧化物層29之製程被稱爲局部氧化隔離（LOI)製程。 其次，塡充第一凹區28與溝槽26二者之複數個間 隙塡充氧化物層被沉積，然後實施CMP製程。因此， 形成複數個場氧化物層30。 其結果，依據本發明第一實施例STI製程與LOI 製程被應用以形成元件隔離結構用於形成場氧化物層 30 ° 如第3E圖所示，襯墊氮化物層23藉使用磷酸 (H3P〇4)溶液被選，擇性剝除，然後，於襯墊氧化物層22 仍殘留之狀態下，第二有機抗反射覆鍍層3 1被形成於 含有襯墊氧化物層22之一表面上。在此，藉使用一有 機材料來形成第二有機抗反射覆鍍層3 1。 其次，光阻層被沉積於第二有機抗反射層3 1上， 然後光阻層經由曝光製程與顯影製程被圖案化，藉以形 成複數個STAR遮罩32。在此，用以形成STAR遮罩32 之光阻層爲COMA或丙烯酸基聚合物材料。 其次，藉使用STAR遮罩32作爲一蝕刻障壁來蝕 刻第二有機抗反射覆鍍層3 1，然後繼續蝕刻襯墊氧化 物層22，藉以開啓基板2 1之預定表面。 其次，藉使用STAR遮罩32作爲一蝕刻障壁，於 受到襯墊氧化物層22之蝕刻製程後而露出之基板2 1的 預定表面，係被鈾刻達一預定深度，然後形成用於步階 -13- 1298537 - j _ 通道的複數個第二凹區33。此時，藉使用溴化氫（HBr)、 氯（Cl^與氧（〇2)之混合氣體來施行用於形成第二凹區 3 3的蝕刻製程。 如上所述，假如第二凹區3 3被形成，基板2 1被分 成第一作用區（active region)21A，其表面爲高於複數個 第二作用區21B之表面，且第二作用區21B之表面爲低 於第一作用區21A之表面。於DRAM結構中，第一作 丨用區2 1 A爲一欲連接位元線的作用區，且第二作用區 2 1 B爲一欲連接儲存節點的作用區。因此，作用區具有 一非對稱結構。 第二凹區33之凹陷深度D範圍宜爲約200A至約 6 Ο Ο A 〇 如第3F圖所示，同時剝除STAR遮罩32與第二有 機抗反射覆鍍層3 1，且連續地除去襯墊氧化物層22。 接著，對於所產生結構之整個表面施行用於控制臨 界電壓的離子佈植製程。此時，雖然未圖示用於控制該 臨界電壓的該離子佈植製程，在經由一乾式氧化製程且 溫度範圍約800° C至約1 000° C中形成一犧牲氧化物 層或一屏蔽（s c r e e η)氧化物層之狀態下，執行離子佈植 製程。於離子佈植製程後剝除該犧牲氧化物層。 其次，於犧牲氧化物層被剝除後，執行一閘極氧化 層預潔淨製程。接著，於所產生結構之整個表面上形成 一閘極氧化層3 4。此時，經由一乾氧化製程在溫度範 圍約850° C至約1 00 0° C，形成厚度範圍約10〇Α至約 -14-. .1298537 I — t Λ 150A的閘極氧化層34。 其次，以堆疊複數個閘極電極35與閘極硬罩36在 閘極氧化層3 4上形成複數個步階閘極圖案S G。在此， 堆疊用於閘極電極35之複數個傳導層與用於閘極硬罩 36之複數個絕緣層，然後經由閘極罩製程與蝕刻製程， 來形成步階閘極圖案SG。 如上所述，因爲每一步階閘極圖案SG從第一作用 φ 區21A之一預定部分延伸至每一第二作用區21B之一 預定部分，其中第一作用區21A與第二作用區21B具 有一高度差異，所以步階閘極圖案S G被稱爲步階閘極。 例如，在具有由於每個第二凹區33所造成之較 低高度的每個第二作用區21B之表面上，形成每個步階 閘極圖案SG之一側，且在具有由於每個第二凹區33 ’ 所造成之較大高度的每個第一作用區21A之表面上，形 成每個步階閘極圖案S G之另一側。因爲每一步階閘極 φ 圖案SG被形成於第一作用區21A與每一第二作用區 2 1 B之邊界表面上，所以每一步階閘極圖案S G具有一 步階結構而非一平面結構。 藉從第一作用區2丨A延伸而形成步階閘極圖案 SG，且第二作用區21B具有一高度差異，藉以具有一 步階結構。因此，以步階閘極圖案SG所界定之步階通 道係比平面型電晶體之步階通道還要長。 亦即，假如平面型電晶體之步階通道爲‘ CH 1 ’ ’ 第一實施例之電晶體之步階通道就是‘ CH2’ ° .1298537 I * ^ ‘CH2’比‘CHI’還要長達第二凹區33之凹陷深度 D °藉延長該步階通道，短通道效果被避免。 依據本發明_第一實施例，藉使用STI製程與LOI 製程元件來形成元件隔離結構，且因此能夠避免鄰近電 晶體間之深擊穿且降低寄生電容。 本發明之第二實施例有關使用凹通道陣列電晶體 (RCAT)結構與局部氧化隔離（L〇I)結構之半導體元件， φ 與其製造方法將於以下予以解說。 第4圖爲一剖面視圖，例示依據本發明第二實施例 半導體元件之結構。 如第4圖所示，依據本發明第二實施例之半導體元 件包含：埋入複數個溝槽46之複數個場氧化物層50， 該複數個溝槽係形成於基板之預定部分與在溝槽46底 • 下之複數個第一凹區48 ;以該場氧化物層50界定之〜 作用區，與具有預定深度之複數個第二凹區5 3 ;以及 φ 複數個凹閘極圖案RG，其底部部分被埋入第二凹區53 且頂部部分突出於作用區表面。 如第4圖所示，凹閘極圖案RG具有堆疊結構其係 依序堆疊一閘極氧化物層5 4、複數個閘極電極5 5與複 數個閘極硬罩6 6。在溝槽4 6之側壁上形成複數個間隙 物47，其中該場氧化物層50係埋入於溝槽，且複數個 凹入氧化物層49被形成於溝槽46底下第一凹區48之 表面上。 於第4圖所示之半導體元件中，形成元件隔離結構 -16- 1298537 之場氧化物層50由於STI製程被埋入溝槽46且同時由 於LOI製程而被埋入第一凹區48，且因此能避免鄰近 電晶體間之深擊穿且降低寄生電容。 因爲凹閘極圖案RG具有預定部分被埋入第二凹區 53之結構，以凹閘極圖案RG界定之通道（以下，稱爲 凹通道）之長度較平面型電晶體之通道長度還要長。假 如平面型電晶體之通道長度爲‘CH 11’ ，凹通道之通 道長度就是‘CH22’ 。‘ CH22’比‘CH11’還要長達 第二凹區53之凹陷深度。藉延伸該通道長度，可避免 短通道效果。 第5 A至5 F圖爲剖面視圖，例示第4圖所示依據本 發明第二實施例一種製造半導體元件之方法。 如第5A圖所示，一襯墊氧化物層42與一襯墊氮化 物層43被依序沉積在基板41上。在此，基板41爲一 胞元區其中一記憶元件將被形成如含有一預定量雜質 之砂基板。襯墊氧化物層4 2以厚度範箇約5 0 A至約 150A被形成，且襯墊氮化物層43以厚度範圍約1〇00a 至約2000A被形成。
其次，第一有機抗反射覆鍍層44其中一有機材料 被形成於襯墊氮化物層4 3上。其後，一光阻層被沉積 於第一有機抗反射覆鍍層4 4上，且然後經由曝光製程 與顯影製程，藉圖案化該光阻層來形成複數個淺溝槽隔 離（STI)罩45。在此’使用於STI罩45之光阻層使用環 烯-順丁烯二酸酐（COMA)或丙烯酸基聚合物材料。STI 1298537 罩4 5以二維形式而形成條型或T型。 其次，藉使用S ΤI罩4 5作爲一融刻障壁而依序鈾 刻第一有機抗反射覆鍍層44、襯墊氮化物層43及襯墊 氧化物層42。接著，於蝕刻襯墊氧化物層42後所露出 之基板4 1被連續地蝕刻達一預定深度，藉以形成複數 個溝槽46。 此時，考慮一溼式蝕刻製程與稍後實施之氧化製 程，每一溝槽26之深度範圍約1000Α至約2000Α。 如第5Β圖所示，STI罩45被剝除。此時，藉使用 氧電漿來剝除STI罩45，且同時剝除近似於使用於STI 罩45之光阻層的有機材料所組成之第一有機抗反射覆 鍍層4 4。 其次，形成複數個間隙物47，以覆蓋溝槽46之側 壁及襯墊氧化物層42與襯墊氮化物層43的堆疊圖案之 側壁襯墊。 此時，關於間隙物47之形成，依序實施一側壁氧 化製程、一襯裏氮化物層沉積製程與一襯裏氧化製程， 藉以依序形成一側壁氧化物層、一襯裏氮化物層與一襯 裏氧化層。其後，施行使用回蝕製程的間隙物蝕刻製 程，藉以形成間隙物47。因此，間隙物47具有側壁氧 化物層、襯裏氮化物層與襯裏氧化層之三重結構（未顯 示）。因爲經由間隙物蝕刻製程而形成間隙物47，溝槽 46之底部部分被開啓。 如第5C圖所示，溝槽46之經開啓底部部分藉使用 -18- 1298537 ~ 間隙物47作爲一蝕刻障壁而受到一等向蝕刻製程，藉 以形成複數個第一凹區48。例如，藉使用間隙物47與 襯墊氮化物層43作爲一蝕刻障壁及使用氯化氫（HC1)與 氫（HO之混合氣體，來對溝槽46之底部部分進行等向 蝕刻製程，藉以形成具有圓弧狀之第一凹區4 8。 此時，經由第一等向触刻製程來形成第一凹區48。 因此，第一凹區48之二端點達到間隙物47之底部部 丨 分。即是，第一凹區48具有側向蝕刻型式，且因此第 一凹區48具有圓弧狀之半圓型式，其中第一凹區48被 延伸至溝槽46底下之兩側邊。 更詳細地，關於用以形成第一凹區48之蝕刻製 程，在壓力範圍約2tori·至約200torr，期間範圍約0.5 分鐘至約60分鐘，使用HC1流量範圍約O.lslm至約lslm 與H2流量範圍約lOslm至約50slm，且溫度範圍約 700° C至約1 000° C來控制蝕刻速度或蝕刻外型。於 , 實施蝕刻製程前，在氫氣環境下溫度範圍約800° C至 約1 000° C，藉應用一預退火製程來除去表面上之雜 質。 如第5D圖所示，第一凹區28之表面接受溼蝕刻製 程，藉以形成複數個凹入氧化物層49。此時，凹入氧 化物層49作爲回復晶格缺陷之角色，該晶格缺陷係在 用於形成第一凹區28的蝕刻製程期間由於電漿之應力 所造成。通常，凹入氧化物層49扮演如用於STI製程 之側壁氧化物層的相同角色。 -19- 1298537 如上所述，在溝槽46底下形成第一凹區48與凹入 氧化物層49之製程被稱爲局部氧化隔離（L〇I)製程。 其次’塡充第一凹區48與溝槽46二者之複數個間 隙塡充氧化物層被沉積，然後實施C Μ P製程。因此， 形成複數個場氧化物層50。
其結果，依據本發明第二實施例，STI製程與LOI 製程被應用以形成元件隔離結構用於形成場氧化物層 丨- 50 ° 如第5Ε圖所示，襯墊氮化物層43藉使用磷酸 (Η3Ρ〇4)溶液被選擇性剝除，然後，於襯墊氧化物層42 仍殘留之狀態下’第二有機抗反射覆鍍層5 1被形成於 含有襯墊氧化物層42之一表面。在此，藉使用一有機 材料來形成第二有機抗反射覆鍍層5 1。 其次，一光阻層被沉積於第二有機抗反射層51 上，然後光阻層經由曝光製程與顯影製程被圖案化，藉 以形成複數個RCAT罩52。在此，用以形成RCAT罩 52之光阻層爲COMA或丙烯酸基聚合物材料。 其次，藉使用RC AT罩52作爲一蝕刻障壁而鈾刻 第二有機抗反射覆鍍層5 1，然後連續蝕刻襯墊氧化物 層42，藉以開啓基板41之預定表面。 其次，，藉使用RCAT罩52作爲一蝕刻障壁，於 受到襯墊氧化物層42之鈾刻製程後而露出之基板4 1的 預定表面，係被蝕刻達一預定深度，然後形成用於步階 通道的複數個第二凹區53。此時，藉使用HBr、Cl2與
-20- 1298537 I 、 * ，' 〇2之混合氣體來施行用於形成第二凹區5 3的蝕刻製 程。 第二凹區53之凹陷深度D範圍宜爲約200A至約 600A 〇 如第5F圖所示，同時剝除RCAT罩52與第二有機 抗反射覆鍍層5 1，且連續地除去襯墊氧化物層42。 接著，對於所產生結構之整個表面施行用於控制臨 φ 界電壓的離子佈植製程。此時，雖然未圖示用於控制該 臨界電壓的該離子佈植製程，在經由一乾式氧化製程且 溫度範圍約800° C至約1 000° C中形成一犧牲氧化物 層或一屏蔽氧化物層之狀態下，執行離子佈植製程。於 離子佈植製程後剝除該犧牲氧化物層。 其次，於犧牲氧化物層被剝除後，執行一閘極氧化 ' 層預潔淨製程。接著，於所產生結構之整個表面上形成 一閘極氧化物層5 4。此時，經由一乾氧化製程在溫度 φ 範圍約850° C至約1 000° C，形成厚度範圍約100A至 約150A的閘極氧化物層54。 其次，藉堆疊複數個閘極電極5 5與複數個閘極硬 罩5 6於閘極氧化物層5 4上，來形成複數個凹閘極圖案 RG，且其底部部分被埋入第二凹區5 3且頂部部分突出 於基板41之表面。在此，堆疊用於閘極電極5 5之複數 個傳導層與用於閘極硬罩5 6之複數個絕緣層，然後施 行一閘極罩製程與一蝕刻製程，藉以形成凹閘極圖案 RG。 -21 - 1298537 j 因爲凹閘極圖案RG具有被埋入第二凹區53之預 定部分的結構，所以凹閘極圖案（RG)所界定之一凹通道 變得比平面型電晶體之通道長度還要長。 即是’假如平面型電晶體之通道長度爲 ‘ CH 1 1 ’ ’本發明第二實施例之電晶體之凹通道長度 就是‘CH22’ 。 ‘CH22’比‘CH11’還要長達第二凹 區5 3之凹陷深度D。藉增加通道長度，避免短通道效
而且，依據本發明第二實施例，藉應用STI製程與 LOI製程二者來形成元件隔離結構，且因此能夠避免鄰 近電晶體間深擊穿與降低寄生電容。 第6圖爲一展現步階型胞元與習知平面型胞元間 字元線電容之比較結果的圖表。其中在水平軸上，「WL Cap」代表字元線的寄生電容，「WL to BL」代表字元 線與位元線之間的寄生電容，「WL to PL」代表字元線 與板狀線之間的寄生電容，「WL to Sub」代表字元線 與基板之間的寄生電容，「WL to WL」代表字元線之 間的寄生電容，「WL to Ch」代表字元線及STAR型胞 元與習知平面型胞元的通道之間的寄生電容。垂直軸則 代表寄生電容之電容量。 其顯示STAR型胞元之字元線電容爲高於習知平面 型胞元之字元線電容。 第7圖爲展現應用LOI結構之STAR型胞元與習知 平面型胞元間字元線電容之比較結果的圖表。 -22- 1298537 j 其顯示應用LOI結構之STAR型胞元之字元線電容 遠低於習知平面型胞元之字元線電容。 根據第6與7圖，於單純應用STAR型胞元情形下’ 字元線（word line)寄生電容與習知平面型胞元之字元 線寄生電容相比被增加。然而，於使用S T A R胞兀同時 應用LOI結構之情形下，相較於習知平面型胞元之字元 線寄生電容，則減少了字元線寄生電容。 第8A至8C.圖爲展現應用不同胞元結構之元件的 深擊穿特性之圖表。第8A圖顯示STAR型胞元之深擊 穿特性。第8B圖顯示習知平面型胞元之深擊穿特性。 第8C圖顯示STAR型胞元同時應用LOI結構之深擊穿 特性。水平軸代表臨界電壓値，而垂直軸代表崩潰電壓 値。符號BVIOC(D)、BV1K(D)及BVWG(D)分別表示被 選擇之10個胞元、被選擇之1〇〇〇個胞元及被選擇之工 作群組胞元的崩潰電壓平均値。H50K、NBN、H40K、 NBN + H40、H30代表受測之平面型胞元群組範例。 參考第8A至8C圖，於僅實現STAR型胞元之情形 下，與實現平面型胞元之情形相比深擊穿特性爲非常差 的。然而，於實現STAR型胞元同時應用LOI結構之情 形下，甚至在臨界電壓約0.75V下仍未產生深擊穿。 第9A與9B圖爲展現應用不同胞元結構之元件的 SNC/N-接觸電阻比較結果的圖表。在此，SNC/N-接觸電 阻就代表著儲存節點接觸窗（SNC)與源極/汲極區（N-)間 之一接觸電阻。水平軸代表崩潰電壓値，而垂直軸代表
-23 - 1298537 i 儲存節點接觸窗與基板之間的接觸電阻値。 第9A圖爲例示STAR型胞元與習知平面型胞元間 SNC/N-接觸電阻比較結果的圖表。如第9A圖所示， STAR型胞元具有接觸電阻較高於習知平面型胞元之接 觸電阻。 第9B圖爲例示LOI/STAR型胞元與習知平面型胞 元間SNC/N-接觸電阻比較結果的圖表。LOI/STAR型胞 元具有接觸電阻較低於習知平面型胞元之接觸電阻。 第10圖爲展現未應用LOI結構之RCAT型胞元與 習知平面型胞元之字元線電容比較結果的圖表。RCAT 型胞元呈現出字元線電容較高於習知平面型胞元之字 元線電容。參考標記X就代表著凹閘極形成製程中， 字元線電容被增加。水平軸代表崩潰電壓値，而垂直軸 代表每條字元線的電容量。 第1 1圖爲展現應用LOI結構之RC AT型胞元與習 知平面型胞元之字元線電容比較結果的圖表。應用LOI 結構之RC AT型胞元具有遠低於習知平面型胞元的字元 線電容。一參考標記Y就代表著LOI結構形成製程中’ 字元線電容被減低。 根據第1〇與1 1圖，於單純應用RC AT型胞元情形 下，相較於習知平面型胞元之字元線寄生電容’字元線 寄生電容增加；然而，於使用同時應用LOI結構之RCAT 型胞元情形下，相較於習知平面型結構之字元線寄生電 容，字元線寄生電容減少。 -24 - 1298537 - έ ~ 依據本發明之一實施例，藉同時應用STAR結構與 LOI結構，或RCAT結構與LOI結構可不僅增加通道長 度’而且避免寄生電容之增加，鄰近電晶體間深擊穿與 接面漏電流。因此，本發明之一實施例可改善更新特性。 本發明包含關於韓國專利申請號 KR 2005 -0027 3 66發明主體，其係在2005年3月31日申請於韓 國專利局，該全部內容以索引被倂入於此。 > 當本發明關於一些特定實施例被描述，它對熟知技 藝人士其各種改變與修改，在不逸離以下申請專利範圍 所界定之發明精神與範圍下可被實現將是明顯的。 【圖式簡單說明】 以上特色相對於本發明之特定實施例之以下描述 連同附圖將變得較易了解，其中： 第1圖爲一剖面視圖，例示具有平面型N通道金氧 半導體場效電晶體（NMOSFET)之習知半導體元件。 第2圖爲一剖面視圖，例示依據本發明第一實施例 半導體元件之結構。 弟3 A至3 F圖爲剖面視圖’例不第2圖所示依據本 發明第一實施例一種製造半導體元件之方法。 第4圖爲一剖面視圖，例示依據本發明第二實施例 半導體元件之結構。 第5 A至5 F圖爲剖面視圖，例示第4圖所示依據本 發明第二實施例一種製造半導體元件之方法。 第6圖爲展現步階閘極化非對稱凹陷（STAR)型胞 -25 - 1298537 a 元與習知平面型胞元間字元線電容之比較結果的圖表。 第7圖爲展現應用局部氧化隔離（LOI)結構之STAR 型胞元與習知平面型胞元間字元線電容之比較結果的 圖表。 第8A至8C圖展現應用不同胞元結構之元件的擊 穿特性的圖表。 第9A與9B圖展現應用不同胞元結構之元件的 SNC/N接觸電阻比較結果的圖表。 第1 0圖爲展現不應用LOI結構之凹通道陣列電晶 體（RCAT)型胞元與習知平面型胞元間字元線電容之比 較結果的圖表；及 第1 1圖爲展現應用LOI結構之rcAT型胞元與習 知平面型胞元間之比較結果的圖表。 【主要元件符號說明】 11 基 板 12 場 氧 化 物 層 13 閘 極 氧 化 層 14 閘 極 電 極 15 閘 極 硬 罩 16 N 型 源 極 /汲極區 21 基 板 21A 第 —‘ 作 用 區 21B 第 二 作 用 區 22 襯 墊 氧 化 物層 -26- 襯墊氮化物層 有機抗反射覆鍍層 淺溝槽隔離（STI)罩 溝槽 間隙物 第一凹區 凹入氧化物層 場氧化物層 第二有機抗反射層 STAR遮罩 第二凹區 閘極氧化層 閘極電極 閘極硬罩 基板 襯墊氧化物層 襯墊氮化物層 第一有機抗反射覆鍍層 STI罩 溝槽 間隙物 第一凹區 凹入氧化物層 場氧化物層
-27 - 1298537 51 52 53 54 55 56 第二有機抗反射覆鍍層 RCAT 罩 第二凹區 閘極氧化層 閘極電極 閘極硬罩
r； S ) -28 -

Claims (1)

  1. !298537 第94 1 46955號「具有增長通道長度之半導體元件及其 製造方法」專利案 (2007年12月修正） 十、申請專利範圍·· 1·一種半導體元件，包括： 形成在基板預定部分的溝槽與該溝槽底下之第一 凹區； 場氧化物層，其埋入於該溝槽與第一凹區內； 作用區，其由該場氧化物層所界定，且該作用區具 有第一作用區與第二作用區，該第二作用區具有第二 凹區，其形成在該作用區中比第一作用區還要低之部 分；及 步階閘極圖案，其在第一作用區與第二作用區之間 的邊界區域上，其中該閘極圖案具有步階結構，其一 側延伸至第一作用區之表面且另一側延伸至第二作 用區之表面。 2. 如申請專利範圍第1項之半導體元件，其中，埋覆有 該場氧化物層之第一凹區係在該溝槽之底部部分具 有半橢圓形狀。 3. 如申請專利範圍第1項之半導體元件，其中，該場氧 化物層包括： 第一絕緣層，其形成在第一凹區之表面上； 第二絕緣層，其具有形成在該溝槽之側壁上之間隙 物形狀，及 1298537 * 第三絕緣層，其埋覆在該第一凹區與該溝槽中。 4.如申請專利範圍第3項之半導體元件，其中’該第一 絕緣層與該第三絕緣層爲氧化物層，且該第二絕緣層 具有氧化層、氮化物層與氧化層之三重結構。 5 .如申請專利範圍第1項之半導體元件，其中，第一作 用區與第二作用區間之高度差異範圍約200A至約 600 人。 6. —種半導體元件，包括： 形成在基板預定部分之溝槽與在該溝槽底下之第 一凹區，其中場氧化物層被埋入該溝槽與第一凹區； 作用區，其由該場氧化物層所界定，且具有一預定 深度之第二凹區；及 凹閘極圖案，其下部分被埋入第二凹區內，且其上 部分突出於該作用區之表面上。 7. 如申請專利範圍第6項之半導體元件，其中，埋入有 該場氧化物層之第一凹區具有一半橢圓形狀，其延伸 超過該溝槽之側邊。 8. 如申請專利範圍第6項之半導體元件，其中，該場氧 化物層包含： 第一絕緣層，其形成在第一凹區之表面上； 第二絕緣層，其形成在該溝槽之側壁上，且具有間 隙物形狀；及 第三絕緣層，其埋覆在該第一凹區與該溝槽中。 9.如申請專利範圍第8項之半導體元件，其中，該第一 1298537 絕緣層與I亥第二絕緣層爲氧化物層’且該弟一絕緣層 爲一氧化層、一氮化物層與一氧化層之三重結構。 10·—種用以製造半導體元件之方法，包括： 形成一溝槽於基板之元件隔離區，且在該基板中界 定有該元件隔離區與作用區； 形成第一凹區，其端點在該溝槽之底部部分延伸至 該作用區； % 形成埋覆在該第一凹區與溝槽內之一場氧化物層； 蝕刻該作用區之一預設部分至一預定深度，藉以形 成第二凹區，藉以提供高度較第一作用區還要低的第 二作用區；及 _ 於該第一作用區與該第二作用區間之邊界區域 上，形成閘極圖案，其中該閘極圖案具有步階結構， 其一側延伸至該第一作用區之表面且另一側延伸至 該第二作用區之表面。 φ 11.如申請專利範圍第10項之方法，其中，第一凹區之 形成包括： 形成在該溝槽之側壁上所形成的間隙物；及 藉使用該間隙物作爲飩刻障壁，經由在該溝槽之底 部部分受到一等向飩刻製程，形成該第一凹區。 1 2 ·如申請專利範圍第11項之方法，其中，使用鈾刻條 件來實施等向蝕刻製程，其中該第一凹區之端點側向 延伸於間隙物底下。 13.如申請專利範圍第12之方法，其中，在壓力範圍約 1298537 2tor:r至約200torr，期間範圍約0.5分鐘至約60分鐘， 藉使用氯化氫（HC1)流量範圍約O.lslm至約lslm與氫 (H〇流量範圍約lOslm至約50slm，且蝕刻溫度範圍約 7 00° C至約100 0° C下實施該等向蝕刻製程。 14.如申請專利範圍第11之方法，其中，進而包括在該 等向蝕刻製程前，在氫環境下以溫度範圍約800° C 至約1 000° C實施預退火製程。 1 5 .如申請專利範圍第11之方法，其中，該間隙物之形 成包括： 藉由在該溝槽上實施側壁氧化製程，以形成第一氧 化層； 於該第一氧化層上沉積襯裏氮化物層； 經由襯裏氧化製程，於該襯裏氮化物層上形成第二 氧化層；及 於該第二氧化層、該襯裏氮化物層與該第一氧化層 上實施回蝕製程。 16. 如申請專利範圍第10之方法，其中，該第二凹區之 凹陷深度範圍約200A至約600A。 17. —種用於製造半導體元件之方法，包括： 於基板之元件隔離區中形成溝槽，且在該基板中界 定有該元件隔離區與作用區； 形成第一凹區，其端點在該溝槽之底部部分側向延 伸至該作用區； 形成埋入該第一凹區與該溝槽之場氧化物層； -4- 1298537 λ 蝕刻該作用區之預定部分至一預定深度，藉以形成 第二凹區；及 形成凹閘極圖案，其底部部分被埋入第二凹區內’ 且頂部部分突出於該作用區之表面上。 18.如申請專利範圍第17之方法，其中，該第一凹區之 形成包括： 形成該溝槽之側壁上所形成之間隙物；及 藉使用間隙物作爲一蝕刻障壁，經由施加至基板之 底部部分的等向蝕刻製程，以形成該第一凹區。 1 9 .如申請專利範圍第1 8之方法，其中，以蝕刻條件來 實施等向蝕刻製程，其中第一凹區之端點側向延伸於 間隙物底下。 20.如申請專利範圍第19之方法，其中，在壓力範圍約 2torr至約200torr，期間範圍約0.5分鐘至約60分鐘， 藉使用氯化氫（HC1)流量範圍約O.lslm至約lslm與氫 (H2)流量範圍約lOslm至約50slm，且蝕刻溫度範圍約 7 00° C至約1 00 0° C下實施該等向蝕刻製程。 2 1.如申請專利範圍第1 8之方法，其中，進而包括在等 向蝕刻製程前，在氫環境溫度範圍約800° C至約 1 000° C下實施預退火製程。 22.如申請專利範圍第18之方法，其中，該間隙物之形 成包括： 藉於該溝槽上實施側壁氧化製程，以形成第一氧化 層； 於該第一氧化層上沉積襯裏氮化物層； 1298537 經由襯裏氧化製程，於該襯裏氮化物層上形成第二 氧化層；及 實施回蝕製程於該第二氧化層、該襯裏氮化物層與 該第一氧化層。 23.如申請專利範圍第1 7之方法，其中，第二凹區之凹 陷深度範圍約200A至約600A。 1298537
    41 1298537
    修缓..)正替換頁 丽V8浓 1/o.CLUJUJa 一 1 f y Sc 〇 -e. :x ) 〇〇 1 1 x ^ m ^ x BV10C(D) K BV1K(D) ：〇 BVWG(D) 2 5 60〇〇·0 5 90 oCNi S aο寸A SA)S 6 20= 0(A oco 1298537 γ今τ月f 口泛浅:.)正替換頁 00“ S6_Q <οεΙXoTtH+Nmz X >10寸 Η 4NaNB !♦ 爾 GO 00派 i/aCLLyLUa
    ο ο ο ο ο ο _ _ _ * Λ CD ΙΟ 寸 C0 τ- [A]A〇：=6A@sspAg 1298537 月 頁 換 替 £ rslrsj# 丨 τα ◊ TOS1SU口 § 丨rsJuD 6ΐ#_ΐυ口 8τ#-ΐυαα#όα 9τ#-ευ口 LnTH# 丨 εΐ Η#-ΓΟΐ εΤΗ# 丨ΓΝΙΪ ZISCQX π#—ϊΐ 60#—ϊνν 90SVV S# 丨ΓΝνν ro05ao CNo#-la 〇 ΓΟ=9ΛοπωΛ 5 vus@>s
    CEvis/lcn 1298537 L
    d in o in o m c s \D \D ΙΛ Ιίί K ；f [B9/^>f]3^ -N/DISIS
    到MKl· dVIS 1298537 4 \:7 頁
    画CD6賊 LnM=9>ia> 彡uolNS
    R S S ^ M -bOlAl® 3D>J-N/TDNS3
    crvis/δΊ 到Hdz 1298537 ι 7 七、指定代表圖： (一） 本案指定代表圖為：第2圖。 (二） 本代表圖之元件符號簡单說明： 21 基 板 21 A 第 一 作 用 T& 21B 第 二 作 用 26 溝 槽 27 間 隙 物 28 第 一 凹 29 凹 入 氧 化 物層 30 場 氧 化 物 層 33 第 二 凹 34 閘 極 氧 化 層 35 閘 極 電 極 36 閘 極 硬 罩 八、本案若有化學式時，請揭示最能顯示發明特徵的化 學式：
TW094146955A 2005-03-31 2005-12-28 Semiconductor device with increased channel length and method for fabricating the same TWI298537B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050027366A KR100640159B1 (ko) 2005-03-31 2005-03-31 채널길이를 증가시킨 반도체소자 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
TW200635037A TW200635037A (en) 2006-10-01
TWI298537B true TWI298537B (en) 2008-07-01

Family

ID=37030674

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094146955A TWI298537B (en) 2005-03-31 2005-12-28 Semiconductor device with increased channel length and method for fabricating the same

Country Status (5)

Country Link
US (3) US7354828B2 (zh)
JP (1) JP2006287191A (zh)
KR (1) KR100640159B1 (zh)
CN (1) CN100440517C (zh)
TW (1) TWI298537B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500473B1 (ko) * 2003-10-22 2005-07-12 삼성전자주식회사 반도체 소자에서의 리세스 게이트 트랜지스터 구조 및형성방법
KR100612947B1 (ko) * 2005-06-30 2006-08-14 주식회사 하이닉스반도체 비대칭 스텝구조의 게이트를 구비하는 반도체소자의 제조방법
KR100689514B1 (ko) * 2006-01-23 2007-03-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
JP2008091614A (ja) * 2006-10-02 2008-04-17 Toshiba Corp 半導体装置およびその製造方法
KR100819671B1 (ko) * 2006-10-16 2008-04-04 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
US20080160742A1 (en) * 2006-12-27 2008-07-03 Hynix Semiconductor Inc. Method for fabricating semiconductor device with recess gate
KR100871712B1 (ko) * 2007-07-10 2008-12-08 삼성전자주식회사 전계효과 트랜지스터 및 그의 제조 방법
KR100869352B1 (ko) * 2007-08-29 2008-11-19 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100994710B1 (ko) * 2007-12-21 2010-11-17 주식회사 하이닉스반도체 수직채널트랜지스터의 제조 방법
KR100944357B1 (ko) * 2008-03-17 2010-03-02 주식회사 하이닉스반도체 반도체소자 및 그 형성방법
KR100955191B1 (ko) 2008-03-17 2010-04-29 주식회사 하이닉스반도체 반도체소자의 및 그 형성방법
KR100971421B1 (ko) * 2008-04-21 2010-07-21 주식회사 하이닉스반도체 측벽이 리세스된 활성영역을 구비하는 반도체 장치 및 그제조 방법
CN102361011B (zh) * 2008-06-11 2016-06-22 美格纳半导体有限会社 形成半导体器件的栅极的方法
US9508805B2 (en) 2008-12-31 2016-11-29 Alpha And Omega Semiconductor Incorporated Termination design for nanotube MOSFET
US7943989B2 (en) * 2008-12-31 2011-05-17 Alpha And Omega Semiconductor Incorporated Nano-tube MOSFET technology and devices
KR20100087256A (ko) * 2009-01-26 2010-08-04 인터내셔널 비지네스 머신즈 코포레이션 개선된 트랜지스터 소자 및 제조 방법
US8216893B2 (en) 2009-01-26 2012-07-10 International Business Machines Corporation Stress enhanced transistor devices and methods of making
KR101078726B1 (ko) 2009-02-27 2011-11-01 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US8299494B2 (en) 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
US7910486B2 (en) * 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
KR101129745B1 (ko) * 2010-09-13 2012-03-23 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101815527B1 (ko) 2010-10-07 2018-01-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8841742B2 (en) 2011-09-27 2014-09-23 Soitec Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
CN108807177B (zh) * 2017-05-05 2021-07-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110534480B (zh) * 2018-05-25 2024-05-07 长鑫存储技术有限公司 半导体储存器结构及其字线制造方法
CN111613532B (zh) * 2019-02-25 2023-08-22 中芯国际集成电路制造(上海)有限公司 一种场效应管的形成方法和场效应管
KR20210158607A (ko) 2020-06-24 2021-12-31 삼성전자주식회사 캡핑층을 포함하는 반도체 소자

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102480A (ja) * 1991-10-08 1993-04-23 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
EP0540262A2 (en) * 1991-10-31 1993-05-05 STMicroelectronics, Inc. Trench isolation region
TW226479B (en) 1993-12-14 1994-07-11 United Microelectronics Corp Metal oxide semi-field effect transistor (MOSFET) integrated circuit with novel source/drain structure and its production method
US6110798A (en) * 1996-01-05 2000-08-29 Micron Technology, Inc. Method of fabricating an isolation structure on a semiconductor substrate
KR100193896B1 (ko) 1996-06-21 1999-06-15 김영환 박막 트랜지스터 제조방법
US6475865B1 (en) * 1997-08-21 2002-11-05 United Microelectronics Corp. Method of fabricating semiconductor device
JP3461277B2 (ja) 1998-01-23 2003-10-27 株式会社東芝 半導体装置及びその製造方法
TW417180B (en) 1998-02-06 2001-01-01 Taiwan Semiconductor Mfg Metnod of forming transistor component with ITLDD structure
TW426898B (en) 1999-10-11 2001-03-21 United Microelectronics Corp Method for making stepped transistor with improved short channel effects
KR100370129B1 (ko) * 2000-08-01 2003-01-30 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
JP2002343963A (ja) 2001-05-17 2002-11-29 Sony Corp 溝ゲート型電界効果トランジスタ及びその製造方法
JP2003023150A (ja) 2001-07-10 2003-01-24 Sony Corp トレンチゲート型半導体装置及びその作製方法
US6573136B1 (en) * 2002-05-30 2003-06-03 Infineon Technologies Ag Isolating a vertical gate contact structure
JP2004186557A (ja) 2002-12-05 2004-07-02 Oki Electric Ind Co Ltd 半導体装置の製造方法
US6867078B1 (en) * 2003-11-19 2005-03-15 Freescale Semiconductor, Inc. Method for forming a microwave field effect transistor with high operating voltage
KR100549578B1 (ko) * 2004-05-25 2006-02-08 주식회사 하이닉스반도체 Ｍｏｓ 트랜지스터 제조 방법

Also Published As

Publication number Publication date
US7354828B2 (en) 2008-04-08
JP2006287191A (ja) 2006-10-19
US20120080743A1 (en) 2012-04-05
US20080006881A1 (en) 2008-01-10
CN100440517C (zh) 2008-12-03
US8779493B2 (en) 2014-07-15
US8049262B2 (en) 2011-11-01
CN1841749A (zh) 2006-10-04
US20060220145A1 (en) 2006-10-05
KR20060104879A (ko) 2006-10-09
TW200635037A (en) 2006-10-01
KR100640159B1 (ko) 2006-10-30

Similar Documents

Publication Publication Date Title
TWI298537B (en) Semiconductor device with increased channel length and method for fabricating the same
US9659946B2 (en) Self-aligned source for split-gate non-volatile memory cell
TW548801B (en) Single sided buried strap
KR100756809B1 (ko) 반도체 소자 및 그 제조 방법
KR100764360B1 (ko) 반도체 소자 및 그 제조 방법
TWI443751B (zh) 具有埋入閘極之半導體裝置的製造方法
US8129244B2 (en) Method for fabricating semiconductor device
CN104124210B (zh) 半导体结构的形成方法
JP2008544573A (ja) 半導体処理方法、および半導体構造
US9018708B2 (en) Semiconductor device and method for fabricating the same
JP2015109469A (ja) 半導体素子
US8742548B2 (en) Semiconductor device with one-side contact and fabrication method thereof
US20080160698A1 (en) Method for fabricating a semiconductor device
KR100832017B1 (ko) 채널면적을 증가시킨 반도체소자 및 그의 제조 방법
TWI479608B (zh) Semiconductor element and method for manufacturing semiconductor element
KR20090098285A (ko) 실리콘 성장을 이용한 수직형 반도체 소자 및 그 제조 방법
KR100780620B1 (ko) 리세스 게이트를 갖는 반도체소자 및 그 제조 방법
JP2011103436A (ja) 半導体素子及びその製造方法
JP2011151072A (ja) 不揮発性半導体記憶装置
TWI452677B (zh) 埋藏位元線及其製造方法
TWI425521B (zh) 位元線的製造方法
TW202201628A (zh) 半導體結構及其形成方法
KR100780630B1 (ko) 벌브형 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR100732305B1 (ko) 디램 셀 및 그 제조 방법
CN111129016A (zh) 一种半导体单元接触结构及其形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees