JP2006228967A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006228967A JP2006228967A JP2005040880A JP2005040880A JP2006228967A JP 2006228967 A JP2006228967 A JP 2006228967A JP 2005040880 A JP2005040880 A JP 2005040880A JP 2005040880 A JP2005040880 A JP 2005040880A JP 2006228967 A JP2006228967 A JP 2006228967A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- manufacturing
- cross
- ion implantation
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 101
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000005468 ion implantation Methods 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 36
- 238000000151 deposition Methods 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 6
- 238000009751 slip forming Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000011800 void material Substances 0.000 description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 244000126211 Hericium coralloides Species 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 オン抵抗のばらつきが少なく、かつ製造コストを低減できる半導体装置の製造方法を提供する。
【解決手段】 半導体基板１００の表面に形成されたトレンチ１０２の側壁および底部に連続してｎオフセットドレイン領域９が形成され、トレンチ１０２内部が酸化膜１０４で充填された横型トレンチＭＯＳＦＥＴの製造方法において、半導体基板１００をストライプ状のマスクパターンによってエッチングして、断面が逆テーパー形状をなす複数の第１トレンチ１０２を形成するエッチング工程と、第１トレンチ１０２の側壁面および底面からそれぞれ斜めイオン注入および垂直イオン注入を行い、ｎオフセットドレイン領域９を形成するイオン注入工程とを備え、第１トレンチ１０２のテーパー角度のばらつきに依存せずに、濃度ばらつきの少ないｎオフセットドレイン領域９を形成することができ、製造コストを下げることができる。
【選択図】 図４
【解決手段】 半導体基板１００の表面に形成されたトレンチ１０２の側壁および底部に連続してｎオフセットドレイン領域９が形成され、トレンチ１０２内部が酸化膜１０４で充填された横型トレンチＭＯＳＦＥＴの製造方法において、半導体基板１００をストライプ状のマスクパターンによってエッチングして、断面が逆テーパー形状をなす複数の第１トレンチ１０２を形成するエッチング工程と、第１トレンチ１０２の側壁面および底面からそれぞれ斜めイオン注入および垂直イオン注入を行い、ｎオフセットドレイン領域９を形成するイオン注入工程とを備え、第１トレンチ１０２のテーパー角度のばらつきに依存せずに、濃度ばらつきの少ないｎオフセットドレイン領域９を形成することができ、製造コストを下げることができる。
【選択図】 図４
Description
この発明は、半導体基板の表面に形成されたトレンチの側壁および底部の各表面に連続してオフセットドレイン領域が形成され、そのトレンチ内部が絶縁膜で充填された半導体装置の製造方法に関し、半導体基板にトレンチを形成するプロセス、とくにパワーＩＣなどに使用される高耐圧横型ＭＯＳＦＥＴのプロセスに使用して好適な半導体装置の製造方法に関する。
従来、半導体装置の製造に係るトレンチ形成プロセスには、ＤＲＡＭなどにおけるキャパシタンス作成技術、半導体集積回路の素子分離のためのＳＯＩ技術、あるいはディスクリートＭＯＳＦＥＴのトレンチゲート作成技術など、さまざまなトレンチ形成方式が検討され、開発されている。一方、近年になって、パワーＩＣに使用される横型高耐圧ＭＯＳＦＥＴへの応用技術も提案されている。
こうした横型高耐圧ＭＯＳＦＥＴの構造のひとつに、トレンチに沿ってＵ字形状にオフセットドレイン層（ドレインドリフト領域）を設けることにより半導体基板（ウェハ）を立体的に活用して距離を確保し、高耐圧を維持しつつ集積度を高めるようにしたものがある（例えば、特許文献１参照）。
この場合のトレンチ形成プロセスでは、幅の広いトレンチ、例えば２０μｍ×２０μｍの領域に渡る大きなトレンチに酸化膜などの、耐圧を低下させることのない良質の絶縁領域を埋め込む技術が必要になる。そこで、こうした幅の広いトレンチ内にシリコン酸化膜などを埋め込んで良質の絶縁領域を形成するために、高いアスペクト比を有するストライプ状のトレンチ形成用溝（トレンチ溝）を複数本整列して作成するトレンチエッチング（溝掘り）工程と、つぎに隣接するトレンチ溝間の半導体基板（半導体柱）を熱酸化し、その後に各トレンチ溝を絶縁膜で埋める絶縁膜埋め込み工程とにより、複数のトレンチ溝が結合されたトレンチ形状とするトレンチ形成プロセスが提案されている（例えば、特許文献２参照）。
また、トレンチエッチング工程と絶縁膜埋め込み工程とをそれぞれ２回ずつ繰り返すことにより、トレンチ間の半導体柱の熱酸化工程や、厚い絶縁膜の一括埋め込み工程を必要としない絶縁領域形成プロセスについては、特許文献３で提案されている。
米国特許第５，８４４，２７５号明細書
特開２００３−３７２６７号公報（段落番号〔００２０〕〜〔００２７〕および図１７〜図２６）
特許第２９５５８３８号明細書
上述した特許文献１〜３における従来の絶縁領域形成プロセスには、以下のような問題点がある。
まず、開口部が横長となるように、複数本のトレンチ溝を所定間隔毎に形成し、そのトレンチ溝間に残った半導体柱を全て酸化した後、トレンチ溝をＣＶＤ（化学気相成長法）などにより絶縁膜で埋め込むことによって、幅の広い絶縁領域を形成できる。こうしたプロセスでは、一般的にトレンチ溝の側壁が順方向のテーパー形状（以下、順テーパーという。）となるように形成しておくことにより、ＣＶＤ処理によってトレンチ内に埋め込まれる絶縁膜にボイド（Ｖｏｉｄ：空孔）ができないような工夫がなされている。ところで、トレンチ溝のテーパー形状を順テーパーとした場合には、トレンチ溝の開口部の幅に対して、トレンチ側壁やトレンチ底面の幅が狭くなるが、ウェハ内の各トレンチ溝間だけでなく、ウェハ毎のトレンチ溝間や、ロット毎のトレンチ溝間で、僅かではあってもテーパー角度にばらつきが生じることから、同じ開口部面積のマスクパターンによりトレンチ溝を形成しても、トレンチ底面やトレンチ側壁の幅（面積）に差がでてくる。
まず、開口部が横長となるように、複数本のトレンチ溝を所定間隔毎に形成し、そのトレンチ溝間に残った半導体柱を全て酸化した後、トレンチ溝をＣＶＤ（化学気相成長法）などにより絶縁膜で埋め込むことによって、幅の広い絶縁領域を形成できる。こうしたプロセスでは、一般的にトレンチ溝の側壁が順方向のテーパー形状（以下、順テーパーという。）となるように形成しておくことにより、ＣＶＤ処理によってトレンチ内に埋め込まれる絶縁膜にボイド（Ｖｏｉｄ：空孔）ができないような工夫がなされている。ところで、トレンチ溝のテーパー形状を順テーパーとした場合には、トレンチ溝の開口部の幅に対して、トレンチ側壁やトレンチ底面の幅が狭くなるが、ウェハ内の各トレンチ溝間だけでなく、ウェハ毎のトレンチ溝間や、ロット毎のトレンチ溝間で、僅かではあってもテーパー角度にばらつきが生じることから、同じ開口部面積のマスクパターンによりトレンチ溝を形成しても、トレンチ底面やトレンチ側壁の幅（面積）に差がでてくる。
そのため、順テーパーのトレンチ溝では、イオン注入によってオフセットドレイン領域を形成する際に、トレンチ側壁および底面に導入される不純物の量がそれら側壁や底面の幅に応じて変動する。すなわち、このイオン注入量がトレンチ形状のばらつきに依存してしまうために、オフセットドレイン領域の抵抗率にもばらつきが生じて、ＭＯＳＦＥＴのオン抵抗がばらついてしまうという問題があった。
いま、トレンチテーパー角度のばらつき規格を、例えば、現在の半導体製造用トレンチエッチング装置で管理可能な±１°とし、ばらつきの中央値を８９°とし、トレンチ開口部幅を２μｍ、トレンチ深さを２０μｍとすると、トレンチ底面の幅は０．６μｍ〜２．０μｍの範囲でばらつく。そのため、トレンチ底面に拡散されるイオン注入量は約３倍の範囲でばらつくことになる。そして、絶縁領域形成プロセスによって、ある設定値以下にオン抵抗が保証されたデバイスを作製するときは、イオン注入量のばらつきを考慮しない理論上のものと比べて、実際にはこのばらつきを見込んで約３倍のウェハサイズのものを用意する必要があった。したがって、横型高耐圧ＭＯＳＦＥＴなどの製造コストが著しく上昇するなどの問題もあった。
また、隣接するトレンチ溝間の半導体柱の形状については、トレンチ溝が順テーパーであれば開口部の幅が最も狭くなり、トレンチ溝の底面において最大となる。そのため、隣接するトレンチ溝間の半導体柱を完全熱酸化しようとすると、開口部付近の半導体柱が完全熱酸化される時間よりも長い酸化時間が必要となる。したがって、トレンチ溝間の半導体柱を熱酸化した後では、開口部の半導体柱がオーバー酸化されることによって、トレンチ溝が歪んで開口部の幅にばらつきが生じ、その後の絶縁膜埋め込み工程が困難になるなどの問題があった。
この発明はこのような点に鑑みてなされたものであり、オン抵抗のばらつきが少なく、かつ製造コストを低減できる半導体装置の製造方法を提供することを目的とする。
この発明では、上記問題を解決するために、半導体基板の表面に形成されたトレンチの側壁および底部に連続してオフセットドレイン領域が形成され、前記トレンチ内部が絶縁膜で充填された半導体装置の製造方法において、前記半導体基板をマスクパターンによってエッチングして、断面が逆テーパー形状をなす複数のトレンチ溝を形成するエッチング工程と、前記各トレンチ溝の側壁面および底面からそれぞれ斜めイオン注入および垂直イオン注入を行い、前記オフセットドレイン領域を形成するイオン注入工程とを備えたことを特徴とする半導体装置の製造方法が提供される。
また、この発明は、半導体基板の表面に形成されたトレンチの側壁および底部の各表面に連続してオフセットドレイン領域が形成され、前記トレンチ内部が絶縁膜で充填された半導体装置の製造方法において、前記半導体基板をマスクパターンによってエッチングして、断面が順テーパー形状をなす複数の第１トレンチ溝を形成する第１のエッチング工程と、前記第１トレンチ溝内に絶縁膜を堆積する第１の堆積工程と、前記各第１トレンチ溝の間に残存する半導体柱をエッチングして、断面が逆テーパー形状をなす複数の第２トレンチ溝を形成する第２のエッチング工程と、前記第２トレンチ溝の側壁面および底面からそれぞれ斜めイオン注入および垂直イオン注入を行い、前記オフセットドレイン領域を形成するイオン注入工程とを備えたことを特徴とする。
さらに、この発明は、半導体基板の表面に形成されたトレンチの側壁および底部の各表面に連続してオフセットドレイン領域が形成され、前記トレンチ内部が絶縁膜で充填された半導体装置の製造方法において、前記半導体基板をマスクパターンによってエッチングして、断面が逆テーパー形状をなす複数の第１トレンチ溝を形成する第１のエッチング工程と、前記第１トレンチ溝の側壁面および底面からそれぞれ斜めイオン注入および垂直イオン注入を行い、前記オフセットドレイン領域を形成するイオン注入工程と、前記第１トレンチ溝内に絶縁膜を堆積する第１の堆積工程と、前記各第１トレンチ溝の間に残存する半導体柱をエッチングして、断面が順テーパー形状をなす複数の第２トレンチ溝を形成する第２のエッチング工程とを備えたことを特徴とする。
この発明によれば、トレンチテーパー角度のばらつきに依存せずに、濃度のばらつきの少ないオフセットドレイン領域を形成することができ、半導体装置の製造コストを下げることができる。
また、この発明では、トレンチ間半導体柱の完全熱酸化を行っても、トレンチ開口部の変形を起こさずに半導体装置を製造できる。
以下、図面を参照してこの発明の実施の形態について説明する。
（実施の形態１）
図１（ａ）は、実施の形態１に係る横型トレンチＭＯＳＦＥＴを示す要部断面構成図、同図（ｂ）はその部分平面図である。
（実施の形態１）
図１（ａ）は、実施の形態１に係る横型トレンチＭＯＳＦＥＴを示す要部断面構成図、同図（ｂ）はその部分平面図である。
ここでは、シリコン半導体基板に深さおよび底辺の長さがそれぞれ２０μｍである絶縁領域に沿ってｎオフセットドレイン領域が形成された横型トレンチＭＯＳＦＥＴの製造方法に適用したものについて説明する。
図１の横型トレンチＭＯＳＦＥＴは、ｐ半導体基板（ｐ型基板）１に形成されたトレンチ２に絶縁領域３が形成され、この絶縁領域３を挟んで、一方にｐ+ソース領域４およびｎ+ソース領域５、他方にｎ+ドレイン領域６が形成されている。ｐ+ソース領域４およびｎ+ソース領域５は、ｐウェル領域７内に形成されている。このｐウェル領域７には、ベース抵抗を下げる働きがある。絶縁領域３の周囲には、ｎウェル領域８内に形成されたｎ+ドレイン領域６と接触するｎオフセットドレイン領域９が形成されている。ｎオフセットドレイン領域９とｎ+ソース領域５の間の表面には、ゲート絶縁膜１０を介してゲート電極１１が形成されている。ｐ+ソース領域４およびｎ+ソース領域５の上にはソース電極１２が配置され、ｎ+ドレイン領域６上には、ドレイン電極１３が形成されている。
つぎに、実施の形態１に係る横型トレンチＭＯＳＦＥＴの製造方法の各工程について、図２〜図１３により説明する。
図２（ａ）に示すように、半導体基板１００の表面に１．４μｍの熱酸化膜１０１を形成する。半導体基板１００には、すでにイオン注入法により、ここでは示していないｐウェル領域７およびｎウェル領域８が形成されている。
図２（ａ）に示すように、半導体基板１００の表面に１．４μｍの熱酸化膜１０１を形成する。半導体基板１００には、すでにイオン注入法により、ここでは示していないｐウェル領域７およびｎウェル領域８が形成されている。
つぎに、図２（ｂ）に示すように、フォトレジストマスク（図示せず）を用いて、ｎオフセットドレイン領域９が形成されるべき領域上であって、ソース−ドレイン方向にくし歯状に、第１トレンチ１０２を掘る領域から熱酸化膜１０１を選択的に除去する。これにより、所定間隔で５本のストライプ状の開口が形成され、半導体基板１００が部分的に露出する。
図３では、ＲＩＥ（反応性イオンエッチング）により熱酸化膜１０１をマスクとして半導体基板１００のトレンチエッチングを行い、５本の第１トレンチ１０２を２０μｍの深さで形成する。図３（ａ）は図２（ｂ）のＡ−Ａ断面図、同図（ｂ）は図２（ｂ）のＢ−Ｂ断面図である。このとき、第１トレンチ１０２の開口部の幅を２μｍ、その間の半導体柱１０３上部におけるマスク幅を２μｍとし、半導体基板１００の表面と第１トレンチ１０２の側壁とのなす角（テーパー角度）θが９０°を超える逆方向のテーパー形状になるように、例えば、ドライエッチング時の圧力、ガス組成、引加磁場等を制御する。なお、以下に図示する第１トレンチ１０２は、そのテーパー角度が誇張されている。
ここでは、トレンチエッチング装置におけるエッチング条件として、半導体基板１００に対するエッチングガスの流量比は、ＨＢｒ（臭化水素）４０ｓｃｃｍに対して、ＳＦ6（六フッ化硫黄）を４５ｓｃｃｍ、酸素（Ｏ2）を６０ｓｃｃｍとし、ソースパワーを４００Ｗ、バイアスパワーを１５０Ｗ、圧力を１５ｍＴｏｒｒとするドライエッチングが行われる。その結果、それぞれの第１トレンチ１０２の間には、断面形状が順方向のテーパー形状をなす半導体柱１０３が、くし歯状に残存することになる。
図４では、半導体基板１００のバッファ酸化を行い、りん（Ｐ）の垂直イオン注入、および第１トレンチ１０２の長辺方向への斜めイオン注入を行う。図４（ａ）は図２（ｂ）のＡ−Ａ断面、同図（ｂ）は図２（ｂ）のＢ−Ｂ断面に相当する。ここで、第１トレンチ１０２の断面が逆テーパー形状であるため、ｎオフセットドレイン領域９におけるイオン注入量は第１トレンチ１０２のテーパー角度θのばらつきには依存せず、その開口部の寸法精度のみに依存する。すなわち、第１トレンチ１０２の開口部寸法精度を１０%（２μｍ±０．１μｍ）まで許容した場合であっても、イオン注入量のばらつきを１０%に抑えることができる。したがって、順テーパーのトレンチ溝で想定されたイオン注入量ばらつき３００%に比べると、そのばらつき程度を著しく低減できる。
その後、１１００℃以上の高温雰囲気でドライブし、りん（Ｐ）を第１トレンチ１０２の側壁および底面に拡散させて、深さ４μｍ，ピーク濃度５×１０15ｃｍ-3のｎオフセットドレイン領域９を形成する。
つぎに、図５に示すように、熱酸化膜１０１をウェットエッチングにより完全除去し、減圧ＣＶＤ法により酸化膜１０４を１．５μｍの厚みで成膜して、第１トレンチ１０２を埋め込む堆積工程が実施される。図５（ａ）は図２（ｂ）のＡ−Ａ断面、同図（ｂ）は図２（ｂ）のＢ−Ｂ断面に相当する。酸化膜１０４はＴＥＯＳ（テトラエトキシシラン）などを原料としたＴＥＯＳ膜、あるいはモノシラン系のＨＴＯ（高温酸化）膜のどちらでもよい。
ここで、カバレージの悪い成膜条件下で第１トレンチ１０２に酸化膜１０４を埋め込むと、第１トレンチ１０２の内部にボイド（空孔）１０５ができる場合がある。しかし、ボイド１０５の上部を酸化膜１０４で充分カバーすることによって、製造プロセスの途中でボイド１０５の上部が開口するようなことを防止できるから、半導体装置の安定性に影響は及ばない。
図６では、酸化膜１０４をフォトレジストマスク１０６で覆ってから、半導体柱１０３上のフォトレジストマスク１０６を開口する。同図（ａ）に示すように、フォトレジストマスク１０６には４本のストライプ状の開口が形成され、それらの開口から半導体基板１００上に形成された酸化膜１０４が部分的に露出する。図６（ｂ）には、同図（ａ）のＢ−Ｂ断面図を示している。
なお、図７（ａ）は図６（ａ）のＡ−Ａ断面図、同図（ｂ）は図６（ａ）のＣ−Ｃ断面図であって、ここにはフォトレジストマスク１０６に形成される開口の断面形状が示されている。
つぎに、図８に示すように、酸化膜１０４を選択的に除去して開口が形成される。
つぎに、フォトレジストマスク１０６を除去した後に、半導体柱１０３を第１トレンチ１０２と同様にＲＩＥによってエッチングすることで、図９に示すように、４本の第２トレンチ１０７が第１トレンチ１０２と同じ深さ（２０μｍ）に形成される。ただし、第２トレンチ１０７の断面は、順方向のテーパー形状をなしている。
つぎに、フォトレジストマスク１０６を除去した後に、半導体柱１０３を第１トレンチ１０２と同様にＲＩＥによってエッチングすることで、図９に示すように、４本の第２トレンチ１０７が第１トレンチ１０２と同じ深さ（２０μｍ）に形成される。ただし、第２トレンチ１０７の断面は、順方向のテーパー形状をなしている。
つぎに、図１０に示すように、半導体基板１００のバッファ酸化を行い、減圧ＣＶＤ法により酸化膜１０４を１．５μｍの厚みで成膜して、第２トレンチ１０７を埋め込む。図１０（ａ）は図６（ａ）のＡ−Ａ断面、同図（ｂ）は図６（ａ）のＣ−Ｃ断面に相当する。また、図１１は図６（ａ）のＢ−Ｂ断面に相当する。
つぎに、酸化膜１０４のエッチバックを行い、半導体基板１００の表面の酸化膜１０４を除去する。図１２（ａ）は図６（ａ）のＡ−Ａ断面、同図（ｂ）は図６のＣ−Ｃ断面に相当する。また、図１３は図６（ａ）のＢ−Ｂ断面に相当する。
このようにして、半導体基板１００の表面に５本の第１トレンチ１０２に跨って幅の広いトレンチ２が形成され、このトレンチエッチング工程に続いて、トレンチ２の表面にはｎオフセットドレイン領域９が形成される。そして、その後にトレンチ２内を絶縁膜で充填することで、一連のプロセス（絶縁膜埋め込み工程）が完了することになる。
その後に、一般的な横型ＭＯＳＦＥＴデバイスと同様の作製プロセスを用いて、ゲート絶縁膜１０、ゲート電極１１、ソース電極１２、およびドレイン電極１３を形成すれば、図１に示す横型トレンチＭＯＳＦＥＴが完成する。
以上、この実施の形態１の製造方法では、半導体基板１００の表面に形成されたトレンチ２の側壁および底部に連続してｎオフセットドレイン領域９が形成され、トレンチ２内部が酸化膜１０４で充填された横型トレンチＭＯＳＦＥＴの製造方法において、半導体基板１００をストライプ状のマスクパターンによってエッチングして、断面が逆テーパー形状をなす複数の第１トレンチ１０２を形成するエッチング工程と、第１トレンチ１０２の側壁面および底面からそれぞれ斜めイオン注入および垂直イオン注入を行い、ｎオフセットドレイン領域９を形成するイオン注入工程とを備え、第１トレンチ１０２のテーパー角度のばらつきに依存せずに、濃度のばらつきの少ないｎオフセットドレイン領域９を形成することができ、製造コストを下げることができる。
（実施の形態２）
つぎに、実施の形態２に係る横型トレンチＭＯＳＦＥＴの製造方法の各工程について説明する。
つぎに、実施の形態２に係る横型トレンチＭＯＳＦＥＴの製造方法の各工程について説明する。
図１４〜図１８は、いずれも実施の形態２に係る横型トレンチＭＯＳＦＥＴの製造工程を示す図であって、製造途中の段階における要部断面構成、およびその部分平面については、実施の形態１における図２（ａ）、（ｂ）と同じであるから、それらの説明は省略する。また、図１４〜図１８の各（ａ）、（ｂ）は、図２（ｂ）のＡ−Ａ断面、およびＢ−Ｂ断面に相当する。
実施の形態２の製造方法では、図１４に示すように、断面が逆方向のテーパー形状の第１トレンチ１０２をエッチングによって形成し、その直後に、イオン注入とドライブによってｎオフセットドレイン領域９を形成する。
つぎに、図１５に示すように、第１トレンチ１０２間の半導体柱１０３を完全熱酸化することで、熱酸化膜１０１が形成される。
つぎに、図１６に示すように、熱酸化膜１０１のうち半導体基板１００の表面部分だけを除去する。そして、図１７に示すように、第１トレンチ１０２内に酸化膜１０４を成膜し、再度、表面の酸化膜１０４を除去して、図１８に示すような幅の広い絶縁領域を形成している。
つぎに、図１６に示すように、熱酸化膜１０１のうち半導体基板１００の表面部分だけを除去する。そして、図１７に示すように、第１トレンチ１０２内に酸化膜１０４を成膜し、再度、表面の酸化膜１０４を除去して、図１８に示すような幅の広い絶縁領域を形成している。
実施の形態１では、２回のトレンチエッチングを行い、それぞれのトレンチ溝に酸化膜を成膜することで、幅の広い絶縁領域３を形成していた。これに対して、実施の形態２の製造方法では、逆テーパー形状の第１トレンチ１０２だけをエッチング形成し、半導体柱１０３を完全熱酸化するようにしている。
ここでも、第１トレンチ１０２のトレンチ形状が逆テーパー形状であることから、トレンチ底面付近の半導体柱１０３に対して、第１トレンチ１０２の開口部付近の半導体柱１０３が幅広く形成される。これにより、第１トレンチ１０２間の半導体柱１０３を完全熱酸化しても、トレンチ上部付近の半導体柱がオーバー酸化に状態にならない。したがって、熱酸化によって第１トレンチ１０２の開口部形状が著しく変形するおそれがなくなり、その後の酸化膜埋め込み工程を容易に実施できる。
（実施の形態３）
つぎに、実施の形態３に係る横型トレンチＭＯＳＦＥＴの製造方法の各工程について説明する。
つぎに、実施の形態３に係る横型トレンチＭＯＳＦＥＴの製造方法の各工程について説明する。
図１９〜図２７は、いずれも実施の形態３に係る横型トレンチＭＯＳＦＥＴの製造工程を示す図であって、製造途中の段階における要部断面構成、およびその部分平面については、実施の形態１における図２（ａ）、（ｂ）と同じであるから、それらの説明は省略する。
図１９では、ＲＩＥ（反応性イオンエッチング）により熱酸化膜１０１をマスクとして半導体基板１００のトレンチエッチングを行い、５本の第１トレンチ１０８を２０μｍの深さで形成する。この第１トレンチ１０８の開口部の幅を２μｍ、その間の半導体柱１０９上部におけるマスク幅を２μｍとし、半導体基板１００の表面と第１トレンチ１０８の側壁とのなす角（テーパー角度）θが９０°を超えない順方向のテーパー形状になるように、トレンチエッチング装置におけるエッチング条件を決める。図１９（ａ）は図２（ｂ）のＡ−Ａ断面、同図（ｂ）は図２（ｂ）のＢ−Ｂ断面図である。なお、以下の図面において、第１トレンチ１０８のテーパー角度は誇張して示してある。
図２０では、熱酸化膜１０１をウェットエッチングにより完全除去する。
図２１では、減圧ＣＶＤ法により酸化膜１０４を１．５μｍの厚みで成膜して、第１トレンチ１０８を埋め込む。このとき、それぞれの第１トレンチ１０８の間には、断面形状が逆方向のテーパー形状をなす半導体柱１０９が残存している。
図２１では、減圧ＣＶＤ法により酸化膜１０４を１．５μｍの厚みで成膜して、第１トレンチ１０８を埋め込む。このとき、それぞれの第１トレンチ１０８の間には、断面形状が逆方向のテーパー形状をなす半導体柱１０９が残存している。
図２２では、酸化膜１０４をフォトレジストマスク１０６で覆ってから、半導体柱１０９上のフォトレジストマスク１０６を開口する。同図（ａ）に示すように、フォトレジストマスク１０６には４本のストライプ状の開口が形成され、それらの開口から半導体基板１００上に形成された酸化膜１０４が部分的に露出している。図２２（ｂ）には、同図（ａ）のＢ−Ｂ断面図を示している。
つぎに、フォトレジストマスク１０６を除去した後、半導体柱１０９を第１トレンチ１０８と同様にＲＩＥによってエッチングすることで、図２３に示すように、４本の第２トレンチ１１０が第１トレンチ１０８と同じ深さ（２０μｍ）に形成される。この第２トレンチ１１０は、その断面形状が逆方向のテーパー形状をなしている。図２３（ａ）は図２２（ａ）のＡ−Ａ断面、同図（ｂ）は図２２（ａ）のＣ−Ｃ断面に相当する。
図２４では、半導体基板１００のバッファ酸化を行い、りん（Ｐ）の垂直イオン注入、および第１トレンチ１０８の長辺方向への斜めイオン注入を行う。これにより、りん（Ｐ）を第２トレンチ１１０の側壁および底面に拡散させて、深さ４μｍ，ピーク濃度５×１０15ｃｍ-3のｎオフセットドレイン領域９を形成する。図２４（ａ）は図２２（ａ）のＡ−Ａ断面、同図（ｂ）は図２２（ａ）のＣ−Ｃ断面に相当し、さらに図２５は図２２（ｂ）のＢ−Ｂ断面に相当する。
つぎに、減圧ＣＶＤ法により酸化膜１０４を１．５μｍの厚みで成膜して、第２トレンチ１１０を埋め込む。図２６（ａ）は図２２（ａ）のＡ−Ａ断面、同図（ｂ）は図２２（ａ）のＣ−Ｃ断面に相当し、さらに図２７は図２２（ａ）のＢ−Ｂ断面に相当する。この酸化膜１０４はＴＥＯＳ（テトラエトキシシラン）などを原料としたＴＥＯＳ膜、あるいはモノシラン系のＨＴＯ（高温酸化）膜のどちらでもよい。また、カバレージの悪い成膜条件下で第１トレンチ１０８に酸化膜を埋め込むと、第１トレンチ１０８の内部にボイド１０５ができる場合がある。
このように、実施の形態１では、半導体基板に対して１回目に形成するトレンチ形状を逆テーパー形状にしてそのトレンチに対してイオン注入を行ったが、ここでは、１回目に形成する第１トレンチ１０８を順テーパー形状とし、その順テーパー形状の第１トレンチ１０８に対してイオン注入せずに酸化膜を成膜し、その後、２回目に形成する第２トレンチ１１０を逆テーパー形状にエッチングしている。そして、第２トレンチ１１０に対してイオン注入、ドライブを行い、その後、酸化膜を成膜するようにしている。この製造方法でも、実施の形態１の場合と同様に、ドーズ量にばらつきの少ないｎオフセットドレイン領域９を形成することができる。
なお、この発明の製造方法を横型トレンチＭＯＳＦＥＴについて説明したが、この発明は広く半導体装置の製造に係るトレンチ形成プロセスに適用でき、オン抵抗のばらつきが少なく、かつ製造コストが低減できる効果を奏するものである。また、トレンチ溝のパターンがストライプ状のものである実施の形態について説明したが、トレンチ溝が格子状や円柱状のパターンであってもよい。
１ ｐ半導体基板（ｐ型基板）
２ トレンチ
３ 絶縁領域
４ ｐ+ソース領域
５ ｎ+ソース領域
６ ｎ+ドレイン領域
７ ｐウェル領域
８ ｎウェル領域
９ ｎオフセットドレイン領域
１０ ゲート酸化膜
１１ ゲート電極
１２ ソース電極
１３ ドレイン電極
１００ 半導体基板
１０１ 熱酸化膜
１０２ 第１トレンチ
１０３ 半導体柱
１０４ 酸化膜
１０５ ボイド（空孔）
１０６ フォトレジストマスク
１０７ 第２トレンチ
１０８ 第１トレンチ
１０９ 半導体柱
１１０ 第２トレンチ
２ トレンチ
３ 絶縁領域
４ ｐ+ソース領域
５ ｎ+ソース領域
６ ｎ+ドレイン領域
７ ｐウェル領域
８ ｎウェル領域
９ ｎオフセットドレイン領域
１０ ゲート酸化膜
１１ ゲート電極
１２ ソース電極
１３ ドレイン電極
１００ 半導体基板
１０１ 熱酸化膜
１０２ 第１トレンチ
１０３ 半導体柱
１０４ 酸化膜
１０５ ボイド（空孔）
１０６ フォトレジストマスク
１０７ 第２トレンチ
１０８ 第１トレンチ
１０９ 半導体柱
１１０ 第２トレンチ
Claims (9)
- 半導体基板の表面に形成されたトレンチの側壁および底部に連続してオフセットドレイン領域が形成され、前記トレンチ内部が絶縁膜で充填された半導体装置の製造方法において、
前記半導体基板をマスクパターンによってエッチングして、断面が逆テーパー形状をなす複数のトレンチ溝を形成するエッチング工程と、
前記各トレンチ溝の側壁面および底面からそれぞれ斜めイオン注入および垂直イオン注入を行い、前記オフセットドレイン領域を形成するイオン注入工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記隣接するトレンチ溝の間に残存する半導体柱を完全熱酸化する熱酸化工程を備えたことを特徴とする請求項１記載の半導体装置の製造方法。
- 前記トレンチ溝を形成するエッチング工程ではストライプ状のマスクパターンを用いたことを特徴とする請求項１記載の半導体装置の製造方法。
- 半導体基板の表面に形成されたトレンチの側壁および底部の各表面に連続してオフセットドレイン領域が形成され、前記トレンチ内部が絶縁膜で充填された半導体装置の製造方法において、
前記半導体基板をマスクパターンによってエッチングして、断面が順テーパー形状をなす複数の第１トレンチ溝を形成する第１のエッチング工程と、
前記第１トレンチ溝内に絶縁膜を堆積する第１の堆積工程と、
前記各第１トレンチ溝の間に残存する半導体柱をエッチングして、断面が逆テーパー形状をなす複数の第２トレンチ溝を形成する第２のエッチング工程と、
前記第２トレンチ溝の側壁面および底面からそれぞれ斜めイオン注入および垂直イオン注入を行い、前記オフセットドレイン領域を形成するイオン注入工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 半導体基板の表面に形成されたトレンチの側壁および底部の各表面に連続してオフセットドレイン領域が形成され、前記トレンチ内部が絶縁膜で充填された半導体装置の製造方法において、
前記半導体基板をマスクパターンによってエッチングして、断面が逆テーパー形状をなす複数の第１トレンチ溝を形成する第１のエッチング工程と、
前記第１トレンチ溝の側壁面および底面からそれぞれ斜めイオン注入および垂直イオン注入を行い、前記オフセットドレイン領域を形成するイオン注入工程と、
前記第１トレンチ溝内に絶縁膜を堆積する第１の堆積工程と、
前記各第１トレンチ溝の間に残存する半導体柱をエッチングして、断面が順テーパー形状をなす複数の第２トレンチ溝を形成する第２のエッチング工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記第１の堆積工程は、減圧ＣＶＤ装置によって前記第１トレンチ溝内を酸化膜で埋め込むようにしたことを特徴とする請求項４または５のいずれかに記載の半導体装置の製造方法。
- 前記第２のエッチング工程の後に、前記第２トレンチ溝内に絶縁膜を堆積する第２の堆積工程を備えたことを特徴とする請求項４または５のいずれかに記載の半導体装置の製造方法。
- 前記第２の堆積工程は、減圧ＣＶＤ装置によって前記第２トレンチ溝内を酸化膜で埋め込むようにしたことを特徴とする請求項７記載の半導体装置の製造方法。
- 前記トレンチ溝を形成する第１および第２のエッチング工程ではストライプ状のマスクパターンを用いたことを特徴とする請求項４または５のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005040880A JP4449776B2 (ja) | 2005-02-17 | 2005-02-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005040880A JP4449776B2 (ja) | 2005-02-17 | 2005-02-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006228967A true JP2006228967A (ja) | 2006-08-31 |
| JP4449776B2 JP4449776B2 (ja) | 2010-04-14 |
Family
ID=36990062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005040880A Expired - Fee Related JP4449776B2 (ja) | 2005-02-17 | 2005-02-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4449776B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8258032B2 (en) | 2008-08-14 | 2012-09-04 | Fuji Electric Co., Ltd. | Power semiconductor devices and methods for manufacturing the same |
-
2005
- 2005-02-17 JP JP2005040880A patent/JP4449776B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8258032B2 (en) | 2008-08-14 | 2012-09-04 | Fuji Electric Co., Ltd. | Power semiconductor devices and methods for manufacturing the same |
| US8742501B2 (en) | 2008-08-14 | 2014-06-03 | Fuji Electric Co., Ltd. | Power semiconductor devices and methods for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4449776B2 (ja) | 2010-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8049262B2 (en) | Semiconductor device with increased channel length and method for fabricating the same | |
| JP3583982B2 (ja) | デュアル・ゲート電界効果トランジスタの製造方法 | |
| KR101813820B1 (ko) | 스플릿-게이트 비-휘발성 메모리 셀 용 자체-정렬 소스의 형성 | |
| KR100233976B1 (ko) | 트렌치 분리구조를 구비한 반도체 장치 및 그 제조방법 | |
| JP2007184518A (ja) | フィン構造の半導体素子の形成方法 | |
| KR100700332B1 (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| JP4455618B2 (ja) | 半導体装置の製造方法 | |
| US8067799B2 (en) | Semiconductor device having recess channel structure and method for manufacturing the same | |
| JP2010287739A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4610323B2 (ja) | リセスチャネル領域を備えた半導体素子の製造方法 | |
| KR100701701B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US7187022B2 (en) | Semiconductor device having a multi-bridge-channel and method for fabricating the same | |
| JP4449776B2 (ja) | 半導体装置の製造方法 | |
| KR100493065B1 (ko) | 트렌치 게이트형 트랜지스터를 구비하는 반도체 소자 및그 제조 방법 | |
| JP4379013B2 (ja) | 半導体装置の製造方法 | |
| KR100900237B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100912960B1 (ko) | 리세스채널을 갖는 트랜지스터 및 그의 제조 방법 | |
| KR20000053417A (ko) | 반도체장치상의 트렌치형성방법 | |
| KR20070047042A (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| US6960508B2 (en) | MOS transistor and method of manufacturing the same | |
| KR20100079968A (ko) | 반도체 장치 및 그의 제조방법 | |
| KR100973264B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100675887B1 (ko) | 반도체 소자의 트렌치 소자분리막 및 그 형성 방법 | |
| KR100762895B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| KR100833594B1 (ko) | 모스펫 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |