JP4379013B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4379013B2 JP4379013B2 JP2003181229A JP2003181229A JP4379013B2 JP 4379013 B2 JP4379013 B2 JP 4379013B2 JP 2003181229 A JP2003181229 A JP 2003181229A JP 2003181229 A JP2003181229 A JP 2003181229A JP 4379013 B2 JP4379013 B2 JP 4379013B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- semiconductor
- trenches
- semiconductor substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 201
- 238000004519 manufacturing process Methods 0.000 title claims description 51
- 239000000758 substrate Substances 0.000 claims description 75
- 230000003647 oxidation Effects 0.000 claims description 63
- 238000007254 oxidation reaction Methods 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 17
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 description 16
- 238000007796 conventional method Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、トレンチ構造を有する半導体装置の製造方法に関し、特に半導体基板にトレンチを形成して熱酸化することにより、半導体基板内に幅の広い絶縁領域を形成する工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来よりトレンチ技術は、ＤＲＡＭなどにおいてキャパシタンスを作製する技術や素子分離のためのＳＯＩ技術として、またディスクリートＭＯＳＦＥＴのトレンチゲート技術として、種々検討されている。また、近年、パワーＩＣなどに使用される横型高耐圧ＭＯＳＦＥＴにおいてもトレンチ技術を応用する提案がなされている。
【０００３】
横型高耐圧ＭＯＳＦＥＴの構造の一つに、半導体基板内に形成された幅の広い絶縁領域の周囲にオフセットドレイン領域を設けたものがある。この構造では、半導体基板に形成された幅の広いトレンチ内に酸化物等の絶縁膜を埋め込む技術が必要である。本出願人は、半導体基板に複数のトレンチを形成し、隣り合うトレンチ間に残る半導体部分を完全に熱酸化することにより、幅の広いトレンチ領域内に酸化物を埋め込む技術について、先に出願している（たとえば、特許文献１参照。）。
【０００４】
図２５は、従来の半導体装置の製造方法にしたがって半導体基板に複数のトレンチを形成した状態を模式的に示す断面図である。半導体基板に複数のトレンチを近接させて形成する際、従来は、図２５に示すように、トレンチを形成するための開口幅が全て同じであるパターンのレチクルを用いるため、半導体基板１の表面に、開口幅がすべて同じ寸法ａであるトレンチエッチング用のマスク２が形成される。
【０００５】
そのようなパターンのマスク２を用いて、トレンチエッチングをおこなうと、複数のトレンチ３ａ，３ｂよりなるトレンチ領域において、端に位置するトレンチ３ａはそれよりも中央側に位置するトレンチ３ｂよりも深くなる。これは、トレンチ側壁および底面に、エッチングにより発生したポリマーによる保護膜を生成、除去しながらトレンチエッチングが進行するが、端に位置するトレンチ３ａでは中央側に位置するトレンチ３ｂよりも局所的なトレンチ存在比率が低いため、生成される保護膜の量が少ないことが原因である。
【０００６】
図２６は、トレンチ形成後に半導体基板を熱酸化した状態を模式的に示す断面図である。トレンチ深さが異なる状態で熱酸化をおこなうと、図２６に示すように、トレンチ３ａ，３ｂに挟まれた半導体部分（以下、半導体柱とする）４、基板表面およびトレンチ底面は完全に熱酸化膜５に変化するが、その際に、熱酸化膜に変化した半導体柱（以下、熱酸化柱とする）６が、より深いトレンチ３ａの方に倒れることがある。
【０００７】
これは、半導体柱４の両側にあるトレンチ３ａ，３ｂの深さが異なることにより、熱酸化後に熱酸化柱６に加わる応力が非対称になるからである。この熱酸化柱６の倒れは、半導体柱４の両端のトレンチ深さの差が大きいほど、また、半導体柱４のアスペクト比が大きいほど、顕著になる。
【０００８】
図２７は、熱酸化後に絶縁膜を堆積した状態を模式的に示す断面図である。熱酸化柱６が倒れた状態で絶縁膜を堆積すると、図２７に示すように、トレンチ３ａ，３ｂの開口幅にばらつきが生じる。また、絶縁膜７を堆積しても、熱酸化柱６と熱酸化柱６との間の隙間を十分に埋めることができなかったり、トレンチ３ａ，３ｂの上を十分に被覆することができないことがある。
【０００９】
また、トレンチ形成後の様子を示す図２８、および熱酸化後の様子を示す図２９のように、半導体基板１に半導体柱４がストライプ状に残るように複数のトレンチ３を形成した場合、半導体柱４の両端が半導体基板１につながっていると、熱酸化による半導体の体積膨張により、熱酸化柱６が変形することがある。図３０および図３１に示すように、半導体基板１に半導体柱４が格子状に残るようにトレンチ３を形成した場合も同様である。この変形は、熱酸化時の半導体柱４の酸化量が多いほど酸化によるトレンチ側壁からの体積膨張量が多くなるので、顕著になる。
【００１０】
【特許文献１】
特開２００３−３７２６７号公報
【００１１】
【発明が解決しようとする課題】
上述したように、トレンチ領域の端に位置するトレンチが深くなることによって、熱酸化柱が倒れ、絶縁膜によるトレンチの埋め込みや被覆が不十分になると、レジストなどがトレンチの奥深くに残存するなどの不具合が発生する。熱酸化による体積膨張によって熱酸化柱が変形した場合も、絶縁膜によるトレンチの埋め込みや被覆が不十分になり、同様の不具合が発生する。
【００１２】
このような不具合の発生によって、製造ラインが汚染されたり、デバイスの信頼性が低下するという問題点がある。半導体柱の幅をたとえば２倍にすれば、熱酸化柱の倒れを軽減したり、回避することができるが、その場合には半導体柱が完全に酸化するまでに約４倍の時間を要するため、スループットの低下を招くという問題点がある。
【００１３】
本発明は、上記問題点に鑑みてなされたものであって、半導体基板に複数のトレンチを形成した後、トレンチ間の半導体柱を完全に熱酸化することによって、半導体基板内に絶縁領域を形成するにあたって、スループットを低下させることなく、半導体柱の倒れや変形を防ぎながら熱酸化をおこなうことができる半導体装置の製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体装置の製造方法は、半導体基板に複数のトレンチを形成した後、トレンチとトレンチとの間に挟まれた半導体部分を熱酸化することによって、前記半導体基板内に絶縁領域を形成する工程を含む半導体装置の製造方法において、前記複数のトレンチがすべて同じ深さで前記半導体基板に形成されるような開口幅であり、前記複数のトレンチの中で端に位置するトレンチを形成するための開口幅のみが、端以外のトレンチを形成するための開口幅よりも狭く、端以外のトレンチを形成するための開口幅が同一の幅であるパターンのマスクを用いてエッチングをおこなうことにより、前記半導体基板に前記複数のトレンチを形成する工程と、隣り合う前記トレンチ間の半導体部分を熱酸化した後、絶縁膜を堆積することによって、前記トレンチ内に残る隙間を前記絶縁膜で埋める工程と、を有することを特徴とする。
【００１６】
この発明によれば、すべてのトレンチが同じ深さで形成されるので、トレンチ間の半導体部分、すなわち半導体柱を熱酸化したときに、熱酸化されたトレンチ間の半導体部分、すなわち熱酸化柱が倒れるのを防ぐことができる。
【００１９】
この発明によれば、トレンチの隣り合う線状部分に挟まれた半導体部分、すなわち半導体柱の一端が、トレンチにより周囲の半導体領域から離れた自由端となっているため、半導体柱を熱酸化したときに、半導体の酸化に伴う体積膨張により発生する応力が半導体柱の自由端で解放されるので、熱酸化された線状部分間の半導体部分、すなわち熱酸化柱が倒れたり、変形するのを防ぐことができる。
【００２０】
この発明において、前記トレンチの平面形状を、格子状に形成するとよい。
【００２２】
この発明によれば、トレンチ間の半導体部分、すなわち半導体柱がトレンチにより周囲の半導体領域から離れているため、半導体柱を熱酸化したときに、半導体の酸化に伴う体積膨張により発生する応力が解放されるので、熱酸化されたトレンチ間の半導体部分、すなわち熱酸化柱が倒れたり、変形するのを防ぐことができる。
【００２３】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。図６は、本発明にかかる半導体装置の製造方法により製造される半導体装置の一例を示す縦断面図である。この半導体装置は、Ｐ型の半導体基板１１、トレンチ領域１２、Ｎ-オフセットドレイン領域１３、トレンチ領域１２内を埋める酸化物１４、Ｐウェル領域１５、Ｐ+領域１６、Ｎ+ソース領域１７、Ｎウェル領域１８、Ｎ+ドレイン領域１９、ゲート酸化膜２０、ゲート電極２１、層間絶縁膜２２、ソース電極２３およびドレイン電極２４を備えており、横型トレンチＭＯＳＦＥＴを構成する。
【００２４】
トレンチ領域１２は、半導体基板１１の表面部分に形成されており、酸化物１４で埋められている。Ｎ-オフセットドレイン領域１３はトレンチ領域１２の周囲、すなわちトレンチ領域１２の側面および底面を囲むように形成されている。Ｐウェル領域１５は、半導体基板１１の、トレンチ領域１２に対してソース側の表面部分において、Ｎ-オフセットドレイン領域１３の外側に隣接して形成されている。
【００２５】
Ｐ+領域１６はＰウェル領域１５の表面部分に形成されている。Ｎ+ソース領域１７は、Ｐ+領域１６の表面部分において、Ｎ-オフセットドレイン領域１３から離れて形成されている。Ｎウェル領域１８は、半導体基板１１の、トレンチ領域１２に対してドレイン側（ソース側の反対側）の表面部分において、Ｎ-オフセットドレイン領域１３の外側に隣接して形成されている。
【００２６】
Ｎ+ドレイン領域１９は、Ｎウェル領域１８の表面部分において、Ｎ-オフセットドレイン領域１３に接して形成されている。ゲート酸化膜２０はＮ+ソース領域１７からＮ-オフセットドレイン領域１３のソース側部分に至る基板表面上に形成されている。ゲート電極２１はゲート酸化膜２０上に形成されており、図示例ではそのドレイン側端部がフィールドプレートとしてトレンチ領域１２上に伸びている。
【００２７】
層間絶縁膜２２はゲート電極２１およびトレンチ領域１２の上部を覆っている。ソース電極２３はＰ+領域１６およびＮ+ソース領域１７に電気的に接続している。ドレイン電極２４はＮ+ドレイン領域１９に電気的に接続している。なお、上述した構成に対して、導電型が逆の場合もある。
【００２８】
実施の形態１．
図１〜図４は、本発明の実施の形態１にかかる製造方法にしたがって製造中の半導体装置の構造を順に示す縦断面図である。まず、図１に示すように、半導体基板１を熱酸化して、基板表面に酸化膜を形成する。この酸化膜上にレジストを塗布し、レチクルを用いて露光、現像をおこない、酸化膜をエッチングしてマスク２を形成する。
【００２９】
特に図示しないが、レチクルは、トレンチを形成するための開口部がたとえばストライプ状に設けられたパターンを有している。そして、端に位置するトレンチを形成するための開口部の幅は、端以外に位置するトレンチを形成するための開口部の幅よりも狭くなっている。したがって、マスク２のパターンは、端に位置するトレンチを形成するための開口部の幅ｂが、端以外に位置するトレンチを形成するための開口部の幅ｃよりも狭いパターンとなる。
【００３０】
ついで、図２に示すように、周知の方法によりトレンチエッチングをおこない、半導体基板１に、トレンチ領域１２を構成する複数のトレンチ３ａ，３ｂを形成する。このとき、端に位置するトレンチ３ａの深さは、端以外に位置するトレンチ３ｂの深さと同じになる。換言すれば、トレンチ３ａ，３ｂの形成位置にかかわらず、同じ深さのトレンチ３ａ，３ｂが形成されるように、マスク２を形成する際に用いるレチクルの開口部の幅を設計しておく。
【００３１】
レチクルの開口部の幅の最適値は、つぎのようにして求められる。たとえば、端以外に位置するトレンチを形成するための開口部の幅を固定とし、端に位置するトレンチを形成するための開口部の幅を種々変化させたレチクルを用いて、露光、現像、酸化膜のエッチングおよびトレンチエッチングをおこない、トレンチの開口幅の評価をおこなえばよい。
【００３２】
トレンチエッチングにつづいて、オフセットドレイン領域１３を形成するために、トレンチ内壁に不純物イオンを注入し、所望の拡散深さにドライブする。しかる後、図３に示すように、トレンチ間に残った半導体柱４を完全に熱酸化する。その際、すべてのトレンチ３ａ，３ｂの深さが同じであるため、半導体柱４が熱酸化されてできた熱酸化柱６はほとんど傾かない。
【００３３】
そのため、図４に示すように、絶縁膜７を堆積すると、熱酸化柱６と熱酸化柱６との間の隙間８が絶縁膜７により完全に埋められる。また、トレンチ３ａ，３ｂが絶縁膜７により完全に被覆される。このようにして、たとえば高耐圧の横型トレンチパワーＭＯＳＦＥＴに使用するための広い絶縁領域が半導体基板１に形成される。
【００３４】
本発明者らがおこなった実験によれば、トレンチ領域１２の端に位置するトレンチ３ａの深さおよび端以外に位置するトレンチ３ｂの深さをともに２０μｍとし、トレンチ３ａ，３ｂの開口幅の平均値を３μｍとして、半導体柱４を完全に熱酸化して熱酸化柱６に変えたところ、熱酸化柱６の傾きは１°以内であり、傾いた量は０．３５μｍ以内であった。また、トレンチ形成後、トレンチ内壁にＮ型不純物イオンとしてリンイオンを注入し、ｘｊ＝４μｍ程度の拡散深さにドライブした。それによって、図６に示すように、広い絶縁領域（酸化物１４）の周囲にＮ-オフセットドレイン領域１３を有する横型トレンチＭＯＳＦＥＴが得られた。
【００３５】
上述した実施の形態１によれば、熱酸化時に熱酸化柱６が倒れるのを防ぐことができるので、トレンチ３ａ，３ｂを絶縁膜７で十分に埋めることができる。また、トレンチ３ａ，３ｂの上を絶縁膜７で十分に被覆することができる。したがって、半導体柱４を必要以上に太くする必要がないので、スループットを低下させずに済む。また、トレンチ３ａ，３ｂの奥深くに残存したレジストなどによる製造ラインの汚染や、デバイスの信頼性の低下を招かずに済む。
【００３６】
なお、トレンチの平面形状は、上述したストライプ状に限らず、図５に示すように、格子状など、ストライプ以外の形状であってもよい。その場合、ストライプ状の場合と同様に、マスク２の、端に位置するトレンチを形成するための開口部の幅ｂを、端以外に位置するトレンチを形成するための開口部の幅ｃよりも狭くすれば、同様の効果がえられる。
【００３７】
また、端に位置するトレンチを形成するための開口部の幅を、端以外に位置するトレンチを形成するための開口部の幅よりも狭くするだけでは、完全にすべてのトレンチの深さを同じにすることができない場合には、トレンチ領域の中央から端へ向かって段階的あるいは徐々に、トレンチを形成するための開口部の幅を狭くするようにしてもよい。また、トレンチ内壁への不純物の導入は、トレンチ内壁にドープドポリシリコンを成膜し、高温でドライブするようにしてもよい。
【００３８】
実施の形態２．
図７は、本発明の実施の形態２にかかる半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態を模式的に示す平面図である。図７に示すように、実施の形態２は、実施の形態１と同様にして半導体基板１に広い絶縁領域を形成するにあたって、トレンチ３０を、複数の線状部分３１がストライプ状に並び、かつ隣り合う線状部分３１と線状部分３１とが一端でつながることによって複数の線状部分３１が一続きにつながった形状、すなわち蛇行した形状に形成するものである。
【００３９】
つまり、半導体基板１にこのような蛇行した平面形状のトレンチ３０を形成し得るパターンのレチクルを用いて、半導体基板１の表面にトレンチエッチング用のマスクを形成する。そして、トレンチエッチングをおこなう。それによって、トレンチ３０の隣り合う線状部分３１と線状部分３１との間の半導体部分、すなわち半導体柱４の一端はトレンチ領域１２の周囲の半導体領域につながっているが、他端はトレンチ領域１２の周囲の半導体領域につながらない自由端となっている。
【００４０】
トレンチ形成後、トレンチ内壁に不純物を導入し、ドライブしてから、熱酸化をおこなう。図８は、熱酸化後の状態を模式的に示す平面図である。図８において、６は熱酸化された半導体柱４、すなわち熱酸化柱である。８は、熱酸化柱６と熱酸化柱６との間に残る隙間である。なお、トレンチ内壁に不純物を導入する際には、イオン注入法を用いてもよいし、トレンチ内壁にドープドポリシリコンを成膜して熱拡散させる方法でもよい。半導体柱４の熱酸化後、絶縁膜を堆積する。
【００４１】
ここで、半導体柱４の幅は、０．４μｍ以上１．５μｍ以下であるのが好ましい。その理由として、本発明者らがおこなった実験について説明する。本発明者らは、半導体基板１に図７に示すトレンチ３０を、線状部分３１の幅Ｘｔと半導体柱４の幅Ｘｓとの組み合わせを種々変えて形成した後、不純物の導入およびドライブをおこなってから、半導体柱４を完全に熱酸化した（これを実施例とする）。そして、基板表面から光学顕微鏡および走査型電子顕微鏡（ＳＥＭ）を用いて、熱酸化柱６の変形具合を観察した。
【００４２】
また、比較のため、図１０に示すように、半導体基板１にストライプ状のトレンチ３を、トレンチ３の幅Ｘｔと半導体柱４の幅Ｘｓとの組み合わせを種々変えて形成した後、実施例と同じ条件、同じプロセスで半導体柱４の熱酸化までおこない（これを比較例とする）、熱酸化柱６の変形具合を観察した。実施例および比較例とも、Ｘｔを０．６〜２．０μｍでは０．２μｍおきとし、２．０〜３．０μｍでは０．５μｍおきとした。また、Ｘｓを、０．３μｍ、０．４〜１．６μｍでは０．２μｍおき、２．０μｍおよび３．０μｍとした。また、トレンチ深さを２０μｍとした。
【００４３】
図９に、実施例について熱酸化柱６の変形の有無をまとめた結果を示す。図９から明らかなように、実施例については、トレンチ幅Ｘｔの大小にかかわらず、半導体柱４の幅Ｘｓが０．４μｍ以上であれば、熱酸化柱６は変形せずに完全に熱酸化される（図８参照）。それに対して、比較例では、熱酸化柱６の変形の有無をまとめた結果を示す図１３より明らかなように、トレンチ幅Ｘｔが比較的小さいと、半導体柱４の幅Ｘｓが１．２μｍ以下では、図１１および図１２に示すように熱酸化柱６に変形が生じてしまう。
【００４４】
ところで、半導体柱４の幅があまり太くなると、半導体柱４を完全に熱酸化するのに長時間を要し、スループットが低下してしまう。したがって、スループットの低下を抑えるには、半導体柱４はできるだけ細いのが好ましく、１．５μｍ以下の太さであるのが望ましい。このような事情に鑑みると、実施例の方が比較例よりも優れていることが明らかである。
【００４５】
上述した実施の形態２によれば、半導体柱４を必要以上に太くしなくても、熱酸化時に熱酸化柱６が変形するのを防ぐことができるので、スループットを低下させることなく、トレンチ３０を絶縁膜で十分に埋めることができる。また、トレンチ３０の上を絶縁膜で十分に被覆することができる。また、トレンチ３０の奥深くに残存したレジストなどによる製造ラインの汚染や、デバイスの信頼性の低下を招かずに済む。
【００４６】
実施の形態３．
図１４は、本発明の実施の形態３にかかる半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態を模式的に示す平面図である。図１４に示すように、実施の形態３は、実施の形態１と同様にして半導体基板１に広い絶縁領域を形成するにあたって、トレンチ３を、複数の線状部分３１がストライプ状に並び、かつ隣り合う線状部分３１と線状部分３１とが両端でつながった形状に形成し、線状部分３１と線状部分３１とに挟まれた半導体柱４がトレンチ領域１２の周囲の半導体領域から離れた状態とするものである。
【００４７】
つまり、半導体基板１に、半導体柱４を囲むような平面形状のトレンチ３を形成し得るパターンのレチクルを用いて、半導体基板１の表面にトレンチエッチング用のマスクを形成する。そして、トレンチエッチングをおこなう。それによって、半導体柱４の両端は、トレンチ領域１２の周囲の半導体領域につながらない自由端となる。
【００４８】
トレンチ形成後、トレンチ内壁に不純物を導入し、ドライブする。不純物の導入方法はイオン注入法でもよいし、トレンチ内壁にドープドポリシリコンを成膜して熱拡散させる方法でもよい。不純物の導入後、熱酸化をおこなう。図１５は、熱酸化後の状態を模式的に示す平面図である。図８において、５は熱酸化膜であり、６は熱酸化された半導体柱４、すなわち熱酸化柱である。８は、熱酸化柱６と熱酸化柱６との間に残る隙間である。
【００４９】
ここで、熱酸化後の熱酸化膜５の厚さをｅとし、熱酸化前のトレンチ３の、隣り合う線状部分３１の端部同士をつなぐ部分の幅をｄ（図１４参照）とすると、ｄはｅ×１．１よりも大きい。その理由はつぎのとおりである。半導体基板１がシリコン半導体基板の場合、熱酸化によってｅ×０．４５の厚さで半導体基板１が酸化され、ｅ×０．５５の厚さで酸化膜として膨張してトレンチの内側にはみ出す。したがって、ｄ＞ｅ×１．１であれば、熱酸化時の体積膨張による熱酸化柱６の変形を防ぐことができる。
【００５０】
半導体柱４の熱酸化後、絶縁膜を堆積する。図１６は、トレンチ内壁に不純物を導入したときの図１４のＡ−Ａにおける断面構成を模式的に示す断面図である。また、図１７および図１８は、熱酸化膜上に絶縁膜を堆積したときの図１５のＢ−Ｂにおける断面構成を模式的に示す断面図である。図１６〜図１８において、９は不純物拡散領域であり、オフセットドレイン領域１３を構成する。また、１０はボイドである。
【００５１】
一例として寸法を例示すれば、トレンチ３の深さは２０μｍであり、トレンチ３の線状部分３１の幅は３μｍであり、半導体柱４の幅は１．４μｍである。また、トレンチ内壁にＮ型不純物イオンとしてリンイオンを斜めイオン注入と垂直イオン注入により注入した場合には、ドライブによる拡散深さをｘｊ＝４μｍ程度とする。
【００５２】
上述した実施の形態３によれば、半導体柱４を必要以上に太くしなくても、熱酸化時に熱酸化柱６が変形するのを防ぐことができるので、スループットを低下させることなく、トレンチ３を絶縁膜で十分に埋めることができる。また、トレンチ３の上を絶縁膜で十分に被覆することができる。また、トレンチ３の奥深くに残存したレジストなどによる製造ラインの汚染や、デバイスの信頼性の低下を招かずに済む。
【００５３】
なお、図１９に示すように、各半導体柱４を２分割するとともに、すべての半導体柱４を囲むようにトレンチ３を格子状のパターンとしてもよい。この場合、トレンチ３の、線状部分３１の中央を横切る部分の幅は、上述したｅとｄの関係を満たすのが好ましい。図２０は、図１９に示すトレンチパターンの熱酸化後の状態を模式的に示す平面図である。図２１は、トレンチ内壁に不純物を導入したときの図１９のＣ−Ｃにおける断面構成を模式的に示す断面図である。図２１に示すように、トレンチ３が、線状部分３１の中央を横切る部分を有していることにより、不純物拡散領域９のイオン濃度分布がより均一になる。
【００５４】
また、図２２に示すように、各半導体柱４を３以上（図示例では３）に分割するとともに、すべての半導体柱４を囲むようにトレンチ３を格子状のパターンとしてもよい。この場合も、トレンチ３の、線状部分３１を横切る部分の幅は、上述したｅとｄの関係を満たすのが好ましい。このようにすれば、不純物拡散領域のイオン濃度分布がさらに均一になる。
【００５５】
また、図２３に示すように、ストライプ状の複数の半導体柱４がその中央部で連結され、かつすべての半導体柱４がトレンチ３により囲まれるパターンとしてもよいし、図２４に示すように、ストライプ状の複数の半導体柱４が一端でつながり、かつすべての半導体柱４がトレンチ３により囲まれるパターンとしてもよい。これらのパターンによれば、半導体柱４の構造的強度が高くなり、より一層、熱酸化による熱酸化柱の倒れや変形を防ぐことができる。
【００５６】
【発明の効果】
本発明によれば、熱酸化されたトレンチ間の半導体部分、すなわち熱酸化柱が倒れたり、変形するのを防ぐことができるので、トレンチを絶縁膜で十分に埋めることができ、またトレンチの上を絶縁膜で十分に被覆することができる。したがって、トレンチ間の半導体部分を必要以上に太くしてスループットの低下を招くことなく、またトレンチの奥深くに残存したレジストなどによる製造ラインの汚染や、デバイスの信頼性の低下を招くことなく、半導体基板内に幅の広い絶縁領域を形成することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる半導体装置の製造方法にしたがって半導体基板上にトレンチエッチング用のマスクを形成した状態を模式的に示す断面図である。
【図２】本発明の実施の形態１にかかる半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態を模式的に示す断面図である。
【図３】本発明の実施の形態１にかかる半導体装置の製造方法にしたがって半導体基板を熱酸化した状態を模式的に示す断面図である。
【図４】本発明の実施の形態１にかかる半導体装置の製造方法にしたがって熱酸化膜上に絶縁膜を堆積した状態を模式的に示す断面図である。
【図５】本発明の実施の形態１にかかる半導体装置の製造方法にしたがって半導体基板上にトレンチエッチング用のマスクを形成した状態の他の例を模式的に示す平面図である。
【図６】本発明にかかる半導体装置の製造方法により製造される半導体装置の一例を示す縦断面図である。
【図７】本発明の実施の形態２にかかる半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態を模式的に示す平面図である。
【図８】本発明の実施の形態２にかかる半導体装置の製造方法にしたがって半導体基板を熱酸化した状態を模式的に示す平面図である。
【図９】本発明の実施の形態２にかかる半導体装置の製造方法にしたがって半導体基板を熱酸化したときの変形の有無をまとめた結果を示す図表である。
【図１０】従来の半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態を模式的に示す平面図である。
【図１１】従来の半導体装置の製造方法にしたがって半導体基板を熱酸化した状態を模式的に示す平面図である。
【図１２】従来の半導体装置の製造方法にしたがって半導体基板を熱酸化した状態を模式的に示す断面図である。
【図１３】従来の半導体装置の製造方法にしたがって半導体基板を熱酸化したときの変形の有無をまとめた結果を示す図表である。
【図１４】本発明の実施の形態３にかかる半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態を模式的に示す平面図である。
【図１５】本発明の実施の形態３にかかる半導体装置の製造方法にしたがって半導体基板を熱酸化した状態を模式的に示す平面図である。
【図１６】本発明の実施の形態３にかかる半導体装置の製造方法にしたがってトレンチ内壁に不純物を導入したときの図１４のＡ−Ａにおける断面構成を模式的に示す断面図である。
【図１７】本発明の実施の形態３にかかる半導体装置の製造方法にしたがって熱酸化膜上に絶縁膜を堆積したときの図１５のＢ−Ｂにおける断面構成を模式的に示す断面図である。
【図１８】本発明の実施の形態３にかかる半導体装置の製造方法にしたがって熱酸化膜上に絶縁膜を堆積したときの図１５のＢ−Ｂにおける断面構成を模式的に示す断面図である。
【図１９】本発明の実施の形態３にかかる半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態の他の例を模式的に示す平面図である。
【図２０】本発明の実施の形態３にかかる半導体装置の製造方法にしたがって半導体基板を熱酸化した状態の他の例を模式的に示す平面図である。
【図２１】本発明の実施の形態３にかかる半導体装置の製造方法にしたがって熱酸化膜上に絶縁膜を堆積したときの図１９のＣ−Ｃにおける断面構成を模式的に示す断面図である。
【図２２】本発明の実施の形態３にかかる半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態の他の例を模式的に示す平面図である。
【図２３】本発明の実施の形態３にかかる半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態の他の例を模式的に示す平面図である。
【図２４】本発明の実施の形態３にかかる半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態の他の例を模式的に示す平面図である。
【図２５】従来の半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態を模式的に示す断面図である。
【図２６】従来の半導体装置の製造方法にしたがって半導体基板を熱酸化した状態を模式的に示す断面図である。
【図２７】従来の半導体装置の製造方法にしたがって熱酸化膜上に絶縁膜を堆積した状態を模式的に示す断面図である。
【図２８】従来の半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態を模式的に示す平面図である。
【図２９】従来の半導体装置の製造方法にしたがって半導体基板を熱酸化した状態を模式的に示す平面図である。
【図３０】従来の半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態を模式的に示す平面図である。
【図３１】従来の半導体装置の製造方法にしたがって半導体基板を熱酸化した状態を模式的に示す平面図である。
【符号の説明】
１ 半導体基板
３，３ａ，３ｂ，３０ トレンチ
４ 半導体部分（半導体柱）
７ 絶縁膜
８ 隙間
３１ 線状部分
【発明の属する技術分野】
本発明は、トレンチ構造を有する半導体装置の製造方法に関し、特に半導体基板にトレンチを形成して熱酸化することにより、半導体基板内に幅の広い絶縁領域を形成する工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来よりトレンチ技術は、ＤＲＡＭなどにおいてキャパシタンスを作製する技術や素子分離のためのＳＯＩ技術として、またディスクリートＭＯＳＦＥＴのトレンチゲート技術として、種々検討されている。また、近年、パワーＩＣなどに使用される横型高耐圧ＭＯＳＦＥＴにおいてもトレンチ技術を応用する提案がなされている。
【０００３】
横型高耐圧ＭＯＳＦＥＴの構造の一つに、半導体基板内に形成された幅の広い絶縁領域の周囲にオフセットドレイン領域を設けたものがある。この構造では、半導体基板に形成された幅の広いトレンチ内に酸化物等の絶縁膜を埋め込む技術が必要である。本出願人は、半導体基板に複数のトレンチを形成し、隣り合うトレンチ間に残る半導体部分を完全に熱酸化することにより、幅の広いトレンチ領域内に酸化物を埋め込む技術について、先に出願している（たとえば、特許文献１参照。）。
【０００４】
図２５は、従来の半導体装置の製造方法にしたがって半導体基板に複数のトレンチを形成した状態を模式的に示す断面図である。半導体基板に複数のトレンチを近接させて形成する際、従来は、図２５に示すように、トレンチを形成するための開口幅が全て同じであるパターンのレチクルを用いるため、半導体基板１の表面に、開口幅がすべて同じ寸法ａであるトレンチエッチング用のマスク２が形成される。
【０００５】
そのようなパターンのマスク２を用いて、トレンチエッチングをおこなうと、複数のトレンチ３ａ，３ｂよりなるトレンチ領域において、端に位置するトレンチ３ａはそれよりも中央側に位置するトレンチ３ｂよりも深くなる。これは、トレンチ側壁および底面に、エッチングにより発生したポリマーによる保護膜を生成、除去しながらトレンチエッチングが進行するが、端に位置するトレンチ３ａでは中央側に位置するトレンチ３ｂよりも局所的なトレンチ存在比率が低いため、生成される保護膜の量が少ないことが原因である。
【０００６】
図２６は、トレンチ形成後に半導体基板を熱酸化した状態を模式的に示す断面図である。トレンチ深さが異なる状態で熱酸化をおこなうと、図２６に示すように、トレンチ３ａ，３ｂに挟まれた半導体部分（以下、半導体柱とする）４、基板表面およびトレンチ底面は完全に熱酸化膜５に変化するが、その際に、熱酸化膜に変化した半導体柱（以下、熱酸化柱とする）６が、より深いトレンチ３ａの方に倒れることがある。
【０００７】
これは、半導体柱４の両側にあるトレンチ３ａ，３ｂの深さが異なることにより、熱酸化後に熱酸化柱６に加わる応力が非対称になるからである。この熱酸化柱６の倒れは、半導体柱４の両端のトレンチ深さの差が大きいほど、また、半導体柱４のアスペクト比が大きいほど、顕著になる。
【０００８】
図２７は、熱酸化後に絶縁膜を堆積した状態を模式的に示す断面図である。熱酸化柱６が倒れた状態で絶縁膜を堆積すると、図２７に示すように、トレンチ３ａ，３ｂの開口幅にばらつきが生じる。また、絶縁膜７を堆積しても、熱酸化柱６と熱酸化柱６との間の隙間を十分に埋めることができなかったり、トレンチ３ａ，３ｂの上を十分に被覆することができないことがある。
【０００９】
また、トレンチ形成後の様子を示す図２８、および熱酸化後の様子を示す図２９のように、半導体基板１に半導体柱４がストライプ状に残るように複数のトレンチ３を形成した場合、半導体柱４の両端が半導体基板１につながっていると、熱酸化による半導体の体積膨張により、熱酸化柱６が変形することがある。図３０および図３１に示すように、半導体基板１に半導体柱４が格子状に残るようにトレンチ３を形成した場合も同様である。この変形は、熱酸化時の半導体柱４の酸化量が多いほど酸化によるトレンチ側壁からの体積膨張量が多くなるので、顕著になる。
【００１０】
【特許文献１】
特開２００３−３７２６７号公報
【００１１】
【発明が解決しようとする課題】
上述したように、トレンチ領域の端に位置するトレンチが深くなることによって、熱酸化柱が倒れ、絶縁膜によるトレンチの埋め込みや被覆が不十分になると、レジストなどがトレンチの奥深くに残存するなどの不具合が発生する。熱酸化による体積膨張によって熱酸化柱が変形した場合も、絶縁膜によるトレンチの埋め込みや被覆が不十分になり、同様の不具合が発生する。
【００１２】
このような不具合の発生によって、製造ラインが汚染されたり、デバイスの信頼性が低下するという問題点がある。半導体柱の幅をたとえば２倍にすれば、熱酸化柱の倒れを軽減したり、回避することができるが、その場合には半導体柱が完全に酸化するまでに約４倍の時間を要するため、スループットの低下を招くという問題点がある。
【００１３】
本発明は、上記問題点に鑑みてなされたものであって、半導体基板に複数のトレンチを形成した後、トレンチ間の半導体柱を完全に熱酸化することによって、半導体基板内に絶縁領域を形成するにあたって、スループットを低下させることなく、半導体柱の倒れや変形を防ぎながら熱酸化をおこなうことができる半導体装置の製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体装置の製造方法は、半導体基板に複数のトレンチを形成した後、トレンチとトレンチとの間に挟まれた半導体部分を熱酸化することによって、前記半導体基板内に絶縁領域を形成する工程を含む半導体装置の製造方法において、前記複数のトレンチがすべて同じ深さで前記半導体基板に形成されるような開口幅であり、前記複数のトレンチの中で端に位置するトレンチを形成するための開口幅のみが、端以外のトレンチを形成するための開口幅よりも狭く、端以外のトレンチを形成するための開口幅が同一の幅であるパターンのマスクを用いてエッチングをおこなうことにより、前記半導体基板に前記複数のトレンチを形成する工程と、隣り合う前記トレンチ間の半導体部分を熱酸化した後、絶縁膜を堆積することによって、前記トレンチ内に残る隙間を前記絶縁膜で埋める工程と、を有することを特徴とする。
【００１６】
この発明によれば、すべてのトレンチが同じ深さで形成されるので、トレンチ間の半導体部分、すなわち半導体柱を熱酸化したときに、熱酸化されたトレンチ間の半導体部分、すなわち熱酸化柱が倒れるのを防ぐことができる。
【００１９】
この発明によれば、トレンチの隣り合う線状部分に挟まれた半導体部分、すなわち半導体柱の一端が、トレンチにより周囲の半導体領域から離れた自由端となっているため、半導体柱を熱酸化したときに、半導体の酸化に伴う体積膨張により発生する応力が半導体柱の自由端で解放されるので、熱酸化された線状部分間の半導体部分、すなわち熱酸化柱が倒れたり、変形するのを防ぐことができる。
【００２０】
この発明において、前記トレンチの平面形状を、格子状に形成するとよい。
【００２２】
この発明によれば、トレンチ間の半導体部分、すなわち半導体柱がトレンチにより周囲の半導体領域から離れているため、半導体柱を熱酸化したときに、半導体の酸化に伴う体積膨張により発生する応力が解放されるので、熱酸化されたトレンチ間の半導体部分、すなわち熱酸化柱が倒れたり、変形するのを防ぐことができる。
【００２３】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。図６は、本発明にかかる半導体装置の製造方法により製造される半導体装置の一例を示す縦断面図である。この半導体装置は、Ｐ型の半導体基板１１、トレンチ領域１２、Ｎ-オフセットドレイン領域１３、トレンチ領域１２内を埋める酸化物１４、Ｐウェル領域１５、Ｐ+領域１６、Ｎ+ソース領域１７、Ｎウェル領域１８、Ｎ+ドレイン領域１９、ゲート酸化膜２０、ゲート電極２１、層間絶縁膜２２、ソース電極２３およびドレイン電極２４を備えており、横型トレンチＭＯＳＦＥＴを構成する。
【００２４】
トレンチ領域１２は、半導体基板１１の表面部分に形成されており、酸化物１４で埋められている。Ｎ-オフセットドレイン領域１３はトレンチ領域１２の周囲、すなわちトレンチ領域１２の側面および底面を囲むように形成されている。Ｐウェル領域１５は、半導体基板１１の、トレンチ領域１２に対してソース側の表面部分において、Ｎ-オフセットドレイン領域１３の外側に隣接して形成されている。
【００２５】
Ｐ+領域１６はＰウェル領域１５の表面部分に形成されている。Ｎ+ソース領域１７は、Ｐ+領域１６の表面部分において、Ｎ-オフセットドレイン領域１３から離れて形成されている。Ｎウェル領域１８は、半導体基板１１の、トレンチ領域１２に対してドレイン側（ソース側の反対側）の表面部分において、Ｎ-オフセットドレイン領域１３の外側に隣接して形成されている。
【００２６】
Ｎ+ドレイン領域１９は、Ｎウェル領域１８の表面部分において、Ｎ-オフセットドレイン領域１３に接して形成されている。ゲート酸化膜２０はＮ+ソース領域１７からＮ-オフセットドレイン領域１３のソース側部分に至る基板表面上に形成されている。ゲート電極２１はゲート酸化膜２０上に形成されており、図示例ではそのドレイン側端部がフィールドプレートとしてトレンチ領域１２上に伸びている。
【００２７】
層間絶縁膜２２はゲート電極２１およびトレンチ領域１２の上部を覆っている。ソース電極２３はＰ+領域１６およびＮ+ソース領域１７に電気的に接続している。ドレイン電極２４はＮ+ドレイン領域１９に電気的に接続している。なお、上述した構成に対して、導電型が逆の場合もある。
【００２８】
実施の形態１．
図１〜図４は、本発明の実施の形態１にかかる製造方法にしたがって製造中の半導体装置の構造を順に示す縦断面図である。まず、図１に示すように、半導体基板１を熱酸化して、基板表面に酸化膜を形成する。この酸化膜上にレジストを塗布し、レチクルを用いて露光、現像をおこない、酸化膜をエッチングしてマスク２を形成する。
【００２９】
特に図示しないが、レチクルは、トレンチを形成するための開口部がたとえばストライプ状に設けられたパターンを有している。そして、端に位置するトレンチを形成するための開口部の幅は、端以外に位置するトレンチを形成するための開口部の幅よりも狭くなっている。したがって、マスク２のパターンは、端に位置するトレンチを形成するための開口部の幅ｂが、端以外に位置するトレンチを形成するための開口部の幅ｃよりも狭いパターンとなる。
【００３０】
ついで、図２に示すように、周知の方法によりトレンチエッチングをおこない、半導体基板１に、トレンチ領域１２を構成する複数のトレンチ３ａ，３ｂを形成する。このとき、端に位置するトレンチ３ａの深さは、端以外に位置するトレンチ３ｂの深さと同じになる。換言すれば、トレンチ３ａ，３ｂの形成位置にかかわらず、同じ深さのトレンチ３ａ，３ｂが形成されるように、マスク２を形成する際に用いるレチクルの開口部の幅を設計しておく。
【００３１】
レチクルの開口部の幅の最適値は、つぎのようにして求められる。たとえば、端以外に位置するトレンチを形成するための開口部の幅を固定とし、端に位置するトレンチを形成するための開口部の幅を種々変化させたレチクルを用いて、露光、現像、酸化膜のエッチングおよびトレンチエッチングをおこない、トレンチの開口幅の評価をおこなえばよい。
【００３２】
トレンチエッチングにつづいて、オフセットドレイン領域１３を形成するために、トレンチ内壁に不純物イオンを注入し、所望の拡散深さにドライブする。しかる後、図３に示すように、トレンチ間に残った半導体柱４を完全に熱酸化する。その際、すべてのトレンチ３ａ，３ｂの深さが同じであるため、半導体柱４が熱酸化されてできた熱酸化柱６はほとんど傾かない。
【００３３】
そのため、図４に示すように、絶縁膜７を堆積すると、熱酸化柱６と熱酸化柱６との間の隙間８が絶縁膜７により完全に埋められる。また、トレンチ３ａ，３ｂが絶縁膜７により完全に被覆される。このようにして、たとえば高耐圧の横型トレンチパワーＭＯＳＦＥＴに使用するための広い絶縁領域が半導体基板１に形成される。
【００３４】
本発明者らがおこなった実験によれば、トレンチ領域１２の端に位置するトレンチ３ａの深さおよび端以外に位置するトレンチ３ｂの深さをともに２０μｍとし、トレンチ３ａ，３ｂの開口幅の平均値を３μｍとして、半導体柱４を完全に熱酸化して熱酸化柱６に変えたところ、熱酸化柱６の傾きは１°以内であり、傾いた量は０．３５μｍ以内であった。また、トレンチ形成後、トレンチ内壁にＮ型不純物イオンとしてリンイオンを注入し、ｘｊ＝４μｍ程度の拡散深さにドライブした。それによって、図６に示すように、広い絶縁領域（酸化物１４）の周囲にＮ-オフセットドレイン領域１３を有する横型トレンチＭＯＳＦＥＴが得られた。
【００３５】
上述した実施の形態１によれば、熱酸化時に熱酸化柱６が倒れるのを防ぐことができるので、トレンチ３ａ，３ｂを絶縁膜７で十分に埋めることができる。また、トレンチ３ａ，３ｂの上を絶縁膜７で十分に被覆することができる。したがって、半導体柱４を必要以上に太くする必要がないので、スループットを低下させずに済む。また、トレンチ３ａ，３ｂの奥深くに残存したレジストなどによる製造ラインの汚染や、デバイスの信頼性の低下を招かずに済む。
【００３６】
なお、トレンチの平面形状は、上述したストライプ状に限らず、図５に示すように、格子状など、ストライプ以外の形状であってもよい。その場合、ストライプ状の場合と同様に、マスク２の、端に位置するトレンチを形成するための開口部の幅ｂを、端以外に位置するトレンチを形成するための開口部の幅ｃよりも狭くすれば、同様の効果がえられる。
【００３７】
また、端に位置するトレンチを形成するための開口部の幅を、端以外に位置するトレンチを形成するための開口部の幅よりも狭くするだけでは、完全にすべてのトレンチの深さを同じにすることができない場合には、トレンチ領域の中央から端へ向かって段階的あるいは徐々に、トレンチを形成するための開口部の幅を狭くするようにしてもよい。また、トレンチ内壁への不純物の導入は、トレンチ内壁にドープドポリシリコンを成膜し、高温でドライブするようにしてもよい。
【００３８】
実施の形態２．
図７は、本発明の実施の形態２にかかる半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態を模式的に示す平面図である。図７に示すように、実施の形態２は、実施の形態１と同様にして半導体基板１に広い絶縁領域を形成するにあたって、トレンチ３０を、複数の線状部分３１がストライプ状に並び、かつ隣り合う線状部分３１と線状部分３１とが一端でつながることによって複数の線状部分３１が一続きにつながった形状、すなわち蛇行した形状に形成するものである。
【００３９】
つまり、半導体基板１にこのような蛇行した平面形状のトレンチ３０を形成し得るパターンのレチクルを用いて、半導体基板１の表面にトレンチエッチング用のマスクを形成する。そして、トレンチエッチングをおこなう。それによって、トレンチ３０の隣り合う線状部分３１と線状部分３１との間の半導体部分、すなわち半導体柱４の一端はトレンチ領域１２の周囲の半導体領域につながっているが、他端はトレンチ領域１２の周囲の半導体領域につながらない自由端となっている。
【００４０】
トレンチ形成後、トレンチ内壁に不純物を導入し、ドライブしてから、熱酸化をおこなう。図８は、熱酸化後の状態を模式的に示す平面図である。図８において、６は熱酸化された半導体柱４、すなわち熱酸化柱である。８は、熱酸化柱６と熱酸化柱６との間に残る隙間である。なお、トレンチ内壁に不純物を導入する際には、イオン注入法を用いてもよいし、トレンチ内壁にドープドポリシリコンを成膜して熱拡散させる方法でもよい。半導体柱４の熱酸化後、絶縁膜を堆積する。
【００４１】
ここで、半導体柱４の幅は、０．４μｍ以上１．５μｍ以下であるのが好ましい。その理由として、本発明者らがおこなった実験について説明する。本発明者らは、半導体基板１に図７に示すトレンチ３０を、線状部分３１の幅Ｘｔと半導体柱４の幅Ｘｓとの組み合わせを種々変えて形成した後、不純物の導入およびドライブをおこなってから、半導体柱４を完全に熱酸化した（これを実施例とする）。そして、基板表面から光学顕微鏡および走査型電子顕微鏡（ＳＥＭ）を用いて、熱酸化柱６の変形具合を観察した。
【００４２】
また、比較のため、図１０に示すように、半導体基板１にストライプ状のトレンチ３を、トレンチ３の幅Ｘｔと半導体柱４の幅Ｘｓとの組み合わせを種々変えて形成した後、実施例と同じ条件、同じプロセスで半導体柱４の熱酸化までおこない（これを比較例とする）、熱酸化柱６の変形具合を観察した。実施例および比較例とも、Ｘｔを０．６〜２．０μｍでは０．２μｍおきとし、２．０〜３．０μｍでは０．５μｍおきとした。また、Ｘｓを、０．３μｍ、０．４〜１．６μｍでは０．２μｍおき、２．０μｍおよび３．０μｍとした。また、トレンチ深さを２０μｍとした。
【００４３】
図９に、実施例について熱酸化柱６の変形の有無をまとめた結果を示す。図９から明らかなように、実施例については、トレンチ幅Ｘｔの大小にかかわらず、半導体柱４の幅Ｘｓが０．４μｍ以上であれば、熱酸化柱６は変形せずに完全に熱酸化される（図８参照）。それに対して、比較例では、熱酸化柱６の変形の有無をまとめた結果を示す図１３より明らかなように、トレンチ幅Ｘｔが比較的小さいと、半導体柱４の幅Ｘｓが１．２μｍ以下では、図１１および図１２に示すように熱酸化柱６に変形が生じてしまう。
【００４４】
ところで、半導体柱４の幅があまり太くなると、半導体柱４を完全に熱酸化するのに長時間を要し、スループットが低下してしまう。したがって、スループットの低下を抑えるには、半導体柱４はできるだけ細いのが好ましく、１．５μｍ以下の太さであるのが望ましい。このような事情に鑑みると、実施例の方が比較例よりも優れていることが明らかである。
【００４５】
上述した実施の形態２によれば、半導体柱４を必要以上に太くしなくても、熱酸化時に熱酸化柱６が変形するのを防ぐことができるので、スループットを低下させることなく、トレンチ３０を絶縁膜で十分に埋めることができる。また、トレンチ３０の上を絶縁膜で十分に被覆することができる。また、トレンチ３０の奥深くに残存したレジストなどによる製造ラインの汚染や、デバイスの信頼性の低下を招かずに済む。
【００４６】
実施の形態３．
図１４は、本発明の実施の形態３にかかる半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態を模式的に示す平面図である。図１４に示すように、実施の形態３は、実施の形態１と同様にして半導体基板１に広い絶縁領域を形成するにあたって、トレンチ３を、複数の線状部分３１がストライプ状に並び、かつ隣り合う線状部分３１と線状部分３１とが両端でつながった形状に形成し、線状部分３１と線状部分３１とに挟まれた半導体柱４がトレンチ領域１２の周囲の半導体領域から離れた状態とするものである。
【００４７】
つまり、半導体基板１に、半導体柱４を囲むような平面形状のトレンチ３を形成し得るパターンのレチクルを用いて、半導体基板１の表面にトレンチエッチング用のマスクを形成する。そして、トレンチエッチングをおこなう。それによって、半導体柱４の両端は、トレンチ領域１２の周囲の半導体領域につながらない自由端となる。
【００４８】
トレンチ形成後、トレンチ内壁に不純物を導入し、ドライブする。不純物の導入方法はイオン注入法でもよいし、トレンチ内壁にドープドポリシリコンを成膜して熱拡散させる方法でもよい。不純物の導入後、熱酸化をおこなう。図１５は、熱酸化後の状態を模式的に示す平面図である。図８において、５は熱酸化膜であり、６は熱酸化された半導体柱４、すなわち熱酸化柱である。８は、熱酸化柱６と熱酸化柱６との間に残る隙間である。
【００４９】
ここで、熱酸化後の熱酸化膜５の厚さをｅとし、熱酸化前のトレンチ３の、隣り合う線状部分３１の端部同士をつなぐ部分の幅をｄ（図１４参照）とすると、ｄはｅ×１．１よりも大きい。その理由はつぎのとおりである。半導体基板１がシリコン半導体基板の場合、熱酸化によってｅ×０．４５の厚さで半導体基板１が酸化され、ｅ×０．５５の厚さで酸化膜として膨張してトレンチの内側にはみ出す。したがって、ｄ＞ｅ×１．１であれば、熱酸化時の体積膨張による熱酸化柱６の変形を防ぐことができる。
【００５０】
半導体柱４の熱酸化後、絶縁膜を堆積する。図１６は、トレンチ内壁に不純物を導入したときの図１４のＡ−Ａにおける断面構成を模式的に示す断面図である。また、図１７および図１８は、熱酸化膜上に絶縁膜を堆積したときの図１５のＢ−Ｂにおける断面構成を模式的に示す断面図である。図１６〜図１８において、９は不純物拡散領域であり、オフセットドレイン領域１３を構成する。また、１０はボイドである。
【００５１】
一例として寸法を例示すれば、トレンチ３の深さは２０μｍであり、トレンチ３の線状部分３１の幅は３μｍであり、半導体柱４の幅は１．４μｍである。また、トレンチ内壁にＮ型不純物イオンとしてリンイオンを斜めイオン注入と垂直イオン注入により注入した場合には、ドライブによる拡散深さをｘｊ＝４μｍ程度とする。
【００５２】
上述した実施の形態３によれば、半導体柱４を必要以上に太くしなくても、熱酸化時に熱酸化柱６が変形するのを防ぐことができるので、スループットを低下させることなく、トレンチ３を絶縁膜で十分に埋めることができる。また、トレンチ３の上を絶縁膜で十分に被覆することができる。また、トレンチ３の奥深くに残存したレジストなどによる製造ラインの汚染や、デバイスの信頼性の低下を招かずに済む。
【００５３】
なお、図１９に示すように、各半導体柱４を２分割するとともに、すべての半導体柱４を囲むようにトレンチ３を格子状のパターンとしてもよい。この場合、トレンチ３の、線状部分３１の中央を横切る部分の幅は、上述したｅとｄの関係を満たすのが好ましい。図２０は、図１９に示すトレンチパターンの熱酸化後の状態を模式的に示す平面図である。図２１は、トレンチ内壁に不純物を導入したときの図１９のＣ−Ｃにおける断面構成を模式的に示す断面図である。図２１に示すように、トレンチ３が、線状部分３１の中央を横切る部分を有していることにより、不純物拡散領域９のイオン濃度分布がより均一になる。
【００５４】
また、図２２に示すように、各半導体柱４を３以上（図示例では３）に分割するとともに、すべての半導体柱４を囲むようにトレンチ３を格子状のパターンとしてもよい。この場合も、トレンチ３の、線状部分３１を横切る部分の幅は、上述したｅとｄの関係を満たすのが好ましい。このようにすれば、不純物拡散領域のイオン濃度分布がさらに均一になる。
【００５５】
また、図２３に示すように、ストライプ状の複数の半導体柱４がその中央部で連結され、かつすべての半導体柱４がトレンチ３により囲まれるパターンとしてもよいし、図２４に示すように、ストライプ状の複数の半導体柱４が一端でつながり、かつすべての半導体柱４がトレンチ３により囲まれるパターンとしてもよい。これらのパターンによれば、半導体柱４の構造的強度が高くなり、より一層、熱酸化による熱酸化柱の倒れや変形を防ぐことができる。
【００５６】
【発明の効果】
本発明によれば、熱酸化されたトレンチ間の半導体部分、すなわち熱酸化柱が倒れたり、変形するのを防ぐことができるので、トレンチを絶縁膜で十分に埋めることができ、またトレンチの上を絶縁膜で十分に被覆することができる。したがって、トレンチ間の半導体部分を必要以上に太くしてスループットの低下を招くことなく、またトレンチの奥深くに残存したレジストなどによる製造ラインの汚染や、デバイスの信頼性の低下を招くことなく、半導体基板内に幅の広い絶縁領域を形成することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる半導体装置の製造方法にしたがって半導体基板上にトレンチエッチング用のマスクを形成した状態を模式的に示す断面図である。
【図２】本発明の実施の形態１にかかる半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態を模式的に示す断面図である。
【図３】本発明の実施の形態１にかかる半導体装置の製造方法にしたがって半導体基板を熱酸化した状態を模式的に示す断面図である。
【図４】本発明の実施の形態１にかかる半導体装置の製造方法にしたがって熱酸化膜上に絶縁膜を堆積した状態を模式的に示す断面図である。
【図５】本発明の実施の形態１にかかる半導体装置の製造方法にしたがって半導体基板上にトレンチエッチング用のマスクを形成した状態の他の例を模式的に示す平面図である。
【図６】本発明にかかる半導体装置の製造方法により製造される半導体装置の一例を示す縦断面図である。
【図７】本発明の実施の形態２にかかる半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態を模式的に示す平面図である。
【図８】本発明の実施の形態２にかかる半導体装置の製造方法にしたがって半導体基板を熱酸化した状態を模式的に示す平面図である。
【図９】本発明の実施の形態２にかかる半導体装置の製造方法にしたがって半導体基板を熱酸化したときの変形の有無をまとめた結果を示す図表である。
【図１０】従来の半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態を模式的に示す平面図である。
【図１１】従来の半導体装置の製造方法にしたがって半導体基板を熱酸化した状態を模式的に示す平面図である。
【図１２】従来の半導体装置の製造方法にしたがって半導体基板を熱酸化した状態を模式的に示す断面図である。
【図１３】従来の半導体装置の製造方法にしたがって半導体基板を熱酸化したときの変形の有無をまとめた結果を示す図表である。
【図１４】本発明の実施の形態３にかかる半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態を模式的に示す平面図である。
【図１５】本発明の実施の形態３にかかる半導体装置の製造方法にしたがって半導体基板を熱酸化した状態を模式的に示す平面図である。
【図１６】本発明の実施の形態３にかかる半導体装置の製造方法にしたがってトレンチ内壁に不純物を導入したときの図１４のＡ−Ａにおける断面構成を模式的に示す断面図である。
【図１７】本発明の実施の形態３にかかる半導体装置の製造方法にしたがって熱酸化膜上に絶縁膜を堆積したときの図１５のＢ−Ｂにおける断面構成を模式的に示す断面図である。
【図１８】本発明の実施の形態３にかかる半導体装置の製造方法にしたがって熱酸化膜上に絶縁膜を堆積したときの図１５のＢ−Ｂにおける断面構成を模式的に示す断面図である。
【図１９】本発明の実施の形態３にかかる半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態の他の例を模式的に示す平面図である。
【図２０】本発明の実施の形態３にかかる半導体装置の製造方法にしたがって半導体基板を熱酸化した状態の他の例を模式的に示す平面図である。
【図２１】本発明の実施の形態３にかかる半導体装置の製造方法にしたがって熱酸化膜上に絶縁膜を堆積したときの図１９のＣ−Ｃにおける断面構成を模式的に示す断面図である。
【図２２】本発明の実施の形態３にかかる半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態の他の例を模式的に示す平面図である。
【図２３】本発明の実施の形態３にかかる半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態の他の例を模式的に示す平面図である。
【図２４】本発明の実施の形態３にかかる半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態の他の例を模式的に示す平面図である。
【図２５】従来の半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態を模式的に示す断面図である。
【図２６】従来の半導体装置の製造方法にしたがって半導体基板を熱酸化した状態を模式的に示す断面図である。
【図２７】従来の半導体装置の製造方法にしたがって熱酸化膜上に絶縁膜を堆積した状態を模式的に示す断面図である。
【図２８】従来の半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態を模式的に示す平面図である。
【図２９】従来の半導体装置の製造方法にしたがって半導体基板を熱酸化した状態を模式的に示す平面図である。
【図３０】従来の半導体装置の製造方法にしたがって半導体基板にトレンチを形成した状態を模式的に示す平面図である。
【図３１】従来の半導体装置の製造方法にしたがって半導体基板を熱酸化した状態を模式的に示す平面図である。
【符号の説明】
１ 半導体基板
３，３ａ，３ｂ，３０ トレンチ
４ 半導体部分（半導体柱）
７ 絶縁膜
８ 隙間
３１ 線状部分
Claims (3)
- 半導体基板に複数のトレンチを形成した後、トレンチとトレンチとの間に挟まれた半導体部分を熱酸化することによって、前記半導体基板内に絶縁領域を形成する工程を含む半導体装置の製造方法において、
前記複数のトレンチがすべて同じ深さで前記半導体基板に形成されるような開口幅であり、前記複数のトレンチの中で端に位置するトレンチを形成するための開口幅のみが、端以外のトレンチを形成するための開口幅よりも狭く、端以外のトレンチを形成するための開口幅が同一の幅であるパターンのマスクを用いてエッチングをおこなうことにより、前記半導体基板に前記複数のトレンチを形成する工程と、
隣り合う前記トレンチ間の半導体部分を熱酸化した後、絶縁膜を堆積することによって、前記トレンチ内に残る隙間を前記絶縁膜で埋める工程と、
を有することを特徴とする半導体装置の製造方法。 - 半導体基板に複数のトレンチを形成した後、トレンチとトレンチとの間に挟まれた半導体部分を熱酸化することによって、前記半導体基板内に絶縁領域を形成する工程を含む半導体装置の製造方法において、
前記複数のトレンチがすべて同じ深さで前記半導体基板に形成されるような開口幅であり、前記複数のトレンチの中で端に位置するトレンチを形成するための開口幅が、前記複数のトレンチを形成する開口幅の中で最も狭く、前記複数のトレンチが形成されるトレンチ領域の中央から端に向かって段階的あるいは徐々に、トレンチを形成するための開口幅が狭くなるパターンのマスクを用いてエッチングをおこなうことにより、前記半導体基板に前記複数のトレンチを形成する工程と、
隣り合う前記トレンチ間の半導体部分を熱酸化した後、絶縁膜を堆積することによって、前記トレンチ内に残る隙間を前記絶縁膜で埋める工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記トレンチの平面形状を、格子状に形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003181229A JP4379013B2 (ja) | 2003-06-25 | 2003-06-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003181229A JP4379013B2 (ja) | 2003-06-25 | 2003-06-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005019614A JP2005019614A (ja) | 2005-01-20 |
| JP4379013B2 true JP4379013B2 (ja) | 2009-12-09 |
Family
ID=34181993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003181229A Expired - Fee Related JP4379013B2 (ja) | 2003-06-25 | 2003-06-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4379013B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7569875B2 (en) | 2006-03-14 | 2009-08-04 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device and a method for producing the same |
| JP4967973B2 (ja) * | 2007-10-04 | 2012-07-04 | 株式会社デンソー | 光学素子 |
| JP5573611B2 (ja) * | 2010-11-08 | 2014-08-20 | 株式会社デンソー | 絶縁構造体及び絶縁構造体の製造方法 |
| JP6063365B2 (ja) * | 2013-10-07 | 2017-01-18 | リコーインダストリアルソリューションズ株式会社 | 微細パターンの形成方法及び光学素子の形成方法 |
| WO2023189161A1 (ja) * | 2022-03-29 | 2023-10-05 | ローム株式会社 | 半導体装置 |
-
2003
- 2003-06-25 JP JP2003181229A patent/JP4379013B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005019614A (ja) | 2005-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100449461B1 (ko) | Ｍｏｓ형 반도체 장치 및 그 제조 방법 | |
| JP5442921B2 (ja) | ゲート酸化膜の完全性を向上させた半導体トレンチ素子 | |
| JP2005354065A (ja) | ゲートオールアラウンド型の半導体素子及びその製造方法 | |
| TWI490924B (zh) | 半導體元件及其製造方法 | |
| JP2007027738A (ja) | 半導体装置及びその製作方法 | |
| US6291310B1 (en) | Method of increasing trench density for semiconductor | |
| US7883971B2 (en) | Gate structure in a trench region of a semiconductor device and method for manufacturing the same | |
| JP4122230B2 (ja) | オン抵抗が低減された二重拡散型電界効果トランジスタ | |
| KR101530579B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| JP4379013B2 (ja) | 半導体装置の製造方法 | |
| US20060121687A1 (en) | Semiconductor device having a multi-bridge-channel and method for fabricating the same | |
| US8754473B2 (en) | Power transistor device | |
| US8310004B2 (en) | Semiconductor device and process for producing the same | |
| KR100832017B1 (ko) | 채널면적을 증가시킨 반도체소자 및 그의 제조 방법 | |
| JP2006093193A (ja) | 半導体装置およびその製造方法 | |
| JP7263644B2 (ja) | 半導体デバイスの製造方法 | |
| JP2004335568A (ja) | 半導体装置の製造方法 | |
| JP5386120B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004022765A (ja) | Ｌｄｍｏｓ型半導体装置の製造方法 | |
| JP4127064B2 (ja) | 半導体装置の製造方法 | |
| KR20000053417A (ko) | 반도체장치상의 트렌치형성방법 | |
| JP2011071233A (ja) | 半導体装置およびその製造方法 | |
| JP4561114B2 (ja) | 半導体装置の製造方法 | |
| KR100912960B1 (ko) | 리세스채널을 갖는 트랜지스터 및 그의 제조 방법 | |
| JP4449776B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090825 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090907 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |