JP4449776B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4449776B2 JP4449776B2 JP2005040880A JP2005040880A JP4449776B2 JP 4449776 B2 JP4449776 B2 JP 4449776B2 JP 2005040880 A JP2005040880 A JP 2005040880A JP 2005040880 A JP2005040880 A JP 2005040880A JP 4449776 B2 JP4449776 B2 JP 4449776B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- manufacturing
- ion implantation
- cross
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 96
- 239000004065 semiconductor Substances 0.000 title claims description 95
- 238000005468 ion implantation Methods 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 32
- 238000000151 deposition Methods 0.000 claims description 24
- 230000008021 deposition Effects 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 238000009751 slip forming Methods 0.000 claims description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000011800 void material Substances 0.000 description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 244000126211 Hericium coralloides Species 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
まず、開口部が横長となるように、複数本のトレンチ溝を所定間隔毎に形成し、そのトレンチ溝間に残った半導体柱を全て酸化した後、トレンチ溝をCVD(化学気相成長法)などにより絶縁膜で埋め込むことによって、幅の広い絶縁領域を形成できる。こうしたプロセスでは、一般的にトレンチ溝の側壁が順方向のテーパー形状(以下、順テーパーという。)となるように形成しておくことにより、CVD処理によってトレンチ内に埋め込まれる絶縁膜にボイド(Void:空孔)ができないような工夫がなされている。ところで、トレンチ溝のテーパー形状を順テーパーとした場合には、トレンチ溝の開口部の幅に対して、トレンチ側壁やトレンチ底面の幅が狭くなるが、ウェハ内の各トレンチ溝間だけでなく、ウェハ毎のトレンチ溝間や、ロット毎のトレンチ溝間で、僅かではあってもテーパー角度にばらつきが生じることから、同じ開口部面積のマスクパターンによりトレンチ溝を形成しても、トレンチ底面やトレンチ側壁の幅(面積)に差がでてくる。
(実施の形態1)
図1(a)は、実施の形態1に係る横型トレンチMOSFETを示す要部断面構成図、同図(b)はその部分平面図である。
図2(a)に示すように、半導体基板100の表面に1.4μmの熱酸化膜101を形成する。半導体基板100には、すでにイオン注入法により、ここでは示していないpウェル領域7およびnウェル領域8が形成されている。
つぎに、フォトレジストマスク106を除去した後に、半導体柱103を第1トレンチ102と同様にRIEによってエッチングすることで、図9に示すように、4本の第2トレンチ107が第1トレンチ102と同じ深さ(20μm)に形成される。ただし、第2トレンチ107の断面は、順方向のテーパー形状をなしている。
つぎに、実施の形態2に係る横型トレンチMOSFETの製造方法の各工程について説明する。
つぎに、図16に示すように、熱酸化膜101のうち半導体基板100の表面部分だけを除去する。そして、図17に示すように、第1トレンチ102内に酸化膜104を成膜し、再度、表面の酸化膜104を除去して、図18に示すような幅の広い絶縁領域を形成している。
つぎに、実施の形態3に係る横型トレンチMOSFETの製造方法の各工程について説明する。
図21では、減圧CVD法により酸化膜104を1.5μmの厚みで成膜して、第1トレンチ108を埋め込む。このとき、それぞれの第1トレンチ108の間には、断面形状が逆方向のテーパー形状をなす半導体柱109が残存している。
2 トレンチ
3 絶縁領域
4 p+ソース領域
5 n+ソース領域
6 n+ドレイン領域
7 pウェル領域
8 nウェル領域
9 nオフセットドレイン領域
10 ゲート酸化膜
11 ゲート電極
12 ソース電極
13 ドレイン電極
100 半導体基板
101 熱酸化膜
102 第1トレンチ
103 半導体柱
104 酸化膜
105 ボイド(空孔)
106 フォトレジストマスク
107 第2トレンチ
108 第1トレンチ
109 半導体柱
110 第2トレンチ
Claims (7)
- 半導体基板の表面に形成されたトレンチの側壁および底部の各表面に連続してオフセットドレイン領域が形成され、前記トレンチ内部が絶縁膜で充填された半導体装置の製造方法において、
前記半導体基板をマスクパターンによってエッチングして、平面形状がソース−ドレイン方向にストライプ状の開口を有し、断面が逆テーパー形状をなす複数のトレンチ溝を形成するエッチング工程と、
前記各トレンチ溝の側壁面および底面に対して、それぞれ、前記トレンチ溝の長辺方向への斜めイオン注入および垂直イオン注入を行い、前記オフセットドレイン領域を形成するイオン注入工程と、
前記イオン注入工程を行ったのち、前記隣接するトレンチ溝の間に残存する半導体柱を完全熱酸化する熱酸化工程と、
前記熱酸化工程を行ったのち、前記トレンチ溝内に絶縁膜を堆積する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記トレンチ溝を形成するエッチング工程ではストライプ状のマスクパターンを用いたことを特徴とする請求項1記載の半導体装置の製造方法。
- 半導体基板の表面に形成されたトレンチの側壁および底部の各表面に連続してオフセットドレイン領域が形成され、前記トレンチ内部が絶縁膜で充填された半導体装置の製造方法において、
前記半導体基板をマスクパターンによってエッチングして、平面形状がソース−ドレイン方向にストライプ状の開口を有し、断面が順テーパー形状をなす複数の第1トレンチ溝を形成する第1のエッチング工程と、
前記第1トレンチ溝内に絶縁膜を堆積する第1の堆積工程と、
前記第1の堆積工程を行ったのち、前記各第1トレンチ溝の間に残存する半導体柱をエッチングして、断面が逆テーパー形状をなし、且つ、前記第1トレンチ溝と同じ深さの複数の第2トレンチ溝を形成する第2のエッチング工程と、
前記第2トレンチ溝の側壁面および底面に対して、それぞれ、前記第2トレンチ溝の長辺方向への斜めイオン注入および垂直イオン注入を行い、前記オフセットドレイン領域を形成するイオン注入工程と、
前記イオン注入工程を行ったのち、前記第2トレンチ溝内に絶縁膜を堆積する第2の堆積工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 半導体基板の表面に形成されたトレンチの側壁および底部の各表面に連続してオフセットドレイン領域が形成され、前記トレンチ内部が絶縁膜で充填された半導体装置の製造方法において、
前記半導体基板をマスクパターンによってエッチングして、平面形状がソース−ドレイン方向にストライプ状の開口を有し、断面が逆テーパー形状をなす複数の第1トレンチ溝を形成する第1のエッチング工程と、
前記第1トレンチ溝の側壁面および底面に対して、それぞれ、前記第1トレンチ溝の長辺方向への斜めイオン注入および垂直イオン注入を行い、前記オフセットドレイン領域を形成するイオン注入工程と、
前記第1トレンチ溝内に絶縁膜を堆積する第1の堆積工程と、
前記第1の堆積工程を行ったのち、前記各第1トレンチ溝の間に残存する半導体柱をエッチングして、断面が順テーパー形状をなし、且つ、前記第1トレンチ溝と同じ深さの複数の第2トレンチ溝を形成する第2のエッチング工程と、
前記第2トレンチ溝内に絶縁膜を堆積する第2の堆積工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記第1の堆積工程は、減圧CVD装置によって前記第1トレンチ溝内を酸化膜で埋め込むようにしたことを特徴とする請求項3または4のいずれかに記載の半導体装置の製造方法。
- 前記第2の堆積工程は、減圧CVD装置によって前記第2トレンチ溝内を酸化膜で埋め込むようにしたことを特徴とする請求項3または4記載の半導体装置の製造方法。
- 前記トレンチ溝を形成する第1および第2のエッチング工程ではストライプ状のマスクパターンを用いたことを特徴とする請求項3または4のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005040880A JP4449776B2 (ja) | 2005-02-17 | 2005-02-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005040880A JP4449776B2 (ja) | 2005-02-17 | 2005-02-17 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006228967A JP2006228967A (ja) | 2006-08-31 |
JP4449776B2 true JP4449776B2 (ja) | 2010-04-14 |
Family
ID=36990062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005040880A Expired - Fee Related JP4449776B2 (ja) | 2005-02-17 | 2005-02-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4449776B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5439763B2 (ja) | 2008-08-14 | 2014-03-12 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2005
- 2005-02-17 JP JP2005040880A patent/JP4449776B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006228967A (ja) | 2006-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8049262B2 (en) | Semiconductor device with increased channel length and method for fabricating the same | |
KR100449461B1 (ko) | Mos형 반도체 장치 및 그 제조 방법 | |
US7858508B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4898619B2 (ja) | 高電圧fet用ゲートエッチング方法 | |
JP3583982B2 (ja) | デュアル・ゲート電界効果トランジスタの製造方法 | |
KR101813820B1 (ko) | 스플릿-게이트 비-휘발성 메모리 셀 용 자체-정렬 소스의 형성 | |
KR100896631B1 (ko) | 수직 실린더형 트랜지스터의 제조방법 및 이에 의해 제조된수직 실린더형 트랜지스터 | |
KR100233976B1 (ko) | 트렌치 분리구조를 구비한 반도체 장치 및 그 제조방법 | |
JP2007184518A (ja) | フィン構造の半導体素子の形成方法 | |
US8067799B2 (en) | Semiconductor device having recess channel structure and method for manufacturing the same | |
KR100700332B1 (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
US20100314671A1 (en) | Semiconductor device and method of forming the same | |
KR100701701B1 (ko) | 반도체 소자 및 그의 제조방법 | |
US7187022B2 (en) | Semiconductor device having a multi-bridge-channel and method for fabricating the same | |
KR100534104B1 (ko) | 삼차원 구조의 채널을 구비하는 모스 트랜지스터 및 그제조방법 | |
JP4449776B2 (ja) | 半導体装置の製造方法 | |
KR100493065B1 (ko) | 트렌치 게이트형 트랜지스터를 구비하는 반도체 소자 및그 제조 방법 | |
JP4379013B2 (ja) | 半導体装置の製造方法 | |
KR100900237B1 (ko) | 반도체 소자 및 그의 제조방법 | |
KR100912960B1 (ko) | 리세스채널을 갖는 트랜지스터 및 그의 제조 방법 | |
JP4561114B2 (ja) | 半導体装置の製造方法 | |
KR20000053417A (ko) | 반도체장치상의 트렌치형성방법 | |
CN108682685A (zh) | 半导体器件及其制作方法 | |
KR100762895B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
JP2011029509A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |