JP2004335568A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004335568A JP2004335568A JP2003126182A JP2003126182A JP2004335568A JP 2004335568 A JP2004335568 A JP 2004335568A JP 2003126182 A JP2003126182 A JP 2003126182A JP 2003126182 A JP2003126182 A JP 2003126182A JP 2004335568 A JP2004335568 A JP 2004335568A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- trenches
- semiconductor
- semiconductor portion
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000003647 oxidation Effects 0.000 claims abstract description 17
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 13
- 239000012212 insulator Substances 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 244000126211 Hericium coralloides Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】半導体基板の表面領域に幅の広い絶縁領域を、所望のパターンで形成すること。
【解決手段】半導体基板１の表面部分にその表面から複数のトレンチ２を、当該トレンチ２の容積がトレンチ間の半導体部分１１の体積の１．２倍以上となるように形成する。半導体基板１を加熱して各トレンチ２の側面および底面に沿って酸化膜を形成するとともに、隣り合うトレンチ間の半導体部分１１を酸化する。この熱酸化により各トレンチ２の中央部分に溝が残る場合には、この溝を絶縁膜４で埋める。トレンチ２の平面パターンは、ストライプ状、矩形等のセル状、格子状または櫛歯状などである。また、トレンチ２の深さは５μｍ以上であり、熱酸化後に形成される絶縁領域５の幅は５μｍ以上である。
【選択図】 図１
【解決手段】半導体基板１の表面部分にその表面から複数のトレンチ２を、当該トレンチ２の容積がトレンチ間の半導体部分１１の体積の１．２倍以上となるように形成する。半導体基板１を加熱して各トレンチ２の側面および底面に沿って酸化膜を形成するとともに、隣り合うトレンチ間の半導体部分１１を酸化する。この熱酸化により各トレンチ２の中央部分に溝が残る場合には、この溝を絶縁膜４で埋める。トレンチ２の平面パターンは、ストライプ状、矩形等のセル状、格子状または櫛歯状などである。また、トレンチ２の深さは５μｍ以上であり、熱酸化後に形成される絶縁領域５の幅は５μｍ以上である。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板の表面領域に幅の広い絶縁領域を有する半導体装置の製造方法に関し、特にパワーＩＣなどに使用される高耐圧ＭＯＳＦＥＴ等の半導体装置をトレンチ技術を適用して製造する方法に関する。
【０００２】
【従来の技術】
従来よりトレンチ技術は、ＤＲＡＭなどにおいてキャパシタンスを作製する技術や素子分離のためのＳＯＩ技術として、またディスクリートＭＯＳＦＥＴのトレンチゲート技術として、種々検討されている。また、近年、パワーＩＣなどに使用される横型高耐圧ＭＯＳＦＥＴにおいてもトレンチ技術を応用する提案がなされている。たとえば、半導体基板にトレンチを形成し、そのトレンチを介してトレンチの周囲に不純物を導入した後、トレンチを絶縁膜で埋め込む方法が公知である（たとえば、特許文献１参照。）。
【０００３】
ところで、半導体集積回路を製造するにあたって、半導体基板に複数のトレンチを形成し、熱酸化法によりトレンチの内壁に酸化膜を形成するとともに、隣り合うトレンチの間のシリコンをシリコン酸化膜に変換した後、トレンチの中に絶縁物を充填する方法が公知である（たとえば、特許文献２参照。）。特許文献２によれば、この方法で半導体集積回路のフィールド絶縁層を形成することによって、配線導体に寄生する容量を低減させることができるとしている。
【０００４】
【特許文献１】
米国特許第５８４４２７５号明細書
【特許文献２】
特開平５−１９０６６３号公報
【０００５】
【発明が解決しようとする課題】
上述したようにトレンチが形成された半導体基板を熱酸化すると、半導体基板の、トレンチの側壁および底部に露出する部分が酸化されて、トレンチの内側に向かって膨張し、トレンチが熱酸化膜で埋められる。しかし、複数のトレンチがあり、かつトレンチに対するトレンチ間の半導体部分の比率がある程度大きいと、トレンチが熱酸化膜で埋められた段階で酸化の進行が停止せずに、酸化膜と半導体基板の界面に酸素が供給されつづけ、膨張しつづけるという現象が発生する。
【０００６】
その結果、熱酸化領域が、当初のトレンチ形成領域の外側にまで広がり、絶縁領域のパターンに変形が生じ、本来の絶縁領域のパターンが得られない。そのため、絶縁領域の上に正しく電極等のパターンを配置することができなくなり、デバイスの作製が困難になるという問題点がある。
【０００７】
前記特許文献２には、熱酸化により、トレンチ間の半導体部分がすべてシリコン酸化膜に変換されるように、トレンチ間の半導体部分の寸法（Ｌ）についての条件が開示されている。しかし、前記特許文献２では、トレンチ幅に対するトレンチ間の半導体部分の幅の比率や、トレンチの容積とトレンチ間の半導体部分の体積との関係などについては、一切言及されていない。
【０００８】
本発明は、上記問題点に鑑みてなされたものであって、半導体基板の表面領域に幅の広い絶縁領域を、所望のパターンで形成することができる半導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体装置の製造方法は、以下の工程を含むことを特徴とする。すなわち、半導体基板の表面部分にその表面から複数のトレンチを、当該トレンチの容積がトレンチ間の半導体部分の体積の１．２倍以上となるように形成する。半導体基板を加熱して各トレンチの側面および底面に沿って酸化膜を形成するとともに、隣り合うトレンチ間の半導体部分を酸化する。この熱酸化により各トレンチの中央部分に溝が残る場合には、この溝を絶縁物で埋める。
【００１０】
この発明において、トレンチの平面パターンは、ストライプ状、矩形等のセル状、格子状または櫛歯状などである。また、トレンチの深さは５μｍ以上であり、熱酸化後に形成される絶縁領域の幅は５μｍ以上である。
【００１１】
この発明によれば、トレンチの容積が、トレンチ間の半導体部分の体積の１．２倍以上であるので、トレンチが熱酸化膜で完全に埋められたとき、またはトレンチが熱酸化膜で完全に埋められる前に、トレンチ間の半導体部分が完全に酸化物に変化し、酸化の進行が停止する。ここで、トレンチ間のシリコン半導体部分が熱酸化されて二酸化シリコンになると、その体積は２．２倍に膨張する。したがって、トレンチの容積がトレンチ間の半導体部分の体積の１．２倍以上であれば、熱酸化による無理な膨張が原因でパターンの変形が起こるのを回避することができる。
【００１２】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。図１〜図３は、本発明にかかる製造方法を説明するための図であり、半導体装置の製造途中の段階における構造を順に示す縦断面図である。また、図５は、図１に示す構造の第１の例の平面図である。
【００１３】
まず、半導体基板にｐウェル層およびｎウェル層を形成する。その後、図１に示すように、半導体基板１の表面に所望のトレンチパターンを有するマスク（図示省略）を形成し、シリコンエッチングをおこなって半導体基板１の表面部分に複数のトレンチ２を形成する。なお、図１では、ｐウェル層およびｎウェル層を省略している。
【００１４】
トレンチ形成時には、トレンチ２の容積が、半導体基板１の、隣り合うトレンチ２の間の半導体部分（以下、トレンチ間半導体部分とする）１１の体積の１．２倍以上となるようにする。ただし、トレンチ間半導体部分１１の高さは、トレンチ２の底面の高さレベルから、トレンチ間半導体部分１１の上端までである。
【００１５】
ここで、トレンチ２の開口幅をＴ１とし、トレンチ間半導体部分１１の幅をＳ１とする。上述したトレンチ２の容積とトレンチ間半導体部分１１の体積との関係を満たすため、図５に示すように、トレンチ２の平面パターンがストライプ状（第１の例）である場合には、Ｔ１およびＳ１はつぎの（１）式を満たす。
【００１６】
Ｔ１／Ｓ１≧１．２ ・・・（１）
【００１７】
つまり、トレンチ２の平面パターンがストライプ状である場合には、トレンチ２の開口幅Ｔ１を、トレンチ間半導体部分１１の幅Ｓ１の１．２倍以上にすればよい。そうすれば、後の熱酸化工程においてトレンチ間半導体部分１１が完全に熱酸化されても、トレンチ間半導体部分１１の周囲に存在するトレンチ２の空間内に無理なく膨張するだけであるから、熱酸化後のパターン変形は起こらない。
【００１８】
ついで、特に図示しないが、トレンチ２の側壁および底部にたとえばリンをイオン注入した後、ドライブをおこなって、ｎ−オフセットドレイン領域を形成する。その後、熱酸化をおこなう。それによって、図２に示すように、各トレンチ２の側面および底面に沿って酸化膜が形成されるとともに、トレンチ間半導体部分１１が完全に酸化し、熱酸化されたトレンチ間半導体部分の幅Ｓ２が前記Ｓ１よりも広い熱酸化膜３が形成される。熱酸化後のトレンチ２の開口幅Ｔ２は前記Ｔ１よりも狭くなる。
【００１９】
ついで、図３に示すように、ＣＶＤ（化学気相成長）法等により酸化膜等の絶縁膜４を堆積し、トレンチ２の中央部分に残る空隙上部を閉じる。あるいは、トレンチ２の中央部分に残る空隙を絶縁膜４で完全に埋める。そして、堆積した絶縁膜４の表面を、ＣＭＰ（化学機械研磨）やウエットエッチングやドライエッチング等により除去して、半導体基板１の表面を露出させる。
【００２０】
これによって、半導体基板１に熱酸化膜３とＣＶＤ等による絶縁膜４が一体化した幅の広い絶縁領域５が形成される。トレンチ２が熱酸化膜３により丁度埋め込まれる場合には、トレンチ２の中央部分に空隙が残らないので、ＣＶＤ法等により酸化膜４を堆積する必要はない。
【００２１】
しかる後、たとえばｐ＋層、ｎ＋層、ゲート絶縁膜、ゲート電極、ソース電極、ドレイン電極、層間絶縁膜等を形成することによって、横型の高耐圧トレンチパワーＭＯＳＦＥＴが完成する。
【００２２】
一例として、トレンチ２およびトレンチ間半導体部分１１について寸法を挙げる。たとえばトレンチ２の開口幅Ｔ１は３μｍであり、トレンチ２の深さは２０μｍであり、トレンチ間半導体部分１１の幅Ｓ１は１μｍである。また、ｎ−オフセットドレイン領域の拡散深さｘｊはたとえば６μｍ程度である。なお、本発明は、これらの寸法に限定されるものではない。たとえば、トレンチ２の深さは５μｍ以上であればよい。
【００２３】
図４は、上述した製造方法により製造される横型の高耐圧トレンチパワーＭＯＳＦＥＴ１０の構造を示す縦断面図である。図４において、符号１１はｐ層であり、上述した半導体基板１に相当する。また、符号１２はｐウェル層であり、符号１３はｎウェル層であり、符号１４はｎ−オフセットドレイン領域である。
【００２４】
符号１５は絶縁領域であり、上述した製造方法により形成される幅の広い絶縁領域に相当する。符号１６はｐ＋層であり、符号１７はｎ＋層である。符号１８はゲート絶縁膜であり、符号１９はゲート電極である。符号２０はソース電極であり、符号２１はドレイン電極であり、符号２２は層間絶縁膜である。
【００２５】
図６は、トレンチ２の平面パターンの第２の例を示す平面図である。この第２の例では、トレンチ２はセル状に形成されており、トレンチ間半導体部分１１は格子状のパターンをなす。この場合には、トレンチ２の開口幅Ｔ１とトレンチ間半導体部分１１の幅Ｓ１はつぎの（２）式を満たし、それによってトレンチ２の容積がトレンチ間半導体部分１１の体積の１．２倍以上となる。
【００２６】
Ｔ１／Ｓ１≧２．８ ・・・（２）
【００２７】
図７は、トレンチ２の平面パターンの第３の例を示す平面図である。この第３の例では、トレンチ間半導体部分１１が島状に残るように、トレンチ２は格子状に形成されている。この場合には、トレンチ２の開口幅Ｔ１とトレンチ間半導体部分１１の幅Ｓ１はつぎの（３）式を満たし、それによってトレンチ２の容積がトレンチ間半導体部分１１の体積の１．２倍以上となる。
【００２８】
Ｔ１／Ｓ１≧０．４８ ・・・（３）
【００２９】
図８は、トレンチ２の平面パターンの第４の例を示す平面図である。この第４の例では、トレンチ２およびトレンチ間半導体部分１１は相補的な櫛歯状のパターンをなす。具体的には、複数のトレンチ間半導体部分１１がストライプ状の平面パターンをなし、かつ隣り合うトレンチ間半導体部分１１がその中央部で連結されたパターンをなしている。
【００３０】
この場合には、トレンチ２の平面パターンの面積はトレンチ間半導体部分１１の平面パターンの面積の１．２倍以上であり、それによってトレンチ２の容積がトレンチ間半導体部分１１の体積の１．２倍以上となる。この第４の例のパターンによれば、トレンチ間半導体部分１１の強度が高くなり、またトレンチ側壁へのイオン注入が容易となる。
【００３１】
上述した実施の形態によれば、トレンチ２が熱酸化膜３で丁度埋められたとき、あるいはトレンチ２の埋め込みが完了する前にトレンチ間半導体部分１１の酸化が終了するので、トレンチ２が熱酸化膜３で埋められた後も酸化が進行して膨張しつづけるという状態が起こるのを回避することができる。したがって、最終的な絶縁領域５のパターンが変形してしまうのを防ぐことができるので、半導体基板１の表面領域に幅の広い絶縁領域５を、所望のパターンで形成することができる。それによって、この絶縁領域５を使用して横型の高耐圧トレンチパワーＭＯＳＦＥＴ等を形成することができる。
【００３２】
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。
たとえば、固相拡散によりトレンチ２の側壁および底部に不純物を導入し、ｎ−オフセットドレイン領域を形成するようにしてもよい。また、本発明は、横型の高耐圧トレンチパワーＭＯＳＦＥＴの製造に限らず、半導体基板１にトレンチ２を形成するプロセスを有する半導体装置の製造方法に適用可能である。
【００３３】
【発明の効果】
本発明によれば、半導体基板の表面領域に幅の広い絶縁領域を、所望のパターンで形成することができるので、この絶縁領域を使用して横型の高耐圧トレンチパワーＭＯＳＦＥＴ等を形成することができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の製造方法により製造される半導体装置の製造段階における構造を示す縦断面図である。
【図２】本発明にかかる半導体装置の製造方法により製造される半導体装置の製造段階における構造を示す縦断面図である。
【図３】本発明にかかる半導体装置の製造方法により製造される半導体装置の製造段階における構造を示す縦断面図である。
【図４】本発明にかかる半導体装置の製造方法により製造される半導体装置の構造の一例を示す縦断面図である。
【図５】図１に示す製造段階におけるトレンチの平面パターンの第１の例を示す平面図である。
【図６】図１に示す製造段階におけるトレンチの平面パターンの第２の例を示す平面図である。
【図７】図１に示す製造段階におけるトレンチの平面パターンの第３の例を示す平面図である。
【図８】図１に示す製造段階におけるトレンチの平面パターンの第４の例を示す平面図である。
【符号の説明】
１ 半導体基板
２ トレンチ
３ 熱酸化膜
４ 絶縁膜
５ 絶縁領域
１１ トレンチ間半導体部分
【発明の属する技術分野】
本発明は、半導体基板の表面領域に幅の広い絶縁領域を有する半導体装置の製造方法に関し、特にパワーＩＣなどに使用される高耐圧ＭＯＳＦＥＴ等の半導体装置をトレンチ技術を適用して製造する方法に関する。
【０００２】
【従来の技術】
従来よりトレンチ技術は、ＤＲＡＭなどにおいてキャパシタンスを作製する技術や素子分離のためのＳＯＩ技術として、またディスクリートＭＯＳＦＥＴのトレンチゲート技術として、種々検討されている。また、近年、パワーＩＣなどに使用される横型高耐圧ＭＯＳＦＥＴにおいてもトレンチ技術を応用する提案がなされている。たとえば、半導体基板にトレンチを形成し、そのトレンチを介してトレンチの周囲に不純物を導入した後、トレンチを絶縁膜で埋め込む方法が公知である（たとえば、特許文献１参照。）。
【０００３】
ところで、半導体集積回路を製造するにあたって、半導体基板に複数のトレンチを形成し、熱酸化法によりトレンチの内壁に酸化膜を形成するとともに、隣り合うトレンチの間のシリコンをシリコン酸化膜に変換した後、トレンチの中に絶縁物を充填する方法が公知である（たとえば、特許文献２参照。）。特許文献２によれば、この方法で半導体集積回路のフィールド絶縁層を形成することによって、配線導体に寄生する容量を低減させることができるとしている。
【０００４】
【特許文献１】
米国特許第５８４４２７５号明細書
【特許文献２】
特開平５−１９０６６３号公報
【０００５】
【発明が解決しようとする課題】
上述したようにトレンチが形成された半導体基板を熱酸化すると、半導体基板の、トレンチの側壁および底部に露出する部分が酸化されて、トレンチの内側に向かって膨張し、トレンチが熱酸化膜で埋められる。しかし、複数のトレンチがあり、かつトレンチに対するトレンチ間の半導体部分の比率がある程度大きいと、トレンチが熱酸化膜で埋められた段階で酸化の進行が停止せずに、酸化膜と半導体基板の界面に酸素が供給されつづけ、膨張しつづけるという現象が発生する。
【０００６】
その結果、熱酸化領域が、当初のトレンチ形成領域の外側にまで広がり、絶縁領域のパターンに変形が生じ、本来の絶縁領域のパターンが得られない。そのため、絶縁領域の上に正しく電極等のパターンを配置することができなくなり、デバイスの作製が困難になるという問題点がある。
【０００７】
前記特許文献２には、熱酸化により、トレンチ間の半導体部分がすべてシリコン酸化膜に変換されるように、トレンチ間の半導体部分の寸法（Ｌ）についての条件が開示されている。しかし、前記特許文献２では、トレンチ幅に対するトレンチ間の半導体部分の幅の比率や、トレンチの容積とトレンチ間の半導体部分の体積との関係などについては、一切言及されていない。
【０００８】
本発明は、上記問題点に鑑みてなされたものであって、半導体基板の表面領域に幅の広い絶縁領域を、所望のパターンで形成することができる半導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体装置の製造方法は、以下の工程を含むことを特徴とする。すなわち、半導体基板の表面部分にその表面から複数のトレンチを、当該トレンチの容積がトレンチ間の半導体部分の体積の１．２倍以上となるように形成する。半導体基板を加熱して各トレンチの側面および底面に沿って酸化膜を形成するとともに、隣り合うトレンチ間の半導体部分を酸化する。この熱酸化により各トレンチの中央部分に溝が残る場合には、この溝を絶縁物で埋める。
【００１０】
この発明において、トレンチの平面パターンは、ストライプ状、矩形等のセル状、格子状または櫛歯状などである。また、トレンチの深さは５μｍ以上であり、熱酸化後に形成される絶縁領域の幅は５μｍ以上である。
【００１１】
この発明によれば、トレンチの容積が、トレンチ間の半導体部分の体積の１．２倍以上であるので、トレンチが熱酸化膜で完全に埋められたとき、またはトレンチが熱酸化膜で完全に埋められる前に、トレンチ間の半導体部分が完全に酸化物に変化し、酸化の進行が停止する。ここで、トレンチ間のシリコン半導体部分が熱酸化されて二酸化シリコンになると、その体積は２．２倍に膨張する。したがって、トレンチの容積がトレンチ間の半導体部分の体積の１．２倍以上であれば、熱酸化による無理な膨張が原因でパターンの変形が起こるのを回避することができる。
【００１２】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。図１〜図３は、本発明にかかる製造方法を説明するための図であり、半導体装置の製造途中の段階における構造を順に示す縦断面図である。また、図５は、図１に示す構造の第１の例の平面図である。
【００１３】
まず、半導体基板にｐウェル層およびｎウェル層を形成する。その後、図１に示すように、半導体基板１の表面に所望のトレンチパターンを有するマスク（図示省略）を形成し、シリコンエッチングをおこなって半導体基板１の表面部分に複数のトレンチ２を形成する。なお、図１では、ｐウェル層およびｎウェル層を省略している。
【００１４】
トレンチ形成時には、トレンチ２の容積が、半導体基板１の、隣り合うトレンチ２の間の半導体部分（以下、トレンチ間半導体部分とする）１１の体積の１．２倍以上となるようにする。ただし、トレンチ間半導体部分１１の高さは、トレンチ２の底面の高さレベルから、トレンチ間半導体部分１１の上端までである。
【００１５】
ここで、トレンチ２の開口幅をＴ１とし、トレンチ間半導体部分１１の幅をＳ１とする。上述したトレンチ２の容積とトレンチ間半導体部分１１の体積との関係を満たすため、図５に示すように、トレンチ２の平面パターンがストライプ状（第１の例）である場合には、Ｔ１およびＳ１はつぎの（１）式を満たす。
【００１６】
Ｔ１／Ｓ１≧１．２ ・・・（１）
【００１７】
つまり、トレンチ２の平面パターンがストライプ状である場合には、トレンチ２の開口幅Ｔ１を、トレンチ間半導体部分１１の幅Ｓ１の１．２倍以上にすればよい。そうすれば、後の熱酸化工程においてトレンチ間半導体部分１１が完全に熱酸化されても、トレンチ間半導体部分１１の周囲に存在するトレンチ２の空間内に無理なく膨張するだけであるから、熱酸化後のパターン変形は起こらない。
【００１８】
ついで、特に図示しないが、トレンチ２の側壁および底部にたとえばリンをイオン注入した後、ドライブをおこなって、ｎ−オフセットドレイン領域を形成する。その後、熱酸化をおこなう。それによって、図２に示すように、各トレンチ２の側面および底面に沿って酸化膜が形成されるとともに、トレンチ間半導体部分１１が完全に酸化し、熱酸化されたトレンチ間半導体部分の幅Ｓ２が前記Ｓ１よりも広い熱酸化膜３が形成される。熱酸化後のトレンチ２の開口幅Ｔ２は前記Ｔ１よりも狭くなる。
【００１９】
ついで、図３に示すように、ＣＶＤ（化学気相成長）法等により酸化膜等の絶縁膜４を堆積し、トレンチ２の中央部分に残る空隙上部を閉じる。あるいは、トレンチ２の中央部分に残る空隙を絶縁膜４で完全に埋める。そして、堆積した絶縁膜４の表面を、ＣＭＰ（化学機械研磨）やウエットエッチングやドライエッチング等により除去して、半導体基板１の表面を露出させる。
【００２０】
これによって、半導体基板１に熱酸化膜３とＣＶＤ等による絶縁膜４が一体化した幅の広い絶縁領域５が形成される。トレンチ２が熱酸化膜３により丁度埋め込まれる場合には、トレンチ２の中央部分に空隙が残らないので、ＣＶＤ法等により酸化膜４を堆積する必要はない。
【００２１】
しかる後、たとえばｐ＋層、ｎ＋層、ゲート絶縁膜、ゲート電極、ソース電極、ドレイン電極、層間絶縁膜等を形成することによって、横型の高耐圧トレンチパワーＭＯＳＦＥＴが完成する。
【００２２】
一例として、トレンチ２およびトレンチ間半導体部分１１について寸法を挙げる。たとえばトレンチ２の開口幅Ｔ１は３μｍであり、トレンチ２の深さは２０μｍであり、トレンチ間半導体部分１１の幅Ｓ１は１μｍである。また、ｎ−オフセットドレイン領域の拡散深さｘｊはたとえば６μｍ程度である。なお、本発明は、これらの寸法に限定されるものではない。たとえば、トレンチ２の深さは５μｍ以上であればよい。
【００２３】
図４は、上述した製造方法により製造される横型の高耐圧トレンチパワーＭＯＳＦＥＴ１０の構造を示す縦断面図である。図４において、符号１１はｐ層であり、上述した半導体基板１に相当する。また、符号１２はｐウェル層であり、符号１３はｎウェル層であり、符号１４はｎ−オフセットドレイン領域である。
【００２４】
符号１５は絶縁領域であり、上述した製造方法により形成される幅の広い絶縁領域に相当する。符号１６はｐ＋層であり、符号１７はｎ＋層である。符号１８はゲート絶縁膜であり、符号１９はゲート電極である。符号２０はソース電極であり、符号２１はドレイン電極であり、符号２２は層間絶縁膜である。
【００２５】
図６は、トレンチ２の平面パターンの第２の例を示す平面図である。この第２の例では、トレンチ２はセル状に形成されており、トレンチ間半導体部分１１は格子状のパターンをなす。この場合には、トレンチ２の開口幅Ｔ１とトレンチ間半導体部分１１の幅Ｓ１はつぎの（２）式を満たし、それによってトレンチ２の容積がトレンチ間半導体部分１１の体積の１．２倍以上となる。
【００２６】
Ｔ１／Ｓ１≧２．８ ・・・（２）
【００２７】
図７は、トレンチ２の平面パターンの第３の例を示す平面図である。この第３の例では、トレンチ間半導体部分１１が島状に残るように、トレンチ２は格子状に形成されている。この場合には、トレンチ２の開口幅Ｔ１とトレンチ間半導体部分１１の幅Ｓ１はつぎの（３）式を満たし、それによってトレンチ２の容積がトレンチ間半導体部分１１の体積の１．２倍以上となる。
【００２８】
Ｔ１／Ｓ１≧０．４８ ・・・（３）
【００２９】
図８は、トレンチ２の平面パターンの第４の例を示す平面図である。この第４の例では、トレンチ２およびトレンチ間半導体部分１１は相補的な櫛歯状のパターンをなす。具体的には、複数のトレンチ間半導体部分１１がストライプ状の平面パターンをなし、かつ隣り合うトレンチ間半導体部分１１がその中央部で連結されたパターンをなしている。
【００３０】
この場合には、トレンチ２の平面パターンの面積はトレンチ間半導体部分１１の平面パターンの面積の１．２倍以上であり、それによってトレンチ２の容積がトレンチ間半導体部分１１の体積の１．２倍以上となる。この第４の例のパターンによれば、トレンチ間半導体部分１１の強度が高くなり、またトレンチ側壁へのイオン注入が容易となる。
【００３１】
上述した実施の形態によれば、トレンチ２が熱酸化膜３で丁度埋められたとき、あるいはトレンチ２の埋め込みが完了する前にトレンチ間半導体部分１１の酸化が終了するので、トレンチ２が熱酸化膜３で埋められた後も酸化が進行して膨張しつづけるという状態が起こるのを回避することができる。したがって、最終的な絶縁領域５のパターンが変形してしまうのを防ぐことができるので、半導体基板１の表面領域に幅の広い絶縁領域５を、所望のパターンで形成することができる。それによって、この絶縁領域５を使用して横型の高耐圧トレンチパワーＭＯＳＦＥＴ等を形成することができる。
【００３２】
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。
たとえば、固相拡散によりトレンチ２の側壁および底部に不純物を導入し、ｎ−オフセットドレイン領域を形成するようにしてもよい。また、本発明は、横型の高耐圧トレンチパワーＭＯＳＦＥＴの製造に限らず、半導体基板１にトレンチ２を形成するプロセスを有する半導体装置の製造方法に適用可能である。
【００３３】
【発明の効果】
本発明によれば、半導体基板の表面領域に幅の広い絶縁領域を、所望のパターンで形成することができるので、この絶縁領域を使用して横型の高耐圧トレンチパワーＭＯＳＦＥＴ等を形成することができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の製造方法により製造される半導体装置の製造段階における構造を示す縦断面図である。
【図２】本発明にかかる半導体装置の製造方法により製造される半導体装置の製造段階における構造を示す縦断面図である。
【図３】本発明にかかる半導体装置の製造方法により製造される半導体装置の製造段階における構造を示す縦断面図である。
【図４】本発明にかかる半導体装置の製造方法により製造される半導体装置の構造の一例を示す縦断面図である。
【図５】図１に示す製造段階におけるトレンチの平面パターンの第１の例を示す平面図である。
【図６】図１に示す製造段階におけるトレンチの平面パターンの第２の例を示す平面図である。
【図７】図１に示す製造段階におけるトレンチの平面パターンの第３の例を示す平面図である。
【図８】図１に示す製造段階におけるトレンチの平面パターンの第４の例を示す平面図である。
【符号の説明】
１ 半導体基板
２ トレンチ
３ 熱酸化膜
４ 絶縁膜
５ 絶縁領域
１１ トレンチ間半導体部分
Claims (7)
- 半導体基板の表面部分にその表面から複数のトレンチを、当該トレンチの容積がトレンチ間の半導体部分の体積の１．２倍以上となるように形成する工程と、
前記半導体基板を加熱して各トレンチの側面および底面に沿って酸化膜を形成するとともに、隣り合うトレンチ間の半導体部分を酸化させる工程と、を含むことを特徴とする半導体装置の製造方法。 - 半導体基板の表面部分にその表面から複数のトレンチを、当該トレンチの容積がトレンチ間の半導体部分の体積の１．２倍以上となるように形成する工程と、
前記半導体基板を加熱して各トレンチの中央部分に溝を残した状態で各トレンチの側面および底面に沿って酸化膜を形成するとともに、隣り合うトレンチ間の半導体部分を酸化させる工程と、
各トレンチの中央部分に残った前記溝を絶縁物で埋める工程と、を含むことを特徴とする半導体装置の製造方法。 - 前記複数のトレンチの平面パターンおよびトレンチ間の半導体部分の平面パターンが交互にストライプ状となるように、前記複数のトレンチを形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記複数のトレンチの平面パターンがセル状となり、かつトレンチ間の半導体部分の平面パターンが格子状となるように、前記複数のトレンチを形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記複数のトレンチの平面パターンが格子状となり、かつトレンチ間の半導体部分の平面パターンが島状となるように、前記複数のトレンチを形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記複数のトレンチの平面パターンおよびトレンチ間の半導体部分の平面パターンが相補的な櫛歯状となるように、前記複数のトレンチを形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記複数のトレンチの深さは５μｍ以上であり、かつ熱酸化後に、トレンチ内の絶縁物と、トレンチ間の半導体部分が変化してできる酸化物とが一体化した絶縁領域の幅を５μｍ以上とすることを特徴とする請求項１〜６のいずれか一つに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003126182A JP2004335568A (ja) | 2003-05-01 | 2003-05-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003126182A JP2004335568A (ja) | 2003-05-01 | 2003-05-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004335568A true JP2004335568A (ja) | 2004-11-25 |
Family
ID=33503185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003126182A Pending JP2004335568A (ja) | 2003-05-01 | 2003-05-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004335568A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006202986A (ja) * | 2005-01-20 | 2006-08-03 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP2007250600A (ja) * | 2006-03-14 | 2007-09-27 | Toyota Motor Corp | 半導体装置および半導体装置の製造方法 |
| JP2007253304A (ja) * | 2006-03-24 | 2007-10-04 | Matsushita Electric Works Ltd | 絶縁分離構造の形成方法 |
| JP2007273794A (ja) * | 2006-03-31 | 2007-10-18 | Toyota Motor Corp | 半導体装置の製造方法 |
| US7569875B2 (en) | 2006-03-14 | 2009-08-04 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device and a method for producing the same |
| CN102054737A (zh) * | 2009-10-28 | 2011-05-11 | 上海华虹Nec电子有限公司 | 宽深沟槽介质填充的制作工艺方法 |
| CN102655093A (zh) * | 2011-03-02 | 2012-09-05 | 上海华虹Nec电子有限公司 | 厚绝缘膜的工艺实现方法 |
| CN111129302A (zh) * | 2018-10-31 | 2020-05-08 | 拉碧斯半导体株式会社 | 半导体晶圆的制造方法以及半导体装置 |
-
2003
- 2003-05-01 JP JP2003126182A patent/JP2004335568A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006202986A (ja) * | 2005-01-20 | 2006-08-03 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP2007250600A (ja) * | 2006-03-14 | 2007-09-27 | Toyota Motor Corp | 半導体装置および半導体装置の製造方法 |
| US7569875B2 (en) | 2006-03-14 | 2009-08-04 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device and a method for producing the same |
| JP2007253304A (ja) * | 2006-03-24 | 2007-10-04 | Matsushita Electric Works Ltd | 絶縁分離構造の形成方法 |
| JP2007273794A (ja) * | 2006-03-31 | 2007-10-18 | Toyota Motor Corp | 半導体装置の製造方法 |
| CN102054737A (zh) * | 2009-10-28 | 2011-05-11 | 上海华虹Nec电子有限公司 | 宽深沟槽介质填充的制作工艺方法 |
| CN102655093A (zh) * | 2011-03-02 | 2012-09-05 | 上海华虹Nec电子有限公司 | 厚绝缘膜的工艺实现方法 |
| CN102655093B (zh) * | 2011-03-02 | 2014-12-10 | 上海华虹宏力半导体制造有限公司 | 厚绝缘膜的工艺实现方法 |
| CN111129302A (zh) * | 2018-10-31 | 2020-05-08 | 拉碧斯半导体株式会社 | 半导体晶圆的制造方法以及半导体装置 |
| CN111129302B (zh) * | 2018-10-31 | 2024-04-30 | 拉碧斯半导体株式会社 | 半导体晶圆的制造方法以及半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7253479B2 (en) | Semiconductor device with cavity and method of manufacture thereof | |
| CN108565261B (zh) | 半导体器件及其制造方法 | |
| CN107689394B (zh) | 半导体结构及其制作方法 | |
| KR101093931B1 (ko) | 전계 효과 트랜지스터들을 형성하는 방법, 복수의 전계 효과 트랜지스터들, 및 복수의 개별 메모리 셀들을 포함하는 ｄｒａｍ 회로 | |
| US8039326B2 (en) | Methods for fabricating bulk FinFET devices having deep trench isolation | |
| US8237221B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US7816228B2 (en) | Method of manufacturing a semiconductor device | |
| JP2006080492A (ja) | 半導体装置およびその製造方法 | |
| JP2008153685A (ja) | 半導体装置の製造方法 | |
| KR101821413B1 (ko) | 소자분리구조물, 이를 포함하는 반도체 소자 및 그의 소자분리 구조물 제조 방법 | |
| CN113097150B (zh) | 半导体结构及其制备方法 | |
| KR20130100173A (ko) | 반도체 핀 아래에 매립된 유전체 층을 형성하기 위한 방법 | |
| JP4933776B2 (ja) | 半導体装置およびその製造方法 | |
| KR100701701B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US8741734B2 (en) | Semiconductor device and method of fabricating the same | |
| JP2004335568A (ja) | 半導体装置の製造方法 | |
| KR20100049398A (ko) | 수직형 반도체 소자 및 이의 제조 방법. | |
| KR20090113606A (ko) | 반도체 구조물 및 이의 형성 방법, 이를 포함하는 반도체소자 및 그 제조 방법. | |
| JP2003037267A (ja) | 半導体装置の製造方法 | |
| JP4379013B2 (ja) | 半導体装置の製造方法 | |
| JP2004153140A (ja) | 半導体装置およびその製造方法 | |
| JP4449776B2 (ja) | 半導体装置の製造方法 | |
| KR100403317B1 (ko) | 반도체소자의 제조방법 | |
| TWI646606B (zh) | Grooved power transistor manufacturing method | |
| JP2007005759A (ja) | 半導体素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071101 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080624 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20080822 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080930 |