JP2007005759A - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2007005759A
JP2007005759A JP2006014546A JP2006014546A JP2007005759A JP 2007005759 A JP2007005759 A JP 2007005759A JP 2006014546 A JP2006014546 A JP 2006014546A JP 2006014546 A JP2006014546 A JP 2006014546A JP 2007005759 A JP2007005759 A JP 2007005759A
Authority
JP
Japan
Prior art keywords
semiconductor layer
insulating film
semiconductor
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006014546A
Other languages
English (en)
Other versions
JP5307971B2 (ja
Inventor
Jun-Hee Cho
俊 ▲ヒ▼ 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2007005759A publication Critical patent/JP2007005759A/ja
Application granted granted Critical
Publication of JP5307971B2 publication Critical patent/JP5307971B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】寄生キャパシタンスの低下及びパンチスルー特性の改善により、リフレッシュ特性を向上させた半導体素子及びその製造方法を提供すること。
【解決手段】半導体素子は、半導体基板２０１上に形成されて活性領域を提供し、側壁下部端に凹部が形成された半導体層２０３、２０４と、素子分離用の第１の絶縁膜２０２Ａと、第１の絶縁膜２０２及び半導体層２０３、２０４の側壁に形成された素子分離用の第２の絶縁膜２０６とを備えている。半導体素子の製造方法は、半導体基板２０１の一部の領域を露出させた第１の絶縁膜２０２Ａを形成するステップ、第１の半導体層２０３を形成するステップ、第２の半導体層２０４Ａを形成するステップ、第２の半導体層２０４Ａ及び第１の絶縁膜２０２Ａを選択的にエッチングするステップ、第１の絶縁膜２０２Ａを除去するステップ及び第２の絶縁膜２０６を形成するステップを含む。
【選択図】図２Ｅ

Description

本発明は、半導体素子及びその製造方法に関し、特に、リフレッシュ特性に優れた半導体素子及びその製造方法に関する。
一般に、半導体素子は、その内部に多数の単位素子を含んでいる。半導体素子の高集積化に伴い、一定の面積に高密度で素子をレイアウトしなければならないので、単位素子、例えば、トランジスタ、キャパシタなどの大きさはますます小さくなってきている。特に、ＤＲＡＭなどの半導体メモリ素子では、デザインルールが縮小化され、セルの内部に形成される回路の線幅は０．１μｍ以下に縮小されており、線幅７０ｎｍ以下が要求される場合もある。このように縮小化されたデザインルールによって、トランジスタのチャネル長が短くなってきているため、リフレッシュタイムの短縮という結果を招いている。
図１は、従来の技術に係る半導体素子の製造方法を説明するための図であり、素子の構造示す断面図である。図１に示されているように、半導体基板１０１に素子分離膜１０２を形成することによって、活性領域を画定する。
この時、素子分離膜１０２は、半導体基板１０１にＳＴＩ（Shollow Trench Isolation）法によりトレンチを形成し、このトレンチにバッファ酸化膜、絶縁用窒化膜、ライナー酸化膜を順に形成した後、ＣＶＤ法によりＨＤＰ（High Density Plasma）酸化膜をトレンチに埋め込む。
また、ＨＤＰ酸化膜を、化学的機械的研磨によって平坦化した後、トレンチ領域を除いた半導体基板１０１上のバッファ酸化膜、絶縁用窒化膜及びライナー酸化膜を除去することにより、素子分離膜１０２を形成する。
なお、素子分離膜１０２が形成された半導体基板上にゲート絶縁膜形成用層及びゲート導電膜形成用層を順に成膜した後、選択的エッチングを行うことにより、半導体基板１０１の活性領域上にゲート絶縁膜１０３及びゲート導電膜１０４で構成されたゲートパターン１０５を形成する。
次いで、半導体基板１０１のうち、ゲートパターン１０５の両側に露出している領域に、イオン注入法により不純物を注入し、ソース／ドレイン領域１０６を形成する。その後、ゲートパターン１０５の両側壁にスペーサ１０７を形成する。
従来の技術に係るＤＲＡＭなどの半導体素子では、高集積化に伴って、ジャンクション漏れ（Junction Leakage）、短チャネル効果（Short Channel Effect）などの問題が生じている。そのため、寄生キャパシタンスの増加、パンチスルー特性の劣化などが発生し、素子のリフレッシュ特性が低下するという結果を招いている。
本発明は、上記従来の技術の問題を解決するためになされたものであって、その目的は、寄生キャパシタンスの低下及びパンチスルー特性の改善により、リフレッシュ特性を向上させた半導体素子及びその製造方法を提供することにある。
上記課題を解決するための本発明に係る第１の半導体素子は、半導体基板上に形成されて活性領域を提供するとともに、側部下側に、側壁側に開口する凹部が形成された半導体層と、前記凹部に埋め込まれた素子分離用の第１の絶縁膜と、前記第１の絶縁膜及び前記半導体層の側壁に形成された素子分離用の第２の絶縁膜とを備えることを特徴としている。
また、本発明に係る第２の半導体素子は、半導体基板上に形成されて活性領域を提供するとともに、側部下側に、側壁側に開口する凹部が形成された半導体層と、前記半導体層の上部側壁に整合して形成された素子分離用の絶縁膜とを備えることを特徴としている。
また、本発明に係る第１の半導体素子の製造方法は、半導体基板上の一部の領域を露出させた第１の絶縁膜を形成するステップと、前記一部の領域に第１の半導体層を形成するステップと、該第１の半導体層及び前記第１の絶縁膜上に、第２の半導体層を形成するステップと、該第２の半導体層及び前記第１の絶縁膜を選択的にエッチングするステップと、前記第２の半導体層及び前記第１の絶縁膜の側壁に、第２の絶縁膜を形成するステップとを含むことを特徴としている。
さらに、本発明に係る第２の半導体素子の製造方法は、半導体基板上の一部の領域を露出させた第１の絶縁膜を形成するステップと、前記一部の領域に第１の半導体層を形成するステップと、該第１の半導体層及び前記第１の絶縁膜上に、第２の半導体層を形成するステップと、該第２の半導体層及び前記第１の絶縁膜を選択的にエッチングするステップと、前記第１の絶縁膜を除去するステップと、前記第２の半導体層の側壁に整合させて、第２の絶縁膜を形成するステップとを含むことを特徴としている。
本発明に係る半導体素子の場合には、寄生キャパシタンスを低下させ、パンチスルー特性を改善させるために、半導体基板の素子分離領域と活性領域とが平面的に重なる領域を形成する。寄生キャパシタンスが小さく、パンチスルー特性に優れているために、リフレッシュタイム特性が改善される。
また、リフレッシュタイム特性の改善により、半導体素子の動作速度の向上及び動作の安定化が達成される。
以下、添付する図面を参照し、本発明の好ましい実施の形態をさらに詳細に説明する。
図２Ａ〜図２Ｅは、本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための図であり、製造過程の各段階における素子の構造を示す断面図である。
第１の実施の形態に係る半導体素子の製造方法では、はじめに、図２Ａに示されているように、半導体基板２０１にパターニングされた第１の絶縁膜２０２を形成する。第１の絶縁膜２０２の形成の際には、第１の絶縁膜形成用層（図示省略）を半導体基板２０１上に形成した後、選択的なエッチングにより第１の半導体層が形成される領域を除去する。この処理によって、半導体基板２０１を露出させたパターン（開口部）を形成する。このパターニングされた第１の絶縁膜２０２は、酸化物及び／又は窒化物を含む誘電体膜であることが好ましい。
次に、図２Ｂに示されているように、パターニングされた第１の絶縁膜２０２の開口部（半導体基板２０１の露出部）に、第１の半導体層２０３を形成する。この第１の半導体層２０３は、ＳＰＥ（Solid Phase Epitaxy）法またはＳＥＧ（Silicon Epitaxy Growth）法によって形成された単結晶シリコンで構成されていることが好ましい。
次に、図２Ｃに示されているように、第１の半導体層２０３上及び第１の絶縁膜２０２上に、第２の半導体層２０４を形成する。第２の半導体層２０４は、ＥＬＯ（Epitaxial Lateral Overgrowth）法によって形成されたシリコンで構成されていることが好ましい。
次いで、第２の半導体層２０４及び第１の絶縁膜２０２の所定の領域を除去するために、フォトレジストパターン２０５を形成する。
次に、図２Ｄに示されているように、フォトレジストパターン２０５をエッチングバリアとしてエッチングを行うことにより、第２の半導体層２０４及び第１の絶縁膜２０２の所定の領域を除去する。その後、フォトレジストパターン２０５を除去する。ここで、符号２０４Ａ、２０２Ａは、それぞれ、フォトレジストパターン２０５を用いて所定の領域が除去され、凹部が形成された第２の半導体層、第１の絶縁膜を示している。
次に、図２Ｅに示されているように、露出した半導体基板２０１上の凹部内、すなわち、凹部に面した第２の半導体層２０４Ａ及び第１の絶縁膜２０２Ａの側面に接触させて、第２の絶縁膜２０６を形成する。この第２の絶縁膜２０６は、ＣＶＤ法で形成されたＨＤＰ膜で構成されていることが好ましい。
次いで、第２の絶縁膜２０６が形成された半導体基板上に、ゲート絶縁膜形成用層及びゲート導電膜形成用層を順に形成した後、選択的なエッチングにより、ゲート絶縁膜２０７及びゲート導電膜２０８で構成されたゲートパターン２０９を形成する。
次いで、ゲートパターン２０９の両側の領域に露出した第２の半導体層２０４Ａにソース／ドレイン領域（図示省略）を形成した後、ゲートパターン２０９の両側壁にスペーサ２１０を形成する。
図３Ａ〜図３Ｅは、本発明の第２の実施の形態に係る半導体素子の製造方法を説明するための図であり、製造過程の各段階における素子の構造を示す断面図である。
第２の実施の形態に係る半導体素子の製造方法では、はじめに、図３Ａに示されているように、半導体基板３０１にパターニングされた第１の絶縁膜３０２を形成する。第１の絶縁膜３０２の形成の際には、第１の絶縁膜形成用層（図示省略）を半導体基板３０１上に形成した後、選択的なエッチングにより第１の半導体層が形成される領域を除去する。この処理によって、半導体基板３０１を露出させたパターン（開口部）を形成する。このパターニングされた第１の絶縁膜３０２は、酸化物及び／又は窒化物を含む誘電体膜であることが好ましい。
次に、図３Ｂに示されているように、パターニングされた第１の絶縁膜３０２の開口部（半導体基板３０１の露出部）に第１の半導体層３０３を形成する。この第１の半導体層３０３は、ＳＰＥ法またはＳＥＧ法によって形成された単結晶シリコンで構成されていることが好ましい。
次に、図３Ｃに示されているように、第１の半導体層３０３上及び第１の絶縁膜３０２上に、第２の半導体層３０４を形成する。この第２の半導体層３０４は、ＥＬＯ法によって形成されたシリコンで構成されていることが好ましい。
次いで、第２の半導体層３０４及び第１の絶縁膜３０２の所定の領域を除去するために、フォトレジストパターン３０５を形成する。
次に、図３Ｄに示されているように、フォトレジストパターン３０５をエッチングバリアとしてエッチングを行うことにより、第２の半導体層３０４及び第１の絶縁膜３０２の所定の領域を除去する。ここで、符号３０４Ａは、フォトレジストパターン３０５を用いて所定の領域が除去され、凹部が形成された第２の半導体層を示している。
次いで、フォトレジストパターン３０５を除去した後、さらに第２の半導体３０４Ａの下部に残っている第１の絶縁膜３０２を除去する。
次に、図３Ｅに示されているように、露出した半導体基板３０１上、すなわち、第２の半導体層３０４Ａの両側の側壁と整合させて、第２の絶縁膜３０６を形成する。この第２の絶縁膜３０６は、ＣＶＤ法で形成されたＨＤＰ膜で構成されていることが好ましい。なお、エッチングにより、第１の絶縁膜３０２が除去された領域は、ボイド領域３０７となっている。
次いで、第２の絶縁膜３０６が形成された半導体基板３０１上に、ゲート絶縁膜形成用層及びゲート導電膜形成用層を順に形成した後、選択的なエッチングにより、ゲート絶縁膜３０８及びゲート導電膜３０９で構成されたゲートパターン３１０を形成する。
次いで、ゲートパターン３１０の両側の領域に露出した第２の半導体層３０４Ａにソース／ドレイン領域（図示省略）を形成した後、ゲートパターン３１０の両側壁にスペーサ３１１を形成する。
図４は、従来の技術に係る半導体素子及び本発明に係る半導体素子について、ワードラインの寄生キャパシタンス（Parasitic Capacitance）を調査した結果を示すグラフである。
図４に示されているように、本発明に係る半導体素子Ｂは、従来の技術に係る半導体素子Ａに比べ、ワードラインの寄生キャパシタンスが小さい。したがって、本発明に係る半導体素子Ｂは、従来の技術に係る半導体素子Ａより動作速度が速いことが分かる。
図５は、従来の技術に係る半導体素子及び本発明に係る半導体素子について、しきい値電圧（１ｋｃ Ｖｔｓａｔ）とパンチスルー特性（ＣＢＶ ＲＣ１ＫＦ０２ １０ｎ）との関係を調査した結果を示すグラフである。
図５に示されているように、グループＤの本発明に係る半導体素子は、従来の技術に係るグループＣの半導体素子に比べ、パンチスルー特性が優れている。
また、本発明に係るグループＤの半導体素子のうち一部の素子は、しきい値電圧が、０．７５Ｖ前後でもパンチスルー現象が起こりにくいことが分かる。
上述のように、本発明に係る半導体素子の場合には、半導体基板の素子分離領域が広いので、寄生キャパシタンス小さく、パンチスルー特性に優れている。そのため、リフレッシュタイム特性が改善される。
本発明は、上記の実施の形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
従来の技術に係る半導体素子の製造方法を説明するための図であり、素子の構造を示す断面図である。 本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための図であり、製造過程の各段階における素子の構造を示す断面図である。 本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための図であり、製造過程の各段階における素子の構造を示す断面図である。 本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための図であり、製造過程の各段階における素子の構造を示す断面図である。 本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための図であり、製造過程の各段階における素子の構造を示す断面図である。 本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための図であり、製造過程の各段階における素子の構造を示す断面図である。 本発明の第２の実施の形態に係る半導体素子の製造方法を説明するための図であり、製造過程の各段階における素子の構造を示す断面図である。 本発明の第２の実施の形態に係る半導体素子の製造方法を説明するための図であり、製造過程の各段階における素子の構造を示す断面図である。 本発明の第２の実施の形態に係る半導体素子の製造方法を説明するための図であり、製造過程の各段階における素子の構造を示す断面図である。 本発明の第２の実施の形態に係る半導体素子の製造方法を説明するための図であり、製造過程の各段階における素子の構造を示す断面図である。 本発明の第２の実施の形態に係る半導体素子の製造方法を説明するための図であり、製造過程の各段階における素子の構造を示す断面図である。 従来の技術に係る半導体素子及び本発明に係る半導体素子について、ワードラインの寄生キャパシタンスを調査した結果を示すグラフである。 従来の技術に係る半導体素子及び本発明に係る半導体素子について、しきい値電圧とパンチスルー特性との関係を調査した結果を示すグラフである。
符号の説明
２０１、３０１ 半導体基板
２０２、２０２Ａ、３０２ 第１の絶縁膜
２０３、３０３ 第１の半導体層
２０４、２０４Ａ、３０４、３０４Ａ 第２の半導体層
２０６、３０６ 第２の絶縁膜
２０７、３０８ ゲート絶縁膜
２０８、３０９ ゲート導電膜
２０９、３１０ ゲートパターン
２１０、３１１ スペーサ
３０７ ボイド領域

Claims (20)

  1. 半導体基板上に形成されて活性領域を提供するとともに、側部下側に、側壁側に開口する複数の凹部が形成された半導体層と、
    前記凹部に埋め込まれた素子分離用の第１の絶縁膜と、
    前記第１の絶縁膜及び前記半導体層の側壁に形成された素子分離用の第２の絶縁膜と
    を備えることを特徴とする半導体素子。
  2. 前記半導体層は、前記凹部間に形成された第１の半導体層と、該第１の半導体層上に形成され、該第１の半導体層より幅が広い第２の半導体層とで構成されていることを特徴とする請求項１に記載の半導体素子。
  3. 前記第１の半導体層は、ＳＰＥ（Solid Phase Epitaxy）法またはＳＥＧ（Silicon Epitaxy Growth）法によって形成された単結晶シリコンで構成されていることを特徴とする請求項２に記載の半導体素子。
  4. 前記第２の半導体層は、ＥＬＯ（Epitaxial Lateral Overgrowth）法により形成されたシリコンで構成されていることを特徴とする請求項２に記載の半導体素子。
  5. 前記第１の絶縁膜は、酸化物または窒化物で構成されていることを特徴とする請求項１に記載の半導体素子。
  6. 前記第２の絶縁膜は、ＣＶＤ法により形成されたＨＤＰ(High Density Plasma)膜であることを特徴とする請求項１に記載の半導体素子。
  7. 半導体基板上に形成されて活性領域を提供するとともに、側部下側に、側壁側に開口する凹部が形成された半導体層と、
    前記半導体層の上部側壁に整合して形成された素子分離用の絶縁膜と
    を備えることを特徴とする半導体素子。
  8. 前記半導体層は、前記凹部間に形成された第１の半導体層と、前記第１の半導体層上に形成され、前記第１の半導体層より幅が広い第２の半導体層とで構成されていることを特徴とする請求項７に記載の半導体素子。
  9. 前記第１の半導体層は、ＳＰＥ（Solid Phase Epitaxy）法またはＳＥＧ（Silicon Epitaxy Growth）法により形成された単結晶シリコンで構成されていることを特徴とする請求項８に記載の半導体素子。
  10. 前記第２の半導体層は、ＥＬＯ（Epitaxial Lateral Overgrowth）法によって形成されたシリコンで構成されていることを特徴とする請求項８に記載の半導体素子。
  11. 前記絶縁膜は、ＣＶＤ法によって形成されたＨＤＰ(High Density Plasma)膜であることを特徴とする請求項７に記載の半導体素子。
  12. 半導体基板の一部の領域を露出させた第１の絶縁膜を形成するステップと、
    前記一部の領域に第１の半導体層を形成するステップと、
    前記第１の半導体層及び前記第１の絶縁膜上に、第２の半導体層を形成するステップと、
    該第２の半導体層及び前記第１の絶縁膜を選択的にエッチングするステップと、
    前記第２の半導体層及び前記第１の絶縁膜の側壁に、第２の絶縁膜を形成するステップと
    を含むことを特徴とする半導体素子の製造方法。
  13. 前記第１の半導体層は、ＳＰＥ（Solid Phase Epitaxy）法またはＳＥＧ（Silicon Epitaxy Growth）法によって形成された単結晶シリコンで構成されていることを特徴とする請求項１２に記載の半導体素子の製造方法。
  14. 前記第２の半導体層は、ＥＬＯ（Epitaxial Lateral Overgrowth）法によって形成されたシリコンで構成されていることを特徴とする請求項１２に記載の半導体素子の製造方法。
  15. 前記第１の絶縁膜は、酸化物または窒化物で構成されていることを特徴とする請求項１２に記載の半導体素子の製造方法。
  16. 前記第２の絶縁膜は、ＣＶＤ法で形成されたＨＤＰ（High Density Plasma）膜であることを特徴とする請求項１２に記載の半導体素子の製造方法。
  17. 半導体基板の一部の領域を露出させた第１の絶縁膜を形成するステップと、
    前記一部の領域に第１の半導体層を形成するステップと、
    該第１の半導体層及び前記第１の絶縁膜上に、第２の半導体層を形成するステップと、
    該第２の半導体層及び前記第１の絶縁膜を選択的にエッチングするステップと、
    前記第１の絶縁膜を除去するステップと、
    前記第２の半導体層の側壁に整合させて、第２の絶縁膜を形成するステップと
    を含むことを特徴とする半導体素子の製造方法。
  18. 前記第１の半導体層は、ＳＰＥ（Solid Phase Epitaxy）法またはＳＥＧ（Silicon Epitaxy Growth）法によって形成された単結晶シリコンで構成されていることを特徴とする請求項１７に記載の半導体素子の製造方法。
  19. 前記第２の半導体層は、ＥＬＯ（Epitaxial Lateral Overgrowth）法によって形成されたシリコンで構成されていることを特徴とする請求項１７に記載の半導体素子の製造方法。
  20. 前記絶縁膜は、ＣＶＤ法によって形成されたＨＤＰ（High Density Plasma）膜で構成されていることを特徴とする請求項１７に記載の半導体素子の製造方法。
JP2006014546A 2005-06-27 2006-01-24 半導体素子の製造方法 Expired - Fee Related JP5307971B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0055863 2005-06-27
KR1020050055863A KR100637692B1 (ko) 2005-06-27 2005-06-27 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2007005759A true JP2007005759A (ja) 2007-01-11
JP5307971B2 JP5307971B2 (ja) 2013-10-02

Family

ID=37568079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006014546A Expired - Fee Related JP5307971B2 (ja) 2005-06-27 2006-01-24 半導体素子の製造方法

Country Status (3)

Country Link
US (2) US7348255B2 (ja)
JP (1) JP5307971B2 (ja)
KR (1) KR100637692B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186838A (ja) * 2007-01-26 2008-08-14 Toshiba Corp 半導体装置、その製造方法及び不揮発性半導体記憶装置
JP5315779B2 (ja) * 2008-05-09 2013-10-16 富士通セミコンダクター株式会社 半導体装置の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175326A (ja) * 1991-12-25 1993-07-13 Rohm Co Ltd 半導体装置およびその製法
JPH0846202A (ja) * 1994-07-21 1996-02-16 Lg Semicon Co Ltd 半導体素子の製造方法
JPH0974189A (ja) * 1995-09-06 1997-03-18 Sharp Corp 半導体装置の製造方法
JPH09219524A (ja) * 1996-02-09 1997-08-19 Toshiba Corp 半導体装置及びその製造方法
JP2002190599A (ja) * 2000-12-20 2002-07-05 Toshiba Corp 半導体装置及びその製造方法
US6429091B1 (en) * 2000-12-08 2002-08-06 International Business Machines Corporation Patterned buried insulator
JP2002237602A (ja) * 2001-02-09 2002-08-23 Toshiba Corp 半導体装置及びその製造方法
JP2004296902A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 半導体装置及びその製造方法
JP2004336052A (ja) * 2003-05-02 2004-11-25 Samsung Electronics Co Ltd 半導体素子及びその製造方法
US20050133789A1 (en) * 2003-12-19 2005-06-23 Chang-Woo Oh Semiconductor device having two different operation modes employing an asymmetrical buried insulating layer and method for fabricating the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034417A (en) * 1998-05-08 2000-03-07 Micron Technology, Inc. Semiconductor structure having more usable substrate area and method for forming same
US6228691B1 (en) * 1999-06-30 2001-05-08 Intel Corp. Silicon-on-insulator devices and method for producing the same
JP3308245B2 (ja) 1999-08-12 2002-07-29 住友ゴム工業株式会社 空気入りタイヤ
KR100353468B1 (en) 2000-12-26 2002-09-19 Hynix Semiconductor Inc Method for manufacturing semiconductor device
KR100403627B1 (ko) * 2001-05-08 2003-10-30 삼성전자주식회사 트랜치 소자분리 방법
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6919258B2 (en) * 2003-10-02 2005-07-19 Freescale Semiconductor, Inc. Semiconductor device incorporating a defect controlled strained channel structure and method of making the same
US7029964B2 (en) * 2003-11-13 2006-04-18 International Business Machines Corporation Method of manufacturing a strained silicon on a SiGe on SOI substrate

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175326A (ja) * 1991-12-25 1993-07-13 Rohm Co Ltd 半導体装置およびその製法
JPH0846202A (ja) * 1994-07-21 1996-02-16 Lg Semicon Co Ltd 半導体素子の製造方法
JPH0974189A (ja) * 1995-09-06 1997-03-18 Sharp Corp 半導体装置の製造方法
JPH09219524A (ja) * 1996-02-09 1997-08-19 Toshiba Corp 半導体装置及びその製造方法
US6429091B1 (en) * 2000-12-08 2002-08-06 International Business Machines Corporation Patterned buried insulator
JP2002190599A (ja) * 2000-12-20 2002-07-05 Toshiba Corp 半導体装置及びその製造方法
JP2002237602A (ja) * 2001-02-09 2002-08-23 Toshiba Corp 半導体装置及びその製造方法
JP2004296902A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 半導体装置及びその製造方法
JP2004336052A (ja) * 2003-05-02 2004-11-25 Samsung Electronics Co Ltd 半導体素子及びその製造方法
US20050133789A1 (en) * 2003-12-19 2005-06-23 Chang-Woo Oh Semiconductor device having two different operation modes employing an asymmetrical buried insulating layer and method for fabricating the same

Also Published As

Publication number Publication date
US20080087980A1 (en) 2008-04-17
US7348255B2 (en) 2008-03-25
KR100637692B1 (ko) 2006-10-25
JP5307971B2 (ja) 2013-10-02
US20060292819A1 (en) 2006-12-28

Similar Documents

Publication Publication Date Title
KR101273007B1 (ko) 전기적 절연을 제공하는 방법 및 전기적 절연을 포함하는 반도체 구조물
US8293602B2 (en) Method of fabricating a finFET having cross-hair cells
US8039326B2 (en) Methods for fabricating bulk FinFET devices having deep trench isolation
US20060220145A1 (en) Semiconductor device with increased channel length and method for fabricating the same
JP2006279009A (ja) 半導体素子の製造方法
US7867856B2 (en) Method of manufacturing a semiconductor device having fin-field effect transistor
JP2008042207A (ja) 半導体装置の製造方法
CN102751229A (zh) 浅沟槽隔离结构、其制作方法及基于该结构的器件
US7833861B2 (en) Semiconductor device having recess channel structure and method for manufacturing the same
KR100701701B1 (ko) 반도체 소자 및 그의 제조방법
US8748978B2 (en) Sense-amp transistor of semiconductor device and method for manufacturing the same
US20090014802A1 (en) Semiconductor device and method for manufacturing the same
US7303963B2 (en) Method for manufacturing cell transistor
JP4600834B2 (ja) 半導体装置の製造方法
JP2008294392A (ja) 半導体素子及びその製造方法
JP5307971B2 (ja) 半導体素子の製造方法
KR100900237B1 (ko) 반도체 소자 및 그의 제조방법
US20110180873A1 (en) Semiconductor device and method of manufacturing the same
KR100688060B1 (ko) 반도체 소자 및 그 제조 방법
CN114242589A (zh) 半导体结构的形成方法
US8173497B2 (en) Semiconductor device preventing floating body effect in a peripheral region thereof and method for manufacturing the same
KR100833594B1 (ko) 모스펫 소자 및 그 제조방법
KR20060059677A (ko) 리세스 게이트를 가지는 트랜지스터 제조방법
KR20060136182A (ko) 반도체 소자 및 그 제조 방법
JP2009182032A (ja) トレンチゲート型ｍｏｓトランジスタを有する半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120425

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120626

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121018

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121113

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees