JP2004296902A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004296902A JP2004296902A JP2003088886A JP2003088886A JP2004296902A JP 2004296902 A JP2004296902 A JP 2004296902A JP 2003088886 A JP2003088886 A JP 2003088886A JP 2003088886 A JP2003088886 A JP 2003088886A JP 2004296902 A JP2004296902 A JP 2004296902A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- element isolation
- film
- insulating film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【解決手段】シリコン基板1、埋め込み酸化層3及びシリコン層5を積層して成るSOI基板10と、このSOI基板10の素子分離領域に設けられた素子分離層7と、この素子分離層7上及びシリコン層5上に設けられた層間絶縁膜55と、この層間絶縁膜55上に設けられたアルミ配線層59とを備え、素子分離層7は、埋め込み酸化層3の下面よりもシリコン基板1側へ深く形成されている。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係り、特に、SOI(Silicon on Insulator)基板を用いた強誘電体メモリ装置に適用して好適な半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】
近年、キャパシタの誘電体に強誘電体の薄膜を利用した強誘電体メモリ(FRAM:ferroelectric random access memory)の開発が進んでいる。強誘電体は、電圧を印加したときに起こる分極が印加を止めても残留し(これを残留分極という)、この残留分極が数十年は保持されるという特徴を有する。また、強誘電体の分極は数nsという非常に短い時間で起こり、電界を印加することで、分極の向きが変わるという特徴を有する。従って、強誘電体メモリは情報の保持特性の高い不揮発性メモリであり、キャパシタに対する書き込みと読み出しを高速に実行することができる。
【0003】
図5は、典型的な1トランジスタ1キャパシタ(1T1C)型強誘電体メモリ90の1セル分(メモリセル)の構成例を示す回路図である。図5において、13はビット線、14はワード線、15はプレート線、30は強誘電体キャパシタ、50はMOSトランジスタである。図5に示すように、この強誘電体メモリ90は、基本的には、DRAM(dynamic random access memory)のキャパシタを強誘電体キャパシタで置き換えたような構造を有する。
【0004】
図6は、典型的な強誘電体メモリ90のメモリセルアレーの構成例を示す概念図である。図6に示すように、この強誘電体メモリ90は、複数のメモリセル(図5参照)をマトリクス状に集積したメモリセルアレーと、このメモリセルアレーの中から任意のメモリセルを選択し、選択したメモリセルへの書きこみと読出しを制御する周辺回路とから構成されている。図6に示すように、この周辺回路には、センスアンプ21と、ワードデコーダ22と、プレート線コントロール回路23等がある。これらの周辺回路とメモリセルは、ビット線13、ワード線14、プレート線15によって連結されている。
【0005】
ところで、このような強誘電体メモリ90も他の半導体装置と同様に、微細化及び高集積化する方向にあり、より早いアクセス時間と、より一層の低消費電力化が要求されつつある。この要求を実現するための一つの方法として、1T1C型の強誘電体メモリをSOI基板に形成することが提案されている(例えば、特開平10−65115)。
【0006】
図7はSOI基板80を用いた1T1C型強誘電体メモリ90の1セル分の構造例を示す断面図である。図7に示すように、SOI基板80は、シリコン基板81と、このシリコン基板81上に設けられた埋め込み酸化層83と、この埋め込み酸化層83上に設けられたシリコン層85とから構成されている。埋め込み酸化層83はシリコン酸化(SiO2)膜であり、その膜厚は200〜400[nm]程度である。また、シリコン層85の厚みは30〜200[nm]程度である。
【0007】
このSOI基板80の素子形成領域には、メモリセル選択用のMOSトランジスタ50が設けられている。また、このSOI基板80の素子分離領域には、SiO2膜からなる素子分離層94が埋め込み酸化層83上に設けられている。この素子分離層94の厚みは、シリコン層85の厚みと同じである。
このようなSOI基板80は、シリコン層85の下に比誘電率が3.9の埋め込み酸化(SiO2)膜83があるため、比誘電率11.9のバルクシリコン基板に比べて、MOSトランジスタ50のソース又はドレイン(以下で、ソース/ドレインという)52の寄生容量が小さいという特徴を持つ。従って、バルクシリコン基板を用いる場合と比べて、メモリセルや周辺回路にあるMOSトランジスタ等の駆動スピードを速くすることができ、メモリセルへのアクセス時間を短くすることができる。また、回路全体の消費電力も小さくすることができる。
【0008】
また、強誘電体メモリ90のアクセス時間等に影響を与えるものとして、ソース/ドレイン52の寄生容量の他に、メモリセルと周辺回路を繋ぐビット線13に付随した配線容量がある。図7に示すように、ビット線13は、その大部分が素子分離層94上方の層間絶縁膜55上に設けられている。従って、このビット線13の配線容量Cは▲1▼式で表される。
【0009】
C=AεOX/d …▲1▼
▲1▼式において、Aはビット線13の層間絶縁膜55と接触する面の面積、εOXはSiO2の誘電率である。また、dはビット線13直下にあるSiO2膜の膜厚である。図7に示すように、強誘電体メモリ90はSOI基板80に形成されているので、この膜厚dは、層間絶縁膜55と、素子分離層94と、埋め込み酸化層83とを合わせた厚みとなる。例えば、層間絶縁膜55の厚みが900[nm]、素子分離層94の厚みが100[nm]、埋め込み酸化層の厚みが300[nm]程度の場合、膜厚dは1300[nm]程度である。
【0010】
【特許文献1】
特開平10−65115号公報
【0011】
【発明が解決しようとする課題】
ところで、従来例に係る強誘電体メモリ90によれば、メモリセルや周辺回路にあるMOSトランジスタ50を高速動作させ、アクセス時間を短くするために、この強誘電体メモリ90をSOI基板80に形成することが提案されていた。
しかしながら、強誘電体メモリ90等の半導体装置は微細化及び高集積化する方向にあり、層間絶縁膜55も薄膜化する方向にある。このため、上述の▲1▼式において、膜厚dは小さくなる傾向にあり、強誘電体メモリ90の微細化と高集積化が進むにつれて、ビット線13の配線容量Cが増大してしまうという問題があった。ビット線13の配線容量が増大してしまうと、メモリセルや周辺回路にあるMOSトランジスタの駆動スピードが遅くなり、アクセス時間が長くなってしまう。回路全体の消費電力も増大してしまう。
【0012】
そこで、この発明はこのような問題を解決したものであって、配線層の寄生容量をあまり増大させることなく、半導体装置を薄型化できるようにした半導体装置及びその製造方法の提供を目的とする。
【0013】
【課題を解決するための手段】
上記した課題を解決するために、本発明に係る半導体装置は、半導体基板、絶縁層及び半導体層を積層して成る積層基板と、この積層基板の素子分離領域に設けられた絶縁性の素子分離層と、この素子分離層上及び半導体層上に設けられた層間絶縁膜と、この層間絶縁膜上に設けられた所定の配線層とを備え、素子分離層は、絶縁層の下面よりも半導体基板側へ深く形成されていることを特徴とするものである。
【0014】
ここで、素子分離領域とは、一方の領域の半導体層に設けられるトランジスタ等の素子と、他の領域の半導体層に設けられる素子とを電気的に分離する領域のことである。
また、本発明に係る第1の半導体装置の製造方法は、半導体基板、絶縁層及び半導体層を積層して成る積層基板のうち、素子分離領域の半導体層及び絶縁層をエッチングして除去し、さらに当該素子分離領域の半導体基板をエッチングして所定の厚みだけ除去することによって、この積層基板の素子分離領域に溝部を形成する工程と、この溝部に絶縁部材を埋め込んで素子分離層を形成する工程と、この素子分離層上及び半導体層上に層間絶縁膜を形成する工程と、この層間絶縁膜上に所定の配線層を形成する工程と、を含むことを特徴とするものである。
【0015】
さらに、本発明に係る第2の半導体装置の製造方法は、半導体基板、絶縁層及び半導体層を積層して成る積層基板の当該半導体層上に絶縁膜を形成する工程と、素子分離領域の絶縁膜と、当該素子分離領域の半導体層及び絶縁層をエッチングし除去することによって、この積層基板の素子分離領域に溝部を形成する工程と、この溝部の下側の半導体基板を熱酸化して酸化膜を形成する工程と、この酸化膜上の溝部に絶縁部材を埋め込んで素子分離層を形成する工程と、この素子分離層上及び半導体層上に層間絶縁膜を形成する工程と、この層間絶縁膜上に所定の配線層を形成する工程と、を含むことを特徴とするものである。
【0016】
本発明に係る半導体装置及び、第1、第2の半導体装置の製造方法によれば、この素子分離領域において、配線層と半導体基板との離隔距離を絶縁性の素子分離層で広げることができるので、従来型と比べて、配線層の寄生容量を削減することができる。また、層間絶縁膜を薄膜化する場合でも、配線層と半導体基板との離隔距離を素子分離層で稼ぐことができる。これにより、配線層の寄生容量をあまり増大させることなく、半導体装置を薄型化することができる。
【0017】
【発明の実施の形態】
以下、図面を参照しながら、本発明に係る半導体装置及びその製造方法について説明する。なお、従来の技術と、本発明の実施形態を説明する全図において、同一機能及び同一構造を有するものには同一符号を付し、その詳細説明は省略する。
【0018】
図1は本発明の実施形態に係る1T1C型強誘電体メモリ100の1セル分の構造例を示す断面図である。この強誘電体メモリ100は、SOI基板10と、SOI基板10の素子形成領域(アクティブ領域)に設けられたMOSトランジスタ50と、このMOSトランジスタ50を覆うようにSOI基板10上に設けられた層間絶縁膜55と、MOSトランジスタ50のソース/ドレイン52を層間絶縁膜55上に引き出すプラグ電極57a及び57bとを備えている。また、この強誘電体メモリ100は、素子分離領域上方の層間絶縁膜55上に設けられて、プラグ電極57aと電気的に接続するアルミ配線層59と、層間絶縁膜55上に設けられて、その下部電極32がプラグ電極57bと電気的に接続する強誘電体キャパシタ30を備えている。
【0019】
この強誘電体メモリ100の回路構成は、例えば、図5及び図6に示した従来例に係る強誘電体メモリ90と同様である。即ち、図1に示すアルミ配線層57と、プラグ電極57aが、図5及び図6に示したビット線13として機能する。また、図1に示すMOSトランジスタ50のゲート電極部14が、図5及び図6に示したワード線14として機能する。さらに、強誘電体キャパシタ30の上部電極36と接続する配線層(図示せず)が、図5及び図6に示したプレート線として機能する。
【0020】
図1に示すように、SOI基板10は、シリコン基板1と、このシリコン基板1上に設けられた埋め込み酸化層3と、この埋め込み酸化層3上に設けられたシリコン層5とから構成されている。シリコン層5の厚みは、例えば30〜200[nm]程度である。また、埋め込み酸化層3は、例えばSiO2膜であり、その膜厚は100〜400[nm]程度である。このようなSOI基板10は、SIMOX(separation by implant oxygen)法、或いは貼り合わせ法などにより作成される。
【0021】
このSOI基板10の素子形成領域には、メモリセル選択用のMOSトランジスタ50のほかに、センスアンプ21(図6参照)と、ワードデコーダ22(図6参照)と、プレート線コントロール回路23(図6参照)等の周辺回路が形成されている。また、このSOI基板10の素子分離領域には、埋め込み酸化層3の下面よりもシリコン基板1側へトレンチ(溝部)が深く形成され、このトレンチにSiO2膜等の絶縁膜が埋め込まれている。以下で、このトレンチに埋め込まれたSiO2膜を素子分離層7という。
【0022】
図1に示す層間絶縁膜55は、上述したように例えばSiO2膜である。この層間絶縁膜55は、MOSトランジスタ50を覆うように素子形成領域のシリコン層5上と、素子分離層7上に形成されている。さらに、強誘電体キャパシタ30は、下部電極32と、この下部電極32上に設けられた強誘電体膜34と、この強誘電体膜34上に設けられた上部電極36とから構成されている。下部電極32及び上部電極34は、例えばPt、Ru、RuO、Ir、IrO等の貴金属又は導電性金属酸化物である。また、強誘電体膜34は、例えばSBT(SrBi2Ta2O9)やPZT(ジルコン酸チタン酸鉛:Pb(Zr1−xTix)O3)等のペロブスカイト結晶構造を有する金属酸化物である。
【0023】
ところで、この強誘電体メモリ100では、素子分離層7の上面は素子形成領域のシリコン層5と同じ高さにあり、素子分離層7の下面は埋め込み酸化層3の下面よりも低い高さにある。つまり、素子分離層7の厚みは、シリコン層5と埋め込み酸化層3とを合わせた厚みよりも大きい。
従って、この強誘電体メモリ100の素子分離領域に設けられた層間絶縁膜55と、素子分離層7とを合わせたSiO2全体の厚みをDとしたとき、このDと、d(図7参照)との間には、D>dの関係が成り立つ。例えば、層間絶縁膜55の厚みが900[nm]、素子分離層7の厚みが1000[nm]程度の場合、膜厚Dは1900[nm]程度である。この場合には、ビット線13の配線容量Cを従来型の70[%]程度(=1300÷1900×100)とすることができる。
【0024】
このように、本発明に係る強誘電体メモリ100によれば、素子分離領域におけるアルミ配線層59下のSiO2全体の厚みを、従来型と比べて大きくしている。従って、上述の▲1▼式において、分母dが大きくなり、ビット線13の寄生容量が減少する。これにより、アクセス時間が早く、読出しマージンが大きく、しかも、消費電力の小さい強誘電体メモリを実現することができる。
【0025】
また、強誘電体メモリ100の微細化、高集積化に合わせて、層間絶縁膜55を薄膜化する場合でも、アルミ配線層59とシリコン基板1との離隔距離を素子分離層7で稼ぐことができる。これにより、ビット線の寄生容量をあまり増大させることなく、強誘電体メモリ100を薄型化することができる。
次に、この強誘電体メモリ100の製造方法について説明する。図2(A)〜図3(C)は、本発明の実施形態に係る強誘電体メモリ100の製造方法を示す工程図である。まず始めに、図2(A)に示すようなSOI基板10を用意する。次に、このSOI基板10の素子分離領域に、例えばSTI(shallow trench
isolation)法を用いて、素子分離層7を形成する。
【0026】
即ち、図2(B)に示すように、まず、素子分離領域を開口するレジストパターン61をシリコン層5上に形成する。このレジストパターン61の形成は、フォトリソグラフィーで行う。次に、このレジストパターン61をマスクにして、素子分離領域のシリコン層5と埋め込み酸化層3をドライエッチングして除去する。さらに、このレジストパターン61をマスクにして、素子分離領域のシリコン基板1を例えば600[nm]程度ドライエッチングする。これにより、図2(C)に示すように、SOI基板10に深さ1000[nm]程度(=100+300+600)のトレンチ63を形成する。このトレンチ形成用のドライエッチングは、例えばRIE(reactive ion etching)で行い、エッチングガスにはCF4を使用する。
【0027】
次に、レジストパターンをアッシングして除去した後、トレンチ63を埋め込むようにSOI基板10上にSiO2膜を形成する。さらに、このSiO2膜をCMP(chemical mechanical polish)により研磨して、トレンチ63以外に形成されたSiO2膜を除去する。これにより、図3(A)に示すように、SOI基板10の素子分離領域に、厚みが1000[nm]程度の層間分離層7が形成される。
【0028】
次に、図3(B)に示すように、メモリセル選択用のMOSトランジスタ50をSOI基板10に形成する。具体的な手順は、まず、SOI基板10を熱酸化して、ゲート酸化膜51をシリコン層5上に形成する。次に、このゲート酸化膜51上及び層間分離層7上の全面にヒ素等の導電型不純物をドープしたポリシリコン膜を形成する。そして、このポリシリコン膜をパターニングして、ゲート電極部14を形成する。このポリシリコン膜のパターニングは、フォトリソグラフィーと、ドライエッチングで行う。その後、このゲート電極部14をマスクにして、シリコン層5にリンやヒ素等の導電型不純物をイオン注入し、熱拡散して、ソース/ドレイン52を形成する。
【0029】
次に、図3(B)に示すように、このMOSトランジスタ50を含むSOI基板10の全面にCVDでSiO2膜を形成し、続いて、このSiO2膜をCMPで平坦化して、層間絶縁膜55を形成する。この層間絶縁膜55の厚みは例えば900[nm]程度である。
次に、この層間絶縁膜55下からMOSトランジスタ50のソース/ドレイン52を開口するコンタクトホールを形成する。さらに、このコンタクトホールを埋め込むように、SOI基板10の全面に導電膜を形成する。ここでは、導電膜の一例として、例えば窒化チタン(TiN)等のバリアメタルと、タングステン(W)等の高融点金属膜をCVDで順次積層する。そして、コンタクトホール外に形成されたバリアメタルと高融点金属膜をCMPで除去して、図3(C)に示すように、コンタクトホールにプラグ電極57a及び57bを形成する。
【0030】
次に、プラグ電極57a及び57b上、並びに層間絶縁膜55上の全面に、下部電極用の貴金属膜、又は導電性金属酸化物を形成する。ここでは、これらの膜の一例として、例えば白金(Pt)をスパッタにより形成する。次に、このPt上に、PZT等の強誘電体膜を形成する。PZTの形成方法は、例えば、液体(ゾル)状の原料を基板上にコーティングし熱処理により焼成するゾルーゲル法や、スパッタ、又は、MOCVD(metal organic chemical vapor deposition)等で行う。さらに、この強誘電体膜上に上部電極用のPtをスパッタにより形成する。そして、この上部電極用のPtと、強誘電体膜と、下部電極用のPtを、フォトリソグラフィーとドライエッチングでキャパシタ形状にパターニングして、図3(C)に示すように、強誘電体キャパシタ30を形成する。
【0031】
強誘電体キャパシタ30を形成した後、このSOI基板10上の全面にアルミ膜をスパッタし、配線形状にパターニングして、アルミ配線層59を形成する。これにより、図1に示した強誘電体メモリ100を完成させる。
この実施形態では、シリコン基板1が本発明の半導体基板に対応し、埋め込み酸化層3が本発明の絶縁層に対応し、シリコン層5が本発明の半導体層に対応している(SOI基板10が本発明の積層基板に対応している。)。また、アルミ配線層59が本発明の所定の配線層に対応し、トレンチ63が本発明の溝部に対応している。さらに、強誘電体メモリ100が本発明の半導体装置に対応している。
【0032】
なお、この実施形態では、層間分離層7を形成する際に、シリコン基板1を例えば600[nm]程度ドライエッチングしてトレンチ63を形成し、このトレンチ63にSiO2膜を埋め込む方法について説明した。しかしながら、層間分離層7の形成方法はこれに限られることはない。
例えば、図4(A)に示すように、シリコン基板1上に絶縁膜71を形成する。この絶縁膜71は、例えば200[nm]程度のSiO2膜である。或いは、この絶縁膜71は、例えば50[nm]程度のSiO2膜(下層膜)と、150[nm]程度のSi3N4膜(上層膜)とからなる積層構造の絶縁膜である。
【0033】
次に、この絶縁膜71上に素子分離領域を開口するレジストパターン61を形成する。そして、このレジストパターン61をマスクにして、絶縁膜71と、シリコン層5と、埋め込み酸化層3を順次ドライエッチングして除去する。これにより、図4(B)に示すように、SOI基板10の素子分離領域にトレンチ63´を形成する。このトレンチ63´を形成した後、SOI基板10上からレジストパターンを除去する。
【0034】
次に、このSOI基板10を酸素(O2)等を用いて熱酸化処理して、図4(C)に示すように、トレンチ63´の下側のシリコン基板1と、このトレンチ63´の側壁に面したシリコン層5にそれぞれSiO2膜65を形成する。この熱酸化処理では、絶縁膜71がO2等に対するマスクとして働くので、この絶縁膜71で覆われたシリコン層5はほとんど酸化されず、この絶縁膜71下から露出したトレンチ63´の下側方向と、トレンチ63´の横方向にシリコンの酸化反応が進む。
【0035】
次に、このトレンチ63´を埋め込むようにSOI基板10上にSiO2膜をCVDで形成する。そして、トレンチ63´以外に形成されたSiO2膜と、絶縁膜71を除去し、図4(D)に示すように、素子分離層7を形成する。
絶縁膜71がSiO2膜からなる場合には、トレンチ63´以外に形成されたSiO2膜と絶縁膜71の除去は、例えばCMPで行う。また、絶縁膜71がSi3N4膜(上層膜)と、SiO2膜(下層膜)とからなる場合には、トレンチ63´以外に形成されたSiO2膜をCMP等で除去した後で、このSi3N4膜を、例えば熱リン酸(H3PO4)を用いたウエットエッチングで除去する。図4(A)〜(D)の説明では、トレンチ63´が本発明の溝部に対応している。
【図面の簡単な説明】
【図1】実施形態に係る強誘電体メモリ100の構成例を示す断面図。
【図2】強誘電体メモリ100の製造方法(1)を示す工程図。
【図3】強誘電体メモリ100の製造方法(2)を示す工程図。
【図4】素子分離層7の他の形成例を示す工程図。
【図5】強誘電体メモリ90のメモリセルの構成例を示す回路図。
【図6】強誘電体メモリ90のメモリセルアレーの構成例を示す概念図。
【図7】従来例に係る強誘電体メモリ90の構成例を示す断面図。
【符号の説明】
1 シリコン基板、3 埋め込み酸化層、5 シリコン層、7 素子分離層、10 SOI基板、13 ビット線、14 ワード線、15 プレート線、21センスアンプ、22 ワードデコーダ、23 プレート線コントロール回路、30 強誘電体キャパシタ、32 下部電極、34 強誘電体膜、36 上部電極、50 MOSトランジスタ、51 ゲート酸化膜、52 ソース/ドレイン、54 ゲート電極部、55 層間絶縁膜、57a、57b プラグ電極、59アルミ配線層、61 レジストパターン、63、63´トレンチ、65 SiO2膜、71 絶縁膜、100 強誘電体メモリ
Claims (3)
- 半導体基板、絶縁層及び半導体層を積層して成る積層基板と、
前記積層基板の素子分離領域に設けられた絶縁性の素子分離層と、
前記素子分離層上及び前記半導体層上に設けられた層間絶縁膜と、
前記層間絶縁膜上に設けられた所定の配線層とを備え、
前記素子分離層は、前記絶縁層の下面よりも前記半導体基板側へ深く形成されていることを特徴とする半導体装置。 - 半導体基板、絶縁層及び半導体層を積層して成る積層基板のうち、素子分離領域の前記半導体層及び前記絶縁層をエッチングして除去し、さらに当該素子分離領域の前記半導体基板をエッチングして所定の厚みだけ除去することによって、前記積層基板の素子分離領域に溝部を形成する工程と、
前記溝部に絶縁部材を埋め込んで素子分離層を形成する工程と、
前記素子分離層上及び前記半導体層上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に所定の配線層を形成する工程と、を含むことを特徴とする半導体装置の製造方法。 - 半導体基板、絶縁層及び半導体層を積層して成る積層基板の当該半導体層上に絶縁膜を形成する工程と、
素子分離領域の前記絶縁膜と、当該素子分離領域の前記半導体層及び前記絶縁層をエッチングし除去することによって、前記積層基板の素子分離領域に溝部を形成する工程と、
前記溝部の下側の前記半導体基板を熱酸化して酸化膜を形成する工程と、
前記酸化膜上の前記溝部に絶縁部材を埋め込んで素子分離層を形成する工程と、
前記素子分離層上及び前記半導体層上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に所定の配線層を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003088886A JP2004296902A (ja) | 2003-03-27 | 2003-03-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003088886A JP2004296902A (ja) | 2003-03-27 | 2003-03-27 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004296902A true JP2004296902A (ja) | 2004-10-21 |
Family
ID=33402899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003088886A Withdrawn JP2004296902A (ja) | 2003-03-27 | 2003-03-27 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004296902A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007005759A (ja) * | 2005-06-27 | 2007-01-11 | Hynix Semiconductor Inc | 半導体素子及びその製造方法 |
JP2007150018A (ja) * | 2005-11-29 | 2007-06-14 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
-
2003
- 2003-03-27 JP JP2003088886A patent/JP2004296902A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007005759A (ja) * | 2005-06-27 | 2007-01-11 | Hynix Semiconductor Inc | 半導体素子及びその製造方法 |
JP2007150018A (ja) * | 2005-11-29 | 2007-06-14 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3759859B2 (ja) | 半導体装置およびその製造方法 | |
JP4887566B2 (ja) | 半導体不揮発性記憶素子及びその製造方法 | |
JP2009065089A (ja) | 半導体装置及びその製造方法 | |
JPH11111933A (ja) | 高集積強誘電体メモリ装置及びその製造方法 | |
JP4061618B2 (ja) | 強誘電体メモリ素子およびその製造方法 | |
JP3250257B2 (ja) | 半導体装置及びその製造方法 | |
JP2006049566A (ja) | 半導体記憶装置及びその製造方法 | |
JP6299114B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US7226837B2 (en) | Semiconductor device and method for fabricating the same | |
JP3833887B2 (ja) | 強誘電体メモリ及びその製造方法 | |
JPH09162369A (ja) | 半導体メモリ素子の製造方法 | |
JP5414077B2 (ja) | 半導体不揮発性記憶素子及びその製造方法 | |
JPH09232542A (ja) | 半導体装置およびその製造方法 | |
JP3595397B2 (ja) | 半導体装置の製造方法 | |
JP2004296902A (ja) | 半導体装置及びその製造方法 | |
JP3627814B2 (ja) | 集積回路用コンデンサの構造およびその製造方法 | |
JP3785170B2 (ja) | 半導体装置及びその製造方法 | |
JP4523115B2 (ja) | 強誘電体メモリ装置及びその製造方法 | |
JP2008305960A (ja) | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ | |
JP3303852B2 (ja) | 半導体装置およびその製造方法 | |
KR20020055105A (ko) | 강유전체 메모리 소자의 제조 방법 | |
JP3820952B2 (ja) | 半導体装置およびその製造方法 | |
JP2004153293A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
JPH1056148A (ja) | 強誘電体メモリ及びその製造方法 | |
JP2010192620A (ja) | 不揮発性半導体記憶装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080403 |