JP2008305960A - 強誘電体キャパシタの製造方法及び強誘電体キャパシタ - Google Patents
強誘電体キャパシタの製造方法及び強誘電体キャパシタ Download PDFInfo
- Publication number
- JP2008305960A JP2008305960A JP2007151583A JP2007151583A JP2008305960A JP 2008305960 A JP2008305960 A JP 2008305960A JP 2007151583 A JP2007151583 A JP 2007151583A JP 2007151583 A JP2007151583 A JP 2007151583A JP 2008305960 A JP2008305960 A JP 2008305960A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- contact hole
- hydrogen barrier
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】強誘電体膜の劣化を防止した強誘電体キャパシタ及びこれを効率よく製造する方法を提供する。
【解決手段】下地絶縁膜4上に電荷蓄積部5を形成する工程と、電荷蓄積部5及び第1プラグ導電部81の上面を覆って、水素バリア膜61を形成する工程と、電荷蓄積部5上の水素バリア膜61と第1プラグ導電部81上の水素バリア膜61とを覆って、ストッパ膜65を形成する工程と、下地絶縁膜4上に層間絶縁膜7を形成する工程と、層間絶縁膜7とストッパ膜65と水素バリア膜61とをエッチングして、第1プラグ導電部81を露出させる第1コンタクトホール71及び、上部電極53を露出させる第2コンタクトホール72を同時に形成する工程と、を有する。ストッパ膜65は、コンタクトホール71、72を形成する工程のエッチングのエッチングレートが、層間絶縁膜7よりも小さい材料を用いて形成する。
【選択図】図3
【解決手段】下地絶縁膜4上に電荷蓄積部5を形成する工程と、電荷蓄積部5及び第1プラグ導電部81の上面を覆って、水素バリア膜61を形成する工程と、電荷蓄積部5上の水素バリア膜61と第1プラグ導電部81上の水素バリア膜61とを覆って、ストッパ膜65を形成する工程と、下地絶縁膜4上に層間絶縁膜7を形成する工程と、層間絶縁膜7とストッパ膜65と水素バリア膜61とをエッチングして、第1プラグ導電部81を露出させる第1コンタクトホール71及び、上部電極53を露出させる第2コンタクトホール72を同時に形成する工程と、を有する。ストッパ膜65は、コンタクトホール71、72を形成する工程のエッチングのエッチングレートが、層間絶縁膜7よりも小さい材料を用いて形成する。
【選択図】図3
Description
本発明は、強誘電体キャパシタの製造方法及び強誘電体キャパシタに関する。
強誘電体メモリ装置(FeRAM)は、強誘電体材料の自発分極を利用した低電圧及び高速動作が可能な不揮発性メモリであり、メモリセルが1トランジスタ/1キャパシタ(1T/1C)で構成できる。そのため、DRAM並の集積化が可能であることから、大容量の不揮発性メモリとして期待されている。
一般に、強誘電体メモリ装置のメモリセルは、基板上にトランジスタ、下地絶縁膜、電荷蓄積部、層間絶縁膜、配線層が順次形成されたスタック構造となっている。トランジスタは、ゲート電極と一対のソース/ドレイン領域とを有しており、例えばゲート電極は配線層に設けられたワード線に、ソース領域は配線層に設けられたビット線に、ドレイン領域は電荷蓄積部の下部電極に、それぞれ接続されており、電荷蓄積部の上部電極は配線層に設けられたグランド線に接続されている。これらの接続は、下地絶縁膜や層間絶縁膜に設けられたプラグ導電部を介して行われている。以上のような構成のメモリセルは、ゲート電極に電圧が印加されると、一対のソース/ドレイン領域間で電流が流れることが可能となり、電荷蓄積部にデータ(電荷)を書込み、あるいは電荷蓄積部からデータを読出しできるようになっている。
先述の電荷蓄積部は、上部電極と下部電極との間に強誘電体材料からなる強誘電体膜を備えている。強誘電体材料としては、ABO3の一般式で示されるペロブスカイト型の結晶構造を有するもの、具体的にはチタン酸ジルコン酸鉛(Pb(Zi,Ti)O3、以下PZTと称す)等が一般的である。このように、強誘電体材料は酸化物であるので、強誘電体メモリ装置を製造する際には、強誘電体膜が還元されて劣化してしまうことが無いように留意する必要がある。強誘電体膜の劣化が防止された強誘電体キャパシタとしては、電荷蓄積部を覆って水素バリア膜が形成されているもの(例えば、特許文献1)が挙げられる。
特開2006−310637号公報
先述したように、スタック構造の強誘電体メモリ装置では、電荷蓄積部上のグランド線接続用のプラグ導電部や、ビット線接続用のプラグ導電部等の複数のプラグ導電部が、層間絶縁膜に形成されている。これらプラグ導電部はエッチングで形成されたコンタクトホール内に形成されているが、ビット線接続用のプラグ導電部は、グランド線接続用のプラグ導電部よりも電荷蓄積部の厚さだけ厚いので、これらプラグ導電部に対応するコンタクトホールは異なる深さに形成する必要がある。
異なる深さのコンタクトホールを同じエッチング工程で形成すると、水素バリア膜や上部電極に膜減りや突き抜けを生じてしまい、強誘電体膜を劣化させるおそれがある。そのため通常は、複数回数のパターニングを行って、コンタクトホールを深さごとに形成する。しかしながら、このような方法では、レジスト等からなるマスクパターンの形成や、これを除去するためのアッシング処理、ウエット洗浄処理等を複数回数行うことによって生産性が損なわれることや、パターニングを複数回数行うことによるアライメントのずれに起因して歩留まりが低下すること等の不都合がある。
また、ウエット洗浄処理を複数回数行うので、特許文献1に開示されている半導体装置等の水素バリア膜を備えた強誘電体キャパシタは、電荷蓄積部上の水素バリア膜の開口部側壁にえぐれを生じ、強誘電体膜を劣化させてしまうおそれがある。詳しくは、水素バリア膜は一般にアルミニウム酸化物等で形成されており、ウエット洗浄処理の洗浄液に曝されるとの開口側壁がエッチングされてしまい、ここにえぐれを生じることがある。また、複数回数のウエット洗浄処理を行うと、えぐれ部が洗浄液に曝される時間が長くなりさらにエッチングされて、拡大し顕在化して水素バリア膜と電荷蓄積部との剥離部分となってしまう。
すると、このような剥離部分は、コンタクトホール内に水素バリア性のバリア導電膜(密着層)を形成する際に、バリア導電膜材料のカバレッジ性が悪くなるので、バリア導電膜のウィークポイントとなってしまう。そして、コンタクトホール内に還元雰囲気でプラグを形成する際には、バリア導電膜のウィークポイントを通って電荷蓄積部に侵入した還元ガスが、強誘電体膜を劣化させてしまう問題があった。
本発明は、以上のような事情を鑑みてなされたもので、水素バリア膜のえぐれを軽減させて強誘電体膜の劣化を防止し、優れたヒステリシス特性を有する強誘電体キャパシタ及びその製造方法を提供することを目的とする。
本発明の強誘電体キャパシタの製造方法は、
基板上に下地絶縁膜を形成し、この下地絶縁膜の所定位置に第1プラグ導電部を形成する工程と、
前記下地絶縁膜上に、下部電極と強誘電体膜と上部電極とからなる電荷蓄積部を形成する工程と、
前記電荷蓄積部及び前記第1プラグ導電部の上面を覆って、水素バリア膜を形成する工程と、
少なくとも前記電荷蓄積部上の水素バリア膜と前記第1プラグ導電部上の水素バリア膜とを覆って、ストッパ膜を形成する工程と、
前記ストッパ膜及び前記水素バリア膜を含む下地絶縁膜上に、層間絶縁膜を形成する工程と、
前記層間絶縁膜と前記ストッパ膜と前記水素バリア膜とをエッチングして、前記第1プラグ導電部の上面を露出させる第1コンタクトホール及び、前記電荷蓄積部の上部電極を露出させる第2コンタクトホールを同時に形成する工程と、
前記第1コンタクトホール内に、第2プラグ導電部を形成する工程と、
前記第2コンタクトホール内に、前記上部電極の上面を覆って水素バリア性の導電材料で密着層を形成する工程と、
前記密着層が形成された前記第2コンタクトホール内に、第3プラグ導電部を形成する工程と、を有し
前記ストッパ膜を形成する工程では、前記第1コンタクトホール及び第2コンタクトホールを形成する工程のエッチングにおいて、前記ストッパ膜のエッチングレートが前記層間絶縁膜のエッチングレートよりも小さい材料で、前記ストッパ膜を形成することを特徴とする。
基板上に下地絶縁膜を形成し、この下地絶縁膜の所定位置に第1プラグ導電部を形成する工程と、
前記下地絶縁膜上に、下部電極と強誘電体膜と上部電極とからなる電荷蓄積部を形成する工程と、
前記電荷蓄積部及び前記第1プラグ導電部の上面を覆って、水素バリア膜を形成する工程と、
少なくとも前記電荷蓄積部上の水素バリア膜と前記第1プラグ導電部上の水素バリア膜とを覆って、ストッパ膜を形成する工程と、
前記ストッパ膜及び前記水素バリア膜を含む下地絶縁膜上に、層間絶縁膜を形成する工程と、
前記層間絶縁膜と前記ストッパ膜と前記水素バリア膜とをエッチングして、前記第1プラグ導電部の上面を露出させる第1コンタクトホール及び、前記電荷蓄積部の上部電極を露出させる第2コンタクトホールを同時に形成する工程と、
前記第1コンタクトホール内に、第2プラグ導電部を形成する工程と、
前記第2コンタクトホール内に、前記上部電極の上面を覆って水素バリア性の導電材料で密着層を形成する工程と、
前記密着層が形成された前記第2コンタクトホール内に、第3プラグ導電部を形成する工程と、を有し
前記ストッパ膜を形成する工程では、前記第1コンタクトホール及び第2コンタクトホールを形成する工程のエッチングにおいて、前記ストッパ膜のエッチングレートが前記層間絶縁膜のエッチングレートよりも小さい材料で、前記ストッパ膜を形成することを特徴とする。
このようにすれば、第1、第2コンタクトホールを同じエッチング工程で略同時に形成することができる。詳しくは、第1、第2コンタクトホール形成部の層間絶縁膜を同時にエッチングすると、第2コンタクトホールは第1コンタクトホールよりも電荷蓄積部の厚さだけ浅いので、第2コンタクトホール形成部の層間絶縁膜が先に貫通し、ここにストッパ膜が露出する。ストッパ膜は、前記エッチングのエッチングレートが、層間絶縁膜よりも小さい(例えば1/10)材料で形成されているので、電荷蓄積部上のストッパ膜が露出した後にそのままエッチングを継続した場合に、第2コンタクトホール形成部のエッチングの進行は、ストッパ膜のエッチングレートに規定され、第1コンタクトホール形成部(層間絶縁膜)のエッチングの進行よりも遅くなる。
したがって、層間絶縁膜の材料や厚さ、電荷蓄積部の厚さ、エッチャントの種類等に応じてストッパ膜の材料を選択することにより、第1コンタクトホール形成部の層間絶縁膜をエッチングして貫通させ第1プラグ導電部上のストッパ膜を露出させるまでの時間に、電荷蓄積部上のストッパ膜がエッチングされる量はごく少量となる。よって、第1プラグ導電部上のストッパ膜と、電荷蓄積部上のストッパ膜とを、例えばストッパ膜用のエッチャントを用いてエッチングすることにより、ほぼ同じ時間でエッチングすることができる。また、それぞれの下地となる水素バリア膜も同様に、ほぼ同じ時間でエッチングすることができる。
従来の方法では、ストッパ膜を形成しないので、第1、第2コンタクトホールを同じエッチング工程で形成すると、電荷蓄積部の上部電極、あるいはこの上の水素バリア膜が長時間エッチャントに曝されてエッチングされることにより、膜減りや突き抜け等の不具合が生じる。この不具合を回避するためには、第1、第2コンタクトホールを個々に形成する必要があった。
ところが本発明の方法では、ストッパ膜を形成しているので、上部電極がエッチングされる等の不具合を生じることなく、第1、第2コンタクトホールを同じエッチング工程で形成することができる。したがって、第1、第2コンタクトホールを形成する際のパターニングの回数を減らすことができ、パターニングに伴うレジストパターン形成や、レジストパターン除去のアッシング処理、ウエット洗浄処理等の回数を減らすことができる。よって、強誘電体キャパシタを効率的に生産することができる。また、パターニングの回数を減らすことがでるので、アライメントのずれに起因する歩留まりの低下を抑制することができる。
ところが本発明の方法では、ストッパ膜を形成しているので、上部電極がエッチングされる等の不具合を生じることなく、第1、第2コンタクトホールを同じエッチング工程で形成することができる。したがって、第1、第2コンタクトホールを形成する際のパターニングの回数を減らすことができ、パターニングに伴うレジストパターン形成や、レジストパターン除去のアッシング処理、ウエット洗浄処理等の回数を減らすことができる。よって、強誘電体キャパシタを効率的に生産することができる。また、パターニングの回数を減らすことがでるので、アライメントのずれに起因する歩留まりの低下を抑制することができる。
また、パターニングに用いたレジストパターンを除去するウエット洗浄処理の回数を減らすことができるので、水素バリア膜と電荷蓄積部の上部電極との剥離を防止することができ、電荷蓄積部の強誘電体膜の劣化を防止することができる。
詳しくは、例えば従来の方法のように、電荷蓄積部上の第2コンタクトホールを形成した後にパターニングに用いたレジストパターンを除去し、その後に第1コンタクトホール用のレジストパターンを形成して第1コンタクトホールを形成し、再びレジストパターンを除去すると、前記水素バリア膜の開口側壁は少なくとも2回のウエット洗浄処理中に洗浄液に曝さる。すると、水素バリア膜の開口側壁は、洗浄液によってエッチングされえぐれ(ピット)を生じ、これが顕在化して水素バリア膜と電荷蓄積部の上部電極との間の剥離部分となってしまう。そして、第2コンタクトホール内に密着層を形成すると、前記剥離部分では密着層材料のカバレッジ性が損なわれるので、この部分に密着層の弱い部分(ウィークポイント)が生じてしまう。そして、第3プラグ導電部は、通常は第2コンタクトホール内に還元雰囲気でタングステン等の導電材料を埋め込んで形成するが、このときの還元ガスが前記ウィークポイントを通って電荷蓄積部に侵入し、酸化物からなる強誘電体膜を還元して劣化させてしまう。
詳しくは、例えば従来の方法のように、電荷蓄積部上の第2コンタクトホールを形成した後にパターニングに用いたレジストパターンを除去し、その後に第1コンタクトホール用のレジストパターンを形成して第1コンタクトホールを形成し、再びレジストパターンを除去すると、前記水素バリア膜の開口側壁は少なくとも2回のウエット洗浄処理中に洗浄液に曝さる。すると、水素バリア膜の開口側壁は、洗浄液によってエッチングされえぐれ(ピット)を生じ、これが顕在化して水素バリア膜と電荷蓄積部の上部電極との間の剥離部分となってしまう。そして、第2コンタクトホール内に密着層を形成すると、前記剥離部分では密着層材料のカバレッジ性が損なわれるので、この部分に密着層の弱い部分(ウィークポイント)が生じてしまう。そして、第3プラグ導電部は、通常は第2コンタクトホール内に還元雰囲気でタングステン等の導電材料を埋め込んで形成するが、このときの還元ガスが前記ウィークポイントを通って電荷蓄積部に侵入し、酸化物からなる強誘電体膜を還元して劣化させてしまう。
ところが、本発明の方法では、第1、第2コンタクトホールを同じエッチング工程で形成するので、パターニングに用いたレジストパターンを除去するウエット洗浄処理を1回行えばよく、前記水素バリア膜の開口側壁が洗浄液に曝される時間を短縮することができる。したがって、開口側壁のえぐれが顕在化することが防止され、水素バリア膜と上部電極との間に剥離が生じることが防止される。よって、ウィークポイントのない良好な密着層を形成することができ、第3プラグ導電部形成時の還元ガスが強誘電体膜を劣化させることが防止される。このようにして、優れた強誘電体特性の強誘電体膜を備えた、優れたヒステリシス特性の強誘電体キャパシタを製造することができる。
また、前記ストッパ膜を形成する工程では、ストッパ膜の材料として、SiN、IrOx、Ir、Ptのうち少なくとも一種を用いることが好ましい。
これらの材料は、第1、第2コンタクトホール形成の一般的なエッチング方法であるフッ素系ガスを用いたドライマエッチングにおいて、層間絶縁膜の一般的な材料であるSiO2よりも、エッチングのエッチングレートが非常に小さいので、前記ストッパ膜を確実に機能させることができる。
これらの材料は、第1、第2コンタクトホール形成の一般的なエッチング方法であるフッ素系ガスを用いたドライマエッチングにおいて、層間絶縁膜の一般的な材料であるSiO2よりも、エッチングのエッチングレートが非常に小さいので、前記ストッパ膜を確実に機能させることができる。
本発明の強誘電体キャパシタは、
基板上に形成された下地絶縁膜と、
前記下地絶縁膜の所定位置に形成された第1プラグ導電部と、
前記下地絶縁膜上に形成された、下部電極と強誘電体膜と上部電極とからなる電荷蓄積部と、
前記電荷蓄積部及び前記第1プラグ導電部の上面の周辺部を覆って形成された水素バリア膜と、
少なくとも前記電荷蓄積部上の前記水素バリア膜と前記第1プラグ導電部上の周辺の前記水素バリア膜とを覆って形成されたストッパ膜と、
前記ストッパ膜及び前記水素バリア膜を含む前記下地絶縁膜上の全面に形成された層間絶縁膜と、
前記第1プラグ導電部上において、前記層間絶縁膜と前記水素バリア膜と前記ストッパ膜とを貫通して形成され、かつ前記第1プラグ導電部と電気的に接続された第2プラグ導電部と、
前記電荷蓄積部上において、前記層間絶縁膜と前記水素バリア膜と前記ストッパ膜とを貫通して形成され、かつ前記上部電極と電気的に接続された第3プラグ導電部と、
前記上部電極と前記第3プラグ導電部との間に形成された、水素バリア性の導電材料からなる密着層と、を備え、
前記第3プラグ導電部は、エッチングで形成されてなる第2コンタクトホール内に形成され、
前記ストッパ膜は、第2コンタクトホール形成のエッチングのエッチングレートが、前記層間絶縁膜に対するエッチングレートよりも小さい材料からなっていることを特徴とする。
基板上に形成された下地絶縁膜と、
前記下地絶縁膜の所定位置に形成された第1プラグ導電部と、
前記下地絶縁膜上に形成された、下部電極と強誘電体膜と上部電極とからなる電荷蓄積部と、
前記電荷蓄積部及び前記第1プラグ導電部の上面の周辺部を覆って形成された水素バリア膜と、
少なくとも前記電荷蓄積部上の前記水素バリア膜と前記第1プラグ導電部上の周辺の前記水素バリア膜とを覆って形成されたストッパ膜と、
前記ストッパ膜及び前記水素バリア膜を含む前記下地絶縁膜上の全面に形成された層間絶縁膜と、
前記第1プラグ導電部上において、前記層間絶縁膜と前記水素バリア膜と前記ストッパ膜とを貫通して形成され、かつ前記第1プラグ導電部と電気的に接続された第2プラグ導電部と、
前記電荷蓄積部上において、前記層間絶縁膜と前記水素バリア膜と前記ストッパ膜とを貫通して形成され、かつ前記上部電極と電気的に接続された第3プラグ導電部と、
前記上部電極と前記第3プラグ導電部との間に形成された、水素バリア性の導電材料からなる密着層と、を備え、
前記第3プラグ導電部は、エッチングで形成されてなる第2コンタクトホール内に形成され、
前記ストッパ膜は、第2コンタクトホール形成のエッチングのエッチングレートが、前記層間絶縁膜に対するエッチングレートよりも小さい材料からなっていることを特徴とする。
前記ストッパ膜が形成されているので、前記第2コンタクトホールの形成と並行して、前記第1プラグ導電部上にコンタクトホール(第1コンタクトホール)を形成した場合に、電荷蓄積部の上部電極、あるいはこの上の水素バリア膜に膜減りや突き抜けが生じることが防止される。これにより、第1、第2コンタクトホールを並行して良好に形成することができ、これらコンタクトホールが個々に形成された場合よりも、レジストパターンを除去するウエット洗浄処理の回数を減らすことができる。したがって、前記水素バリア膜の開口側壁が、前記ウエット洗浄処理の洗浄液に曝される時間が短縮され、水素バリア膜の開口側壁が洗浄液にエッチングされてえぐれが顕在化することが防止されている。よって、えぐれが顕在化して生じる水素バリア膜と電荷蓄積部との間の剥離部分に起因して密着層にウィークポイントが生じることが防止され、第3プラグ導電部形成時の還元ガスがウィークポイントを通って強誘電体膜を劣化させることが防止されている。このようにして、本発明の強誘電体キャパシタは、劣化が防止された強誘電体膜を備えた、優れたヒステリシス特性のものとなっている。
また、前記ストッパ膜は、SiN、IrOx、Ir、Ptのうち少なくとも一種を材料に用いて形成されていることが好ましい。
一般に、層間絶縁膜はSiO2を材料として形成されており、この層間絶縁膜に第1、第2コンタクトホールを形成するエッチングとしてはフッ素系ガスをエッチャントとするドライエッチングが用いられる。前記のSiN、IrOx、Ir、Ptを用いて形成されたストッパ膜は、前記ドライエッチングにおいて、SiO2からなる層間絶縁膜よりもエッチングレートが非常に小さいので、確実に機能させることができる。
一般に、層間絶縁膜はSiO2を材料として形成されており、この層間絶縁膜に第1、第2コンタクトホールを形成するエッチングとしてはフッ素系ガスをエッチャントとするドライエッチングが用いられる。前記のSiN、IrOx、Ir、Ptを用いて形成されたストッパ膜は、前記ドライエッチングにおいて、SiO2からなる層間絶縁膜よりもエッチングレートが非常に小さいので、確実に機能させることができる。
以下、図面を参照して本発明の一実施形態を、強誘電体キャパシタを備えた強誘電体メモリ装置のメモリセルを例に用いて説明するが、本発明の技術範囲は以下の実施形態に限定されるものではない。また、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
図1は、本発明に係る強誘電体キャパシタの一実施形態を示すメモリセルの断面構成図である。図1に示すように、メモリセル1は、単結晶シリコン等からなる基板2上に形成されたスイッチングトランジスタ3と、スイッチングトランジスタ3を覆って形成された下地絶縁膜4と、下地絶縁膜4上に形成された電荷蓄積部5と、電荷蓄積部5を覆って形成された水素バリア膜61と、水素バリア膜61を覆って形成されたストッパ膜65と、ストッパ膜65を覆って形成された層間絶縁膜7と、を備えて構成されている。また、層間絶縁膜7上には、例えばAl(アルミニウム)等からなる配線パターン9が形成されており、本実施形態では配線パターン9はビット線91とグランド線92とを備えている。
前記スイッチングトランジスタ3は、本実施形態では基板2上に熱酸化法等で形成されたゲート絶縁膜31と、ゲート絶縁膜31上に形成された多結晶シリコン等からなるゲート電極32と、イオン注入法等で形成されたドープ領域33、34と、SiN等からなるサイドウォール35と、から構成されている。本実施形態では、ドープ領域33はソース領域となっており、ドープ領域34はドレイン領域となっている。このような構成により、図示しないワード線によってゲート電極32に電圧が印加されると、ソース領域33からドレイン領域34へ電流が流れることが可能となる。
前記下地絶縁膜4は、例えばSiO2からなるものであり、この下地絶縁膜4を貫通してビット線側下部コンタクトホール41及びグランド線側下部コンタクトホール42が形成されている。ビット線側下部コンタクトホール41及びグランド線側下部コンタクトホール42内壁には、例えばTiやTiN等の水素バリア性の導電材料からなる密着層45、46が形成されており、さらに密着層45、46上には、例えばタングステン等からなる導電部が埋設されている。本実施形態では、前記導電部として、前記ビット線側下部コンタクトホール41内のビット線側下部プラグ81と、前記グランド線側下部コンタクトホール42内のグランド線側下部プラグ82と、が形成されている。
前記電荷蓄積部5は、例えば下部電極51、強誘電体膜52、上部電極53が下地絶縁膜4のグランド線側下部プラグ82上に、順次形成されてなるものである。また、本実施形態では、下部電極51とグランド線側下部プラグ82との間に、下地導電部55が形成されている。下地導電部55は、本実施形態ではTiAlNからなるものであり、前記グランド線側下部プラグ82と前記下部電極51とを電気的に接続するものである。また、下地導電部55は、TiAlNが自己配向性を有しているので下部電極51を結晶配向が揃ったものとすることができる。また、下地導電部55は、TiAlNが水素バリア性と酸素バリア性とを兼ね備えているので、下部電極51が還元されることや、グランド線側下部プラグ82が酸化されることが防止できるようになっている。
前記下部電極51は、前記下地導電部55上に例えばIr(イリジウム)薄膜、IrOx(イリジウム酸化物)薄膜、Pt(プラチナ)薄膜が順次形成されてなるもので、前記Ir薄膜は、前記下地導電部55及び前記グランド線側下部プラグ82を介して前記スイッチングトランジスタ3のドレイン領域34と電気的に接続されている。また、前記強誘電体膜52は、ABO3の一般式で示されるペロブスカイト型の結晶構造を有する材料からなるもので、PZT(Pb(Zr、Ti)O3)やPLZT((Pb、La)(Zr、Ti)O3)、さらに、これら材料にニオブ(Nb)等の金属が加えられた強誘電体材料によって形成されている。また、前記上部電極53は、強誘電体膜52上にPt薄膜、IrOx薄膜、Ir薄膜が順次形成されてなるもので、Ir薄膜は後述するグランド線側上部プラグ(第3プラグ導電部)84を介してグランド線92と電気的に接続されている。下部電極51と上部電極53との間に電圧が印加されると、これら電極に挟持された前記強誘電体膜52に電荷を蓄積できるようになっている。
前記水素バリア膜61は、例えばAlOx(アルミニウム酸化物)からなるものであり、本実施形態では、後述するグランド線側上部プラグ84と対応する部分を除く前記電荷蓄積部5の上面及び側面と、前記電荷蓄積部5周辺の前記下地絶縁膜4上と、後述するビット線側上部プラグ83と対応する部分を除く前記ビット線側下部プラグ81上及びその周辺の前記下地絶縁膜4上と、に形成されている。電荷蓄積部5は、水素バリア膜61に覆われることにより、後述する層間絶縁膜7を形成する際の水素ガスや水蒸気等の還元ガスに曝されることが防止されている。先述したように電荷蓄積部5の強誘電体膜52は酸化物を材料としているので、還元ガスに曝されて還元されると強誘電体特性が損なわれて劣化してしまうが、水素バリア膜61によって劣化が防止できるようになっている。
前記ストッパ膜65は、後述する層間絶縁膜7に第2コンタクトホール72を形成するエッチングにおいて、層間絶縁膜7よりもエッチングレートが小さい材料で形成されている。具体的な材料としては、IrOx、Ir、Pt、SiN等を用いることができ、本実施形態ではSiNを用いて形成されている。また、本実施形態では、後述するグランド線側上部プラグ84と対応する部分を除く前記電荷蓄積部5上の水素バリア膜61の上面と、後述するビット線側上部プラグ83と対応する部分を除く前記ビット線側下部プラグ81上及びその周辺の前記下地絶縁膜4上の水素バリア膜61の上面と、に形成されている。
前記層間絶縁膜7は、例えばTEOS(テトラエトキシシラン)等を材料に用いて形成されたものである。また、前記下地絶縁膜4のビット線側下部プラグ81と対応する位置には、ビット線側上部コンタクトホール(第1コンタクトホール)71が形成されており、前記電荷蓄積部5上にはグランド線側上部コンタクトホール(第2コンタクトホール)72が形成されている。ビット線側上部コンタクトホール71の内壁及びグランド線側上部コンタクトホール72の内壁には、前記密着層45、46と同様に、TiやTiN等の水素バリア性の導電材料からなる密着層75、76が形成されており、さらに密着層75、76上には、例えばタングステン等からなる導電部が埋設されている。本実施形態では、前記導電部として、前記ビット線側上部コンタクトホール71内のビット線側上部プラグ(第2プラグ導電部)83と、前記グランド線側上部コンタクトホール72内のグランド線側上部プラグ(第3プラグ導電部)84と、が形成されている。
以上のように、電荷蓄積部5の上部電極53がグランド線側上部プラグ84等を介してグランド線92と電気的に接続され、下部電極51が、下地導電部55、グランド線側下部プラグ82、ビット線側下部プラグ81、ビット線側上部プラグ83等を介してビット線91と電気的に接続されることにより、上部電極53と下部電極51との間に電圧を印加することができ、これら電極間に挟持された強誘電体膜52に電荷を蓄積することができるようになっている。したがって、電荷蓄積部5は強誘電体キャパシタとして機能させることができるようになっている。
また、ビット線側下部プラグ81とグランド線側下部プラグ82との間にスイッチングトランジスタ3を介することにより、ビット線91から電荷蓄積部5へ伝達される電気信号をオンオフすることが可能となり、強誘電体キャパシタとスイッチングトランジスタ3とを備えたメモリセル1はデータを読出し、あるいは書込みすることができるようになっている。
次に、本発明の強誘電体キャパシタの製造方法を、前記メモリセル1の製造に適用した場合を例として説明する。なお、以下の説明で用いる図のうち、図3(a)〜(d)及び、図4(a)では、基板2(図1参照)等の下層構造を一部省略して示している。
まず、図2(a)に示すように、基板2上にスイッチングトランジスタ3を形成する。具体的には、まず単結晶シリコン等からなる基板2の所定位置に、LOCOS法で素子分離領域21を形成する。素子分離領域21が形成されることにより、素子分離領域21の間が、メモリセル領域となる。そして、基板2上に熱酸化法等でゲート絶縁膜31を形成し、この上に多結晶シリコン等からなるゲート電極32を形成する。そして、ゲート電極32と素子分離領域21との間の基板2中にイオン注入法で不純物イオンを注入し、ドープ領域33、34を形成する。そして、例えば基板2上の全面にSiNを成膜し、エッチバックすることによりサイドウォール35を形成する。そして、素子分離領域21とサイドウォール35との間のドープ領域33、34にイオン注入法で再度不純物イオンを注入することで、この部分のイオン濃度を高めて高濃度不純物領域(図示せず)を形成する。これらは公知の方法で形成することができる。
次に、図2(b)に示すように、スイッチングトランジスタ3が形成された基板2上に、下地絶縁膜4を形成し、下地絶縁膜4の所定位置にビット線側下部プラグ81及びグランド線側下部プラグ82を形成する。具体的には、例えばTEOSを原料ガスとしてCVD法で下地絶縁膜4を形成する。そして、下地絶縁膜4上に例えばポジ型のフォトレジストを成膜し、前記ドープ領域33、34と対応する位置を露光/現像してこの部分を除去し、レジストパターン(図示せず)を形成する。そして、このレジストパターンをマスクとして下地絶縁膜4をエッチングし、前記ドープ領域33に通じるビット線側下部コンタクトホール41と、前記ドープ領域34に通じるグランド線側下部コンタクトホール42と、を形成する。
そして、ビット線側下部コンタクトホール41の内壁と、グランド線側下部コンタクトホール42の内壁と、に例えばスパッタリング法でTi、TiNを順次成膜して、密着層45、46を形成する。そして、下地絶縁膜4の全面に例えばW(タングステン)をCVD法で成膜して、これをビット線側下部コンタクトホール41内と、グランド線側下部コンタクトホール42内と、に埋め込む。ビット線側下部コンタクトホール41内壁と、グランド線側下部コンタクトホール42内壁と、には前記密着層45、46が形成されており、ビット線側下部コンタクトホール41内と、グランド線側下部コンタクトホール42内と、にタングステンを良好に埋め込むことができる。そして、下地絶縁膜4上を下地絶縁膜4が露出するまでCMP法等で研磨し、下地絶縁膜4上のTi膜、TiN膜、タングステン膜を除去する。このようにして、ビット線側下部コンタクトホール41内にビット線側下部プラグ81を、グランド線側下部コンタクトホール42内にグランド線側下部プラグ82を、それぞれ形成する。これらは公知の方法で形成することができる。
次に、図2(c)に示すように、前記下地絶縁膜4上に下地導電部55及び、下部電極51と、強誘電体膜52と、上部電極53とからなる電荷蓄積部5を形成する。具体的には、まず前記下地絶縁膜4上に、下地導電部55の材料として、例えばTiAlN(チタンアルミナイトライド)をスパッタリング法で形成する。そして、この上に下部電極51の材料として、例えばIr(イリジウム)、IrOx(イリジウム酸化物)、Pt(プラチナ)をスパッタリング法で順次成膜する。そして、この上に強誘電体膜52の材料として、例えば(Pb(Zi,Ti)O3(チタン酸ジルコン酸鉛、以下PZTと称す)をゾルゲル法やスパッタリング法等で成膜する。そして、この上に上部電極53の材料として、例えばPt、IrOx、Irをスパッタリング法で順次成膜する。そして、これら材料膜の上面、すなわち上部電極53となる膜上に、例えばフォトリソグラフィ法でレジストパターンを形成し、これをマスクとして前記材料膜をエッチングして、下地導電部55と、この上に下部電極51、強誘電体膜52、上部電極53が順次積層された電荷蓄積部5とを形成する。
次に、図3(a)に示すように、本実施形態では前記電荷蓄積部5を含む下地絶縁膜4上の全面に、例えばAlOx(アルミニウム酸化物)をスパッタリング法で成膜し、このAlOx膜をパターニングすることによって、前記電荷蓄積部5の上面及び側面と、前記電荷蓄積部5周辺の前記下地絶縁膜4上と、前記ビット線側下部プラグ81上及びその周辺の前記下地絶縁膜4上と、に水素バリア膜61を形成する。
そして、水素バリア膜61の全面を覆ってストッパ膜65の材料を成膜し、この材料膜をパターニングすることによって、前記電荷蓄積部5上と、前記ビット線側下部プラグ81上及びその周辺の前記下地絶縁膜4上と、の水素バリア膜61上にストッパ膜65を形成する。ストッパ膜65の材料としては、後述する層間絶縁膜7に第2コンタクトホール72を形成するエッチングにおいて、層間絶縁膜7よりもエッチングレートが小さい(例えば1/10)材料を用いることができ、例えばIrOx、Ir、Pt、SiN等を用いることができる。
次に、図3(b)に示すように、前記水素バリア膜61及び前記ストッパ膜65を含む下地絶縁膜4上の全面に、例えばTEOS等を原料ガスに用いたCVD法によりSiO2からなる層間絶縁膜7を形成する。一般に、層間絶縁膜7の原料ガス(TEOS)が化学反応する際には、水素ガスや水蒸気等の還元ガスが発生する。前記電荷蓄積部5の強誘電体膜52は、酸化物であるPZTからなっており、したがって前記還元ガスに還元されると、強誘電体膜52は強誘電体特性が損なわれて劣化してしまう。しかしながら本実施形態の製造方法では、電荷蓄積部5を覆って水素バリア膜61及びストッパ膜65を形成しており、前記電荷蓄積部5が水素ガスに曝されないので、強誘電体膜52が劣化されることなく層間絶縁膜7を形成することができる。
次に、図3(c)に示すように、前記層間絶縁膜7と前記ストッパ膜65と前記水素バリア膜61とをエッチングして、前記第1プラグ導電部(ビット線側下部プラグ)81の上面を露出させる第1コンタクトホール(ビット線側上部コンタクトホール)71と、前記電荷蓄積部5の上部電極53を露出させる第2コンタクトホール(グランド線側上部コンタクトホール)72と、を同時に、すなわち同一工程で形成する。具体的には、層間絶縁膜7上に例えばポジ型のフォトレジストを成膜し、前記上部電極53と対応する位置とビット線下部プラグ81と対応する位置とを露光/現像してこの部分を除去し、レジストパターン(図示せず)を形成する。
そして、レジストパターンをマストとして、例えばフッ素系ガスをエッチャントに用いたドライエッチングで層間絶縁膜7をエッチングする。ここで、層間絶縁膜7の厚さが、電荷蓄積部5上では前記ビット線側下部プラグ81上よりも、電荷蓄積部5の厚さだけ薄いので、電荷蓄積部5上の層間絶縁膜7(グランド線上部コンタクトホール72形成部)が先に貫通する。そのため、電荷蓄積部5上のストッパ膜65は、ビット線側下部プラグ81上の層間絶縁膜7(ビット線側上部コンタクトホール71形成部)が貫通するまでの間、前記エッチャントに過剰に曝される。
ところが、本発明の方法では、前記エッチングのエッチングレートが、層間絶縁膜7よりも小さい材料でストッパ膜65を形成しているので、グランド線上部コンタクトホール72形成部のエッチングの進行をビット線側上部コンタクトホール71形成部のエッチングの進行よりも遅らせることができる。したがって、層間絶縁膜の材料や厚さ、電荷蓄積部の厚さ、エッチャントの種類等に応じてストッパ膜の材料を選択することにより、前記ビット線側下部プラグ81上の層間絶縁膜7がエッチングされて貫通するまでの、エッチングによる前記ストッパ膜65の膜厚減少量を非常に小さくすることができる。よって、前記ビット線側下部プラグ81上の層間絶縁膜7がエッチングによって貫通し、ここにストッパ膜65が露出したとき、ストッパ膜65の厚さは、電荷蓄積部5上とビット線側下部プラグ81上とで、ほぼ同じになっている。
そして、電荷蓄積部5上及びビット線側下部プラグ81上のストッパ膜65が露出した後に、ストッパ膜65の材料に応じたエッチャントを用いて、これらストッパ膜65の露出部をエッチングする。先述したように、電荷蓄積部5上とビット線側下部プラグ81上とで、ストッパ膜65の厚さは、ほぼ同じになっているので、これら露出部のストッパ膜65は、ほぼ同じ時間でエッチングすることができる。このようにして、電荷蓄積部5上及びビット線側下部プラグ81上のストッパ膜65をエッチングして、ここに前記水素バリア膜61を露出させる。
そして、水素バリア膜61の露出部を、水素バリア膜61の材料に応じたエッチャントを用いてエッチングして、電荷蓄積部5の上部電極53と、ビット線側下部プラグ81とを露出させる。電荷蓄積部5上の水素バリア膜61とグランド線側下部プラグ81上の水素バリア膜61とは、先述したストッパ膜65のエッチングと同様に、ほぼ同じ時間でエッチングすることができるので、上部電極53及びグランド線側下部プラグ81の露出面が、過剰にエッチャントに曝されることを防止することができ、エッチングによる上部電極53等の損傷を防止することができる。このようにして、ビット線側上部コンタクトホール71及びグランド線側上部コンタクトホール72を同時に形成する。
次に、ビット線側上部コンタクトホール71及びグランド線側上部コンタクトホール72を形成する際に用いた前記レジストパターンを、例えばアッシング処理して灰化し、さらにその残渣(有機汚染物)をウエット洗浄処理して除去することにより、レジストパターンを除去する。具体的なウエット洗浄処理の方法としては、硫酸と過酸化水素水の混合溶液(硫酸過水)を洗浄液として用いる方法(SPM洗浄)や、アンモニア水溶液と過酸化水素水との混合溶液(アンモニア過水)を洗浄液として用いる方法(APM洗浄)等が挙げられる。本実施形態では、アンモニア、過酸化水素水、水を適切な比率で混合したアンモニア過水を75〜85℃程度に加熱してAPM洗浄を行う。本発明の方法では、ビット線側上部コンタクトホール71及びグランド線側上部コンタクトホール72を同時に形成しているので、グランド線側上部コンタクトホール72内に露出した前記水素バリア膜61の開口側壁61aに、前記ウエット洗浄処理によってえぐれが生じることが軽減されている。
詳しくは、従来の方法では、ストッパ膜65を形成しないので、ビット線側上部コンタクトホール71及びグランド線側上部コンタクトホール72を同時に形成すると、上部電極53がエッチングされて損傷する不都合が生じる。そのため、ビット線側上部コンタクトホール71と、グランド線側上部コンタクトホール72と、を個々に形成している。すなわち、例えば電通荷蓄積部5上を開口させたレジストパターンを層間絶縁膜7上に形成し、これをマスクとしてエッチングしグランド線側上部コンタクトホール72を形成する。そして、先述したアッシング処理及びウエット洗浄処理で前記レジストパターンを除去し、ビット線側下部プラグ81上を開口させたレジストパターンを形成する。そして、これをマスクとしてエッチングしビット線側上部コンタクトホール71を形成して、再びアッシング処理及びウエット洗浄処理で前記レジストパターンを除去する。このような方法によれば、ビット線側上部コンタクトホール71及びグランド線側上部コンタクトホール72を形成するために少なくとも2回のウエット洗浄処理を行う必要があり、前記水素バリア膜61の開口側壁61aが洗浄液に長時間曝されてしまうので、開口側壁61aが洗浄液によってエッチングされてえぐれが生じ、これが顕在化して上部電極51と水素バリア膜61との間に剥離部分を生じてしまう。
しかしながら、本発明の方法では、ストッパ膜65を形成し、ビット線側上部コンタクトホール71及びグランド線側上部コンタクトホール72を同時に形成するので、レジストパターンを除去するウエット洗浄処理は1回行えばよく、開口側壁61aが洗浄液に曝される時間を大幅に短縮することができる。したがって、洗浄液にエッチングされることによる開口側壁61aのえぐれが軽減される。
しかしながら、本発明の方法では、ストッパ膜65を形成し、ビット線側上部コンタクトホール71及びグランド線側上部コンタクトホール72を同時に形成するので、レジストパターンを除去するウエット洗浄処理は1回行えばよく、開口側壁61aが洗浄液に曝される時間を大幅に短縮することができる。したがって、洗浄液にエッチングされることによる開口側壁61aのえぐれが軽減される。
次に、図3(c)に示すように、前記ビット線側下部プラグ81の露出面を含むビット線側上部コンタクトホール71内壁全体と、前記上部電極53の露出面を含むグランド線側上部コンタクトホール72内壁全体と、に例えばTi、TiNをスパッタリング法で順次成膜して、密着層75、76を形成する。このように、本実施形態では、上部電極53の露出面のみを覆うのではなく、グランド線側上部コンタクトホール72内壁全体を覆うようにして密着層76を形成している。先述したように、前記水素バリア膜61の開口側壁61aのえぐれを軽減していており、したがってえぐれ部分で密着層76材料(Ti、TiN)のカバレッジ性が損なわれることがなく、弱い部分(ウィークポイント)のない良好な密着層76を形成することができる。
次に、図4(a)に示すように、前記密着層75を含むビット線側上部コンタクトホール71内にビット線側上部プラグ(第2プラグ導電部)83を形成し、前記密着層76を含むグランド線側上部コンタクトホール72内にグランド線側上部プラグ(第3プラグ導電部)84を形成する。具体的には、例えばタングステンを層間絶縁膜7の全面にCVD法で成膜して、これをビット線側上部コンタクトホール71内及びグランド線側上部コンタクトホール72内に埋め込む。ビット線側上部コンタクトホール71内壁と、グランド線側上部コンタクトホール72内壁と、には前記密着層75、76が形成されており、タングステンを良好に埋め込むことができる。通常は、還元雰囲気でタングステンを成膜するが、前記上部電極53を覆って水素バリア性の材料で密着層76を形成しているので、水素ガス等の還元ガスが密着層76側から電荷蓄積部5に侵入して強誘電体膜52を還元して劣化させてしまうことが防止されている。
そして、例えば層間絶縁膜7上をCMP法で層間絶縁膜7上面が露出するまで研磨して、層間絶縁膜7上のタングステン膜や、Ti膜、TiN膜等を除去して、ビット線側上部コンタクトホール71内にビット線側上部プラグ83を、グランド線側上部コンタクトホール72内にグランド線側上部プラグ84を、それぞれ形成する。
次に、図4(b)に示すように、層間絶縁膜7上に配線パターン9を形成する。具体的には、層間絶縁膜7上に例えばAlをスパッタリング法で成膜する。そして、Al膜上にフォトレジストを成膜し、その所定位置を露光/現像してレジストパターン(図示せず)を形成する。そして、レジストパターンをマスクとしてAl膜をエッチングし、配線パターン9を形成する。本実施形態では、電荷蓄積部5上のグランド線側上部プラグ84と接続する配線パターン9をグランド線92とし、ビット線側上部プラグ83と接続する配線パターン9をビット線91とする。このようにして、メモリセル1を製造する。
以上のような、本発明の強誘電体キャパシタの製造方法によれば、ストッパ膜65を形成しているので、電荷蓄積部5の上部電極53がエッチングされて損傷することなく、第1コンタクトホール(ビット線側上部コンタクトホール)71と第2コンタクトホール(グランド線側上部コンタクトホール)72とを1回のパターニングで同時に形成することができる。したがって、第1コンタクトホール71及び第2コンタクトホールのパターニングに伴うレジストパターン形成や、レジストパターン除去のアッシング処理及びウエット洗浄処理等の回数を減らすことができ、効率よく強誘電体キャパシタを製造することができる。また、パターニングの回数を減らすことができるので、アライメントのずれによる歩留まりの低下を抑制することができる。
また、レジストパターンを除去するウエット洗浄処理の回数を減らすことができるので、洗浄液によって水素バリア膜61の開口側壁61aに生じるえぐれを軽減することができる。したがって、えぐれに起因する密着層76のウィークポイントの発生を抑制することができ、グランド線側上部プラグ84形成時の還元ガスがウィークポイントを通って電荷蓄積部5に侵入し強誘電体膜52を還元し劣化させることが防止される。よって、強誘電体膜52の強誘電体特性が損なわれることが防止され、優れたヒステリシス特性の強誘電体キャパシタを製造することができる。
また、本実施形態の方法によれば、ストッパ膜65をSiNで形成しており、ビット線側上部コンタクトホール71とグランド線側上部コンタクトホール72とを形成するエッチングにおいて、ストッパ膜65のエッチングレートが、SiO2からなる側間絶縁膜7のエッチングレートよりも極めて小さいので、ストッパ膜65を確実に機能させることができる。
なお、本実施形態では、電荷蓄積部5の上部電極53側の配線パターン9をグランド線91としたが、これをビット線として構成することもできる。また、例えば層間絶縁膜7上にワード線等の配線を形成して、これとゲート電極32とをプラグを介して接続する場合には、このプラグも第2プラグ導電部83と同様にして形成することができる。
また、層間絶縁膜7上のタングステン膜やTi、膜TiN膜等は、CMP法で研磨して除去するのではなく、配線パターン9を形成する際にAl膜をエッチングする工程でAl膜の除去部分とともに除去してもよい。
1・・・メモリセル、2・・・基板、3・・・スイッチングトランジスタ、4・・・下地絶縁膜、41・・・ビット線側下部コンタクトホール、42・・・グランド線側下部コンタクトホール、5・・・電荷蓄積部、51・・・下部電極、52・・・強誘電体膜、53・・・上部電極、55・・・下地導電部、61・・・水素バリア膜、61a・・・開口側壁、65・・・ストッパ膜、7・・・層間絶縁膜、71・・・ビット線側上部コンタクトホール(第1コンタクトホール)、72・・・グランド線側上部コンタクトホール(第2コンタクトホール)、75、76・・・密着層、81・・・ビット線側下部プラグ(第1プラグ導電部)、82・・・グランド線側下部プラグ、83・・・ビット線側上部プラグ(第2プラグ導電部)、84・・・グランド線側上部プラグ(第3プラグ導電部)、9・・・配線パターン、91・・・ビット線、92・・・グランド線
Claims (4)
- 基板上に下地絶縁膜を形成し、この下地絶縁膜の所定位置に第1プラグ導電部を形成する工程と、
前記下地絶縁膜上に、下部電極と強誘電体膜と上部電極とからなる電荷蓄積部を形成する工程と、
前記電荷蓄積部及び前記第1プラグ導電部の上面を覆って、水素バリア膜を形成する工程と、
少なくとも前記電荷蓄積部上の水素バリア膜と前記第1プラグ導電部上の水素バリア膜とを覆って、ストッパ膜を形成する工程と、
前記ストッパ膜及び前記水素バリア膜を含む下地絶縁膜上に、層間絶縁膜を形成する工程と、
前記層間絶縁膜と前記ストッパ膜と前記水素バリア膜とをエッチングして、前記第1プラグ導電部の上面を露出させる第1コンタクトホール及び、前記電荷蓄積部の上部電極を露出させる第2コンタクトホールを同時に形成する工程と、
前記第1コンタクトホール内に、第2プラグ導電部を形成する工程と、
前記第2コンタクトホール内に、前記上部電極の上面を覆って水素バリア性の導電材料で密着層を形成する工程と、
前記密着層が形成された前記第2コンタクトホール内に、第3プラグ導電部を形成する工程と、を有し
前記ストッパ膜を形成する工程では、前記第1コンタクトホール及び第2コンタクトホールを形成する工程のエッチングにおいて、前記ストッパ膜のエッチングレートが前記層間絶縁膜のエッチングレートよりも小さい材料で、前記ストッパ膜を形成することを特徴とする強誘電体キャパシタの製造方法。 - 前記ストッパ膜を形成する工程では、ストッパ膜の材料として、SiN、IrOx、Ir、Ptのうち少なくとも一種を用いることを特徴とする請求項1に記載の強誘電体キャパシタの製造方法。
- 基板上に形成された下地絶縁膜と、
前記下地絶縁膜の所定位置に形成された第1プラグ導電部と、
前記下地絶縁膜上に形成された、下部電極と強誘電体膜と上部電極とからなる電荷蓄積部と、
前記電荷蓄積部及び前記第1プラグ導電部の上面の周辺部を覆って形成された水素バリア膜と、
少なくとも前記電荷蓄積部上の前記水素バリア膜と前記第1プラグ導電部上の周辺の前記水素バリア膜とを覆って形成されたストッパ膜と、
前記ストッパ膜及び前記水素バリア膜を含む前記下地絶縁膜上の全面に形成された層間絶縁膜と、
前記第1プラグ導電部上において、前記層間絶縁膜と前記水素バリア膜と前記ストッパ膜とを貫通して形成され、かつ前記第1プラグ導電部と電気的に接続された第2プラグ導電部と、
前記電荷蓄積部上において、前記層間絶縁膜と前記水素バリア膜と前記ストッパ膜とを貫通して形成され、かつ前記上部電極と電気的に接続された第3プラグ導電部と、
前記上部電極と前記第3プラグ導電部との間に形成された、水素バリア性の導電材料からなる密着層と、を備え、
前記第3プラグ導電部は、エッチングで形成されてなる第2コンタクトホール内に形成され、
前記ストッパ膜は、第2コンタクトホール形成のエッチングのエッチングレートが、前記層間絶縁膜に対するエッチングレートよりも小さい材料からなっていることを特徴とする強誘電体キャパシタ。 - 前記ストッパ膜は、SiN、IrOx、Ir、Ptのうち少なくとも一種を材料に用いて形成されていることを特徴とする請求項3に記載の強誘電体キャパシタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007151583A JP2008305960A (ja) | 2007-06-07 | 2007-06-07 | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007151583A JP2008305960A (ja) | 2007-06-07 | 2007-06-07 | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008305960A true JP2008305960A (ja) | 2008-12-18 |
Family
ID=40234414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007151583A Withdrawn JP2008305960A (ja) | 2007-06-07 | 2007-06-07 | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008305960A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010225889A (ja) * | 2009-03-24 | 2010-10-07 | Fujitsu Semiconductor Ltd | 半導体装置およびその製造方法 |
JP2012008068A (ja) * | 2010-06-28 | 2012-01-12 | Seiko Epson Corp | 焦電型検出器、焦電型検出装置及び電子機器 |
-
2007
- 2007-06-07 JP JP2007151583A patent/JP2008305960A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010225889A (ja) * | 2009-03-24 | 2010-10-07 | Fujitsu Semiconductor Ltd | 半導体装置およびその製造方法 |
JP2012008068A (ja) * | 2010-06-28 | 2012-01-12 | Seiko Epson Corp | 焦電型検出器、焦電型検出装置及び電子機器 |
CN102368046A (zh) * | 2010-06-28 | 2012-03-07 | 精工爱普生株式会社 | 热电型检测器、热电型检测装置以及电子设备 |
US8736010B2 (en) | 2010-06-28 | 2014-05-27 | Seiko Epson Corporation | Pyroelectric detector, pyroelectric detection device, and electronic instrument |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7754501B2 (en) | Method for manufacturing ferroelectric capacitor | |
JP2009071242A (ja) | 半導体装置及びその製造方法 | |
JP2009071241A (ja) | 半導体装置及びその製造方法 | |
US20090068763A1 (en) | Method for manufacturing semiconductor device and its manufacturing method | |
JP4061618B2 (ja) | 強誘電体メモリ素子およびその製造方法 | |
JP2009071022A (ja) | 半導体装置の製造方法、及び半導体装置 | |
JP4515333B2 (ja) | 半導体装置の製造方法 | |
JP4838613B2 (ja) | 半導体装置の製造方法 | |
JP4445446B2 (ja) | 半導体装置の製造方法 | |
JP4580284B2 (ja) | 強誘電体素子の製造方法 | |
JP2010118439A (ja) | 半導体記憶装置及びその製造方法 | |
JP4621081B2 (ja) | 半導体装置の製造方法 | |
JP2008305960A (ja) | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ | |
US7094611B1 (en) | Method of producing ferroelectric capacitor | |
JP2005116675A (ja) | 半導体装置およびその製造方法 | |
JP4318607B2 (ja) | 強誘電体キャパシタの製造方法 | |
JP2008300396A (ja) | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ | |
JP2008300397A (ja) | 強誘電体キャパシタの製造方法 | |
JP2010141143A (ja) | 半導体装置及びその製造方法 | |
JP4467891B2 (ja) | 半導体装置の製造方法 | |
JP5338150B2 (ja) | 半導体装置の製造方法 | |
KR100846365B1 (ko) | 노블계 하드마스크를 이용한 강유전체 메모리소자의캐패시터 제조 방법 | |
JP2010287771A (ja) | 半導体装置及びその製造方法 | |
JP2009081229A (ja) | 半導体装置及びその製造方法 | |
JP2004296902A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100907 |