JP2010225889A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010225889A JP2010225889A JP2009072004A JP2009072004A JP2010225889A JP 2010225889 A JP2010225889 A JP 2010225889A JP 2009072004 A JP2009072004 A JP 2009072004A JP 2009072004 A JP2009072004 A JP 2009072004A JP 2010225889 A JP2010225889 A JP 2010225889A
- Authority
- JP
- Japan
- Prior art keywords
- film
- barrier film
- forming
- conductive
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims abstract description 111
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 60
- 239000001257 hydrogen Substances 0.000 claims abstract description 60
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 60
- 239000011229 interlayer Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000003990 capacitor Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 34
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 25
- 239000010937 tungsten Substances 0.000 claims abstract description 25
- 238000002294 plasma sputter deposition Methods 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 8
- 238000004544 sputter deposition Methods 0.000 claims description 43
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 16
- 239000001301 oxygen Substances 0.000 claims description 16
- 229910052760 oxygen Inorganic materials 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 9
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 230000009467 reduction Effects 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 37
- 230000008569 process Effects 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 206010021143 Hypoxia Diseases 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 230000010287 polarization Effects 0.000 description 5
- 208000022010 Lhermitte-Duclos disease Diseases 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 3
- 239000002923 metal particle Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000001552 radio frequency sputter deposition Methods 0.000 description 3
- 230000002269 spontaneous effect Effects 0.000 description 3
- 238000005477 sputtering target Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910000457 iridium oxide Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- WYEMLYFITZORAB-UHFFFAOYSA-N boscalid Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC=C1NC(=O)C1=CC=CN=C1Cl WYEMLYFITZORAB-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- -1 etc. Inorganic materials 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】ＦｅＲＡＭを構成する強誘電体キャパシタの上部電極を露出するビアホールに、優れたステップカバレッジで導電性水素バリア膜を形成し、タングステン膜により、ＣＶＤ法で埋め込む際の強誘電体膜の還元を抑制する。
【解決手段】基板上に、下部電極１６Ｂ、強誘電体からなる容量絶縁膜１６Ｃ及び上部電極１６Ｄを有するキャパシタを形成する工程と、前記キャパシタを覆う層間絶縁膜を形成する工程と、前記層間絶縁膜に、前記上部電極が露出する接続孔を形成する工程と、自己イオン化プラズマスパッタ法を使用して、前記接続孔の内面および前記層間絶縁膜上に第１の導電性バリア膜１８Ｔを成膜する工程と、非自己イオン化プラズマスパッタ法を使用して、前記第１の導電性バリア膜上に積層して第２の導電性バリア膜１８Ｎを成膜する工程と、前記第２の導電性バリア膜により内面が画定される前記接続孔を、金属により埋める工程とを有することを特徴とする。
【選択図】図６Ｂ
【解決手段】基板上に、下部電極１６Ｂ、強誘電体からなる容量絶縁膜１６Ｃ及び上部電極１６Ｄを有するキャパシタを形成する工程と、前記キャパシタを覆う層間絶縁膜を形成する工程と、前記層間絶縁膜に、前記上部電極が露出する接続孔を形成する工程と、自己イオン化プラズマスパッタ法を使用して、前記接続孔の内面および前記層間絶縁膜上に第１の導電性バリア膜１８Ｔを成膜する工程と、非自己イオン化プラズマスパッタ法を使用して、前記第１の導電性バリア膜上に積層して第２の導電性バリア膜１８Ｎを成膜する工程と、前記第２の導電性バリア膜により内面が画定される前記接続孔を、金属により埋める工程とを有することを特徴とする。
【選択図】図６Ｂ
Description
本発明は一般に半導体装置に係り、特に強誘電体膜を有する半導体装置の製造方法に関する
強誘電体メモリ装置（ＦｅＲＡＭ）は、電源を切っても記憶した情報を保持することのできる不揮発性半導体記憶装置である。ＦｅＲＡＭでは、情報の記憶を、強誘電体のヒステリシス特性を利用して行う。
典型的なＦｅＲＡＭは強誘電体膜を１対の電極により挟持した強誘電体キャパシタを有し、電極間の印加電圧に応じて前記強誘電体キャパシタ中に分極を誘起することにより、情報を記憶する。このように強誘電体膜中に分極の形で書き込まれた情報は、印加電圧を取り去っても保持される。
かかる強誘電体キャパシタでは、印加電圧の極性を反転すれば自発分極の極性も反転する。そこで、この自発分極を検出することにより、書き込まれた情報を読み出すことが出来る。ＦｅＲＡＭはフラッシュメモリに比べ低電圧で動作し、かつ電圧駆動型の素子であるため、低電力で高速の情報の書き込みが可能である。一般にＦｅＲＡＭでは、前記強誘電体膜として、組成が概略的にＰｂ（Ｚｒ，Ｔｉ）Ｏ3で表されるＰＺＴなどのペロブスカイト膜が使われる。このＰＺＴ膜は、他にＣａやＬａなどを含んでいる場合もあり、また前記の化学量論組成（Ｚｒ，Ｔｉ）Ｏ3からずれた非化学量論組成を有する場合もある。特にＰＺＴにおいて酸素が前記化学量論組成から不足して酸素欠損が生じると、反転電荷量で代表される本来の強誘電性やリーク電流特性が劣化するため、ＦｅＲＡＭの製造プロセスにおいて酸素欠損を補償することが重要である。
図１は、いわゆるプレーナ型のＦｅＲＡＭの概略的構造を示す図である。
図１を参照するに、シリコン基板１１上にはＳＴＩ（シャロートレンチアイソレーション）構造の素子分離領域１１Ｉによりメモリセルトランジスタのための素子領域１１Ａが画成されており、前記素子領域１１Ａにおいては前記シリコン基板１１上にゲート絶縁膜１２を介してメモリセルトランジスタのポリシリコンゲート電極１３が形成されており、前記シリコン基板中には、前記ゲート電極１３直下のチャネル領域１1Ｃｈを挟んで、一対のＬＤＤ領域１１ａ，１１ｂが、例えばｎ型拡散領域により形成されている。
また前記ゲート電極１３はその両側壁面上に側壁絶縁膜１３Ｗを担持し、前記素子領域１１Ａでは前記シリコン基板１１中、前記一対の側壁絶縁膜１３Ｗの、前記チャネル領域１１Ｃhから見てそれぞれ外側に、例えばｎ＋型のソース領域１３ｃおよびドレイン領域１３ｄが形成されている。
前記ゲート電極１３は、側壁絶縁膜１３Ｗ共々、シリコン酸化膜などよりなる絶縁膜１４により覆われ、前記絶縁膜１４中には、前記ドレイン領域１３ｄにコンタクトして、例えばＷ（タングステン）よりなるプラグ１４Ａが、Ｔａ／ＴａＮなど、高融点金属膜およびその窒化物膜の積層よりなる密着膜１４Ｂを介して形成されている。
さらに前記絶縁膜１４の上面は、例えばＳｉＯＮなどよりなり、酸素の侵入を素子する酸素バリア膜１５により覆われ、その上に第１の層間絶縁膜１６が、例えばシリコン酸化膜により形成されている。
前記層間絶縁膜１６の一部１６Ａには、Ｐｔなどよりなる下部電極１６Ｂが形成され、前記下部電極１６Ｂ上には例えばＰＺＴなどのペロブスカイト膜よりなる強誘電体膜１６Ｃが、例えばスパッタにより、（１１１）配向で形成されている。さらに前記強誘電体膜１６Ｃ上には、例えばＩｒＯｘなどの導電性酸化物よりなる上部電極１６Ｄが形成されている。前記下部電極１６Ｂ，強誘電体膜１６Ｃおよび上部電極１６Ｄは、強誘電体キャパシタ１６Ｑを構成する。
さらに前記層間絶縁膜１６は、前記強誘電体キャパシタ１６Ｑ共々、酸化アルミニウム（Ａｌ2Ｏ3）よりなり水素の侵入を阻止する絶縁性水素バリア膜１７により覆われ、さらに例えばシリコン酸化膜よりなる第２の層間絶縁膜１８が、前記絶縁性水素バリア膜１７を覆って形成される。
前記第２の層間絶縁膜１８は平坦化された上面が、前記絶縁性水素バリア膜１７と同様な別の水素バリア膜１９により覆われており、さらにその上に前記第１あるいは第２の層間絶縁膜と同様な第３の層間絶縁膜２０が形成される。
さらに前記第３の層間絶縁膜２０および前記水素バリア膜１９を貫通し、前記第２の層間絶縁膜１８中に侵入するビアホール１８ＶＡを、前記上部電極１６Ｄを露出するように形成し、前記ビアホールを、Ｔｉ／ＴｉＮ積層構造膜、あるいはＴｉＮ膜などの密着膜兼導電性水素バリア膜１８ａを介してタングステンで埋込み、タングステンプラグ１８Ａが形成される。
同様に前記第３の層間絶縁膜２０および前記水素バリア膜１９を貫通し、さらに前記第２の層間絶縁膜１８，絶縁性水素バリア膜１７および第１の層間絶縁膜１６を貫通し、前記Ｗプラグ１４Ａを露出するビアホールＶＢを形成し、前記ビアホール１８ＶＢをＴｉＮ膜やＴｉ／ＴｉＮ積層構造膜などの密着膜１８ｂを介してタングステンで埋込み、タングステンプラグ１８Ｂが形成される。
さらも前記第３の層間絶縁膜２０中に８は、前記絶縁性水素バリア膜１７、第２の層間絶縁膜１８、および絶縁性水素バリア膜１７を貫通して前記下部電極１６Ｂを露出するビアホールＶＣが形成され、前記ビアホール１８ＶＣは、同様にＴｉＮ膜やＴｉ／ＴｉＮ積層構造膜などの密着膜１８ｃを介してタングステンで埋込み、タングステンプラグ１８Ｃが形成されている。
ところで、近年ではＦｅＲＡＭにおいても微細化に対する厳しい要求が課せられており、これに伴い強誘電体キャパシタの微細化が要求されている。このような強誘電体キャパシタの微細化に伴いビアプラグ１８Ａも微細化されており、ビアプラグ１８Ａが形成されるビアホール１８ＶＡのアスペクト比が増大している。
図２は、前記ビアプラグ１８Ａが形成されるビアホール１８ＶＡ上への前記密着膜１８ａの形成を示す図である。
図２の例では、前記導電性水素バリア膜１８ａは、通常のスパッタ法により形成されているが、通常のスパッタ法では、ターゲットの全面からスパッタされた金属粒子が様々な方向から前記層間絶縁膜２０上に飛来するため、前記ビアプラグ１８Ａのアスペクト比が増大すると、ビアホール１８ＶＡの開口上縁部近傍に庇構造１８ｏが形成される一方、ビアホール１８ＶＡの側壁面や底面には不連続で不完全な膜が形成されるだけとなり、ビアホール１８ＶＡをタングステンプラグ１８Ａで充填した後も、ビアホール１８ＶＡとタングステンプラグ１８Ａの界面を伝って水素が強誘電体キャパシタ１６Ｑに容易に侵入し、強誘電体膜１６Ｃを還元してしまう問題が生じやすい。またこのようにビアホール１８ＶＡの開口上縁部近傍に導電性水素バリア膜１８ａの庇構造が形成されている場合、かかるビアホール１８ＶＡをＣＶＤ法によりタングステップ膜で充填してタングステンプラグ１８Ａを形成しても、形成されたタングステンプラグ１８Ａ中にはシームやボイドなどの欠陥が形成されやすく、このような欠陥にＨＦなどの不純物が侵入すると、後々、ＦｅＲＡＭの信頼性に対して様々な問題が引き起こされる恐れがある。
これに対し従来、図３に示すように、スパッタターゲット３４の背後に、逆極性のマグネット３５Ａ，３５Ｂを配設したマグネトロン３５を設け、前記マグネトロン３５からの磁場により電子を捕捉し、高密度プラズマをスパッタターゲット３４の表面近傍に局所的に形成する構成の、いわゆる自己イオン化プラズマ（ＳＩＰ：self-ionized plasma）型とよばれるスパッタ装置３０が知られている。
図３を参照するに、ＳＩＰ型のスパッタ装置３０は直流マグネトロンスパッタ装置の一種であり、排気ポート３１Ａにおいて排気される処理容器３１を備え、前記処理容器３１中には被処理基板３１を保持する基板保持台３２が配設されている。また前記処理容器３１内部には、ガスポート３１Ｂより、アルゴン（Ａｒ）ガスなどのプラズマガスが、ガス源３１Ｃより供給される。
前記処理容器３１の上部には、前記基板保持台３２上の被処理基板３３に対向するように、スパッタターゲット３４が配設されており、スパッタターゲット３４には負の直流バイアスが印加され、基板保持台３２には、交流電源３２Ａから交流バイアスが印加される。
かかるＳＩＰ型のスパッタ装置３０では、前記マグネトロン３５がスパッタターゲット３４の背後において、スパッタターゲットの中心軸３４Ｃの回りで回動され、前記スパッタターゲット３４の表面近傍には、前記マグネトロン３５に対応して局所的に高密度プラズマが形成される。そこでこのような局所的な高密度プラズマによりスパッタされた金属粒子は、図４に示すようにスパッタターゲット３４のプラズマ形成領域から略垂直方向に放出されたものが、ほぼそのまま、前記被処理基板３２に、前記被処理基板３２の基板面に対して略垂直に飛来し、堆積する。このため、ＳＩＰ型のスパッタ装置３０を使うことにより、アスペクト比が大きく深いビアホールであっても、庇構造を形成することなく、ビアホール底部に所望の成膜を効率的に行うことが可能となる。さらに前記マグネトロン３５を、前記スパッタターゲット３４の中心軸３４Ｃの回りで回動させることにより、前記被処理基板３２の表面に一様な金属粒子の堆積が生じる。
図３のスパッタ装置３０は、アプライドマテリアル社より、登録商標面ＡＰＰＬＩＥＤ ＥＮＤＵＲＡとして市販されており、多層配線構造において、径が０．３５μｍ以下でアスペクト比が非常に大きいビアホールや配線溝にＴｉ／ＴｉＮ積層膜構造の密着膜を形成する際に使われている。
一方、このようなＳＩＰ型のスパッタ装置３０を使った場合、径が０．３５μｍ以下の非常に微細なビアホールでも、底面および側壁面を金属膜で覆うことはできるものの、また、ビアホールの底面においては十分な成膜速度が得られ、所望の膜厚の金属膜が形成されるものの、側壁面では金属膜の成膜速度が非常に遅く、３ｎｍ／分程度にしかならないため、形成される金属膜の膜厚が特にビアホールの側壁面において薄くなり、金属膜をビアホール側壁面に５ｎｍを超える膜厚で形成することが困難であるという問題が生じる。これはまた、このようなＳＩＰ型のスパッタ装置３０を、ＦｅＲＡＭのビアホール１８ＶＡへの導電性水素バリア膜１８ａの形成に使った場合、ビアホール１８ＶＡの側壁面において膜１８ａの膜厚が図４に示すように薄くなりすぎ、水素バリア膜としての機能が十分に果たされない恐れがあることを意味する。実際に電気特性が不良なＦｅＲＡＭを解析してみると、ビアホール１８ＶＡ底部の外周部近傍において強誘電体膜１６Ｃの還元が生じており、このような部分において水素が、図５に矢印で示すようにバリア膜を超えて侵入していることが確認されている。またＳＩＰ型のスパッタ装置３０では、プラズマの形成がターゲット表面のうち、マグネトロン３５近傍の領域に限定されるため、水素バリアとして有効な膜厚の成膜を被処理基板の全面にわたって行おうとすると、マグネトロン３５を、プラズマを形成したまま軸回りで回転させるなど、ターゲット背面で移動さる必要があるが、このようなプロセスでは基板処理に長い時間がかかり、またこれに伴い被処理基板３３およびターゲット３４の温度が上昇してしまう問題が生じる。
一の側面によれば半導体装置は、素子分離領域により素子領域が画成された基板と、前記基板上に、前記素子領域中のチャネル領域に対応して、ゲート絶縁膜を介して形成されたゲート電極と、前記素子領域中、前記チャネル領域の第１の側に形成されたソース領域と、前記素子領域中、前記チャネル領域の、前記第１の側に対向する第２の側に形成されたドレイン領域と、前記ゲート電極を覆い、絶縁性酸素バリア膜を含む絶縁膜と、
前記絶縁膜上に形成され、下部電極と強誘電体膜と上部電極とを有する強誘電体キャパシタと、前記強誘電体キャパシタの側壁面および上面を連続して覆う絶縁性水素バリア膜と、前記強誘電体キャパシタを、前記絶縁性水素バリア膜を介して覆う層間絶縁膜と、前記層間絶縁膜中に形成され、前記上部電極を露出する開口部と、を有し、前記第１の開口部の底面および側壁面は、前記底面における厚さが前記側壁面における厚さよりも大きくなる形状の第１の導電性水素バリア膜により覆われており、さらに前記第１の導電性水素バリア膜は、前記開口部の底面および側壁面とも略同一の膜厚となる形状の第２の導電性水素バリア膜により覆われており、前記開口部は、前記第１および第２の導電性水素バリア膜を介して、タングステン膜により充填されていることを特徴とする。
前記絶縁膜上に形成され、下部電極と強誘電体膜と上部電極とを有する強誘電体キャパシタと、前記強誘電体キャパシタの側壁面および上面を連続して覆う絶縁性水素バリア膜と、前記強誘電体キャパシタを、前記絶縁性水素バリア膜を介して覆う層間絶縁膜と、前記層間絶縁膜中に形成され、前記上部電極を露出する開口部と、を有し、前記第１の開口部の底面および側壁面は、前記底面における厚さが前記側壁面における厚さよりも大きくなる形状の第１の導電性水素バリア膜により覆われており、さらに前記第１の導電性水素バリア膜は、前記開口部の底面および側壁面とも略同一の膜厚となる形状の第２の導電性水素バリア膜により覆われており、前記開口部は、前記第１および第２の導電性水素バリア膜を介して、タングステン膜により充填されていることを特徴とする。
他の側面によれば半導体装置の製造方法は、基板上に、下部電極、絶縁性の金属酸化物からなる容量絶縁膜及び上部電極を有するキャパシタを形成する工程と、前記キャパシタを覆う層間絶縁膜を形成する工程と、前記層間絶縁膜に、前記上部電極が露出する接続孔を形成する工程と、ターゲット表面に局所的にプラズマを形成してスパッタを行う自己イオン化プラズマスパッタ法を使用して、前記接続孔の内面および前記層間絶縁膜上に第１の導電性バリア膜を成膜する工程と、ターゲットの全面にプラズマを形成してスパッタを行う非自己イオン化プラズマスパッタ法を使用して、前記第１の導電性バリア膜上に積層して第２の導電性バリア膜を成膜する工程と、次いで、前記第２の導電性バリア膜により内面が画定される前記接続孔を、金属により埋める工程とを有することを特徴とする。
前記接続孔の内面および前記層間絶縁膜上に第１の導電性バリア膜を、ターゲット表面に局所的にプラズマを形成してスパッタを行う自己イオン化プラズマスパッタ法を使用して成膜することにより、前記接続孔がアスペクト比の大きなものであっても、接続孔底部に前記第１の導電性バリア膜を十分な厚さで、かつ前記接続孔の開口上縁部近傍に庇構造を形成することなく成膜することができ、かつ、このようにして形成した第１の導電性バリア膜の上に、非自己イオン化プラズマスパッタ法を使用して、前記第１の導電性バリア膜上に積層して第２の導電性バリア膜を成膜することにより、前記第１の導電性バリア膜の膜厚が薄くなりやすい前記接続孔の側壁面に、前記第２の導電性バリア膜を十分な膜厚で成膜することが可能となり、前記接続孔の底面の周辺部において前記第１の導電性バリア膜を介して生じやすい、強誘電体キャパシタ中への水素の侵入を効果的に阻止することが可能となる。
［第１の実施形態］
図６Ａ〜図６Ｄは、第１の実施形態によるＦｅＲＡＭにおけるビアプラグ１８Ａの形成工程を示す図である。なお本実施形態のＦｅＲＡＭは先に図１で説明した従来のＦｅＲＡＭ１０と、導電性水素バリア膜１８ａの構成以外、類似した構成を有しており、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。以下の説明では、導電性バリア膜１８ａとしてＴｉ膜１８ＴとＴｉＮ膜１８Ｎを積層した積層構造膜を形成する場合を説明する。
図６Ａ〜図６Ｄは、第１の実施形態によるＦｅＲＡＭにおけるビアプラグ１８Ａの形成工程を示す図である。なお本実施形態のＦｅＲＡＭは先に図１で説明した従来のＦｅＲＡＭ１０と、導電性水素バリア膜１８ａの構成以外、類似した構成を有しており、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。以下の説明では、導電性バリア膜１８ａとしてＴｉ膜１８ＴとＴｉＮ膜１８Ｎを積層した積層構造膜を形成する場合を説明する。
図６Ａを参照するに、本実施形態では前記層間絶縁膜２０中にビアホール１８ＶＡを形成した後、前記ビアホール１８ＶＡの底面および側壁面を、最初に前記図３のＳＩＰ型スパッタ装置を使い、前記Ｔｉ膜１８Ｔにより連続的に覆う。
より具体的には、前記層間絶縁膜２０中に前記ビアホール１８Ａを、３５０ｎｍの径および１４００ｎｍの深さで形成した後、前記基板１１を図３で説明したＳＩＰ型スパッタ装置３０の処理容器３３中に導入し、前記基板保持台３２上に被処理基板３３として載置する。また前記ターゲット３４としてＴｉターゲットが装着されている。ただし本発明は上記の特定のビア径およびビア深さに限定されるものではなく、アスペクト比が大きなビアホールに対して一般的に有効である。
さらに前記処理容器中にＡｒガスを常圧下、６０ｓｃｃｍの流量で導入し、基板保持台３２に２５０Ｗの交流バイアスを印加する。この状態で前記ターゲット３４に２２５０Ｗの直流パワーを投入し、前記ターゲット３４のうち、マグネトロン３５直下の部分に局所的に高密度プラズマを励起し、前記Ｔｉ膜１８Ｔを、平坦面上における膜厚（ブランケット膜厚）が約１０ｎｍとなるように形成する。このプロセスでは、前記被処理基板３３の温度が約２００℃程度まで上昇する。
図３のＳＩＰ型スパッタ装置３０では、先にも説明したように、ターゲット３４直下の、マグネトロン３５に対応する径が典型的には約３００ｍｍの領域に局所的に高密度プラズマが形成されてスパッタが生じ、スパッタされたＴｉ粒子がそのまま前記ビアホール１８ＶＡに、基板面に略垂直方向に入射するため、またターゲットの他の領域でスパッタされた粒子が斜めに入射することがなく、ビアホール１８が４．０を超える大きなアスペクト比を有するものであっても、ビアホール１８ＶＡの底部に効率よくＴｉ粒子が到達し、その結果、ビアホール１８ＶＡの底部において膜厚が増大し、側壁面で膜厚が減少する特徴的な断面形状のＴｉ膜１８Ｔが得られる。例えば前記ビアホール１８ＶＡの底面において前記Ｔｉ膜１８Ｔは４０ｎｍ〜６０ｎｍ程度の高さＨ１を有するのに対し、ビアホール１８ＶＡの側壁面では前記Ｔｉ膜１８ａは５ｎｍ〜１０ｎｍ程度の厚さｔ１を有する。
次に前記被処理基板３１をいったん大気中に取り出し、室温まで冷却した後、図７に示す一般的なＲＦスパッタ装置６０の処理容器６１に導入し、前記処理容器６１中の基板保持台６２上に被処理基板６３として載置する。ここで前記ＲＦスパッタ装置６０では処理容器６１が排気ポート６１Ａを介して排気され、また前記基板保持台６２上の被処理基板６３に対向して、ＴｉあるいはＴｉＮよりなるターゲット６４が保持されている。前記ターゲット６４に高周波源６５から周波数が１００ｋＨｚの高周波を印加することにより、ターゲット６４の全面にプラズマが形成され、ターゲット６４の全面においてスパッタが生じる。図６Ａのスパッタ処理工程は、例えば３０秒〜６０秒程度の時間実行すれば十分である。
さらに前記基板保持台６２中のヒータを駆動し、前記被処理基板６３の温度を約４００℃まで昇温させ、この状態で前記処理容器６１内部の圧力を例えば１．５Ｔｏｒｒ（２００Ｐａ）に維持し、前記処理容器６１中にヘリウム（Ｈｅ）ガスと窒素ガスを、それぞれ２２５ｓｃｃｍおよび３００ｓｃｃｍの流量で供給することにより、ターゲット６４の表面を窒化しつつ、スパッタを行う。
このようなスパッタの結果、図６Ｂに示すように前記Ｔｉ膜１８Ｔ上には、ＴｉＮ膜１８Ｎが、前記ビアホール１８ＶＡの底面上においても側壁面上においても、略同一の、５０ｎｍ〜１００ｎｍの厚さｔ２に、短時間で効率よく形成される。ここで前記ＴｉＮ膜１８Ｎは、その下のＴｉ膜１８Ｔとともに、前記導電性バリア膜１８ａを構成する。また前記導電性バリア膜１８ａは同時に密着膜としても作用する。図６Ｂのスパッタ処理工程は、例えば３０秒〜６０秒程度の時間実行すれば十分である。なお、前記ＴｉＮ膜１８Ｎの形成は、Ｔｉ膜１８Ｔ上になされるため、スパッタターゲット６４から、スパッタされたＴｉ原子やＴｉＮなどの粒子が基板面に対して斜め方向に飛来しても、堆積した粒子は前記Ｔｉ膜１８Ｔの表面を速やかに移動し、ビアホール開口上縁部近傍における庇構造の形成は効果的に抑制される。
さらに図６Ｂの構造の後、図６Ｃに示すように前記図６Ｂの構造上にタングステン膜１８Ｗを、前記ビアホール１８ＶＡを充填するように形成し、さらに前記タングステン膜１８Ｗ、ＴｉＮ膜１８ＮおよびＴｉ膜１８Ｔを順次ＣＭＰ（機械化学研磨）法により、前記層間絶縁膜２０の上面が露出するまで研磨・除去することにより、前記ビアホール１８ＶＡをタングステンビアプラグ１８Ａで充填した構造が得られる。
なお図６Ｂの工程の後、図６ＣのＷ層１８Ｗの堆積の前に、図６Ｂの構造に対してＡｒプラズマ処理を行い、ビアホール１８ＶＡの開口上縁部近傍をＡｒイオンで研削することで、庇構造の形成をさらに抑制することが可能である。
図６ＢにおけるＴｉＮ膜１８Ｎの形成は図７に示すＲＦスパッタ装置５０を使ったプロセスに限定されるものではなく、例えば図８に示す、スパッタターゲット３４の背後に固定マグネット３５Ｃ〜３５Ｅを配設し、スパッタターゲット３４の全面にわたりプラズマが発生する直流マグネトロンスパッタ装置３０Ａを使うことも可能である。ただし図８中、先に説明した部分には同一の参照符号を付しており、さらなる説明は省略する。また前記ＴｉＮ膜１８Ｎの成膜にあたり、図８のスパッタ装置３０Ａにおいてマグネット３５Ｃ〜３５Ｅを省略した構成の単なる直流スパッタ装置を使うことも可能である。
さらに本実施形態において、前記図６Ａの工程の際に前記処理容器３１にＡｒガスと窒素ガスを導入し、前記導電性水素バリア膜１８ａをＴｉＮ膜、あるいはＴｉ膜とＴｉＮ膜の積層構造膜として形成することも可能である。同様に本実施形態において前記図６Ｂの工程において前記導電性水素バリア膜１８ｂをＴｉ膜とＴｉＮ膜の積層構造膜として形成することも可能である。
図９Ａ〜９Ｃは、ビアプラグ１８Ｂおよび１８Ｃの形成まで含めた、本実施形態のＦｅＲＡＭの製造工程を示す図である。
図９Ａを参照するに、図９Ａは前記図６Ａの工程に対応しているが、前記ビアホール１８ＶＡにＴｉ膜１８Ｔが形成される際、ビアホール１８ＶＢ，１８ＶＣの形成はまだなされておらず、前記Ｔｉ膜１８Ｔは前記ビアホール１８ＶＡの底面および側壁面から、連続して前記層間絶縁膜２０の表面を覆う。なお図９Ａの工程では、前記ビアホ―ル１８ＶＡが形成された直後に前記強誘電体キャパシタ１６Ｑ中の強誘電体膜１６Ｂに対し酸素雰囲気中で回復熱処理が行われるが、この段階ではビアホール１８ＶＢおよび１８ＶＣはまだ形成されておらず、従って下部電極１６Ｂやビアプラグ１４Ａが酸化されることはない。
次に図９Ｂの工程において前記ビアホール１８ＶＢおよび１８ＶＣが前記Ｔｉ膜１８Ｔを切って、それぞれビアプラグ１４Ａおよび下部電極１６Ｂを露出するように形成され、次に前記図６Ｂに対応して図９Ｃの工程において前記ビアホール１８ＶＡでは底面および側壁面上に、前記Ｔｉ膜１８Ｔを介してＴｉＮ膜１８Ｎが形成される。一方、ビアホール１８ＶＢおよび１８ＶＣでは、前記ＴｉＮ膜１８Ｎはビアホールの側壁面および底面上に直接に形成され、密着膜として作用する。
さらに図９Ｃの状態において前記ビアホール１８ＶＡ，１８ＶＢおよび１８ＶＣをタングステン膜で充填し、さらに層間絶縁膜２０上の余計なタングステン膜、膜１８ＮおよびＴｉ膜１８ＴをＣＭＰ法により研磨・除去することにより、図１の構造のＦｅＲＡＭが得られる。ただし本実施形態によるＦｅＲＡＭでは、導電性水素バリア膜１８ｂおよび１８ｃが前記ＴｉＮ膜１８Ｎよりなり、導電性水素バリア膜１８ａのみ前記膜１８ＴとＴｉＮ膜１８Ｎの積層膜となっている。
このような製造工程では、図９Ｂの工程において下部電極１６Ｂやビアプラグ１４Ａがビアホール１８ＶＢあるいは１８ＶＡを介して還元雰囲気に曝露されるが、前記ビアホール１８ＶＡは側壁面および底面がＴｉ膜１８ＴとＴｉＮ膜１８Ｎにより二重に、かつ優れたステップカバレッジで覆われているため、前記タングステン膜をＷＦ6などの弗化物原料を使ったＣＶＤ法により形成しても、またこれに先だって水素雰囲気中において核形成工程を行っても、強誘電体キャパシタ１６Ｑの電気特性が劣化することはない。
なお本実施形態において、Ｔｉ膜１８ＴのかわりにＴａ膜あるいはＴａ膜とＴａＮ膜の積層構造膜を使うことも可能である、同様にＴｉＮ膜１８ＮのかわりにＴａＮ膜あるいはＴａ膜とＴａＮ膜の積層構造膜を使うことも可能である。
［第２の実施形態］
図１０は、いわゆるスタック型構造を有する本発明の第１の実施形態によるＦｅＲＡＭ４０の構成を示す。
図１０は、いわゆるスタック型構造を有する本発明の第１の実施形態によるＦｅＲＡＭ４０の構成を示す。
図１０を参照するに、シリコン基板４１上にはＳＴＩ（シャロートレンチアイソレーション）構造の素子分離領域４１Ｉによりメモリセルトランジスタのための素子領域４１Ａが画成されており、前記素子領域４１Ａにおいては前記シリコン基板４１上にゲート絶縁膜４２を介してメモリセルトランジスタのポリシリコンゲート電極４３が形成されている。前記シリコン基板４１中には、前記ゲート電極４３直下のチャネル領域４1Ｃｈを挟んで、一対のＬＤＤ領域４１ａ，４１ｂが、例えばｎ型拡散領域により形成されている。
また前記ゲート電極４３はその両側壁面上に側壁絶縁膜４３Ｗを担持し、前記素子領域４１Ａでは前記シリコン基板４１中、前記一対の側壁絶縁膜４３Ｗの、前記チャネル領域４１Ｃhから見てそれぞれ外側に、例えばｎ＋型のソース領域４１ｃおよびドレイン領域４１ｄが形成されている。
前記ゲート電極４３は、側壁絶縁膜４３Ｗ共々、シリコン酸化膜などよりなる絶縁膜４４により覆われ、さらに前記絶縁膜４４の上面は、例えばＳｉＯＮなどよりなり、酸素の侵入を素子する酸素バリア膜４５により覆われ、さらにその上に、第１の層間絶縁膜４６が、例えばシリコン酸化膜により形成されている。
前記絶縁膜４４，４６中には、前記ドレイン領域４１ｄにコンタクトして、例えばＷ（タングステン）よりなるプラグ４４Ａが、Ｔａ／ＴａＮなど、高融点金属膜およびその窒化物膜の積層よりなる密着膜４４ａを介して、前記酸素バリア膜４５を貫通して形成されている。また前記絶縁膜４４中には、前記ソース領域４１ｃにコンタクトして、プラグ４４Ｂが、前記プラグ４４Ａと同様に密着膜４４ｂを介して形成されている。
さらに前記第１の層間絶縁膜４６上には、前記ビアプラグ４４Ａにコンタクトして、（００２）配向を有するＴｉよりなる配向制御膜４７Ａが形成され、前記配向制御膜４７Ａ上にはＴｉＡｌＮよりなる導電性酸素バリア膜４７Ｂが形成されている。
さらに前記導電性酸素バリア膜４７Ｂ上には（１１１）配向したＰｔ膜よりなる下部電極４７Ｃが形成され、前記下部電極４７Ｃ上には（１１１）配向したＰＺＴよりなる強誘電体膜４７Ｄが形成されている。さらに前記強誘電体膜４７Ｄ上には、組成が一般的にＩｒＯｘと表される酸化イリジウム膜が、上部電極４７Ｅとして形成されている。前記上部電極４７Ｅを構成する酸化イリジウム膜は、実際には二層構造、あるいは傾斜組成を有し、前記ＰＺＴ膜４７Ｄに接する下部においては酸化度が低く、酸素欠損が多く、ＩｒＯｘで表される組成を有しており、上部においては酸化度が高く、酸素欠損が少なく、化学量論組成ＩｒＯ2に近い組成を有している。前記下部電極４７Ｃ，強誘電体膜４７Ｄおよび上部電極４７Ｅは、強誘電体キャパシタ４７Ｑを構成し、強誘電体膜４７Ｄはキャパシタ絶縁膜となる。
さらに前記強誘電体キャパシタ４７Ｑは、その側壁面および上面が、前記層間絶縁膜４６上に形成された酸化アルミニウム（Ａｌ2Ｏ3）よりなる水素バリア膜４８により連続的に覆われており、前記水素バリア膜４８上には、前記強誘電体キャパシタ４７Ｑを覆って、例えばシリコン酸化膜よりなる第２の層間絶縁膜５０が形成されている。
前記第２の層間絶縁膜５０は、例えば化学機械研磨（ＣＭＰ）法などにより平坦化された平坦な上面を有しており、前記上面には、酸化アルミニウムよりなる第２の水素バリア膜５１が形成されており、前記第２の水素バリア膜５１上にさらに第３の層間絶縁膜５２が形成されている。
さらに前記層間絶縁膜５２，水素バリア膜５１，層間絶縁膜５０および水素バリア膜４８を貫通して前記強誘電体キャパシタ４７Ｑの上部電極４７Ｅを露出するビアホール５０ＶＡが形成され、前記ビアホール５０ＶＡには、ＴａＮやＴｉＮなどの導電性窒化膜よりなる導電性水素バリア膜兼密着膜５０ａを介してＷビアプラグ５０Ａが形成される。また前記層間絶縁膜５２，水素バリア膜５１，層間絶縁膜５０，水素バリア膜４８，前記層間絶縁膜４６、および酸素バリア膜４５を貫通して、前記ビアプラグ４４Ｂを露出するビアホール５０ＶＢが形成され、前記ビアホールにはＴａＮやＴｉＮなどの導電性窒化膜よりなる密着膜５０ｂを介してＷビアプラグ５０Ｂが形成される。
図１０のＦｅＲＡＭ４０において前記ポリシリコンゲート電極４３はワードラインを構成し、前記ビアプラグ５０Ｂをビットラインに接続し、前記ビアプラグ５０Ａをプレートラインに接続することにより、前記強誘電体キャパシタ４７Ｑの強誘電体膜４７Ｄに情報が自発分極の形で書き込まれ、また書き込まれた情報が読み出される。
図１０のＦｅＲＡＭ４０においても、図１１に示すように導電性水素バリア膜兼密着膜５０ａはＴｉ膜５０ＴとＴｉＮ膜５０Ｎの積層膜となっており、前記Ｔｉ膜５０Ｔは図３で説明したＳＩＰ型スパッタ装置３０を使って形成され、そのためビアホール５０ＶＡの底面における膜厚が側壁面における膜厚よりも大きいのに対し、前記ＴｉＮ膜５０Ｎは、高周波スパッタ装置や直流スパッタ装置、直流マグネトロンスパッタ装置など、ターゲットの全面においてスパッタが生じる非ＳＩＰ型スパッタ装置を使って形成されており、前記ビアホール５０ＶＡの底面においても側壁面においても、略同一の膜厚を有している。また前記密着膜５０ｂは、前記ＴｉＮ膜５０Ｎと同じ膜が、同時に形成されている。
本実施形態においても、ビアホール５０ＶＡにおいてスパッタ法を使いながら、優れたステップカバレッジを有する導電性水素バリア膜を形成でき、水素還元によるＦｅＲＡＭの電気特性の劣化を回避することができる。
なお本実施形態における配向制御膜４７Ａおよび導電性酸素バリア膜４７Ｃは、図示はしていないが、先の第１の実施形態のＦｅＲＡＭにおいても設けられている。
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
（付記１）
素子分離領域により素子領域が画成された基板と、
前記基板上に、前記素子領域中のチャネル領域に対応して、ゲート絶縁膜を介して形成されたゲート電極と、
前記素子領域中、前記チャネル領域の第１の側に形成されたソース領域と、
前記素子領域中、前記チャネル領域の、前記第１の側に対向する第２の側に形成されたドレイン領域と、
前記ゲート電極を覆い、絶縁性酸素バリア膜を含む絶縁膜と、
前記絶縁膜上に形成され、下部電極と強誘電体膜と上部電極とを有する強誘電体キャパシタと、
前記強誘電体キャパシタの側壁面および上面を連続して覆う絶縁性水素バリア膜と、
前記強誘電体キャパシタを、前記絶縁性水素バリア膜を介して覆う層間絶縁膜と、
前記層間絶縁膜中に形成され、前記上部電極を露出する開口部と、
を有し、
前記第１の開口部の底面および側壁面は、前記底面における厚さが前記側壁面における厚さよりも大きくなる形状の第１の導電性水素バリア膜により覆われており、
さらに前記第１の導電性水素バリア膜は、前記開口部の底面および側壁面とも略同一の膜厚となる形状の第２の導電性水素バリア膜により覆われており、
前記開口部は、前記第１および第２の導電性水素バリア膜を介して、タングステン膜により充填されていることを特徴とする半導体装置。
（付記２）
基板上に、下部電極、絶縁性の金属酸化物からなる容量絶縁膜及び上部電極を有するキャパシタを形成する工程と、
前記キャパシタを覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記上部電極が露出する接続孔を形成する工程と、
ターゲット表面に局所的にプラズマを形成してスパッタを行う自己イオン化プラズマスパッタ法を使用して、前記接続孔の内面および前記層間絶縁膜上に第１の導電性バリア膜を成膜する工程と、
ターゲットの全面にプラズマを形成してスパッタを行う非自己イオン化プラズマスパッタ法を使用して、前記第１の導電性バリア膜上に積層して第２の導電性バリア膜を成膜する工程と、
次いで、前記第２の導電性バリア膜により内面が画定される前記接続孔を、金属により埋める工程と
を有することを特徴とする半導体装置の製造方法。
（付記３）
前記非自己イオン化プラズマスパッタ法は、直流スパッタ法、直流マグネトロンスパッタ法、高周波スパッタ法のいずれかであることを特徴とする付記２記載の半導体装置の製造方法。
（付記４）
前記第１の導電性バリア膜を第１の温度で成膜した後、かつ前記第２の導電性バリア膜を形成する前に、前記基板を前記第１の温度よりも低い温度の雰囲気に放置することを特徴とする付記２または３に記載の半導体装置の製造方法。
（付記５）
前記第１の導電性バリア膜を形成した後、かつ前記第２の導電性バリア膜を形成する前に、前記層間絶縁膜に、前記ソース領域を露出する別の接続孔を形成する工程を含み、
前記第２の導電性バリア膜を形成する工程では、前記別の接続孔にも、前記第２の導電性バリア膜を同時に形成する工程を有することを特徴とする付記２〜４のうち、いずれか一項記載の半導体装置の製造方法。
（付記６）
前記第１の導電性バリア膜はＴｉ膜であり、前記第２の導電性バリア膜はＴｉＮ膜あるいはＴｉ膜とＴｉＮ膜を順次積層した積層膜であることを特徴とする付記２〜４のうち、いずれか一項記載の半導体装置の製造方法。
（付記７）
前記第１の導電性バリア膜および前記第２の導電性バリア膜は、ＴｉＮ膜、あるいはＴｉ膜とＴｉＮ膜を順次積層した積層膜であることを特徴とする付記２〜５のうち、いずれか一項記載の半導体装置の製造方法。
（付記１）
素子分離領域により素子領域が画成された基板と、
前記基板上に、前記素子領域中のチャネル領域に対応して、ゲート絶縁膜を介して形成されたゲート電極と、
前記素子領域中、前記チャネル領域の第１の側に形成されたソース領域と、
前記素子領域中、前記チャネル領域の、前記第１の側に対向する第２の側に形成されたドレイン領域と、
前記ゲート電極を覆い、絶縁性酸素バリア膜を含む絶縁膜と、
前記絶縁膜上に形成され、下部電極と強誘電体膜と上部電極とを有する強誘電体キャパシタと、
前記強誘電体キャパシタの側壁面および上面を連続して覆う絶縁性水素バリア膜と、
前記強誘電体キャパシタを、前記絶縁性水素バリア膜を介して覆う層間絶縁膜と、
前記層間絶縁膜中に形成され、前記上部電極を露出する開口部と、
を有し、
前記第１の開口部の底面および側壁面は、前記底面における厚さが前記側壁面における厚さよりも大きくなる形状の第１の導電性水素バリア膜により覆われており、
さらに前記第１の導電性水素バリア膜は、前記開口部の底面および側壁面とも略同一の膜厚となる形状の第２の導電性水素バリア膜により覆われており、
前記開口部は、前記第１および第２の導電性水素バリア膜を介して、タングステン膜により充填されていることを特徴とする半導体装置。
（付記２）
基板上に、下部電極、絶縁性の金属酸化物からなる容量絶縁膜及び上部電極を有するキャパシタを形成する工程と、
前記キャパシタを覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記上部電極が露出する接続孔を形成する工程と、
ターゲット表面に局所的にプラズマを形成してスパッタを行う自己イオン化プラズマスパッタ法を使用して、前記接続孔の内面および前記層間絶縁膜上に第１の導電性バリア膜を成膜する工程と、
ターゲットの全面にプラズマを形成してスパッタを行う非自己イオン化プラズマスパッタ法を使用して、前記第１の導電性バリア膜上に積層して第２の導電性バリア膜を成膜する工程と、
次いで、前記第２の導電性バリア膜により内面が画定される前記接続孔を、金属により埋める工程と
を有することを特徴とする半導体装置の製造方法。
（付記３）
前記非自己イオン化プラズマスパッタ法は、直流スパッタ法、直流マグネトロンスパッタ法、高周波スパッタ法のいずれかであることを特徴とする付記２記載の半導体装置の製造方法。
（付記４）
前記第１の導電性バリア膜を第１の温度で成膜した後、かつ前記第２の導電性バリア膜を形成する前に、前記基板を前記第１の温度よりも低い温度の雰囲気に放置することを特徴とする付記２または３に記載の半導体装置の製造方法。
（付記５）
前記第１の導電性バリア膜を形成した後、かつ前記第２の導電性バリア膜を形成する前に、前記層間絶縁膜に、前記ソース領域を露出する別の接続孔を形成する工程を含み、
前記第２の導電性バリア膜を形成する工程では、前記別の接続孔にも、前記第２の導電性バリア膜を同時に形成する工程を有することを特徴とする付記２〜４のうち、いずれか一項記載の半導体装置の製造方法。
（付記６）
前記第１の導電性バリア膜はＴｉ膜であり、前記第２の導電性バリア膜はＴｉＮ膜あるいはＴｉ膜とＴｉＮ膜を順次積層した積層膜であることを特徴とする付記２〜４のうち、いずれか一項記載の半導体装置の製造方法。
（付記７）
前記第１の導電性バリア膜および前記第２の導電性バリア膜は、ＴｉＮ膜、あるいはＴｉ膜とＴｉＮ膜を順次積層した積層膜であることを特徴とする付記２〜５のうち、いずれか一項記載の半導体装置の製造方法。
１１ シリコン基板
１１Ａ 素子領域
１１Ｉ 素子分離領域
１１ｃｈ チャネル領域
１１ａ，１１ｂ ＬＤＤ領域
１１ｃ，１１ｄ ソース／ドレイン領域
１２ ゲート絶縁膜
１３ ゲート電極
１３Ｗ ゲート側壁絶縁膜
１４ 絶縁膜
１４Ａ ビアプラグ
１４Ｂ 密着膜
１５ 絶縁性酸素バリア膜
１６，１６Ａ，１８，２０ 層間絶縁膜
１６Ｂ 下部電極
１６Ｃ 強誘電体膜
１６Ｄ 上部電極
１６Ｑ 強誘電体キャパシタ
１７，１９ 絶縁性水素バリア膜
１８ＶＡ，１８ＶＢ，１８ＶＣ ビアホール
１８Ａ，１８Ｂ，１８Ｃ タングステンビアプラグ
１８Ｔ Ｔｉ膜
１８Ｎ ＴｉＮ膜
１８Ｗ タングステン層
１８ａ 導電性水素バリア膜兼密着膜
１８ｂ，１８ｃ 密着膜
１８ｏ 庇構造
３０ ＳＩＰ型スパッタ装置
３０Ａ 直流マグネトロンスパッタ装置
３１ 処理容器
３１Ａ 排気ポート
３１Ｂ ガスポート
３１Ｃ Ａｒガス源
３２ 基板保持台
３２Ａ 交流電源
３３ 被処理基板
３４ ターゲット
３４Ａ 直流電源
３４Ｃ 回転軸
３５ マグネトロン
３５Ａ〜３５Ｅ マグネット
４１ シリコン基板
４１Ａ 素子領域
４１Ｉ 素子分離領域
４１ｃｈ チャネル領域
４１ａ，４１ｂ ＬＤＤ領域
４１ｃ，４１ｄ ソース／ドレイン領域
４２ ゲート絶縁膜
４３ ゲート電極
４３Ｗ ゲート側壁絶縁膜
４４ 絶縁膜
４４Ａ ビアプラグ
４４ａ密着膜ｋ
４５ 絶縁性酸素バリア膜
４６，５０，５２ 層間絶縁膜
４７Ａ 配向制御膜
４７Ｂ 導電性酸素バリア膜
４７Ｃ 下部電極
４７Ｄ 強誘電体膜
４７Ｅ 上部電極
４８，５１ 絶縁性水素バリア膜
５０ＶＡ，５０ＶＢ ビアホール
５０Ａ，５０Ｂタングステンプラグ
５０Ｔ Ｔｉ膜
５０Ｎ ＴｉＮ膜
５０ａ 導電性水素バリア膜兼密着膜
５０ｂ 密着膜
６０ 高周波スパッタ装置
６１ 処理容器
６１Ａ 排気ポート
６２ 基板保持台
６３ 被処理基板
６４ ターゲット
６５ 高周波源
１１Ａ 素子領域
１１Ｉ 素子分離領域
１１ｃｈ チャネル領域
１１ａ，１１ｂ ＬＤＤ領域
１１ｃ，１１ｄ ソース／ドレイン領域
１２ ゲート絶縁膜
１３ ゲート電極
１３Ｗ ゲート側壁絶縁膜
１４ 絶縁膜
１４Ａ ビアプラグ
１４Ｂ 密着膜
１５ 絶縁性酸素バリア膜
１６，１６Ａ，１８，２０ 層間絶縁膜
１６Ｂ 下部電極
１６Ｃ 強誘電体膜
１６Ｄ 上部電極
１６Ｑ 強誘電体キャパシタ
１７，１９ 絶縁性水素バリア膜
１８ＶＡ，１８ＶＢ，１８ＶＣ ビアホール
１８Ａ，１８Ｂ，１８Ｃ タングステンビアプラグ
１８Ｔ Ｔｉ膜
１８Ｎ ＴｉＮ膜
１８Ｗ タングステン層
１８ａ 導電性水素バリア膜兼密着膜
１８ｂ，１８ｃ 密着膜
１８ｏ 庇構造
３０ ＳＩＰ型スパッタ装置
３０Ａ 直流マグネトロンスパッタ装置
３１ 処理容器
３１Ａ 排気ポート
３１Ｂ ガスポート
３１Ｃ Ａｒガス源
３２ 基板保持台
３２Ａ 交流電源
３３ 被処理基板
３４ ターゲット
３４Ａ 直流電源
３４Ｃ 回転軸
３５ マグネトロン
３５Ａ〜３５Ｅ マグネット
４１ シリコン基板
４１Ａ 素子領域
４１Ｉ 素子分離領域
４１ｃｈ チャネル領域
４１ａ，４１ｂ ＬＤＤ領域
４１ｃ，４１ｄ ソース／ドレイン領域
４２ ゲート絶縁膜
４３ ゲート電極
４３Ｗ ゲート側壁絶縁膜
４４ 絶縁膜
４４Ａ ビアプラグ
４４ａ密着膜ｋ
４５ 絶縁性酸素バリア膜
４６，５０，５２ 層間絶縁膜
４７Ａ 配向制御膜
４７Ｂ 導電性酸素バリア膜
４７Ｃ 下部電極
４７Ｄ 強誘電体膜
４７Ｅ 上部電極
４８，５１ 絶縁性水素バリア膜
５０ＶＡ，５０ＶＢ ビアホール
５０Ａ，５０Ｂタングステンプラグ
５０Ｔ Ｔｉ膜
５０Ｎ ＴｉＮ膜
５０ａ 導電性水素バリア膜兼密着膜
５０ｂ 密着膜
６０ 高周波スパッタ装置
６１ 処理容器
６１Ａ 排気ポート
６２ 基板保持台
６３ 被処理基板
６４ ターゲット
６５ 高周波源
Claims (5)
- 素子分離領域により素子領域が画成された基板と、
前記基板上に、前記素子領域中のチャネル領域に対応して、ゲート絶縁膜を介して形成されたゲート電極と、
前記素子領域中、前記チャネル領域の第１の側に形成されたソース領域と、
前記素子領域中、前記チャネル領域の、前記第１の側に対向する第２の側に形成されたドレイン領域と、
前記ゲート電極を覆い、絶縁性酸素バリア膜を含む絶縁膜と、
前記絶縁膜上に形成され、下部電極と強誘電体膜と上部電極とを有する強誘電体キャパシタと、
前記強誘電体キャパシタの側壁面および上面を連続して覆う絶縁性水素バリア膜と、
前記強誘電体キャパシタを、前記絶縁性水素バリア膜を介して覆う層間絶縁膜と、
前記層間絶縁膜中に形成され、前記上部電極を露出する開口部と、
を有し、
前記第１の開口部の底面および側壁面は、前記底面における厚さが前記側壁面における厚さよりも大きくなる形状の第１の導電性水素バリア膜により覆われており、
さらに前記第１の導電性水素バリア膜は、前記開口部の底面および側壁面とも略同一の膜厚となる形状の第２の導電性水素バリア膜により覆われており、
前記開口部は、前記第１および第２の導電性水素バリア膜を介して、タングステン膜により充填されていることを特徴とする半導体装置。 - 基板上に、下部電極、絶縁性の金属酸化物からなる容量絶縁膜及び上部電極を有するキャパシタを形成する工程と、
前記キャパシタを覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記上部電極が露出する接続孔を形成する工程と、
ターゲット表面に局所的にプラズマを形成してスパッタを行う自己イオン化プラズマスパッタ法を使用して、前記接続孔の内面および前記層間絶縁膜上に第１の導電性バリア膜を成膜する工程と、
ターゲットの全面にプラズマを形成してスパッタを行う非自己イオン化プラズマスパッタ法を使用して、前記第１の導電性バリア膜上に積層して第２の導電性バリア膜を成膜する工程と、
次いで、前記第２の導電性バリア膜により内面が画定される前記接続孔を、金属により埋める工程と
を有することを特徴とする半導体装置の製造方法。 - 前記非自己イオン化プラズマスパッタ法は、直流スパッタ法、直流マグネトロンスパッタ法、高周波スパッタ法のいずれかであることを特徴とする請求項２記載の半導体装置の製造方法。
- 前記第１の導電性バリア膜を第１の温度で成膜した後、かつ前記第２の導電性バリア膜を形成する前に、前記基板を前記第１の温度よりも低い温度の雰囲気に放置することを特徴とする請求項２または３に記載の半導体装置の製造方法。
- 前記第１の導電性バリア膜を形成した後、かつ前記第２の導電性バリア膜を形成する前に、前記層間絶縁膜に、前記ソース領域を露出する別の接続孔を形成する工程を含み、
前記第２の導電性バリア膜を形成する工程では、前記別の接続孔にも、前記第２の導電性バリア膜を同時に形成する工程を有することを特徴とする請求項２〜４のうち、いずれか一項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009072004A JP5423085B2 (ja) | 2009-03-24 | 2009-03-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009072004A JP5423085B2 (ja) | 2009-03-24 | 2009-03-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010225889A true JP2010225889A (ja) | 2010-10-07 |
| JP5423085B2 JP5423085B2 (ja) | 2014-02-19 |
Family
ID=43042758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009072004A Expired - Fee Related JP5423085B2 (ja) | 2009-03-24 | 2009-03-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5423085B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106159086A (zh) * | 2015-05-15 | 2016-11-23 | 台湾积体电路制造股份有限公司 | Rram器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001226767A (ja) * | 1999-10-08 | 2001-08-21 | Applied Materials Inc | 銅スパッタリング用自己イオン化プラズマ |
| JP2002129318A (ja) * | 2000-07-10 | 2002-05-09 | Applied Materials Inc | マグネトロンスパッタ反応器のバイアスをかけたシールド |
| JP2008060126A (ja) * | 2006-08-29 | 2008-03-13 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2008198813A (ja) * | 2007-02-14 | 2008-08-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2008305960A (ja) * | 2007-06-07 | 2008-12-18 | Seiko Epson Corp | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ |
| JP2009065089A (ja) * | 2007-09-10 | 2009-03-26 | Seiko Epson Corp | 半導体装置及びその製造方法 |
-
2009
- 2009-03-24 JP JP2009072004A patent/JP5423085B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001226767A (ja) * | 1999-10-08 | 2001-08-21 | Applied Materials Inc | 銅スパッタリング用自己イオン化プラズマ |
| JP2002129318A (ja) * | 2000-07-10 | 2002-05-09 | Applied Materials Inc | マグネトロンスパッタ反応器のバイアスをかけたシールド |
| JP2008060126A (ja) * | 2006-08-29 | 2008-03-13 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2008198813A (ja) * | 2007-02-14 | 2008-08-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2008305960A (ja) * | 2007-06-07 | 2008-12-18 | Seiko Epson Corp | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ |
| JP2009065089A (ja) * | 2007-09-10 | 2009-03-26 | Seiko Epson Corp | 半導体装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106159086A (zh) * | 2015-05-15 | 2016-11-23 | 台湾积体电路制造股份有限公司 | Rram器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5423085B2 (ja) | 2014-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4228560B2 (ja) | キャパシタ素子及びその製造方法 | |
| JP5092461B2 (ja) | 半導体装置及びその製造方法 | |
| US7790476B2 (en) | Ferroelectric memory device and fabrication process thereof, fabrication process of a semiconductor device | |
| JP5568845B2 (ja) | 半導体装置の製造方法 | |
| US20120171784A1 (en) | Magnetron-sputtering film-forming apparatus and manufacturing method for a semiconductor device | |
| US8062950B2 (en) | Method of manufacturing semiconductor device with lower capacitor electrode that includes islands of conductive oxide films arranged on a noble metal film | |
| JPH1154721A (ja) | 半導体装置の製造方法および製造装置 | |
| US8551836B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4164700B2 (ja) | 強誘電体メモリおよびその製造方法 | |
| KR101084408B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2002110939A (ja) | 不揮発性半導体メモリ素子のキャパシタ製造方法 | |
| US7884404B2 (en) | Ferroelectric memory device and fabrication process thereof, fabrication process of a semiconductor device | |
| JP2010118595A (ja) | 半導体装置 | |
| JP4845624B2 (ja) | 半導体装置とその製造方法 | |
| JP2009094311A (ja) | 半導体装置の製造方法 | |
| JP4447207B2 (ja) | 半導体製造装置及び半導体装置の製造方法 | |
| JP2003218325A (ja) | 強誘電体膜形成方法及び半導体装置製造方法 | |
| JP5423085B2 (ja) | 半導体装置の製造方法 | |
| KR101262432B1 (ko) | 반도체 장치의 제조 방법 | |
| JP5423056B2 (ja) | 半導体装置の製造方法 | |
| JP2006186260A (ja) | 半導体記憶装置及びその製造方法 | |
| KR100472731B1 (ko) | 씨드층 제거 공정을 생략할 수 있는 반도체 메모리 소자제조 방법 | |
| JP4805775B2 (ja) | イリジウム酸化膜の製造方法、電極の製造方法、誘電体キャパシタの製造方法、及び半導体装置の製造方法 | |
| US20030098466A1 (en) | Capacitor element, method for manufacturing the same, semiconductor device and method for manufacturing the same | |
| JP5007723B2 (ja) | キャパシタを含む半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5423085 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |