CN106159086A - Rram器件 - Google Patents

Rram器件 Download PDF

Info

Publication number
CN106159086A
CN106159086A CN201510683772.4A CN201510683772A CN106159086A CN 106159086 A CN106159086 A CN 106159086A CN 201510683772 A CN201510683772 A CN 201510683772A CN 106159086 A CN106159086 A CN 106159086A
Authority
CN
China
Prior art keywords
layer
resistance conversion
bottom electrode
conversion layer
top electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510683772.4A
Other languages
English (en)
Other versions
CN106159086B (zh
Inventor
谢静佩
周仲彥
刘世昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106159086A publication Critical patent/CN106159086A/zh
Application granted granted Critical
Publication of CN106159086B publication Critical patent/CN106159086B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种具有RRAM单元的集成电路器件和相关的形成方法。在一些实施例中，集成电路器件具有设置在下部金属互连层上方的底部电极。集成电路器件还包括具有可变电阻的电阻转换层，该电阻转换层位于底部电极上，并且顶部电极位于电阻转换层上方。集成电路器件还包括自溅射间隔件，该自溅射间隔件具有：横向部分，围绕垂直位于电阻转换层与底部蚀刻停止层之间的位置处的底部电极；和垂直部分，邻接电阻转换层和顶部电极的侧壁。集成电路器件还具有顶部蚀刻停止层，该顶部蚀刻停止层位于底部蚀刻停止层上方，邻接自溅射间隔件的侧壁，并且覆盖顶部电极。

Description

RRAM器件
技术领域
本发明总体涉及电子电路领域，更具体地，涉及RRAM器件。
背景技术
许多现代电子器件包含被配置为存储数据的电子存储器。电子存储器可为易失性存储器或非易失性存储器。非易失性存储器能够在没有供电的情况下存储数据，而易失性存储器则不能，阻变式随机存储器(RRAM)由于其简单的结构以及与金属氧化物半导体(CMOS)逻辑制造工艺的兼容性，成为下一代非易失性存储器技术极具前景的选择。RRAM单元包括具有绝缘层的“MIM”结构，该绝缘层置于在互连金属化层内设置的两个电极之间并且具有与所施加的电压对应的可变电阻。
发明内容
根据本发明的一个方面，提供了一种集成电路器件，包括：底部电极，覆盖下部层间介电(ILD)层；底部蚀刻停止层，横向地围绕底部电极；电阻转换层，具有可变电阻，电阻转换层设置在底部电极上方；顶部电极，设置在电阻转换层上方；自溅射间隔件，具有：横向部分，在垂直位于电阻转换层与底部蚀刻停止层之间的位置处围绕底部电极；和垂直部分，邻接电阻转换层的侧壁和顶部电极的侧壁；以及顶部蚀刻停止层，设置在底部蚀刻停止层上方，沿着自溅射间隔件的侧壁延伸，并且延伸至顶部电极的顶面上方。
优选地，自溅射间隔件具有的厚度在约至约的范围内。
优选地，自溅射间隔件包括正硅酸乙酯(TEOS)或富含硅的氧化物(SRO)。
优选地，底部电极具有平坦的表面和小于顶部电极宽度的宽度。
优选地，该集成电路器件还包括：下部金属互连层和设置在下部金属互连层上的第一通孔，两者均被下部ILD层围绕，其中，底部电极邻接第一通孔。
优选地，自溅射间隔件还与底部蚀刻停止层的顶面、底部电极的上部侧壁和电阻转换层的底面邻接。
优选地，该集成电路器件还包括：硬掩模，设置在顶部电极与顶部蚀刻停止层之间，并且具有与顶部电极和电阻转换层的侧壁垂直对准的侧壁；以及第二通孔，延伸穿过顶部蚀刻停止层、硬掩模，并且邻接顶部电极的上表面。
优选地，自溅射间隔件的横向部分和垂直部分由相同的材料制成。
优选地，底部电极包括钛(Ti)、钽(Ta)、氮化钛(TiN)或氮化钽(TaN)。
优选地，电阻转换层包括碳纳米管(CNT)材料。
优选地，顶部蚀刻停止层和底部蚀刻停止层包括碳化硅(SiC)或氮化硅。
根据本发明的另一方面，提供了一种集成电路器件，包括：衬底，包括具有源极区域和漏极区域的晶体管；下部金属互连层，设置在衬底上方，被下部层间介电(ILD)层围绕，并且通过一系列的接触件和通孔电连接至晶体管的漏极区域；上部金属互连层，设置在下部金属互连层上方并且被上部层间介电(ILD)层围绕；以及阻变式随机存储器(RRAM)单元，设置在下部金属互连层与上部金属互连层之间，包括：底部电极，电连接至下部金属互连层；电阻转换层，设置在底部电极上；顶部电极，设置在电阻转换层上并且电连接至上部金属互连层；和自溅射间隔件，具有：横向部分，围绕底部电极；和垂直部分，覆盖电阻转换层的侧壁和顶部电极的侧壁。
优选地，该集成电路器件还包括：第一通孔，将底部电极与下部金属互连层电连接；第二通孔，将顶部电极与上部金属互连层电连接；底部蚀刻停止层，设置在自溅射间隔件与下部ILD层之间；以及顶部蚀刻停止层，设置在底部蚀刻停止层上方，沿着自溅射间隔件的外部侧壁延伸，并且覆盖顶部电极。
优选地，上部金属互连层电连接至位线。
优选地，自溅射间隔件邻接顶部电极的侧壁和电阻转换层的侧壁以及电阻转换层的底面。
根据本发明的又一方面，提供了一种形成包括RRAM单元的集成电路器件的方法，包括：在衬底上方形成间隔件材料；形成延伸穿过间隔件材料的底部电极；在底部电极上方形成电阻转换层，并且在电阻转换层上方形成顶部电极；以及对未被电阻转换层覆盖的间隔件材料进行溅射蚀刻，使间隔件材料的原子被轰击出来，随后将原子重新沉积到电阻转换层的侧壁和顶部电极的侧壁上，以形成覆盖电阻转换层的侧壁和顶部电极的侧壁的自溅射间隔件。
优选地，形成电阻转换层和顶部电极包括：在底部电极和间隔件材料上方形成顶部电极层和电阻转变材料；按照光刻胶掩模来图案化硬掩模；按照经过图案化的硬掩模来图案化顶部电极层，以形成顶部电极；以及对电阻转变材料进行溅射蚀刻，以形成电阻转换层。
优选地，该方法还包括：在衬底上方形成间隔件材料之前，在衬底上方形成底部蚀刻停止层，其中，形成穿过底部蚀刻停止层的底部电极；以及在对间隔件材料进行溅射之后，在底部蚀刻停止层上方形成顶部蚀刻停止层，沿着自溅射间隔件的外部侧壁排布顶部蚀刻停止层，并且顶部蚀刻停止层连续地延伸至硬掩模上方。
优选地，该方法还包括：在形成自溅射间隔件之后执行蚀刻，以在形成顶部蚀刻停止层之前分别去除间隔件材料中未被电阻转换层覆盖的横向部分和底部蚀刻停止层中未被电阻转换层覆盖的上部。
优选地，原位执行顶部电极、电阻转换层和自溅射间隔件的形成。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1示出了包括阻变式随机存储器(RRAM)单元的集成电路器件的一些实施例的截面图。
图2示出了包括RRAM单元的集成电路器件的一些附加实施例的截面图。
图3示出了形成包括RRAM单元的集成电路器件的方法的一些实施例的流程图。
图4至图14示出了一些实施例的截面图，这些实施例示出了形成包括RRAM单元的集成电路器件的方法的制造工艺。
具体实施方式
以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不旨在限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一个元件或部件的关系。除图中所示的方位之外，空间关系术语旨在包括使用或操作过程中的器件的不同的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作出相应地解释。
阻变式随机存储器(RRAM)单元包括放置在两个电极之间的数据存储层。根据施加于电极的电压，数据存储层将经历在与第一数据状态(例如，“0”或“复位”)关联的高电阻状态和与第二数据状态(例如，“1”或“置位”)关联的低电阻状态之间的可逆变化。一旦电阻状态被设置，RRAM单元将保持电阻状态，直到施加另一电压以引起复位操作(导致高电阻状态)或置位操作(导致低电阻状态)。
通常通过以下工艺来形成RRAM单元：在图案化顶部电极之后形成侧壁间隔件，以围绕顶部电极。侧壁间隔件用作RRAM单元的保护层并且用作随后图案化数据存储层和下面的底部电极的掩模。可以通过沉积共形介电层和随后执行蚀刻工艺来形成侧壁间隔件。蚀刻工艺去除共形介电层的横向部分从而形成沿着顶部电极侧壁的侧壁间隔件。然后，通过垂直地去除未被顶部电极和/或侧壁间隔件覆盖的过量的导电材料来图案化底部电极。
随着RRAM单元的尺寸不断按比例缩小，位-位之间的间距变得更窄并且导致了相邻的RRAM单元之间的更小的间隔。相邻的RRAM单元之间的更小的间隔使得侧壁间隔件的形成更加困难(例如，两个侧壁间隔件可以在相邻的RRAM单元之间的窄沟槽内合并)。由于侧壁间隔件提供对RRAM单元的保护，所以形成侧壁间隔件的工艺问题会潜在地增加不希望的RRAM单元暴露的风险，从而损坏和/或降低RRAM单元的性能。而且，相对较厚的侧壁间隔件会增大RRAM单元的尺寸。
因此，本发明涉及改进的具有相对较小/较窄的侧壁间隔件的RRAM器件和相关的形成方法。在一些实施例中，RRAM器件包括具有堆叠件的RRAM单元，该堆叠件包括通过具有可变电阻的电阻转换层分隔的顶部电极和底部电极。RRAM器件还包括具有垂直部分和横向部分的自溅射间隔件。垂直部分邻接电阻转换层和顶部电极的侧壁。横向部分围绕位于垂直地设置在电阻转换层与底部蚀刻停止层之间的位置处的底部电极。在图案化顶部电极之后，通过对垂直地布置在电阻转换层与底部蚀刻停止层之间的间隔件材料执行溅射蚀刻工艺来形成自溅射间隔件。溅射蚀刻工艺导致从间隔件材料轰击出来(dislodge)的原子被重新沉积到工件上，从而形成相对较小/较窄的侧壁间隔件。由于通过溅射蚀刻工艺形成自溅射间隔件，而不是通过沿着工件的形貌(topology)沉积共形介电层并且执行蚀刻来形成沿着顶部电极和电阻转换层的侧壁的侧壁间隔件，所以消除了与形成侧壁间隔件相关的工艺问题，并且可以最小化RRAM单元横向尺寸。
图1示出了根据一些实施例的包括RRAM单元111的集成电路器件100的截面图。
集成电路器件100包括：下部互连通孔102，被下部层间介电(ILD)层104围绕；和上部金属互连线124，邻接地设置在衬底101上方的上部ILD层120。在一些实施例中，下部ILD层104和上部ILD层120可以包括二氧化硅(SiO2)、低k介电材料或超低k(ELK)介电材料。RRAM单元111可以设置在下部互连通孔102与连接至上部金属互连线124的上部互连通孔122之间。
RRAM单元111包括通过电阻转换层110分隔的底部电极106和顶部电极114。底部电极106和顶部电极114可以包括钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)或者一层或多层其他的金属复合膜。在一些实施例中，底部电极106可以包括至少两层导电材料。在一些实施例中，扩散阻挡层(未示出)设置在底部电极106与下面的下部互连通孔102之间，以防止由下部互连通孔102与底部电极106之间的扩散而引入的对底部电极106的污染和损害。在一些实施例中，例如，扩散阻挡层可以包括Ta或TaN或所选金属的导电氧化物、氮化物或氮氧化物。电阻转换层110包括具有被配置为经受高电阻状态与低电阻状态之间的可逆相位变化的可变电阻的材料。在一些实施例中，电阻转换层110可以是高k介电层。例如，电阻转换层110可以包括过渡金属氧化物，其包括以下材料的一层或多层：氧化铪(HfOx)、氧化铝(AlOx)、氧化钽(TaOx)或其他复合组合物(诸如氧化铝蛤(HfAlO))。在一些其他的实施例中，电阻转换层110可以包括一层或多层碳基材料，诸如碳纳米管(“CNT”)材料。
底部电极106邻接下部互连通孔102并且被底部蚀刻停止层108围绕。在一些实施例中，底部电极106的宽度小于设置在下方的下部互连通孔102的宽度。底部蚀刻停止层108邻接下部互连通孔102的周边区域。在一些实施例中，未在图中示出，底部电极106的宽度可以大于下部互连通孔102的宽度。在这种实施例中，底部电极106的底面的周边区域设置在下部ILD层104上。在一些实施例中，底部电极106的宽度小于电阻转换层110和顶部电极114的宽度。
RRAM单元111还包括自溅射间隔件132。自溅射间隔件132包括横向部分132a和垂直部分132b。横向部分132a设置在底部蚀刻停止层108上方并且围绕底部电极106。在一些实施例中，横向部分132a邻接底部电极106的侧壁的上部和电阻转换层110的底面。自溅射间隔件132的垂直部分132b围绕顶部电极114和电阻转换层110。在一些实施例中，垂直部分132b覆盖顶部电极114和电阻转换层110的侧壁。
可以通过自溅射工艺的方式来形成自溅射间隔件132，自溅射工艺蚀刻间隔件材料，将间隔件材料的粒子轰击出来，随后重新沉积这些粒子，以形成自溅射间隔件132。在用于形成自溅射间隔件132的自溅射工艺期间，顶部电极114保护部分间隔件材料免于溅射蚀刻，以形成自溅射间隔件的横向部分132a。因此，溅射工艺蚀刻间隔件材料的未被顶部电极114覆盖的过量的部分。然后在顶部电极114和电阻转换层110的侧壁上重新沉积间隔件材料的被蚀刻的材料，以形成垂直部分132b。因此，横向部分132a和垂直部分132b可以由相同的材料制成。
在一些实施例中，自溅射间隔件132包括介电材料。例如，自溅射间隔件132可以包括氮化硅、正硅酸乙酯(TEOS)或富含硅的氧化物(SRO)。垂直部分132b的横向厚度d可以在大约至大约的范围内，该厚度可以比先前的侧壁间隔件的厚度薄。例如，通过CVD或PVD工艺沉积的共形介电层形成的侧壁间隔件具有的厚度可以在大约以上。显著地，下文所给出的示例性的值(例如，厚度、距离或尺寸)在28nm制造工艺下，并且所公开的集成电路和工艺方法也可以适用于其他的制造节点。
在一些实施例中，硬掩模116可以设置在顶部电极114上。硬掩模116的侧壁与顶部电极114的侧壁对准。在一些实施例中，硬掩模116的侧壁也可以与电阻转换层110的侧壁对准。在一些实施例中，硬掩模116可以包括氮氧化硅(SiON)、二氧化硅(SiO2)、碳化硅(SiC)、氮化硅(SiNx)或其他复合介电膜。
顶部蚀刻停止层118可以设置在底部蚀刻停止层108上方，并且可以沿着自溅射间隔件132的垂直部分132b的侧壁连续延伸，以及覆盖硬掩模116的顶面。在一些实施例中，顶部蚀刻停止层118可以是邻接底部蚀刻停止层108和自溅射间隔件的共形层。顶部蚀刻停止层118将顶部电极114和电阻转换层110与围绕上部金属互连线124和上部互连通孔122的上部ILD层120分隔。上部互连通孔122延伸穿过顶部蚀刻停止层118内的孔并且电连接至顶部电极114。在一些实施例中，底部蚀刻停止层108和顶部蚀刻停止层118可以分别包括相同的介电材料或不同的介电材料，诸如碳化硅(SiC)、氮化硅(SiNx)或者是一层或多层复合介电膜。
图2示出了包括RRAM单元111的集成电路器件200的截面图。
如图2所示，RRAM单元111可以设置在衬底101上方，该衬底包括具有晶体管(布置在隔离区域203之间)的半导体衬底206。晶体管包括源极区域221、漏极区域239、栅电极233和栅极介电层237。通过设置在一层或多层ILD层104内的接触插塞219、第一金属互连线217和第一金属通孔215，将源极线213(SL)连接至源极区域221。对RRAM单元111进行寻址的字线(WL)235连接至栅电极233。通过接触插塞205、第一、第二、第三和第四金属互连线202A至202D、布置在金属互连线202A至202D之间的金属通孔222A至222C以及下部互连通孔102，将RRAM单元111的底部电极106连接至漏极区域239。上部互连通孔122将RRAM单元111的顶部电极114连接至布置在第五金属互连层(设置在上部ILD层120内)内的位线224。电阻转换层110设置在顶部电极114与底部电极106之间。自溅射间隔件132设置在电阻转换层110下面并且沿着电阻转换层110的侧壁设置。底部蚀刻停止层108和顶部蚀刻停止层覆盖自溅射间隔件132的外部表面，以将自溅射间隔件132与上部ILD层120分隔。
在一些实施例中，扩散阻挡层(未示出)设置在底部电极106与下面的下部互连通孔102之间。扩散阻挡层被配置为防止由下部互连通孔102与底部电极106之间的扩散而引入的对底部电极106的污染和损坏。在一些实施例中，例如，扩散阻挡层可以包括Ta或TaN或所选金属的导电氧化物、氮化物或氮氧化物。
在大部分实施例中，集成电路器件200使用如图2所示的1T1R(一个晶体管、一个电阻器)RRAM器件结构。然而，应该理解，在其他的实施例中，RRAM单元111可以应用其他的RRAM器件结构(例如，2T2R)。而且，源极线213、字线235和位线224可以位于与该实例所示的不同的层中。
在一些实施例中，底部电极106为宽度小于顶部电极114的宽度的立方体形。在一些其他的实施例中，底部电极106可以具有弯曲的底面和/或上表面，诸如与底部蚀刻停止层内用于填充底部电极的开口相对应的凹形表面。底部电极106可以包括若干金属层。自溅射间隔件132可以邻接顶部电极和电阻转换层的垂直对准的侧壁。自溅射间隔件132也可以邻接电阻转换层110的底面。自溅射间隔件132也可以邻接底部蚀刻停止层108的上表面。自溅射间隔件132也可以邻接设置在顶部电极114上方的硬掩模116的侧壁，该硬掩模的横向尺寸与顶部电极114对准。硬掩模116被配置为图案化顶部电极114。
图3示出了形成包括RRAM单元的集成电路器件的方法300的一些实施例的流程图。
尽管以下将公开的方法300示出和描述为一系列的步骤或事件，但应该理解，所示出的这些步骤或事件的顺序不应理解为限制性意义。例如，一些步骤可以以不同的顺序进行和/或与除了本文所示和/或所述的步骤或事件之外的其他步骤或事件同时进行。另外，并不需要所有示出的步骤都用于实施本文所述的一个或多个方面或实施例。此外，可以在一个或多个单独的步骤和/或阶段中实施本文所述的一个或多个步骤。
在步骤302中，在下部金属互连层上方形成底部蚀刻停止层。
在步骤304中，在底部蚀刻停止层上方形成间隔件材料。
在步骤306中，形成穿过底部蚀刻停止层和间隔件材料直至到达位于下部金属互连层上方位置处的开口。
在步骤308中，在开口内形成底部电极。可以通过沉积一层或多层导电层，随后通过诸如化学机械抛光的平坦化工艺来形成底部电极。
在步骤310中，在底部电极上方连续地形成电阻转变材料和顶部电极层。
在步骤312中，图案化顶部电极层，以形成顶部电极。在一些实施例中，覆盖顶部电极层的硬掩模首先被图案化。
在步骤314中，图案化电阻转变材料，以形成电阻转换层。在一些实施例中，顶部电极和电阻转换层具有垂直对准的侧壁。
在步骤316中，对间隔件材料的未被顶部电极或电阻转换层覆盖的部分执行溅射蚀刻工艺。自溅射工艺将原子从间隔件材料轰击出来，随后将该原子重新沉积到电阻转换层和顶部电极的侧壁上。重新沉积的原子来自间隔件材料。
在步骤318中，间隔件材料的未被电阻转换层覆盖的剩余部分形成自溅射间隔件，该自溅射间隔件包括位于电阻转换层下面的横向部分以及沿着电阻转换层和顶部电极的侧壁的垂直部分。
在步骤320中，在底部蚀刻停止层上方、沿着自溅射间隔件的外部侧壁，并且延伸至顶部电极上方形成顶部蚀刻停止层。
在步骤322中，在顶部蚀刻停止层上方形成金属间介电(IMD)层。
在步骤324中，在IMD层内的顶部蚀刻停止层上方形成上部金属通孔和上部互连金属层。上部金属通孔设置为穿过顶部蚀刻停止层并且连接至顶部电极。
图4至图14示出了截面图的一些实施例，截面图示出了形成包括RRAM单元的集成电路器件的方法。尽管关于方法300对图4至图14进行了描述，但应该理解，图4至图14所公开的结构并不限于这种方法，而是可以单独作为独立于该方法的结构。
图4示出了对应于步骤302和304的截面图400的一些实施例。
如截面图400所示，下部金属互连层402形成在覆盖衬底101的下部ILD层104内。在一些实施例中，下部金属互连层402可以设置在后段制程(BEOL)金属互连堆叠件内。下部金属互连层402可以是下部金属通孔或下部金属线。
对应于步骤302，底部蚀刻停止层108形成在下部金属互连层402和下部ILD层104上方。在一些实施例中，底部蚀刻停止层108可以包括氮化硅(SiN)、碳化硅(SiC)或类似的复合介电膜。在一些实施例中，可以通过汽相沉积技术(例如，物理汽相沉积、化学汽相沉积等)形成底部蚀刻停止层108。在一些实施例中，可以通过选择性蚀刻下部ILD层104(例如，氧化物、低k电介质或超低k电介质)以在下部ILD层104中形成开口来形成下部金属互连层402。然后沉积金属(例如，铜、铝等)以填充该开口，并执行平坦化工艺以去除过量的金属来形成下部金属互连层402。
对应于步骤304，间隔件材料404形成在底部蚀刻停止层108上方。在一些实施例中，间隔件材料404可以包括氮化硅、正硅酸乙酯(TEOS)、富含硅的氧化物(SRO)或类似的复合介电膜。在一些实施例中，可以通过汽相沉积技术(例如，物理汽相沉积、化学汽相沉积等)形成间隔件材料404。
图5示出了对应于步骤306的截面图500的一些实施例。
如截面图500所示，穿过底部蚀刻停止层108和间隔件材料404至位于下部金属互连层402上方的位置处形成开口506。在一些实施例中，光刻胶掩模504首先形成在底部蚀刻停止层108和间隔件材料404上方，并且形成与开口506对应的开口。然后，将工件暴露于蚀刻剂502，以去除底部蚀刻停止层108和间隔件材料404的未被光刻胶掩模504覆盖的暴露部分。在一些实施例中，可以通过诸如等离子体蚀刻的干蚀刻工艺形成开口506。通过调节等离子体蚀刻中所使用的蚀刻剂气体的功率和流速，可以控制开口506的轮廓。在一些实施例中，可以形成锥形或弯曲的侧壁，以有助于随后用导电材料来可靠地填充开口506。开口506的宽度可以接近于或小于下部金属互连层402的宽度。
图6示出了对应于步骤308的截面图600的一些实施例。
如截面图600所示，去除光刻胶掩模(图5的504)，并且底部电极层602形成在开口506内并且延伸至底部蚀刻停止层108上方。在沉积底部电极层602之前，扩散阻挡层(未示出)可以在下部金属互连层402上并且沿着开口506的侧壁沉积，以防止下部金属互连层402与底部电极层602之间的扩散。可以通过沉积一层或多层导电层，随后通过诸如化学机械抛光的平坦化工艺来形成底部电极层602。在各个实施例中，底部电极层602可包括金属氮化物(例如，氮化钛(TiN)或氮化钽(TaN))或金属(例如，钛(Ti)或钽(Ta))。在一些实施例中，可以在沉积底部电极层602之后执行诸如化学机械抛光工艺的平坦化工艺，以沿着线604形成平坦的表面。底部电极106被限定为具有与间隔件材料404的上表面平齐的上表面。
图7示出了对应于步骤310的截面图700的一些实施例。
如截面图700所示，电阻转变材料702和顶部电极层706连续的形成在底部电极106和间隔件材料404上方。在一些实施例中，随后硬掩模层和/或光刻胶层可以形成在顶部电极层706上，以有助于图案化RRAM单元。例如，如图7所示，硬掩模层708、光刻胶层710、附加硬掩模712和附加光刻胶材料714连续的形成在顶部电极层706上方。
在一些实施例中，硬掩模层708可以包括含氧电介质，诸如氧化硅(SiO2)或氮氧化硅(SiON)。在其他的实施例中，硬掩模层708可以包括基本不含氧的硬掩模层，诸如氮化硅(SiN)、碳化硅(SiC)或基本不含氧的复合介电膜。在一些实施例中，电阻转变材料702可以包括一层或多层碳基材料，诸如碳纳米管(“CNT”)材料。在一些其他的实施例中，电阻转变材料702可以包括具有可变电阻的高k介电材料。例如，在一些实施例中，电阻转变材料702可以包括金属氧化物复合物(诸如氧化铪(HfOx)、氧化锆(ZrOx)、氧化铝(AlOx)、氧化镍(NiOx)、氧化钽(TaOx)或氧化钛(TiOx))作为其相对高的电阻状态，以及包括金属(诸如钛(Ti)、铪(Hf)、铂(Pt)、钌(Ru)和/或铝(Al))作为其相对低的电阻状态。在一些实施例中，顶部电极层706可以包括金属氮化物(例如，氮化钛(TiN)或氮化钽(TaN))或金属(例如，钛(Ti)或钽(Ta))。
图8示出了对应于步骤312的截面图800的一些实施例。
如截面图800所示，使用图案化硬掩模层708而得到的硬掩模116来图案化顶部电极层706，以形成顶部电极114。顶部电极114和硬掩模116具有垂直对准的侧壁。在一些实施例中，通过干蚀刻工艺802图案化顶部电极114。在一些实施例中，干蚀刻工艺802可以包括具有气体(包括CF4、CH2F2、Cl2、BCl3和/或其他的化学物质)的化学蚀刻剂。在一些实施例中，电阻转变材料702具有相对于顶部电极层706较低的蚀刻速率，所以该电阻转变材料可以作为干蚀刻工艺802的蚀刻停止层。
图9示出了对应于步骤314的截面图900的一些实施例。
如截面图900所示，执行蚀刻工艺902，以形成电阻转换层110。在一些实施例中，干蚀刻工艺902可以包括具有气体(包括CF4、CH2F2、Cl2、BCl3和/或其他的化学物质)的化学蚀刻剂。在一些其他的实施例中，蚀刻工艺902可以是将氩(Ar)作为一种能量粒子使用的溅射蚀刻工艺。
图10示出了对应于步骤316的截面图1000的一些实施例。
如截面图1000所示，对间隔件材料的未被顶部电极114覆盖的过量的部分404c执行溅射蚀刻工艺1002。过量的部分404c的上表面从原始平面904s下降至新平面906s。在一些实施例中，溅射蚀刻工艺1002使用氩(Ar)等离子体。溅射蚀刻工艺1002将原子从间隔件材料404轰击出来，随后将这些原子重新沉积到顶部电极114的侧壁上。在一些实施例中，例如，当电阻转变材料702包括含碳材料时，在对间隔件材料404执行溅射工艺之前，通过溅射工艺图案化电阻转变材料702。在其他的实施例中，通过其他的干蚀刻工艺图案化电阻转变材料702。间隔件材料404也可以重新沉积在形成的电阻转换层110的侧壁上，从而沿着顶部电极114和电阻转换层110的侧壁形成垂直部分404b。由于横向部分404a被顶部电极114和电阻转换层110覆盖，所以该横向部分基本没有变化。
图11示出了对应于步骤318的截面图1100的一些实施例。
如截面图1100所示，通过蚀刻工艺1102去除间隔件材料的过量的部分404c，以形成自溅射间隔件132，该自溅射间隔件包括位于电阻转换层110下面的横向部分132a以及沿着电阻转换层110和顶部电极114的侧壁的垂直部分132b。可以通过蚀刻工艺1102去除底部蚀刻停止层108中未被电阻转换层和自溅射间隔件132覆盖的暴露部分108a的上部，使得暴露部分108a的顶面从第一平面1004s下降至第二平面1006s。被覆盖的部分108b基本没有变化。因此，被覆盖的部分108b的厚度可以大于暴露部分108a厚度。
在一些实施例中，蚀刻工艺1102可以使用具有包括CF4、CH2F2和/或其他的化学物质的化学蚀刻剂。在一些实施例中，可以原位执行蚀刻工艺802、902、1002和1102，也就是说，在保持真空的同一反应室内执行，以避免污染或氧化。在这种实施例中，可以应用不同的反应条件。通过原位执行蚀刻工艺，在单次工艺步骤(即，在不从反应室中移除工件的情况下执行的工艺)内形成顶部电极114和自溅射间隔件132，相比于分别图案化顶部电极和底部电极并且其间被侧壁间隔件的沉积中断的制造过程，该工艺可以降低工艺成本。此外，可以避免由先前的侧壁间隔件的形成而导致的额外的热效应。
图12示出了对应于步骤320的截面图1200的一些实施例。
如截面图1200中所示，在底部蚀刻停止层108上方，并且沿着自溅射间隔件132的外部侧壁形成顶部蚀刻停止层118。顶部蚀刻停止层118延伸至顶部电极114上方。在一些实施例中，顶部蚀刻停止层118可以是共形的形成在工件上的介电层。
图13示出了对应于步骤322的截面图1300的一些实施例。
如截面图1300所示，上部ILD层120形成在顶部蚀刻停止层118上方。在一些实施例中，上部ILD层120可以包括通过沉积工艺(例如，CVD、PECVD、PVD等)形成的氧化物层、低k介电层或超低k介电层。
图14示出了对应于步骤324的截面图1400的一些实施例。
如截面图1400所示，在上部ILD层120内，上部互连通孔122和上部金属互连线124形成在顶部蚀刻停止层118上方。在一些实施例中，可以通过蚀刻上部ILD层120以形成延伸穿过上部ILD层120、顶部蚀刻停止层118和硬掩模116直至顶部电极114的开口来形成上部互连通孔122。然后用导电材料(例如，铜)填充该开口，以形成上部互连通孔122，该上部互连通孔从顶部电极114的顶面延伸至上部金属引线(未示出)。
因此，本发明涉及具有RRAM单元的集成电路器件和相关的形成方法。集成电路的RRAM单元包括由电阻转换层分隔的底部电极和顶部电极。RRAM单元还包括自溅射间隔件，该自溅射间隔件包括围绕底部电极的横向部分以及沿着电阻转换层和顶部电极的侧壁设置的垂直部分。通过对间隔件材料的未被顶部电极和电阻转换层覆盖的过量的部分进行溅射来形成自溅射间隔件。间隔件材料之前形成在底部蚀刻停止层上方。在一些实施例中，在对间隔件材料进行溅射之前，溅射工艺根据顶部电极来图案化电阻转换层。
在一些实施例中，本发明涉及一种集成电路器件。该集成电路器件包括覆盖下部层间介电(ILD)层的底部电极和横向围绕底部电极的底部蚀刻停止层。该集成电路器件还包括具有可变电阻的电阻转换层，该电阻转换层设置在底部电极上方，并且顶部电极设置在电阻转换层上方。该集成电路器件还包括自溅射间隔件，该自溅射间隔件具有：横向部分，围绕位于垂直地设置在电阻转换层与底部蚀刻停止层之间的位置处的底部电极；和垂直部分，邻接电阻转换层和顶部电极的侧壁。该集成电路器件还包括顶部蚀刻停止层，该顶部蚀刻停止层设置在底部蚀刻停止层上方，并且沿着自溅射间隔件的侧壁，以及延伸至顶部电极的顶面上方。
在一些其他的实施例中，本发明涉及一种集成电路器件，该器件包括：衬底，包括具有源极和漏极区域的晶体管；下部金属互连层，设置在衬底上方并且被下部层间介电(ILD)层围绕；阻变式随机存储器(RRAM)单元，设置在下部金属互连层上方；以及上部金属互连层，设置在RRAM单元上方并且被上部层间介电(ILD)层围绕。通过一系列的接触件和通孔将下部金属互连层电连接至晶体管的漏极区域。RRAM单元包括：底部电极，电连接至下部金属互连层；电阻转换层，设置在底部电极上；以及顶部电极，设置在电阻转换层上并且电连接至上部金属互连层。RRAM单元还包括自溅射间隔件，该自溅射间隔件具有：横向部分，围绕底部电极；和垂直部分，覆盖电阻转换层和顶部电极的侧壁。
在又一个实施例中，本发明涉及一种集成电路器件的方法。该方法包括在衬底上方形成间隔件材料。该方法还包括形成延伸穿过间隔件材料的底部电极。该方法还包括在底部电极上方形成电阻转换层，并且在电阻转换层上方形成顶部电极。该方法还包括：对未被电阻转换层覆盖的间隔件材料进行溅射蚀刻，将间隔件材料的原子轰击出来，随后将该原子重新沉积到电阻转换层和顶部电极的侧壁上，以形成覆盖电阻转换层和顶部电极的侧壁的自溅射间隔件。
上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种集成电路器件，包括：
底部电极，覆盖下部层间介电(ILD)层；
底部蚀刻停止层，横向地围绕所述底部电极；
电阻转换层，具有可变电阻，所述电阻转换层设置在所述底部电极上方；
顶部电极，设置在所述电阻转换层上方；
自溅射间隔件，具有：横向部分，在垂直位于所述电阻转换层与所述底部蚀刻停止层之间的位置处围绕所述底部电极；和垂直部分，邻接所述电阻转换层的侧壁和所述顶部电极的侧壁；以及
顶部蚀刻停止层，设置在所述底部蚀刻停止层上方，沿着所述自溅射间隔件的侧壁延伸，并且延伸至所述顶部电极的顶面上方。
2.根据权利要求1所述的集成电路器件，其中，所述自溅射间隔件具有的厚度在约至约的范围内。
3.根据权利要求1所述的集成电路器件，其中，所述自溅射间隔件包括正硅酸乙酯(TEOS)或富含硅的氧化物(SRO)。
4.根据权利要求1所述的集成电路器件，其中，所述底部电极具有平坦的表面和小于所述顶部电极宽度的宽度。
5.根据权利要求1所述的集成电路器件，还包括：
下部金属互连层和设置在所述下部金属互连层上的第一通孔，两者均被所述下部ILD层围绕，其中，所述底部电极邻接所述第一通孔。
6.根据权利要求1所述的集成电路器件，其中，所述自溅射间隔件还与所述底部蚀刻停止层的顶面、所述底部电极的上部侧壁和所述电阻转换层的底面邻接。
7.一种集成电路器件，包括：
衬底，包括具有源极区域和漏极区域的晶体管；
下部金属互连层，设置在所述衬底上方，被下部层间介电(ILD)层围绕，并且通过一系列的接触件和通孔电连接至所述晶体管的所述漏极区域；
上部金属互连层，设置在所述下部金属互连层上方并且被上部层间介电(ILD)层围绕；以及
阻变式随机存储器(RRAM)单元，设置在所述下部金属互连层与所述上部金属互连层之间，包括：
底部电极，电连接至所述下部金属互连层；
电阻转换层，设置在所述底部电极上；
顶部电极，设置在所述电阻转换层上并且电连接至所述上部金属互连层；和
自溅射间隔件，具有：横向部分，围绕所述底部电极；和垂直部分，覆盖所述电阻转换层的侧壁和所述顶部电极的侧壁。
8.根据权利要求7所述的集成电路器件，还包括：
第一通孔，将所述底部电极与所述下部金属互连层电连接；
第二通孔，将所述顶部电极与所述上部金属互连层电连接；
底部蚀刻停止层，设置在所述自溅射间隔件与所述下部ILD层之间；以及
顶部蚀刻停止层，设置在所述底部蚀刻停止层上方，沿着所述自溅射间隔件的外部侧壁延伸，并且覆盖所述顶部电极。
9.一种形成包括RRAM单元的集成电路器件的方法，包括：
在衬底上方形成间隔件材料；
形成延伸穿过所述间隔件材料的底部电极；
在所述底部电极上方形成电阻转换层，并且在所述电阻转换层上方形成顶部电极；以及
对未被所述电阻转换层覆盖的所述间隔件材料进行溅射蚀刻，使所述间隔件材料的原子被轰击出来，随后将所述原子重新沉积到所述电阻转换层的侧壁和所述顶部电极的侧壁上，以形成覆盖所述电阻转换层的侧壁和所述顶部电极的侧壁的自溅射间隔件。
10.根据权利要求9所述的方法，其中，形成所述电阻转换层和所述顶部电极包括：
在所述底部电极和所述间隔件材料上方形成顶部电极层和电阻转变材料；
按照光刻胶掩模来图案化硬掩模；
按照经过图案化的所述硬掩模来图案化所述顶部电极层，以形成所述顶部电极；以及
对所述电阻转变材料进行溅射蚀刻，以形成所述电阻转换层。
CN201510683772.4A 2015-05-15 2015-10-20 Rram器件 Active CN106159086B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/713,213 US9431603B1 (en) 2015-05-15 2015-05-15 RRAM device
US14/713,213 2015-05-15

Publications (2)

Publication Number Publication Date
CN106159086A true CN106159086A (zh) 2016-11-23
CN106159086B CN106159086B (zh) 2019-12-13

Family

ID=56739960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510683772.4A Active CN106159086B (zh) 2015-05-15 2015-10-20 Rram器件

Country Status (2)

Country Link
US (2) US9431603B1 (zh)
CN (1) CN106159086B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109390466A (zh) * 2017-08-02 2019-02-26 台湾积体电路制造股份有限公司 电阻式随机存取存储器（rram）单元及其形成方法
CN109390465A (zh) * 2017-08-02 2019-02-26 台湾积体电路制造股份有限公司 集成电路和形成集成电路的方法
CN109585646A (zh) * 2017-09-28 2019-04-05 台湾积体电路制造股份有限公司 存储器装置及其制造方法
CN111384081A (zh) * 2020-02-29 2020-07-07 厦门半导体工业技术研发有限公司 一种半导体元件及其制备方法
CN112151673A (zh) * 2019-06-27 2020-12-29 台湾积体电路制造股份有限公司 Rram、集成芯片及其形成方法
CN112670314A (zh) * 2019-10-15 2021-04-16 台湾积体电路制造股份有限公司 集成芯片及其形成方法
CN113178520A (zh) * 2020-05-05 2021-07-27 台湾积体电路制造股份有限公司 非易失性存储器和制造方法
WO2022017137A1 (zh) * 2020-07-20 2022-01-27 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法
US11489112B2 (en) 2017-09-28 2022-11-01 Intel Corporation Resistive random access memory device and methods of fabrication

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340275B2 (en) * 2015-06-23 2019-07-02 Intel Corporation Stackable thin film memory
US9990993B2 (en) * 2016-09-29 2018-06-05 Microsemi SoC Corporation Three-transistor resistive random access memory cells
TWI681541B (zh) * 2016-10-19 2020-01-01 聯華電子股份有限公司 具記憶體結構之半導體元件及其製造方法
US9853215B1 (en) * 2016-12-01 2017-12-26 Macronix International Co., Ltd. Resistance switching memory device and method of manufacturing the same
WO2018125206A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Ambipolar layer based access transistors for memory applications and methods of fabrication
US9859336B1 (en) * 2017-01-09 2018-01-02 Macronix International Co., Ltd. Semiconductor device including a memory cell structure
US10008387B1 (en) * 2017-02-15 2018-06-26 Globalfoundries Singapore Pte. Ltd. Embedded memory in back-end-of-line low-k dielectric
US10115769B1 (en) 2017-06-13 2018-10-30 Macronix International Co., Ltd. Resistive random access memory device and method for manufacturing the same
US10158068B1 (en) * 2017-06-15 2018-12-18 Macronix International Co., Ltd. Resistive random access memory device and method for manufacturing the same
US11289648B2 (en) 2017-08-02 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random-access memory (RRAM) cell with recessed bottom electrode sidewalls
US11289651B2 (en) * 2017-09-01 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device having via landing protection
US10461246B2 (en) * 2017-09-16 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method for manufacturing the same
US10157963B1 (en) 2017-09-22 2018-12-18 Macronix International Co., Ltd. Semiconductor device with memory structure
US10176866B1 (en) * 2017-09-25 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Recap layer scheme to enhance RRAM performance
TWI658617B (zh) * 2017-10-12 2019-05-01 旺宏電子股份有限公司 具記憶體結構之半導體元件
US10497436B2 (en) * 2017-11-27 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication thereof
US10756258B2 (en) 2017-11-27 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US10916697B2 (en) * 2018-06-29 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method of manufacturing the same
US11088323B2 (en) * 2018-08-30 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Top electrode last scheme for memory cell to prevent metal redeposit
US10720580B2 (en) * 2018-10-22 2020-07-21 Globalfoundries Singapore Pte. Ltd. RRAM device and method of fabrication thereof
US11380369B2 (en) 2018-11-30 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including memory cells and method for manufacturing thereof
US11289650B2 (en) * 2019-03-04 2022-03-29 International Business Machines Corporation Stacked access device and resistive memory
US11296147B2 (en) * 2019-05-16 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing memory device having spacer
US10804324B1 (en) * 2019-07-25 2020-10-13 Tetramem Inc. 1T2R RRAM cell and common reactive electrode in crossbar array circuits
US11183503B2 (en) * 2019-07-31 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell having top and bottom electrodes defining recesses
US11183632B2 (en) * 2019-12-19 2021-11-23 International Business Machines Corporation Self-aligned edge passivation for robust resistive random access memory connection
US11107527B1 (en) * 2020-02-26 2021-08-31 Tetramem Inc. Reducing sneak current path in crossbar array circuits
US11882776B2 (en) 2020-04-07 2024-01-23 Tokyo Electron Limited In-situ encapsulation of metal-insulator-metal (MIM) stacks for resistive random access memory (RERAM) cells
TWI775138B (zh) * 2020-09-03 2022-08-21 力晶積成電子製造股份有限公司 複合型記憶體結構
US11825753B2 (en) * 2021-08-19 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell, integrated circuit, and manufacturing method of memory cell
US11956975B2 (en) * 2021-09-16 2024-04-09 International Business Machines Corporation BEOL fat wire level ground rule compatible embedded artificial intelligence integration
TWI806812B (zh) * 2022-01-24 2023-06-21 國立清華大學 三維電阻式記憶體結構

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1947236A (zh) * 2002-12-11 2007-04-11 国际商业机器公司 在半导体互连结构上沉积金属层的方法
CN101071843A (zh) * 2007-05-18 2007-11-14 中国科学院上海微系统与信息技术研究所 一种电阻存储器的器件单元结构及制作方法
JP2010225889A (ja) * 2009-03-24 2010-10-07 Fujitsu Semiconductor Ltd 半導体装置およびその製造方法
CN102124559A (zh) * 2008-08-13 2011-07-13 国际商业机器公司 用于金属互连的共形粘附促进衬垫
CN102832339A (zh) * 2012-09-11 2012-12-19 中国科学院上海微系统与信息技术研究所 用于相变存储器的Al-Ge-Te相变材料
TW201436323A (zh) * 2013-03-12 2014-09-16 Taiwan Semiconductor Mfg 電阻式隨機存取記憶體結構及其製造方法
CN104347631A (zh) * 2013-07-30 2015-02-11 台湾积体电路制造股份有限公司 使用组合间隔件的rram结构和工艺

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545287B2 (en) * 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
US7482616B2 (en) * 2004-05-27 2009-01-27 Samsung Electronics Co., Ltd. Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same
US8558220B2 (en) * 2007-12-31 2013-10-15 Sandisk 3D Llc Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element formed over a bottom conductor and methods of forming the same
US8699259B2 (en) 2011-03-02 2014-04-15 Sandisk 3D Llc Non-volatile storage system using opposite polarity programming signals for MIM memory cell
US9209392B1 (en) * 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1947236A (zh) * 2002-12-11 2007-04-11 国际商业机器公司 在半导体互连结构上沉积金属层的方法
CN101071843A (zh) * 2007-05-18 2007-11-14 中国科学院上海微系统与信息技术研究所 一种电阻存储器的器件单元结构及制作方法
CN102124559A (zh) * 2008-08-13 2011-07-13 国际商业机器公司 用于金属互连的共形粘附促进衬垫
JP2010225889A (ja) * 2009-03-24 2010-10-07 Fujitsu Semiconductor Ltd 半導体装置およびその製造方法
CN102832339A (zh) * 2012-09-11 2012-12-19 中国科学院上海微系统与信息技术研究所 用于相变存储器的Al-Ge-Te相变材料
TW201436323A (zh) * 2013-03-12 2014-09-16 Taiwan Semiconductor Mfg 電阻式隨機存取記憶體結構及其製造方法
CN104347631A (zh) * 2013-07-30 2015-02-11 台湾积体电路制造股份有限公司 使用组合间隔件的rram结构和工艺

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109390465A (zh) * 2017-08-02 2019-02-26 台湾积体电路制造股份有限公司 集成电路和形成集成电路的方法
CN109390466A (zh) * 2017-08-02 2019-02-26 台湾积体电路制造股份有限公司 电阻式随机存取存储器（rram）单元及其形成方法
CN109390466B (zh) * 2017-08-02 2022-09-23 台湾积体电路制造股份有限公司 电阻式随机存取存储器（rram）单元及其形成方法
TWI791589B (zh) * 2017-09-28 2023-02-11 美商英特爾股份有限公司 電阻式隨機存取記憶體裝置及製造方法
CN109585646A (zh) * 2017-09-28 2019-04-05 台湾积体电路制造股份有限公司 存储器装置及其制造方法
CN109585646B (zh) * 2017-09-28 2023-07-21 台湾积体电路制造股份有限公司 存储器装置及其制造方法
US11489112B2 (en) 2017-09-28 2022-11-01 Intel Corporation Resistive random access memory device and methods of fabrication
CN112151673A (zh) * 2019-06-27 2020-12-29 台湾积体电路制造股份有限公司 Rram、集成芯片及其形成方法
CN112670314A (zh) * 2019-10-15 2021-04-16 台湾积体电路制造股份有限公司 集成芯片及其形成方法
CN112670314B (zh) * 2019-10-15 2024-05-07 台湾积体电路制造股份有限公司 集成芯片及其形成方法
CN111384081A (zh) * 2020-02-29 2020-07-07 厦门半导体工业技术研发有限公司 一种半导体元件及其制备方法
CN111384081B (zh) * 2020-02-29 2023-01-31 厦门半导体工业技术研发有限公司 一种半导体元件及其制备方法
CN113178520B (zh) * 2020-05-05 2024-01-09 台湾积体电路制造股份有限公司 非易失性存储器和制造方法
CN113178520A (zh) * 2020-05-05 2021-07-27 台湾积体电路制造股份有限公司 非易失性存储器和制造方法
WO2022017137A1 (zh) * 2020-07-20 2022-01-27 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法

Also Published As

Publication number Publication date
US9431603B1 (en) 2016-08-30
US20160351806A1 (en) 2016-12-01
US9825224B2 (en) 2017-11-21
CN106159086B (zh) 2019-12-13

Similar Documents

Publication Publication Date Title
CN106159086A (zh) Rram器件
US11024802B2 (en) Method of fabricating resistive memory
CN105977378B (zh) Rram器件
CN106252505B (zh) Rram器件和方法
TWI605569B (zh) 用以降低ｃｍｐ凹陷的互連中之虛設底部電極
CN104425715B (zh) 可变电阻存储器结构及其形成方法
TWI569272B (zh) 電阻式隨機存取記憶單元與其形成方法
CN109585646A (zh) 存储器装置及其制造方法
CN104979470B (zh) Rram单元的底电极的形成
CN108123034B (zh) 具有复合式顶部电极的内嵌式存储器装置
CN110140212A (zh) 三维存储器件的字线接触结构及其制作方法
US9130167B2 (en) Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
CN107393902A (zh) 用于rram技术的金属接合方法
CN109560194B (zh) 半导体装置及其制造方法
JP2017092471A (ja) Ｒｒａｍ構造の下電極
CN109390466A (zh) 电阻式随机存取存储器（rram）单元及其形成方法
CN106159083A (zh) 用于rram结构的氧化物膜方案
TWI695498B (zh) 積體晶片及其形成方法
CN102214789A (zh) 存储器件及其制造方法
KR101956794B1 (ko) 가변 저항 메모리 장치 및 그 제조 방법
CN109686839A (zh) 存储器单元和形成半导体器件的方法
CN103811656A (zh) 可变电阻存储结构及其形成方法
US9960349B2 (en) Resistive random-access memory structure and method for fabricating the same
TWI553926B (zh) 電阻式記憶體及其製造方法
CN106206449A (zh) 具有优化的膜方案的高良率rram单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant