CN106159083A - 用于rram结构的氧化物膜方案 - Google Patents

用于rram结构的氧化物膜方案 Download PDF

Info

Publication number
CN106159083A
CN106159083A CN201510148817.8A CN201510148817A CN106159083A CN 106159083 A CN106159083 A CN 106159083A CN 201510148817 A CN201510148817 A CN 201510148817A CN 106159083 A CN106159083 A CN 106159083A
Authority
CN
China
Prior art keywords
layer
hafnium oxide
rram
top electrode
hafnium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510148817.8A
Other languages
English (en)
Other versions
CN106159083B (zh
Inventor
金海光
林杏莲
蔡正原
蔡嘉雄
李汝谅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106159083A publication Critical patent/CN106159083A/zh
Application granted granted Critical
Publication of CN106159083B publication Critical patent/CN106159083B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种形成具有介电数据层的RRAM单元的方法和相关的装置,介电数据层配置为提供良好的性能、器件良率、和数据保持。在一些实施例中,通过形成具有底电极层、顶电极层和设置在底电极层和顶电极层之间的介电数据存储层的RRAM膜堆叠件来实施该方法,其中底电极层设置在半导体衬底上方。介电数据存储层包括具有氢掺杂的氧化物的性能增强层和具有氧化铝的数据保持层。然后,根据一个或多个掩蔽层图案化RRAM膜堆叠件以形成顶电极和底电极;以及在电接触顶电极的位置处形成上部金属互连层。本发明涉及用于RRAM结构的氧化物膜方案。

Description

用于RRAM结构的氧化物膜方案
技术领域
本发明涉及用于RRAM结构的氧化物膜方案。
背景技术
金属-绝缘体-金属(MIM)结构包括设置在导电层(例如,金属层)之间的介电数据存储层。导电层具有允许电荷容易地传输并且从而对介电数据存储层施加偏压的自由电荷载流子(例如,空穴和/或电子)。在各种偏压存在下,介电数据存储层配置为在与电子数据状态(例如,“1”和“0”)对应的电阻状态之间经历可逆变化。
发明内容
为了解决现有技术中存在的问题,根据本发明的一个方面,提供了一种形成RRAM(电阻式随机存取存储器)单元的方法,包括:形成具有底电极层、顶电极层和设置在所述底电极层和所述顶电极层之间的介电数据存储层的RRAM膜堆叠件,其中,所述底电极层设置在半导体衬底上方,所述介电数据存储层包括具有氢掺杂的氧化物的性能增强层和包括氧化铝的数据保持层;根据一个或多个掩蔽层图案化所述RRAM膜堆叠件以形成顶电极和底电极;以及在电接触所述顶电极的位置处形成上部金属互连层。
在上述方法中,所述数据保持层设置在所述性能增强层的顶面上并且与所述性能增强层的顶面直接接触。
在上述方法中,还包括:通过沉积氢掺杂的氧化铪(HfOx)层来形成所述性能增强层;以及通过沉积氧化铪铝(HfAlOx)层来形成所述数据保持层。
在上述方法中,使用第一原子层沉积(ALD)工艺实施沉积所述氧化铪(HfOx)层,包括:在包括所述半导体衬底的处理室中引入四氯化铪(HfCl4)前体气体并持续第一脉冲时间以形成四氯化铪(HfCl4)的单层;从所述处理室排出所述四氯化铪(HfCl4)前体气体;在所述处理室内引入水(H2O)前体气体并持续第二脉冲时间,所述第二脉冲时间比所述第一脉冲时间长两倍以上,其中,所述水(H2O)前体气体与所述四氯化铪(HfCl4)的单层相互作用以形成氧化铪(HfOx)层;以及从所述处理室排出所述水(H2O)前体气体。
在上述方法中,使用第二ALD工艺实施沉积所述氧化铪铝(HfAlOx)层,包括:实施第一数量的周期的所述第二ALD工艺以形成多个第一氧化铝(AlO)层;实施第二数量的周期的所述第二ALD工艺以在邻接所述多个第一氧化铝(AlO)层的一个或多个的位置处形成多个第二氧化铪(HfO)层;以及其中,周期的第二数量小于周期的第一数量。
在上述方法中,所述第二ALD工艺的所述周期的第一数量在约1个周期和约8个周期之间的范围内;以及其中,所述第二ALD工艺的所述周期的第二数量在约1个周期和约4个周期之间的范围内。
在上述方法中,所述氧化铪铝(HfAlOx)层的铝含量在约30%至约65%之间的范围内。
在上述方法中,所述氧化铪(HfOx)层的第一厚度在约和约之间的范围内;并且其中,所述氧化铪铝(HfAlOx)层的第二厚度在约和约之间的范围内。
在上述方法中,所述性能增强层和所述数据保持层包括相同的氢掺杂的氧化铪铝(HfAlOx)层。
根据本发明的另一方面,还提供了一种形成RRAM(电阻式随机存取存储器)单元的方法,包括:在下部金属互连层上方沉积底电极层;使用第一ALD工艺在所述底电极层上方沉积氢掺杂的氧化铪(HfOx)层;使用第二ALD工艺在所述氧化铪(HfOx)层上沉积氧化铪铝(HfAlOx)层,所述氧化铪铝(HfAlOx)层具有氧化铝(AlO)和氧化铪(HfO)的交替层;在所述氧化铪铝(HfAlOx)层上方沉积顶电极层;根据掩蔽层图案化所述顶电极层以形成顶电极;图案化所述底电极层以形成底电极;以及在电接触所述顶电极的位置处形成上部金属互连层。
在上述方法中,沉积所述氧化铪(HfOx)层,包括:在处理室中引入四氯化铪(HfCl4)前体气体并持续第一脉冲时间以形成四氯化铪(HfCl4)的单层;从所述处理室排出所述四氯化铪(HfCl4)前体气体;在所述处理室内引入水(H2O)前体气体并持续第二脉冲时间,所述第二脉冲时间比所述第一脉冲时间长两倍以上,其中,所述水(H2O)前体气体与所述四氯化铪(HfCl4)的单层相互作用以形成氧化铪(HfOx)层;以及从所述处理室排出所述水(H2O)前体气体。
在上述方法中,使用所述第二ALD工艺沉积所述氧化铪铝(HfAlOx)层,包括:实施第一数量的周期的所述第二ALD工艺以形成多个第一氧化铝(AlO)层;实施第二数量的周期的所述第二ALD工艺以在邻接所述多个第一氧化铝(AlO)层的一个或多个的位置处形成多个第二氧化铪(HfO)层;以及其中,周期的第二数量小于周期的第一数量。
在上述方法中,所述氧化铪铝(HfAlOx)层的铝含量在约30%至约65%之间的范围内。
在上述方法中,所述氧化铪(HfOx)层的第一厚度在约和约之间的范围内;并且其中,所述氧化铪铝(HfAlOx)层的第二厚度在约和约之间的范围内。
根据本发明的又一方面,还提供了一种RRAM(电阻式随机存取存储器)单元,包括:底电极,设置在半导体衬底上方;介电数据存储层,设置在所述底电极上方,并且包括:性能增强层,包括氢掺杂的氧化物;数据保持层,包括氧化铝;以及顶电极,设置在所述介电数据存储层上方。
在上述RRAM单元中,所述性能增强层包括氢掺杂的氧化铪(HfOx)层;并且其中,所述数据保持层包括氧化铪铝(HfAlOx)层。
在上述RRAM单元中,所述氧化铪铝(HfAlOx)层的铝含量在约30%至约65%之间的范围内。
在上述RRAM单元中,所述氧化铪(HfOx)层的第一厚度在约和约之间的范围内;并且其中,所述氧化铪铝(HfAlOx)层的第二厚度在约和约之间的范围内。
在上述RRAM单元中,所述数据保持层设置在所述性能增强层的顶面上并且与所述性能增强层的顶面直接接触。
在上述RRAM单元中,所述性能增强层和所述数据保持层包括相同的氢掺杂的氧化铪铝(HfAlOx)层。
附图说明
当结合附图进行阅读时,从以下详细描述可最佳理解本发明的各方面。应该注意,根据工业中的标准实践,各个部件未按比例绘制。实际上,为了清楚的讨论,各个部件的尺寸可以任意地增大或减小。
图1示出了包括具有介电数据存储层的RRAM(电阻式随机存取存储器)单元的集成芯片的一些实施例的截面图,介电数据存储层具有性能增强层和数据保持层。
图2示出了包括具有多层介电层的电阻式随机存取存储器(RRAM)单元的集成芯片的一些实施例的截面图,多层介电层具有性能增强层和上面的数据保持层。
图3示出了形成包括具有介电数据存储层的RRAM存储单元的集成芯片的方法的一些实施例的流程图,介电数据存储层具有性能增强层和数据保持层。
图4A至图8示出了形成包括具有多层介电层的RRAM存储单元的集成芯片的方法的截面图的一些实施例。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然,这些仅仅是实例,而不旨在限制本发明。例如,在以下描述中,在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例,并且也可以包括在第一部件和第二部件之间可以形成额外的部件,从而使得第一部件和第二部件可以不直接接触的实施例。此外,本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的,并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且,为便于描述,在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语,以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外,空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上),而在此使用的空间相对描述符可以同样地作相应的解释。
近年来,电阻式随机存取存储器(RRAM)单元已作为下一代电子数据存储的有前景的候选而出现。与传统的电荷捕获存储器(例如,SRAM、快闪等)相比,RRAM单元基于电阻切换存储数据。电阻切换允许RRAM单元在对应于第一数据状态(例如,“0”)的高电阻状态和对应于第二数据状态(例如,“1”)的低电阻状态之间改变存储单元的电阻。
RRAM单元具有底电极,底电极通过具有可变电阻的介电数据存储层与上面的顶电极分隔开。介电数据存储层通常包括能够响应于施加的偏压而改变其内部电阻的高k介电材料。大量各种高k介电材料当前在RRAM存储单元中使用。不同的高k介电材料提供具有不同特性的RRAM单元。例如,一些高k介电材料可以提供改进的性能和/或器件良率,而其他的高k介电材料可以提供改进的数据保持。然而,已经认识到大多数高k介电材料不能同时提供良好的性能(例如,形成、置位、和/或重置操作)、器件良率和数据保持。
本发明涉及一种形成具有配置为提供良好的性能、器件良率、和数据保持的介电数据层的RRAM单元的方法和相关的装置。在一些实施例中,通过形成具有设置在半导体衬底上方的底电极层、顶电极层以及设置在底电极和顶电极之间的介电数据存储层的RRAM膜堆叠件来实施该方法。介电数据存储层包括具有氢掺杂的氧化物的性能增强层和包括氧化铝的数据保持层。然后根据一个或多个掩蔽层图案化RRAM膜堆叠件以形成顶电极和底电极,并且在电接触顶电极的位置处形成上部金属互连层。通过使用包括性能增强层和数据保持层的介电数据存储层,介电数据存储层能够提供具有良好的性能、器件良率、和数据保持的RRAM单元。
图1示出了包括具有介电数据存储层110的电阻式随机存取存储器(RRAM)单元101的集成芯片100的一些实施例的截面图,介电数据存储层110具有性能增强层110a和数据保持层110b。
RRAM单元101设置在位于半导体衬底102上方的层间介电(ILD)层104内。RRAM单元101包括设置在一个或多个下部金属互连层106(例如,金属通孔和/或金属线)上方的底电极108、位于底电极108上方的介电数据存储层110以及位于介电数据存储层110上方的顶电极112。上面的金属互连层114(例如,通孔)设置在顶电极112上。
介电数据存储层110包括性能增强层110a和数据保持层110b。性能增强层110a包括氢掺杂的氧化物层(即,包括氢分子的氧化物层),氢掺杂的氧化物层配置为向RRAM单元101提供良好的工作电压(例如,用于形成、置位、和/或重置操作的低电压)和良率。例如,性能增强层110a具有比数据保持层110b更低的工作电压(例如,对于相同的厚度,在约0.3V和0.8V之间),从而允许性能增强层110a将RRAM单元101的工作电压相对于不具有性能增强层的RRAM单元降低约0.1V和0.2V之间的值。数据保持层110b包括配置为向RRAM单元101提供良好的数据保持能力的氧化铝层。通过将性能增强层110a和数据保持层110b组合在介电数据存储层110内,介电数据存储层110能够向RRAM单元101提供良好的良率、工作电压和数据保持能力。
在一些实施例中,数据保持层110b可以设置在性能增强层110a上方,从而使得数据保持层110b邻接性能增强层110a的顶面。在其他实施例中,,数据保持层110b可以设置在性能增强层110a下方。在又一些其他实施例中,性能增强层110a和数据保持层110b可以包括相同的层(例如,包括氧化铝的氢掺杂层)。
在一些实施例中,性能增强层110a包括第一材料,而数据保持层110b包括与第一材料不同的第二材料。在一些实施例中,性能增强层110a的第一材料和数据保持层110b的第二材料可以共享一个或多个共同的元素。例如,在一些实施例中,第一和第二材料都可以包含铪(Hf)和氧(O)。在其他实施例中,第一和第二材料都可以包含氧(O)以及锆(Zr)、镍(Ni)、钨(W)、钽(Ta)、钛(Ti)或其他类似的材料中的一种或多种。
图2示出了包括多层介电数据存储层210的RRAM(电阻式随机存取存储器)单元200的一些实施例的截面图,多层介电数据存储层210具有性能增强层210a和数据保持层210b。
RRAM单元200包括位于下部金属互连层202上方的底电极208,下部金属互连层202由后段制程(BEOL)金属堆叠件内的下部层间介电(ILD)层104围绕。在一些实施例中,下部金属互连层202可以包括设置在底电极208和下面的半导体衬底(未示出)之间的多个金属互连层中的一个。在一些实施例中,下部绝缘层204可以位于垂直地设置在下部金属互连层202和底电极208的相对侧之间的位置处。在一些这样的实施例中,扩散阻挡层206可以垂直地设置在绝缘层204的微沟槽内。
多层介电数据存储层210设置在底电极208上方。多层介电数据存储层210具有可变电阻,这取决于所施加的电压,将在与第一数据状态(例如,“0”)相关联的高电阻状态和与第二数据状态(例如,“1”)相关联的低电阻状态之间经历可逆变化。例如,施加到多层介电数据存储层210的电压将诱导在多层介电数据存储层210两端形成导电路径/丝(例如,氧空位),从而减小多层介电数据存储层210的电阻。
多层介电数据存储层210包括性能增强层210a和数据保持层210b,数据保持层210b设置在性能增强层210a的顶面上并且与性能增强层210a的顶面直接接触。性能增强层210a包括氢掺杂的氧化物层,而数据保持层210b包括氧化铝层。在一些实施例中,数据保持层210b也可以包括氢掺杂物以提高数据保持层210b和多层介电数据存储层210的性能。在一些实施例中,性能增强层210a可以包括氢掺杂的氧化铪(HfOx)层,而数据保持层210b可以包括氧化铪铝(HfAlOx)层。在这样的实施例中,通过将氢掺杂的氧化铪(HfOx)层设置在氧化铪铝(HfAlOx)层和底电极208之间使RRAM单元200的良率增大了20%以上。
在一些实施例中,性能增强层210a可以包括高Vo2+氧空位比率。Vo2+氧空位具有相对较低的活化能(例如,相比于分别具有2.4eV和1.5eV的Vo0和Vo+空位,具有0.7eV的活化能)。Vo2+氧空位的低活化能使得性能增强层210a中的氧空位的迁移更容易。由于RRAM单元的电阻通过诱导在性能增强层210a两端形成导电路径/丝(例如,包括氧空位)而变化,因此Vo2+氧空位的低活化改进了RRAM单元200的性能。在一些实施例中,数据保持层210b也可包括高Vo2+氧空位比率从而提高数据保持层210b的性能。
在一些实施例中,数据保持层210b可以包括氧化铪铝(HfAlOx)层,氧化铪铝(HfAlOx)层具有在一个或多个氧化铪(HfO)层209a和一个或多个氧化铝(AlO)层209b之间交替的堆叠结构。在一些实施例中,氧化铪铝(HfAlOx)层的铝含量在约30%和约65%之间的范围内。应当理解,通过改变氧化铪(HfO)层209a和氧化铝(AlO)层209b的尺寸和/或数量,可以改变氧化铪铝(HfAlOx)层的浓度。例如,为了提供具有比铝(Al)含量更大的铪(Hf)含量的氧化铪铝(HfAlOx)层,氧化铪(HfO)层209a可以具有比邻接的氧化铝(AlO)层209b更大的厚度,和/或氧化铪(HfO)层209a的数量可以大于氧化铝(AlO)层209b的数量。
在一些实施例中,数据保持层210b具有第二厚度t2,第二厚度t2比性能增强层210a的第一厚度t1厚约1和约10倍之间的范围内。例如,在一些实施例中,数据保持层210b的第二厚度t2在约和约之间的范围内,而性能增强层210的第一厚度t1在约和约之间的范围内。
包括导电材料(例如,钛、氮化钛、钽、氮化钽等)的顶电极214位于多层介电数据存储层210上方。在一些实施例中,覆盖层212可以设置在顶电极214和多层介电数据存储层210之间。覆盖层212配置为存储氧,其可以有利于多层介电数据存储层210内的电阻变化。在一些实施例中,覆盖层212包括氧浓度相对较低的金属或金属氧化物。
上面的掩蔽层216(例如,硬掩模层)可以设置在顶电极214上方。在一些实施例中,掩蔽层216可以包括氧氮化硅(SiON)硬掩模层、二氧化硅(SiO2)硬掩模层或PE-SiN硬掩模。在一些实施例中,上部层间介电(ILD)层220设置在掩蔽层216上方,掩蔽层216处于围绕上部金属互连层222的位置处,上部金属互连层222设置在顶电极214上。上部金属互连层222包括上部金属通孔222a,上部金属通孔222a从顶电极214延伸穿过掩蔽层216至上部金属线222b。
图3示出了形成包括具有介电数据存储层的RRAM结构的集成芯片的方法300的一些实施例的流程图,介电数据存储层具有性能增强层和数据保持层。
虽然本文公开的方法300被示出和描述为一系列行为或事件,但是应当理解,所示出的这些行为或事件的顺序不应解释为限制意义。例如,一些行为可以以不同的顺序发生和/或与除了本文中示出和/或描述的行为或事件的其他行为或事件同时发生。此外,并非所有示出的行为都是实施本发明的一个或多个方面或本发明的实施例所必须的。此外,可以以一个或多个单独的行为和/或阶段来执行本文中示出的一个或多个行为。
在步骤302中,在设置在下部层间介电(ILD)层内的下部金属互连层上方形成RRAM(电阻式随机存取存储器)膜堆叠件。在一些实施例中,RRAM膜堆叠件包括设置在底电极层和顶电极层之间的介电数据存储层。介电数据存储层具有包括氢掺杂的氧化物的性能增强层和包括氧化铝的数据保持层。在一些实施例中,可以根据下文描述的步骤304至312形成RRAM膜堆叠件。
在一些实施例中,可以通过首先在步骤304中在半导体衬底上方沉积底电极层来形成RRAM膜堆叠件。然后,通过在步骤306中,在底电极层上方形成氢掺杂的氧化铪(HfOx)层,并且在步骤308中在底电极层上方形成氧化铪铝(HfAlOx)层来形成介电数据存储层。在一些实施例中,氢掺杂的氧化铪(HfOx)层和氧化铪铝(HfAlOx)层可以原位形成。在一些实施例中,在步骤310中,可以在氧化铪铝(HfAlOx)层上方形成覆盖层。在步骤312中,在覆盖层上方形成顶电极层。
在步骤314中,根据掩蔽层图案化RRAM膜堆叠件以形成顶电极。
在步骤316中,在一些实施例中,可以在图案化的RRAM膜堆叠件的相对两侧上形成侧壁间隔件。
在步骤318中,进一步图案化RRAM膜堆叠件以形成底电极。
在步骤320中,在RRAM膜堆叠件上方形成上部层间介电(ILD)层。
在步骤322中,在上部ILD层上方形成上部金属互连层,上部金属互连层延伸至与顶电极电接触的位置处。
图4A至图8示出了形成具有多层介电数据存储层的RRAM单元的方法的截面图的一些实施例。虽然结合方法300描述了图4A至图8,但是应当理解,在图4A至图8中公开的结构不限制于该方法,相反,在图4A至图8中公开的结构可以作为独立于方法的单独的结构。
图4A至图4F示出了对应于步骤302的截面图的一些实施例。
图4A至图4B示出了对应于步骤304的截面图400A和400B。
如截面图400A所示,在下部层间介电(ILD)层104(例如,氧化物、低k电介质、或超低k电介质)内形成下部金属互连层202。在一些实施例中,可以通过以下步骤形成下部金属互连层202:选择性蚀刻下部ILD层104(例如,氧化物、低k电介质、或超低k电介质)以在下部ILD层104中形成开口,然后沉积金属(例如,铜、铝等)以填充开口,并且实施平坦化工艺以去除过量金属来形成下部金属互连层202。
随后,在下部金属互连层202和/或下部ILD层104上形成配置为用作蚀刻停止层的下部绝缘层204。在一些实施例中,下部绝缘层204可以包括氮化硅(SiN)、碳化硅(SiC)、或类似的复合介电膜。在一些实施例中,可以通过汽相沉积技术(例如,物理汽相沉积、化学汽相沉积等)形成下部绝缘层204。然后,选择性地蚀刻(例如,使用干蚀刻剂)下部绝缘层204以形成腔或微沟槽402,其延伸穿过下部绝缘层204并到达下部部金属互连层202。
可以在下部金属互连层202和下部绝缘层204上方形成扩散阻挡层404。扩散阻挡层404可以沉积到微沟槽402中,从而使得扩散阻挡层404邻接下部金属互连层202。在一些实施例中,扩散阻挡层404可以通过沉积技术来沉积,并且经受平坦化工艺(例如,化学机械抛光工艺),平坦化工艺为扩散阻挡层404提供平坦的顶面。在一些实施例中,扩散阻挡层404可以从微沟槽402内延伸至下部绝缘层204上面的位置处。在一些实施例中,扩散阻挡层404可以包括诸如铝(Al)、锰(Mn)、钴(Co)、钛(Ti)、钽(Ta)、钨(W)、镍(Ni)、锡(Sn)、镁(Mg)、以及它们的组合的金属的导电氧化物、氮化物或氮氧化物。扩散阻挡层404可以具有在约和约之间的范围内的厚度。
如截面图400B所示,在扩散阻挡层404上方形成底电极层406。可以通过汽相沉积技术(例如,化学汽相沉积、物理汽相沉积、等离子体增强CVD等)形成底电极层406。例如,在一些实施例中,底电极层406可以包括钽(Ta)、氮化钽(TaN)、钛(Ti)、或氮化钛(TiN)中的一种或多种。
图4C示出了对应于步骤306的截面图400C的一些实施例。
如截面图400C所示,在底电极层406上形成包括氢掺杂的氧化铪(HfOx)层408a的性能增强层。在一些实施例中,可以使用第一原子层沉积(ALD)工艺形成氢掺杂的氧化铪(HfOx)层408a,第一原子层沉积(ALD)工艺可选地将四氯化铪(HfCl4)前体气体和水(H2O)前体气体的脉冲引入处理室内。
例如,第一ALD工艺可以将四氯化铪(HfCl4)前体气体引入处理室内,并持续第一脉冲时间tp1以在底电极层406上形成四氯化铪(HfCl4)的单层。然后,第一ALD工艺从处理室排出四氯化铪(HfCl4)前体气体,并且在将水(H2O)前体气体从处理室排出之前,将水(H2O)前体气体引入处理室内,并且持续第二脉冲时间tp2。水(H2O)前体气体与四氯化铪(HfCl4)的单层相互作用以在底电极层406上形成氧化铪(HfOx)层。在一些实施例中,可以使用较长的水(H2O)前体气体脉冲时间(即,较长的第二脉冲时间tp2)来形成氧化铪(HfOx)层408a,较长的水(H2O)前体气体脉冲时间使得氧化铪(HfOx)层408a富含氢分子,降低氯(Cl)和提供高浓度的Vo2+氧空位。例如,第二脉冲时间tp2可以比第一脉冲时间tp1长两倍以上。在一些实施例中,第二脉冲时间tp2可以在约1000ms和约2000ms之间的范围内。
图4D示出了对应于步骤308的截面图400D的一些实施例。
如截面图400D所示,在氢掺杂的氧化铪(HfOx)层408a上方沉积包括氧化铪铝(HfAlOx)层408b的数据保持层。在一些实施例中,氢掺杂的氧化铪(HfOx)层408a和氧化铪铝(HfAlOx)层408b可以共同地组成多层介电数据存储层408。
在一些实施例中,可以使用第二原子层沉积(ALD)工艺实施沉积氧化铪铝(HfAlOx)层408b。第二ALD工艺在沉积氧化铝(AlO)层409a的周期和沉积氧化铪(HfO)层409b的周期之间交替。例如,可以通过实施第一数量的周期以沉积第一数量的氧化铝(AlO)层409a,以及通过实施第二数量的周期以在邻接一个或多个第一数量的氧化铝(AlO)层409a的位置处沉积第二数量的氧化铪(HfO)层409b来沉积氧化铪铝(HfAlOx)层408b。
在一些实施例中,氧化铪铝(HfAlOx)层的铝含量在约30%和约65%之间的范围内。应当理解,可以通过改变氧化铝(AlO)层409a和氧化铪(HfO)层409b的尺寸和/或数量来改变氧化铪铝(HfAlOx)层的浓度。在一些实施例中,周期的第二数量可以小于周期的第一数量。例如,周期的第一数量可以在约1个周期和约8个周期之间的范围内,而周期的第二数量可以在约1个周期和约4个周期之间的范围内。
在一些实施例中,第二ALD工艺可以使用较长的水(H2O)脉冲(例如,H2O脉冲在约1000ms和约2000ms之间的范围内)形成数据保持层。在这样的实施例中,较长的H2O脉冲将为数据保持层提供氢掺杂和高Vo2+氧空位比率,从而改进数据保持层的性能并因此改进多层介电数据存储层408的性能。
图4E示出了与步骤310对应的截面图400E的一些实施例。
如截面图400E所示,可以在多层介电数据存储层408上形成覆盖层410。在一些实施例中,覆盖层410可以包括诸如钛(Ti)、铪(Hf)、铂(Pt)、钽(Ta)、和/或铝(Al)的金属。在其他实施例中,覆盖层410可以包括诸如氧化钛(TiOx)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化锗(GeOx)、氧化铯(CeOx)的金属氧化物。在一些实施例中,覆盖层410的厚度可以在约和约之间的范围内。
图4F示出了对应于步骤312的截面图400F的一些实施例。
如截面图400F所示,在覆盖层410上方形成顶电极层412以形成RRAM膜堆叠件414。可以通过汽相沉积技术(例如,化学汽相沉积、物理汽相沉积、等离子体增强CVD等)形成顶电极层412。例如,在一些实施例中,顶电极层412可以包括钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、钨(W)、铱(Ir)或铂(Pt)中的一种或多种。
图5示出了对应于步骤314的截面图500的一些实施例。
如截面图500所示,根据掩蔽层502图案化RRAM膜堆叠件414。可以通过选择性地将未被掩蔽层502覆盖的区域中的RRAM膜堆叠件414暴露于蚀刻剂504来图案化RRAM膜堆叠件414以形成图案化的RRAM膜堆叠件414’。在一些实施例中,蚀刻剂504可以包括配置为去除顶电极层514和覆盖层512的部分的干蚀刻剂(例如,等离子蚀刻剂、RIE蚀刻剂等)。例如,干蚀刻剂可以包括具有蚀刻化学物质的等离子蚀刻剂,蚀刻化学物质包括氟(F)或氩(Ar)。例如,在其他实施例中,蚀刻剂504可以包括含有氢氟酸(HF)的湿蚀刻剂。
图6示出了对应于步骤316的截面图600的一些实施例。
如截面图600所示,在顶电极214和图案化的覆盖层212的相对两侧上形成侧壁间隔件218。在一些实施例中,侧壁间隔件218可以通过以下步骤形成:将氮化物沉积到多层介电数据存储层408上和选择性地蚀刻氮化物以形成侧壁间隔件218。
图7示出了对应于步骤318的截面图700的一些实施例。
如截面图700所示,根据掩蔽层502和侧壁间隔件218进一步图案化RRAM膜堆叠件414’以限定底电极208。可以通过选择性地将未被掩蔽层502和侧壁间隔件218覆盖的区域中的RRAM膜堆叠件414’暴露于蚀刻剂(例如,干蚀刻剂或湿蚀刻剂)来图案化RRAM膜堆叠件414’。
随后在图案化的RRAM膜堆叠件414’上方形成上部层间介电(ILD)层220。可以图案化上部ILD层220以形成用于通孔的导通孔702,该通孔配置为接触顶电极214。在一些实施例中,可以通过蚀刻上部ILD层220以形成从上部ILD层220的顶面延伸至邻接顶电极214的位置处的开口来形成导通孔702。
图8示出了对应于步骤320的截面图800的一些实施例。
如截面图800所示,在邻接顶电极214的位置处形成上部金属互连层222。在一些实施例中,上部金属互连层222包括上部金属通孔222a和上部金属线222b。在一些实施例中,通过用金属(例如,铜)填充导通孔702以及上面的沟槽以分别形成上部金属通孔222a和上部金属线222b来形成上部金属互连层222。
因此,本发明涉及一种形成包括介电数据层的RRAM单元的方法和相关的装置,介电数据层具有性能增强层和数据保持层,介电数据层配置为提供良好的性能、器件良率、和数据保持。
在一些实施例中,本发明涉及一种形成RRAM(电阻式随机存取存储器)单元的方法。该方法包括形成具有底电极层、顶电极层和设置在底电极层和顶电极层之间的介电数据存储层的RRAM膜堆叠件,其中底电极层设置在半导体衬底上方。介电数据存储层包括具有氢掺杂的氧化物的性能增强层和包括氧化铝的数据保持层。该方法还包括根据一个或多个掩蔽层图案化RRAM膜堆叠件以形成顶电极和底电极;以及在电接触顶电极的位置处形成上部金属互连层。
在其他实施例中,本发明涉及一种形成RRAM(电阻式随机存取存储器)单元的方法。该方法包括:在下部金属互连层上方沉积底电极层;使用第一ALD工艺在底电极层上方沉积氢掺杂的氧化铪(HfOx)层;使用第二ALD工艺在氧化铪(HfOx)层上方沉积氧化铪铝(HfAlOx)层,氧化铪铝(HfAlOx)层具有氧化铝(AlO)和氧化铪(HfO)的交替层;以及在氧化铪铝(HfAlOx)层上方沉积顶电极层。该方法还包括根据掩蔽层图案化顶电极层以形成顶电极;以及图案化底电极层以形成底电极。该方法还包括在电接触顶电极的位置处形成上部金属互连层。
在又一些实施例中,本发明涉及一种RRAM(电阻式随机存取存储器)单元。RRAM单元包括设置在半导体衬底上方的底电极。RRAM单元还包括设置在底电极上方的介电数据存储层,并且介电数据存储层包括性能增强层和数据保持层,性能增强层包括氢掺杂的氧化物,数据保持层包括氧化铝。RRAM单元还包括设置在介电数据存储层上方的顶电极。
上面概述了若干实施例的特征,使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解,他们可以容易地使用本发明作为基础来设计或修改用于实现与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到,这种等同构造并不背离本发明的精神和范围,并且在不背离本发明的精神和范围的情况下,在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种形成RRAM(电阻式随机存取存储器)单元的方法,包括:
形成具有底电极层、顶电极层和设置在所述底电极层和所述顶电极层之间的介电数据存储层的RRAM膜堆叠件,其中,所述底电极层设置在半导体衬底上方,所述介电数据存储层包括具有氢掺杂的氧化物的性能增强层和包括氧化铝的数据保持层;
根据一个或多个掩蔽层图案化所述RRAM膜堆叠件以形成顶电极和底电极;以及
在电接触所述顶电极的位置处形成上部金属互连层。
2.根据权利要求1所述的方法,其中,所述数据保持层设置在所述性能增强层的顶面上并且与所述性能增强层的顶面直接接触。
3.根据权利要求2所述的方法,还包括:
通过沉积氢掺杂的氧化铪(HfOx)层来形成所述性能增强层;以及
通过沉积氧化铪铝(HfAlOx)层来形成所述数据保持层。
4.根据权利要求3所述的方法,其中,使用第一原子层沉积(ALD)工艺实施沉积所述氧化铪(HfOx)层,包括:
在包括所述半导体衬底的处理室中引入四氯化铪(HfCl4)前体气体并持续第一脉冲时间以形成四氯化铪(HfCl4)的单层;
从所述处理室排出所述四氯化铪(HfCl4)前体气体;
在所述处理室内引入水(H2O)前体气体并持续第二脉冲时间,所述第二脉冲时间比所述第一脉冲时间长两倍以上,其中,所述水(H2O)前体气体与所述四氯化铪(HfCl4)的单层相互作用以形成氧化铪(HfOx)层;以及
从所述处理室排出所述水(H2O)前体气体。
5.根据权利要求3所述的方法,其中,使用第二ALD工艺实施沉积所述氧化铪铝(HfAlOx)层,包括:
实施第一数量的周期的所述第二ALD工艺以形成多个第一氧化铝(AlO)层;
实施第二数量的周期的所述第二ALD工艺以在邻接所述多个第一氧化铝(AlO)层的一个或多个的位置处形成多个第二氧化铪(HfO)层;以及
其中,周期的第二数量小于周期的第一数量。
6.根据权利要求5所述的方法,
其中,所述第二ALD工艺的所述周期的第一数量在约1个周期和约8个周期之间的范围内;以及
其中,所述第二ALD工艺的所述周期的第二数量在约1个周期和约4个周期之间的范围内。
7.根据权利要求3所述的方法,其中,所述氧化铪铝(HfAlOx)层的铝含量在约30%至约65%之间的范围内。
8.根据权利要求3所述的方法,
其中,所述氧化铪(HfOx)层的第一厚度在约5埃和约之间的范围内;并且
其中,所述氧化铪铝(HfAlOx)层的第二厚度在约和约之间的范围内。
9.一种形成RRAM(电阻式随机存取存储器)单元的方法,包括:
在下部金属互连层上方沉积底电极层;
使用第一ALD工艺在所述底电极层上方沉积氢掺杂的氧化铪(HfOx)层;
使用第二ALD工艺在所述氧化铪(HfOx)层上沉积氧化铪铝(HfAlOx)层,所述氧化铪铝(HfAlOx)层具有氧化铝(AlO)和氧化铪(HfO)的交替层;
在所述氧化铪铝(HfAlOx)层上方沉积顶电极层;
根据掩蔽层图案化所述顶电极层以形成顶电极;
图案化所述底电极层以形成底电极;以及
在电接触所述顶电极的位置处形成上部金属互连层。
10.一种RRAM(电阻式随机存取存储器)单元,包括:
底电极,设置在半导体衬底上方;
介电数据存储层,设置在所述底电极上方,并且包括:
性能增强层,包括氢掺杂的氧化物;
数据保持层,包括氧化铝;以及
顶电极,设置在所述介电数据存储层上方。
CN201510148817.8A 2014-08-14 2015-03-31 用于rram结构的氧化物膜方案 Active CN106159083B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/459,361 US9431609B2 (en) 2014-08-14 2014-08-14 Oxide film scheme for RRAM structure
US14/459,361 2014-08-14

Publications (2)

Publication Number Publication Date
CN106159083A true CN106159083A (zh) 2016-11-23
CN106159083B CN106159083B (zh) 2019-08-30

Family

ID=55302792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510148817.8A Active CN106159083B (zh) 2014-08-14 2015-03-31 用于rram结构的氧化物膜方案

Country Status (3)

Country Link
US (1) US9431609B2 (zh)
KR (1) KR101626222B1 (zh)
CN (1) CN106159083B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119532A (zh) * 2017-06-26 2019-01-01 台湾积体电路制造股份有限公司 电阻式随机存取存储器装置
CN109560194A (zh) * 2017-09-25 2019-04-02 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN111211109A (zh) * 2018-11-21 2020-05-29 格芯公司 顶电极互连结构
CN111312896A (zh) * 2020-02-29 2020-06-19 厦门半导体工业技术研发有限公司 一种半导体元件及其制备方法
CN111799370A (zh) * 2019-04-09 2020-10-20 华邦电子股份有限公司 存储器装置及其制造方法
CN112670407A (zh) * 2019-10-15 2021-04-16 台湾积体电路制造股份有限公司 Rram器件及其形成方法
TWI751442B (zh) * 2018-10-30 2022-01-01 台灣積體電路製造股份有限公司 積體電路晶片及其製造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10516104B2 (en) * 2015-09-25 2019-12-24 Intel Corporation High retention resistive random access memory
US9461245B1 (en) 2015-11-13 2016-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom electrode for RRAM structure
TWI681541B (zh) * 2016-10-19 2020-01-01 聯華電子股份有限公司 具記憶體結構之半導體元件及其製造方法
US10796909B2 (en) * 2016-12-02 2020-10-06 Intel Corporation Surface-aligned lithographic patterning approaches for back end of line (BEOL) interconnect fabrication
US10276485B2 (en) 2017-08-02 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a homogeneous bottom electrode via (BEVA) top surface for memory
US10276779B2 (en) 2017-08-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Top electrode cap structure for embedded memory
JP2019046953A (ja) * 2017-09-01 2019-03-22 東芝メモリ株式会社 記憶装置
US11289651B2 (en) * 2017-09-01 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device having via landing protection
US11342499B2 (en) * 2017-09-18 2022-05-24 Intel Corporation RRAM devices with reduced forming voltage
US11430948B2 (en) 2017-09-28 2022-08-30 Intel Corporation Resistive random access memory device with switching multi-layer stack and methods of fabrication
US10658581B2 (en) * 2017-11-17 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with multiple resistance variable layers
US11437573B2 (en) 2018-03-29 2022-09-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
US11476416B2 (en) * 2018-03-29 2022-10-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
US11024801B2 (en) * 2018-06-27 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Diffusion layer for magnetic tunnel junctions
US11088201B2 (en) * 2018-06-29 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunneling junction (MTJ) element with an amorphous buffer layer and its fabrication process
US10916697B2 (en) 2018-06-29 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method of manufacturing the same
US10727407B2 (en) * 2018-08-08 2020-07-28 International Business Machines Corporation Resistive switching memory with replacement metal electrode
US11031543B2 (en) * 2018-10-23 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Via landing enhancement for memory device
US11289650B2 (en) * 2019-03-04 2022-03-29 International Business Machines Corporation Stacked access device and resistive memory
US11424271B2 (en) * 2019-08-23 2022-08-23 University Of Florida Research Foundation, Inc. Ferroelectricity and thermal retention through in situ hydrogen plasma treatment of doped hafnium oxide
TWI803742B (zh) * 2019-10-18 2023-06-01 台灣積體電路製造股份有限公司 半導體裝置及其製作方法
US11239421B2 (en) 2020-01-24 2022-02-01 International Business Machines Corporation Embedded BEOL memory device with top electrode pillar
US11430951B2 (en) 2020-04-24 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive memory cell with switching layer comprising one or more dopants
US11985906B2 (en) 2020-05-29 2024-05-14 Taiwan Semiconductor Manufacturing Company Limited Low-resistance contact to top electrodes for memory cells and methods for forming the same
US11641789B2 (en) 2021-06-23 2023-05-02 Globalfoundries Singapore Pte. Ltd. Memory cells and methods for forming memory cells

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222763A (zh) * 2011-06-03 2011-10-19 复旦大学 一种采用电场增强层的阻变存储器结构及其制备方法
CN103500797A (zh) * 2013-10-17 2014-01-08 北京科技大学 阻变存储器单元及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8420478B2 (en) 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
EP2695966B1 (en) 2012-08-06 2018-10-03 IMEC vzw ALD method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222763A (zh) * 2011-06-03 2011-10-19 复旦大学 一种采用电场增强层的阻变存储器结构及其制备方法
CN103500797A (zh) * 2013-10-17 2014-01-08 北京科技大学 阻变存储器单元及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KIM,等: "Defect engineering: reduction effect of hydrogen atom impurities in HfO2-based resistive-switching memory devices", 《NANOTECHNOLOGY》 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119532B (zh) * 2017-06-26 2023-06-20 台湾积体电路制造股份有限公司 电阻式随机存取存储器装置
TWI728205B (zh) * 2017-06-26 2021-05-21 台灣積體電路製造股份有限公司 電阻式隨機存取記憶體裝置、記憶體裝置及其形成方法
CN109119532A (zh) * 2017-06-26 2019-01-01 台湾积体电路制造股份有限公司 电阻式随机存取存储器装置
CN109560194A (zh) * 2017-09-25 2019-04-02 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN109560194B (zh) * 2017-09-25 2023-04-07 台湾积体电路制造股份有限公司 半导体装置及其制造方法
TWI751442B (zh) * 2018-10-30 2022-01-01 台灣積體電路製造股份有限公司 積體電路晶片及其製造方法
CN111211109A (zh) * 2018-11-21 2020-05-29 格芯公司 顶电极互连结构
US11810853B2 (en) 2018-11-21 2023-11-07 Globalfoundries U.S. Inc. Top electrode interconnect structures
CN111211109B (zh) * 2018-11-21 2024-03-15 格芯美国公司 顶电极互连结构
CN111799370A (zh) * 2019-04-09 2020-10-20 华邦电子股份有限公司 存储器装置及其制造方法
CN111799370B (zh) * 2019-04-09 2023-10-27 华邦电子股份有限公司 存储器装置及其制造方法
CN112670407A (zh) * 2019-10-15 2021-04-16 台湾积体电路制造股份有限公司 Rram器件及其形成方法
CN111312896A (zh) * 2020-02-29 2020-06-19 厦门半导体工业技术研发有限公司 一种半导体元件及其制备方法

Also Published As

Publication number Publication date
KR20160021005A (ko) 2016-02-24
KR101626222B1 (ko) 2016-05-31
US20160049584A1 (en) 2016-02-18
US9431609B2 (en) 2016-08-30
CN106159083B (zh) 2019-08-30

Similar Documents

Publication Publication Date Title
CN106159083A (zh) 用于rram结构的氧化物膜方案
CN104979470B (zh) Rram单元的底电极的形成
US11024802B2 (en) Method of fabricating resistive memory
CN105826166B (zh) 金属-绝缘体-金属(mim)电容器和形成方法
KR101671632B1 (ko) 개선된 저항성 랜덤 액세스 메모리(rram) 구조
CN106159086A (zh) Rram器件
CN109585646A (zh) 存储器装置及其制造方法
US9130167B2 (en) Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
US9178144B1 (en) RRAM cell with bottom electrode
CN107039585A (zh) 用于rram结构的底部电极、rram单元及其形成方法
CN105990521B (zh) 具有复合覆盖层的电阻式随机存取存储器(rram)单元
US9159919B2 (en) Variable resistance memory device and method for fabricating the same
CN110140212A (zh) 三维存储器件的字线接触结构及其制作方法
CN109390466A (zh) 电阻式随机存取存储器(rram)单元及其形成方法
CN102656692B (zh) 非易失性存储装置
CN106158899A (zh) 改进电阻式随机存取存储器(RRAM)的保持性能的高k方案
CN109786549A (zh) 电阻式随机存取存储器器件
CN106910743B (zh) 三维非易失性存储器件及其制造方法
CN108123034A (zh) 具有复合式顶部电极的内嵌式存储器装置
US9960349B2 (en) Resistive random-access memory structure and method for fabricating the same
KR20130118095A (ko) 가변 저항 메모리 장치 및 그 제조 방법
CN106206449B (zh) 具有优化的膜方案的高良率rram单元
KR20140013215A (ko) 가변 저항 메모리 장치 및 그 제조 방법
CN108878643A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant