CN108878643A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN108878643A CN108878643A CN201710325044.5A CN201710325044A CN108878643A CN 108878643 A CN108878643 A CN 108878643A CN 201710325044 A CN201710325044 A CN 201710325044A CN 108878643 A CN108878643 A CN 108878643A
- Authority
- CN
- China
- Prior art keywords
- hearth electrode
- memory element
- barrier layer
- semiconductor structure
- insulating materials
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims description 37
- 230000004888 barrier function Effects 0.000 claims abstract description 85
- 230000008520 organization Effects 0.000 claims abstract description 43
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000010936 titanium Substances 0.000 claims abstract description 32
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 15
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000007772 electrode material Substances 0.000 claims description 36
- 239000011810 insulating material Substances 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 239000012774 insulation material Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 238000000151 deposition Methods 0.000 description 16
- 239000000758 substrate Substances 0.000 description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 10
- 230000008859 change Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910010303 TiOxNy Inorganic materials 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910010421 TiNx Inorganic materials 0.000 description 1
- 229910003087 TiOx Inorganic materials 0.000 description 1
- 150000001335 aliphatic alkanes Chemical class 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
一种半导体结构包括一存储结构。该存储结构包括一存储元件、一第一阻障层、和一第二阻障层。存储元件包括氧氮化钛。第一阻障层包括硅和氧化硅之中至少一者。第一阻障层设置在存储元件上。第二阻障层包括钛和氧化钛之中至少一者。第二阻障层设置在第一阻障层上。
Description
技术领域
本发明是关于一种半导体结构及其形成方法。本发明特别是关于一种包括存储结构的半导体结构及其形成方法。
背景技术
可变电阻式存储器(RRAM)是一种类型的非易失性存储器，其提供简单的结构、小的存储单元尺寸、可扩缩性(scalability)、超高速操作、低功率操作、与互补金属氧化物半导体(CMOS)的兼容性、和低成本等优点。RRAM包括存储元件，其可具有能够通过施加电脉冲而在二或更多个稳定的电阻范围之间改变的电阻。RRAM可还包括元件如顶电极、和底电极等等。用于形成存储元件和RRAM的其他元件的材料，可加以选择和调整。借此，可达成较大的感测区间(sensing window)、较长的保存时间、较佳的耐久性、和/或其他性能方面的改善。
发明内容
本发明是关于存储装置的改善，特别是对于RRAM的改善。
根据一些实施例，提供一种半导体结构。此种半导体结构包括一存储结构。该存储结构包括一存储元件、一第一阻障层、和一第二阻障层。存储元件包括氧氮化钛。第一阻障层包括硅和氧化硅之中至少一者。第一阻障层设置在存储元件上。第二阻障层包括钛和氧化钛之中至少一者。第二阻障层设置在第一阻障层上。
根据一些实施例，提供一种半导体结构的形成方法。此种形成方法包括形成一存储结构，其包括下列步骤。形成一存储元件。存储元件包括氧氮化钛。在存储元件上形成一第一阻障层。第一阻障层包括硅和氧化硅之中至少一者。在第一阻障层上形成一第二阻障层。第二阻障层包括钛和氧化钛之中至少一者。
为了对本发明的上述及其他方面有更好的了解，下文特举实施例，并配合所附附图详细说明如下：
附图说明
图1绘示根据实施例的一例示性半导体结构。
图2绘示根据实施例的另一例示性半导体结构。
图3A～图3H绘示根据实施例的一例示性半导体结构的形成方法。
图4A～图4M绘示根据实施例的另一例示性半导体结构的形成方法。
图5A～图5B示出根据实施例的半导体结构的电性性质。
【符号说明】
100、200：存储结构
102、202：底电极
104、204：存储元件
106、206：第一阻障层
108、208：第二阻障层
110、210：顶电极
120、220：初步结构
130、230：晶体管
132、134、232、234：重掺杂区
136、236：栅电极
138、238：栅介电质
140、142、240、242：轻掺杂区
144、244：基板
146、246：介电层
148、150、248、250：导电连接件
158、258：金属层
160、260：部分
162、262：部分
252：残留部分
256：残留部分
302、402：底电极材料
304：存储元件材料
306、406：第一阻障材料
308、408：第二阻障材料
310、410：顶电极材料
452：第一绝缘材料
454：开口
456：第二绝缘材料
502：线
504：线
512：线
514：线
4021：部分
4022：部分
4023：部分
H1：第一高度
H2：第二高度
W1：第一宽度
W2：第二宽度
W3：第三宽度
具体实施方式
以下将参照所附附图对于各种不同的实施例进行更详细的说明。为了利于理解，在可能的情况下，相同的元件符号用于各图中共通的相同元件。可以预期的是，一实施例中的元件和特征，能够被有利地纳入于另一实施例中，然而并未对此作进一步的列举。
请参照图1，其示出根据实施例的一例示性半导体结构。该半导体结构包括一存储结构100。虽不受限于此，但存储结构100在此被绘示成一RRAM结构。存储结构100包括一存储元件104、一第一阻障层106、和一第二阻障层108。存储元件104包括氧氮化钛(TiOxNy)。第一阻障层106包括硅和氧化硅(SiOx)之中至少一者。第一阻障层106设置在存储元件104上。第二阻障层108包括钛和氧化钛(TiOx)之中至少一者。第二阻障层108设置在第一阻障层106上。
特别是，虽不受限于此，但整个存储元件104可由氧氮化钛形成，其具有适于RRAM应用的可编程电阻。第一阻障层106可由硅形成。或者，第一阻障层106可由氧化硅形成。硅或氧化硅阻障层的配置有利于改善含TiOxNy之存储结构的保存性。第二阻障层108可由钛形成。或者，第二阻障层108可由氧化钛形成。钛或氧化钛阻障层的配置有利于改善含TiOxNy的存储结构的耐久性以及扩大其感测区间。
存储结构100可还包括一顶电极110。顶电极110可包括氮化钛(TiNx)，例如是整个皆由氮化钛形成。顶电极110设置在第二阻障层108上。存储结构100可还包括一底电极102。底电极102可包括氮化钛，例如是整个皆由氮化钛形成。存储元件104设置在底电极102上。
如图1所示，半导体结构可还包括一导电连接件150，例如是一接点(contact)或一导孔(via)。导电连接件150能够用于将存储结构100耦接至一对应的存取装置，例如图3A所示的晶体管130、或一二极管。底电极102设置在导电连接件150上。
请参照图2，其示出根据实施例的另一例示性半导体结构。该半导体结构包括一存储结构200。存储结构200包括一存储元件204、一第一阻障层206、和一第二阻障层208。存储元件204包括氧氮化钛。第一阻障层206包括硅和氧化硅之中至少一者。第一阻障层206设置在存储元件204上。第二阻障层208包括钛和氧化钛之中至少一者。第二阻障层208设置在第一阻障层206上。存储结构200可还包括一顶电极210。存储结构200可还包括一底电极202。半导体结构可还包括一导电连接件250。第一阻障层206、第二阻障层208、顶电极210、和导电连接件250，可类似于图1所示的对应元件。图2所示的半导体结构与图1所示的半导体结构的不同点在于，图2所示的半导体结构包括一侧壁式底电极202、以及连带的一较小的存储元件204。其细节将在以下的段落中加以叙述。
底电极202具有一L形形状。在一些实施例中，底电极202具有一第一宽度W1，底电极202设置于其上的导电连接件250具有一第二宽度W2，W1/W2＜1/2。例如，第一宽度W1可为至第二宽度W2可为至设置在底电极202上的存储元件也可具有第一宽度W1。相较于存储元件104，存储元件204能够具有更小的尺寸，从而有利于存储装置如RRAM装置的尺度化。在一些实施例中，存储元件204具有一第一高度H1，底电极202具有一第二高度H2，H1/H2≤1/10。
叙述内容现在导向根据实施例的半导体结构的形成方法。请参照图3A～图3H，其绘示一例示性形成方法。图3A～图3H被绘示成形成如图1所示的半导体结构。
所述方法包括形成一存储结构100。在形成存储结构100之前，可提供一初步结构120，使得存储结构100能够于其上形成。特别是，图3A所示，这样的一初步结构120可包括一导电连接件150，其中存储结构100将形成在导电连接件150上。
在一些实施例中，图3A所示，初步结构120包括一晶体管130，作为存储结构100的存取装置。晶体管130可包括二个相对的重掺杂区132和134、以及设置在重掺杂区132和134之间的一栅电极136和一栅介电质138。晶体管130可还包括二个轻掺杂区140和142，分别对应重掺杂区132和134。在一些实施例中，重掺杂区132和134、以及轻掺杂区140和142，可为n型掺杂区。栅电极136可由多晶硅形成。栅介电质138可由氧化物形成。重掺杂区132和134、以及轻掺杂区140和142，可设置在初步结构120的一基板144中，基板144例如是硅基板。栅电极136和栅介电质138设置在基板144上，且栅电极136设置在栅介电质138上。初步结构120的一介电层146可设置在基板144上，并覆盖栅电极136和栅介电质138。初步结构120可包括二个导电连接件148和150。导电连接件148和150穿过介电层146，并连接至存取装置的二个端子。在此一方法中，所述二个端子为重掺杂区132和134。
在其他一些实施例中，代替晶体管130，初步结构120包括一二极管(未示出)、或其他适合作为存储结构100的存取装置的装置。
接着，形成存储结构100。首先，如图3B所示，可在如图3A所示的初步结构120上形成一底电极材料302。底电极材料302可为但不限制为氮化钛。
如图3C所示，形成一存储元件材料304，例如形成在底电极材料302上。存储元件材料304包括氧氮化钛。然而，在一些实施例中，其他适合材料可用于形成存储元件的一或多层额外的层。在底电极材料302为氮化钛且存储元件材料304为氧氮化钛的案例中，存储元件材料304可通过氧化底电极材料302来形成。该氧化工艺能够为O2等离子体工艺、O2处理工艺、或O3处理工艺等等。
如图3D所示，在存储元件材料304上形成一第一阻障材料306。第一阻障材料306包括硅和氧化硅之中至少一者。例如，第一阻障材料306可为硅或氧化硅。为硅的第一阻障材料306，可通过一沉积工艺形成。为氧化硅的第一阻障材料306，可通过沉积一硅层、以及氧化该硅层来形成。
如图3E所示，在第一阻障材料306上形成一第二阻障材料308。第二阻障材料308包括钛和氧化钛之中至少一者。例如，第二阻障材料308可为钛或氧化钛。为钛的第二阻障材料308，可通过一沉积工艺形成。为氧化钛的第二阻障材料308，可通过沉积一钛层、以及氧化该钛层来形成。
如图3F所示，可在第二阻障材料308上形成一顶电极材料310。顶电极材料310可为但不限制为氮化钛。顶电极材料310可通过一沉积工艺形成。
接着，如图3G所示，可进行一图案化工艺，以移除多余的顶电极材料310、第二阻障材料308、第一阻障材料306、存储元件材料304、和底电极材料302，从而形成存储结构100。在其他一些实施例中，用于存储结构100的材料可只在希望的区域依序形成，因此不需要图案化工艺。
在形成存储结构100之后，如图3H所示，可形成一金属层158。金属层158可包括设置在导电连接件148上并耦接至导电连接件148的一部分160、以及设置在存储结构100上并耦接至存储结构100的一部分162。金属层158可通过一沉积工艺和一刻蚀工艺来形成。根据一些实施例，之后可进行传统的后段(BEOL)工艺。
请参照图4A～图4M，其绘示根据实施例的另一例示性半导体结构的形成方法。图4A～图4M被绘示成形成如图2所示的半导体结构。
所述方法包括形成一存储结构200。在形成存储结构200之前，可提供一初步结构220，使得结构200能够于其上形成。特别是，如图4A所示，这样的一初步结构220可包括一导电连接件250，其中存储结构200将形成在导电连接件250上。
在一些实施例中，如图4A所示，初步结构220包括一晶体管230，作为存储结构200的存取装置。晶体管230可包括二个相对的重掺杂区232和234、以及设置在重掺杂区232和234之间的一栅电极236和一栅介电质238。晶体管230可还包括二个轻掺杂区240和242，分别对应重掺杂区232和234。在一些实施例中，重掺杂区232和234、以及轻掺杂区240和242，可为n型掺杂区。栅电极236可由多晶硅形成。栅介电质238可由氧化物形成。重掺杂区232和234、以及轻掺杂区240和242，可设置在初步结构220的一基板244中，基板244例如是硅基板。栅电极236和栅介电质238设置在基板244上，且栅电极236设置在栅介电质238上。初步结构220的一介电层246可设置在基板244上，并覆盖栅电极236和栅介电质238。初步结构220可包括二个导电连接件248和250。导电连接件248和250穿过介电层246，并连接至存取装置的二个端子。在此一方法中，所述二个端子为重掺杂区232和234。
在其他一些实施例中，代替晶体管230，初步结构220包括一二极管(未示出)、或其他适合作为存储结构200的存取装置的装置。
接着，形成存储结构200。首先，可形成一底电极202。如图4B所示，可在如图4A所示的初步结构220上形成一第一绝缘材料452。第一绝缘材料452可为但不限制为氮化硅(SiNx)。第一绝缘材料452可通过一沉积工艺形成。第一绝缘材料452可具有至的一厚度，例如是
如图4C所示，在第一绝缘材料452中形成一开口454。存储结构200将形成于其上的导电连接件250的一部分，被开口454暴露出来。例如，在一些实施例中，导电连接件250大约一半的上表面面积由开口454暴露出来。在一些实施例中，开口454可形成为一沟槽。
如图4D所示，可在具有开口454的第一绝缘材料452上以保形方式(conformally)形成一底电极材料402。底电极材料402可为但不限制为氮化钛。底电极材料402可通过一沉积工艺形成，该沉积工艺例如是化学气相沉积(CVD)工艺、或物理气相沉积(PVD)工艺。底电极材料402可具有至的一厚度，例如是底电极材料402的厚度、以及连带的底电极202的第一宽度W1，能够通过所述沉积工艺加以控制。接着，如图4E所示，图案化底电极材料402，使得底电极材料402的一残留部分具有一Z形形状，该Z形形状包括位于第一绝缘材料452上的一部分4021、位于开口454的一侧壁上的一部分4022、和位于开口454的一底部上的一部分4023。
如图4F所示，可在第一绝缘材料452和底电极材料402的残留部分上形成一第二绝缘材料456。第二绝缘材料456填充至开口454中。第二绝缘材料456可为但不限制为氧化物。例如，第一绝缘材料452和第二绝缘材料456二者皆可为氮化硅、氧化物、或其他适合的绝缘材料。第二绝缘材料456可通过一沉积工艺形成，该沉积工艺例如是过程中使用四乙氧基硅烷(TEOS)的一沉积工艺。
如图4G所示，可进行一平坦化工艺，使得位于第一绝缘材料452上的第二绝缘材料456、和底电极材料402的所述(Z形形状)残留部分中位于第一绝缘材料452上的部分4021被移除。如此一来，底电极材料402的上表面便被暴露出来。该平坦化工艺可为化学机械平坦化(CMP)工艺。
接着，如图4H所示，形成一存储元件204。存储元件204包括氧氮化钛。在底电极材料402为氮化钛且存储元件204为氧氮化钛的案例中，存储元件204可通过氧化底电极材料402来形成。该氧化工艺能够为O2等离子体工艺、O2处理工艺、或O3处理工艺等等。
底电极材料402的残留部分用作为底电极202。在一些实施例中，底电极202具有一第一宽度W1，底电极202设置于其上的导电连接件250具有一第二宽度W2，W1/W2＜1/2。例如，第一宽度W1可为至 第二宽度W2可为至由于存储元件204是通过氧化底电极材料402来形成，存储元件204也可具有第一宽度W1。在一些实施例中，存储元件204具有一第一高度H1，底电极202具有一第二高度H2，H1/H2≤1/10。第一高度H1能够通过调整所述氧化工艺期间的条件加以控制。第一高度H1和第二高度H2的总和，可等于第一绝缘材料452的厚度，其可为至例如是
如图4I所示，在存储元件204上形成一第一阻障材料406。第一阻障材料406包括硅和氧化硅之中至少一者。例如，第一阻障材料406可为硅或氧化硅。为硅的第一阻障材料406，可通过一沉积工艺形成。为氧化硅的第一阻障材料406，可通过沉积一硅层、以及氧化该硅层来形成。第一阻障材料406可具有至的一厚度，例如是
如图4J所示，在第一阻障材料406上形成一第二阻障材料408。第二阻障材料408包括钛和氧化钛之中至少一者。例如，第二阻障材料408可为钛或氧化钛。为钛的第二阻障材料408，可通过一沉积工艺形成。为氧化钛的第二阻障材料408，可通过沉积一钛层、以及氧化该钛层来形成。第二阻障材料408可具有至的一厚度，例如是
如图4K所示，可在第二阻障材料408上形成一顶电极材料410。顶电极材料410可为但不限制为氮化钛。顶电极材料410可通过一沉积工艺形成。顶电极材料410可具有至的一厚度，例如是
如图4L所示，可进行一图案化工艺，以移除多余的顶电极材料410、第二阻障材料408、和第一阻障材料406，从而形成存储结构200。在其他一些实施例中，这些材料可只在希望的区域依序形成，因此不需要图案化工艺。在此一例示性形成方法中，除了底电极202和存储元件204之外，第一绝缘材料452的一残留部分252和第二绝缘材料456的一残留部分256也设置在导电连接件250和第一阻障层206之间。存储结构200可具有一第三宽度W3，W3＞W2。例如，第二宽度W2可为约0.3μm，第三宽度W3可为约0.5μm。
在形成存储结构200之后，如图4M所示，可形成一金属层258。金属层258可包括设置在导电连接件248上并耦接至导电连接件248的一部分260、以及设置在存储结构200上并耦接至存储结构200的一部分262。金属层258可通过一沉积工艺和一刻蚀工艺来形成。根据一些实施例，之后可进行传统的后段工艺。
根据实施例的半导体结构提供较佳的存储装置性能，特别是较佳的RRAM性能。图5A示出根据实施例的半导体结构的电性性质，其中线502对应设定(SET)状态，线504对应重设(RESET)状态。如图5A所示，该半导体结构提供较高的RESET电阻和较低的SET电阻。因此，便在SET状态和RESET状态之间得到较大的感测区间(大于10倍)。此外，该半导体结构的存储结构，例如一RRAM装置，能够在一宽的电流范围中操作。这有利于施加优化的操作电流，以改善数据保存时间。
图5B出根据实施例的半导体结构在一保存性测试之后的电性性质，该保存性测试是在250℃进行3天，其中线102对应SET状态，线514对应RESET状态。如图5B所示，在保存性测试之后，该半导体结构仍具有大的感测区间。该半导体结构显示出良好的可靠性。
综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更改与修饰。因此，本发明的保护范围当视权利要求所界定者为准。
Claims (10)
1.一种半导体结构，包括：
一存储结构，包括：
一存储元件，包括氧氮化钛；
一第一阻障层，包括硅和氧化硅之中至少一者，该第一阻障层设置在该存储元件上；以及
一第二阻障层，包括钛和氧化钛之中至少一者，该第二阻障层设置在该第一阻障层上。
2.根据权利要求1所述的半导体结构，其中该存储结构还包括一底电极，该存储元件设置在该底电极上。
3.根据权利要求2所述的半导体结构，其中该底电极具有一L形形状。
4.根据权利要求2所述的半导体结构，还包括：
一导电连接件，其中该底电极设置在该导电连接件上；
其中该底电极具有一第一宽度W1，该导电连接件具有一第二宽度W2，W1/W2＜1/2。
5.根据权利要求4所述的半导体结构，其中该第一宽度W1为至
6.根据权利要求4所述的半导体结构，其中该第二宽度W2为至
7.根据权利要求2所述的半导体结构，其中该存储元件具有一第一高度H1，该底电极具有一第二高度H2，H1/H2≤1/10。
8.一种半导体结构的形成方法，包括：
形成一存储结构，包括：
形成一存储元件，该存储元件包括氧氮化钛；
在该存储元件上形成一第一阻障层，该第一阻障层包括硅和氧化硅之中至少一者；以及
在该第一阻障层上形成一第二阻障层，该第二阻障层包括钛和氧化钛之中至少一者。
9.根据权利要求8所述的形成方法，其中形成该存储结构的步骤还包括：
在形成该存储元件之前，形成一底电极，其中该存储元件形成在该底电极上；
其中形成该存储元件的步骤包括氧化一底电极材料。
10.根据权利要求8所述的形成方法，其中形成该存储结构的步骤还包括：
在形成该存储元件之前，形成一底电极，其中该存储元件形成在该底电极上，其中形成该底电极的步骤包括：
形成一第一绝缘材料；
在该第一绝缘材料中形成一开口；
在具有该开口的该第一绝缘材料上以保形方式形成一底电极材料；
图案化该底电极材料，使得该底电极材料的一残留部分具有一Z形形状，该Z形形状包括位于该第一绝缘材料上的一部分、位于该开口的一侧壁上的一部分、和位于该开口的一底部上的一部分；
在该第一绝缘材料和该底电极材料的该残留部分上形成一第二绝缘材料，该第二绝缘材料填充至该开口中；以及
进行一平坦化工艺，使得位于该第一绝缘材料上的该第二绝缘材料、和该底电极材料的该残留部分中位于该第一绝缘材料上的该部分被移除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710325044.5A CN108878643B (zh) | 2017-05-10 | 2017-05-10 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710325044.5A CN108878643B (zh) | 2017-05-10 | 2017-05-10 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108878643A true CN108878643A (zh) | 2018-11-23 |
| CN108878643B CN108878643B (zh) | 2021-09-03 |
Family
ID=64287934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710325044.5A Active CN108878643B (zh) | 2017-05-10 | 2017-05-10 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108878643B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060118841A1 (en) * | 2004-12-03 | 2006-06-08 | Texas Instruments Incorporated | Ferroelectric capacitor with parallel resistance for ferroelectric memory |
| CN101436643A (zh) * | 2007-11-14 | 2009-05-20 | 旺宏电子股份有限公司 | 一种包含热保护底电极的相变化存储单元及其制作方法 |
| US20090289251A1 (en) * | 2008-05-22 | 2009-11-26 | Masahiro Kiyotoshi | Nonvolatile memory device and method for manufacturing same |
| US20110026297A1 (en) * | 2009-07-30 | 2011-02-03 | Art Talent Industrial Limited | Variable and reversible resistive element, non-volatile memory device and methods for operating and manufacturing the non-volatile memory device |
| US20150048292A1 (en) * | 2013-08-19 | 2015-02-19 | SK Hynix Inc. | Semiconductor device having vertical channel, resistive memory device including the same, and method of manufacturing the same |
| US20150200232A1 (en) * | 2014-01-15 | 2015-07-16 | Chrong-Jung Lin | Resistive non-volatile memory, cell structure and manufacturing method thereof |
| CN104810474A (zh) * | 2014-01-23 | 2015-07-29 | 林崇荣 | 非易失性存储器的电阻性元件与存储单元及其相关制作方法 |
| CN104952876A (zh) * | 2014-03-28 | 2015-09-30 | 林崇荣 | 具电阻性元件的非易失性存储器与存储单元结构及其制法 |
| CN106611815A (zh) * | 2015-10-22 | 2017-05-03 | 华邦电子股份有限公司 | 电阻式随机存取存储器装置 |
| CN106611816A (zh) * | 2015-10-22 | 2017-05-03 | 华邦电子股份有限公司 | Rram装置与其形成方法 |
-
2017
- 2017-05-10 CN CN201710325044.5A patent/CN108878643B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060118841A1 (en) * | 2004-12-03 | 2006-06-08 | Texas Instruments Incorporated | Ferroelectric capacitor with parallel resistance for ferroelectric memory |
| CN101436643A (zh) * | 2007-11-14 | 2009-05-20 | 旺宏电子股份有限公司 | 一种包含热保护底电极的相变化存储单元及其制作方法 |
| US20090289251A1 (en) * | 2008-05-22 | 2009-11-26 | Masahiro Kiyotoshi | Nonvolatile memory device and method for manufacturing same |
| US20110026297A1 (en) * | 2009-07-30 | 2011-02-03 | Art Talent Industrial Limited | Variable and reversible resistive element, non-volatile memory device and methods for operating and manufacturing the non-volatile memory device |
| US20150048292A1 (en) * | 2013-08-19 | 2015-02-19 | SK Hynix Inc. | Semiconductor device having vertical channel, resistive memory device including the same, and method of manufacturing the same |
| US20150200232A1 (en) * | 2014-01-15 | 2015-07-16 | Chrong-Jung Lin | Resistive non-volatile memory, cell structure and manufacturing method thereof |
| CN104810474A (zh) * | 2014-01-23 | 2015-07-29 | 林崇荣 | 非易失性存储器的电阻性元件与存储单元及其相关制作方法 |
| CN104952876A (zh) * | 2014-03-28 | 2015-09-30 | 林崇荣 | 具电阻性元件的非易失性存储器与存储单元结构及其制法 |
| CN106611815A (zh) * | 2015-10-22 | 2017-05-03 | 华邦电子股份有限公司 | 电阻式随机存取存储器装置 |
| CN106611816A (zh) * | 2015-10-22 | 2017-05-03 | 华邦电子股份有限公司 | Rram装置与其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108878643B (zh) | 2021-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109314116B (zh) | 用于形成三维存储器件的方法 | |
| US10256272B2 (en) | Resistive memory device containing etch stop structures for vertical bit line formation and method of making thereof | |
| US10892342B2 (en) | Semiconductor devices | |
| CN109427972A (zh) | 包含基本上用介电材料封装的存储材料的半导体装置，以及相关的系统和方法 | |
| CN109219885A (zh) | 三维存储器件 | |
| CN109417075A (zh) | 多堆叠层三维存储器件 | |
| US11785761B2 (en) | Semiconductor memory devices | |
| CN107393918B (zh) | 半导体存储器件和形成半导体存储器件的方法 | |
| CN109390466A (zh) | 电阻式随机存取存储器（rram）单元及其形成方法 | |
| TW202125777A (zh) | 電容器陣列、記憶體胞元陣列、形成電容器陣列之方法、及形成記憶體胞元陣列之方法 | |
| CN106159083A (zh) | 用于rram结构的氧化物膜方案 | |
| CN106058044A (zh) | 高密度电阻性随机存取存储器（rram） | |
| WO2017044166A1 (en) | Three-dimensional resistive random access memory containing self-aligned memory elements | |
| CN110299360A (zh) | 半导体结构及其制作方法 | |
| CN108364911A (zh) | 半导体存储装置以及其制作方法 | |
| US6563161B2 (en) | Memory-storage node and the method of fabricating the same | |
| EP4199086A1 (en) | Capacitor array structure, manufacturing method therefor, and semiconductor storage device | |
| WO2022022048A1 (zh) | 电容器结构及其制作方法、存储器 | |
| US20160358998A1 (en) | Semiconductor device including a capacitor | |
| CN109427792A (zh) | 交叉点存储器结构阵列和形成交叉点存储器结构阵列的方法 | |
| EP3836192A1 (en) | Film structure including hafnium oxide, electronic device including the same, and method of manufacturing the same | |
| US10861901B2 (en) | Resistive random access memory and manufacturing method thereof | |
| CN108878643A (zh) | 半导体结构及其形成方法 | |
| TWI627773B (zh) | 半導體結構及其形成方法 | |
| CN101335254A (zh) | 埋入式字线的结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |