CN109427792A - 交叉点存储器结构阵列和形成交叉点存储器结构阵列的方法 - Google Patents

交叉点存储器结构阵列和形成交叉点存储器结构阵列的方法 Download PDF

Info

Publication number
CN109427792A
CN109427792A CN201810959229.6A CN201810959229A CN109427792A CN 109427792 A CN109427792 A CN 109427792A CN 201810959229 A CN201810959229 A CN 201810959229A CN 109427792 A CN109427792 A CN 109427792A
Authority
CN
China
Prior art keywords
line
group
electrode material
along
rail bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810959229.6A
Other languages
English (en)
Other versions
CN109427792B (zh
Inventor
S·E·西里斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109427792A publication Critical patent/CN109427792A/zh
Application granted granted Critical
Publication of CN109427792B publication Critical patent/CN109427792B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及交叉点存储器结构阵列和形成交叉点存储器结构阵列的方法。一些实施例包含一种存储器阵列，所述存储器阵列具有沿着第一方向延伸的第一组线，和在所述第一组线上方并沿着第二方向延伸的第二组线。所述第二组线与所述第一组线在交叉点部位处交叉。存储器结构在所述交叉点部位内。每个存储器结构包含顶部电极材料、底部电极材料和可编程材料。绝缘材料的轨条平行于所述第二组线延伸并沿着所述第一方向与所述第二组线相间。所述可编程材料具有在所述存储器结构内的第一区和在绝缘材料的所述轨条上方的第二区。平坦化表面横越所述第二组线且横越所述可编程材料的所述第二区延伸。一些实施例包含形成存储器阵列的方法。

Description

交叉点存储器结构阵列和形成交叉点存储器结构阵列的方法
技术领域
公开了交叉点存储器结构阵列和形成交叉点存储器结构阵列的方法。
背景技术
存储器是一种类型的集成电路且用于计算机系统中以存储数据。存储器可被制造成个别存储器单元的一或多个阵列。可使用数字线(其也可被称作位线、数据线、感测线或数据/感测线)和接入线(其也可被称作字线)对存储器单元进行写入或从存储器单元进行读取。数字线可使存储器单元沿着阵列的列以导电方式互连，且接入线可使存储器单元沿着阵列的行以导电方式互连。每个存储器单元可通过数字线与接入线的组合唯一地寻址。
存储器单元可为易失性或非易失性的。非易失性存储器单元可在很长一段时间内存储数据，包含计算机的关闭时间。易失性存储器发生耗散，且因此被快速更新/重写，在许多情况下每秒进行多次。无论如何，存储器单元被配置成以至少两个不同可选择状态保持或存储存储器。在二元系统中，状态被认为是“0”或“1”。在其它系统中，至少一些个别存储器单元可被配置成存储多于两个位或状态的信息。
电容器是可用于存储器单元中的一种类型的电子组件。电容器具有由电绝缘材料分离的两个电导体。电场能量可静电存储在此类材料内，且所述材料的电状态可用来表示存储器状态。因此，电容器的绝缘材料可对应于存储器单元的可编程材料。通常用于电容器中的绝缘材料可使电荷快速地耗散，且因此往往会用于易失性存储器中。
一种类型的电容器是铁电电容器，所述铁电电容器具有铁电材料作为绝缘材料的至少部分。铁电材料的特征在于具有两个稳定的极化状态。铁电材料的极化状态可通过施加合适的编程电压来改变，且在移除编程电压之后(至少持续一定时间)保持不变。每个极化状态具有彼此不同的电荷存储电容，所述电荷存储电容理想地可用以对存储器状态写入(即，存储)和读取而不颠倒极化状态直到期望进行此颠倒为止。不太合意地，在具有铁电电容器的某个存储器中，读取存储器状态的行为可能会颠倒极化。因此，在确定极化状态后，进行对存储器单元的重写以紧接在其确定之后将存储器单元置于预读取状态中。无论如何，由于形成电容器的一部分的铁电材料的双稳态特性，并入有铁电电容器的存储器单元理想地为非易失性的。一种类型的存储器单元具有与铁电电容器串联地电连接的选择装置。
发明内容
根据本发明的一方面，提供一种存储器阵列，且所述存储器阵列包括：第一组线，其沿着第一方向延伸；第二组线，其在所述第一组线上方，其中所述第二组的个别线与所述第一组的个别线在交叉点部位处交叉；存储器结构，其在所述交叉点部位处位于所述第一组线与所述第二组线之间；每个存储器结构包括顶部电极材料、底部电极材料和在所述顶部电极材料与所述底部电极材料之间的可编程材料；绝缘材料的轨条，其平行于所述第二组线延伸并沿着所述第一方向与所述第二组线相间；所述可编程材料，其具有在所述存储器结构内的第一区且具有在绝缘材料的所述轨条上方的第二区；及平坦化表面，其横越所述第二组线且横越所述可编程材料的所述第二区延伸。
根据本发明的另一方面，提供一种存储器阵列，且所述存储器阵列包括：第一组线，其沿着第一方向延伸；第二组线，其在所述第一组线上方并沿着基本上与所述第一方向正交的第二方向延伸；所述第二组线与所述第一组线在交叉点部位处交叉；所述第二组线沿着所述第一方向通过插入区彼此间隔开；存储器结构，其在所述交叉点部位处位于所述第一组线与所述第二组线之间；每个存储器结构包括顶部电极材料、底部电极材料和在所述顶部电极材料与所述底部电极材料之间的可编程材料；其中沿着竖直方向延伸穿过所述个别存储器结构的所述顶部电极材料的厚度与沿着所述竖直方向延伸穿过所述个别存储器结构的所述底部电极材料的厚度的比率至少为约150；绝缘材料的轨条，其在所述插入区内并平行于所述第二组线延伸；所述可编程材料，其具有在所述存储器结构内的第一区且具有在所述插入区内并在绝缘材料的所述轨条上方的第二区；所述可编程材料具有波状配置，其包含相对于所述第一区竖直地移位的所述第二区；及所述顶部电极材料，其被配置成线性结构，所述线性结构沿着所述第二方向延伸且具有在其中延伸的向上开口的线性沟槽；所述第二线在所述向上开口的线性沟槽内。
根据本发明的另一方面，提供一种形成存储器阵列的方法，且所述方法包括：形成沿着第一方向延伸的第一组线；在所述第一组线上方形成容器图案化掩模；所述容器图案化掩模具有沿着基本上与所述第一方向正交的第二方向延伸的轨条且具有在所述轨条之间的延伸结构；所述轨条具有第一最上部表面且所述延伸结构具有第二最上部表面，所述第二最上部表面低于所述第一最上部表面；所述容器图案化掩模具有从中延伸穿过的容器开口，其中所述容器开口中的每一个具有沿着所述延伸结构中的一个的第一侧、沿着所述延伸结构中的另一个的第二侧、沿着所述轨条中的一个的第三侧和沿着所述轨条中的另一个的第四侧；在所述容器开口内形成第一电极结构；所述第一电极结构具有第三最上部表面，所述第三最上部表面低于所述第二最上部表面；所述第一电极结构包括第一电极材料；形成可编程材料结构，其具有在所述轨条上方的高区且具有在所述高区之间的第一沟槽；在所述可编程材料结构上方形成第二电极材料的宽阔区；第二电极材料的所述宽阔区具有在所述沟槽内的第一区且具有在所述可编程材料结构的所述高区上方的第二区；所述第一区使所述第一沟槽变窄以形成第二沟槽；在第二电极材料的所述宽阔区上方且在所述第二沟槽内形成导电材料以产生具有所述导电材料的上部表面的组合件，所述导电材料横越所述轨条、横越所述延伸结构且横越所述容器开口延伸；及使所述组合件的所述上部表面平坦化以从所述轨条上方移除所述导电材料和所述第二电极材料，同时留下在所述轨条上方的所述可编程材料结构的所述高区；所述平坦化使所述导电材料图案化到沿着所述第二方向延伸的第二组线中。
附图说明
图1到12是在实例存储器阵列的制造期间在实例处理阶段的实例构造的图解三维视图。
图8A是在图8的处理阶段的构造区的俯视图。
具体实施方式
一些实施例包含存储器阵列，所述存储器阵列具有在字线与数字线重叠的交叉点处的存储器结构。存储器结构可包括在上部电极与下部电极之间的可编程材料。可编程材料可为绝缘材料，且在一些应用中可包含铁电材料。存储器阵列可具有平坦化表面，平坦化表面横越数字线且横越所述数字线之间的可编程材料区延伸。一些实施例包含形成此类存储器阵列的方法。
参考图1到12描述实例实施例，其展示用于制造实例实施例存储器阵列的实例方法；其中实例实施例存储器阵列展示于图12中且参考图12进行描述。
首先参看图1，其展示具有在基底12上方延伸的多个导电线14的构造10。
基底12可包括例如二氧化硅的绝缘材料。此类绝缘材料可由半导体材料支持，且半导体衬底可包括此类绝缘材料。术语“半导体衬底”意味着包括半导电材料的任何构造。术语“衬底”指代任何支撑结构，包含但不限于半导体衬底。
导电线14包括导电材料16。导电材料16可包含任何合适的导电组合物或组合物的组合；例如各种金属(例如，钛、钨、钴、镍、铂、钌、铜等等)中的一或多种、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等等)，和/或导电掺杂的半导体材料(例如，导电掺杂的硅、导电掺杂的锗等等)。
导电线14沿着对应于用轴线5表示的方向的第一方向延伸，且通过绝缘材料18彼此间隔开。绝缘材料18可包括任何合适的组合物或组合物的组合；包含例如二氧化硅、氮化硅等等中的一或多种。绝缘材料18的组合物可与基底12的绝缘材料相同，或绝缘材料18的组合物可与基底12的绝缘材料不同。
选择装置材料20在导电线14上方，且已用导电线14图案化。取决于最终待制造的选择装置的特定配置，选择装置材料20可包括任何合适的组合物或组合物的组合。可形成任何合适的现存或尚待开发的选择装置，其中实例选择装置包含接线装置、二极管等等。实例二极管包含PN二极管、PIN二极管、肖特基二极管(Schottky diode)、齐纳二极管(Zenerdiode)、雪崩二极管(avalanche diode)、隧道二极管(tunnel diode)、具有多于三种材料的二极管、阈值开关、双向阈值开关(OTS)等等。
尽管选择装置材料20展示为在导电线14的正上方且用此类导电线图案化，但在其它实施例中，可省略在随后处理阶段形成并通过一或多种插入材料而与导电线14间隔开等等的选择装置。在所示实施例中，选择装置材料20的总厚度用线14图案化。在其它实施例中，取决于所形成选择装置的类型，仅堆叠式装置材料20的一部分厚度可用线图案化。
导电线14和选择装置材料20可利用任何合适处理图案化，包含例如间距倍增方法(例如，间距加倍方法)。
构造10展示为具有平坦化上部表面15。此类平坦化上部表面可利用任何合适处理而形成，包含例如化学机械抛光(CMP)。
导电线14可被称作第一组线。在一些实施例中，此类导电线可对应于字线。
参看图2，介电材料22形成在上部表面15上方且被图案化为横梁24，横梁24沿着用轴线7表示的第二方向延伸。在所说明的实施例中，轴线7的第二方向基本上与轴线5的第一方向正交；其中术语“基本上正交”意味着在制造和测量的合理公差内正交。横梁24可利用任何合适的处理图案化，包含例如间距倍增方法(例如，间距加倍方法)。
横梁24通过插入间隙26彼此间隔开。
介电材料22被用作掩模以在间隙26内选择性地图案化选择装置材料20，并借此形成延伸穿过选择装置材料20到线14的导电材料16的开口26。
在一些实施例中，介电材料22可包括二氧化硅、主要由二氧化硅组成或由二氧化硅组成。
参看图3，间隙26(图2)用额外介电材料22填充以形成材料22的绝缘块28。绝缘块28具有上部表面25，且经图案化掩蔽材料30提供在此上部表面上方。
经图案化掩蔽材料30可被称作硬掩蔽材料，且在一些实施例中可包括氮化硅、主要由氮化硅组成或由氮化硅组成。
经图案化掩蔽材料30被配置为沿着轴线7的第二方向延伸的多个线32，其中此类线通过插入间隙34彼此间隔开。材料30可利用任何合适的处理图案化，包含例如间距倍增方法(例如，间距加倍方法)。线32可被称作第一掩蔽线。
绝缘块28被用作掩模以图案化容器开口(如下文所描述)，且在一些实施例中，可被称作掩蔽材料块。尽管块28展示为包括均匀组合物，但在其它实施例中，间隙26(图2)可用不同于横梁24的材料22的材料填充，且因此，块28可包括多种组合物。
参看图4，用一或多个合适蚀刻将经图案化掩蔽材料30的图案转印到块28中。经图案化块28具有通过蚀刻凹进的第一区36和未凹进的第二区38。第二区38可被称作轨条。在一些实施例中，可将第一区36的凹进视为包括部分地蚀刻到块28中以形成沿着轴线7的第二方向延伸的沟槽。
凹进区36具有第一竖直厚度T1且轨条38具有第二竖直厚度T2。第一竖直厚度T1可与第二竖直厚度T2具有任何合适的关系。在一些实施例中，第一竖直厚度T1的数量级可为约1微米且对应于存储器单元容器高度。存储器单元容器可为高长宽比结构(例如，长宽比至少约20:1)。数字线高度可对应于T2-T1，且可在约到约范围内。因此，T1与T2的比率可在约0.85到约0.96范围内。
参看图5，牺牲材料40形成在间隙34内且在介电材料22的凹进区36上方。牺牲材料40可包括任何合适的组合物或组合物的组合；且在一些实施例中可包括有机组合物、硅等等。
平坦化上部表面41横越构造10的材料30和40而形成。此类平坦化上部表面可用任何合适的处理形成，包含例如CMP。
参看图6，经图案化掩蔽材料42形成在上部表面41上。经图案化掩蔽材料42可包括硬掩蔽材料，且可包括任何合适的组合物或组合物的组合。在一些实施例中，经图案化掩蔽材料42可包括氮化硅、主要由氮化硅组成或由氮化硅组成。在一些实施例中，经图案化掩蔽材料30和42可包括彼此相同的组合物；且举例来说，都可包括氮化硅、主要由氮化硅组成或由氮化硅组成。替代地，材料42可包括与材料30不同的组合物。材料42可利用任何合适的处理图案化，包含例如间距倍增方法(例如，间距加倍方法)。
经图案化掩蔽材料42被配置为沿着轴线5的第一方向延伸的线性结构44，其中此类线性结构通过间隙46彼此间隔开。线性结构44可被称作第二掩蔽线。
参看图7，掩蔽材料30和42的图案转印到材料22和40中以形成开口48，开口48延伸到选择装置20的上部表面。值得注意地，在图7的处理阶段移除的材料22来自上文参考图4所描述的凹进区36。
参看图8，移除掩蔽材料30和42(图7)以及牺牲材料40(图7)。在图8的处理阶段残留的材料22具有轨条38和邻近于轨条的凹进区36。在一些实施例中，凹进区36可被称作延伸结构。
在一些实施例中，可将在图8的处理阶段的材料22视为被配置成容器图案化掩模50，其中此掩模具有从中延伸穿过的容器开口48。容器图案化掩模50具有沿着轴线7的第二方向延伸的轨条38，且具有在所述轨条之间的延伸结构36。轨条38可被视为具有第一最上部表面49，且延伸结构36可被视为具有在第一最上部表面之下的第二最上部表面51。
以图8A中的俯视图说明容器图案化掩模50的区，从而说明容器开口48的实例配置。确切地说，材料22环绕容器开口48，且容器开口48是正方形。容器开口48的第一侧53沿着一个延伸结构36，且容器开口的第二侧55沿着另一延伸结构36。容器开口48的第三侧57沿着一个轨条38，且容器开口的第四侧59沿着另一轨条38。在其它实施例中，容器开口48可具有其它形状。
参看图9，电极材料52形成在容器图案化掩模50上方且在容器开口48内。电极材料52可包括任何合适的导电材料，例如各种金属(例如，钛、钨、钴、镍、铂等等)中的一或多种、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等等)，和/或导电掺杂的半导体材料(例如，导电掺杂的硅、导电掺杂的锗等等)。在一些实施例中，电极材料52可包括一或多种材料、主要由一或多种材料组成或由一或多种材料组成，所述一或多种材料选自由以下组成的群组：W、WN、TiN、TiCN、TiAlN、TiAlCN、Ti-W、Ru-TiN、TiOCN、RuO、RuTiON、TaN、TaAlN、TaON、TiSiN和TaOCN等等，其中所述化学式指示主要组分而非特定化学计量。电极材料可包含元素金属、两种或多于两种元素金属的合金，导电金属化合物和/或任何其它合适的材料。
在一些实施例中，电极材料52可被称作底部电极材料或第一电极材料。
参看图10，电极材料52图案化到电极结构54中。电极结构54具有最上部表面61，最上部表面61可被称作第三最上部表面。第三最上部表面61凹进以低于延伸结构36的第二最上部表面51，第二最上部表面51又低于轨条38的第一最上部表面49。在一些实施例中，电极结构54可被称作底部电极结构或第一电极结构。电极结构54是容器形的，且在其中具有向上延伸的开口56。
参看图11，可编程材料58横越容器图案化掩模50而形成且在容器开口48内，其中可编程材料延伸到容器形第一电极52中。第二电极材料60形成在可编程材料58上方，且导电材料62形成在第二电极材料60上方。
在一些实施例中，可将可编程材料58视为被配置成可编程材料结构64。可编程材料结构64具有在轨条38上方延伸的高区66，且具有在所述高区之间的沟槽(即，谷部)68。
可编程材料58可包括任何合适的组合物或组合物的组合，且在一些实施例中可包括一或多种氧化物(例如，二氧化硅、氧化铪、氧化锆等等)。在一些实施例中，可编程材料58可包含铁电材料。铁电材料可以是任何合适材料。在一些实施例中，铁电材料可包括一或多种材料、主要由一或多种材料组成或由一或多种材料组成，所述一或多种材料选自由以下组成的群组：过渡金属氧化物、氧化锆、氧化铪、钛酸铅锆、氧化钽和钛酸钡锶；且在其中具有包括以下中的一或多种的掺杂剂：硅、铝、铪、锆、镧、钇、铒、钙、镁、铌、锶和稀土元素。
可将第二电极材料60视为被配置成提供在可编程材料结构64上方的宽阔区。第二电极材料60可包括任何合适的组合物或组合物的组合，包含例如上文关于第一电极材料52所描述的组合物中的任一种。在一些实施例中，第一电极材料和第二电极材料可为彼此相同的组合物，且在其它实施例中，第一电极材料和第二电极材料可为彼此不同的组合物。
第二电极材料60具有在沟槽68内的第一区70，且具有在可编程材料结构64的高区66上方的第二区72。电极材料60的第一区70使沟槽68变窄。在一些实施例中，沟槽68可被视为第一沟槽，且第二电极材料60的区70可被视为使此类第一沟槽变窄，借此形成第二沟槽74。
导电材料62形成在第二电极材料60的宽阔区上方且在沟槽74内。在一些实施例中，图11的配置可被视为包括所说明材料和结构的组合件78，其中此类组合件具有上部表面75。上部表面75由导电材料62组成，且此类导电材料横越轨条38、横越延伸结构36且横越容器开口48延伸。
导电材料62可包括任何合适的导电组合物或组合物的组合；例如各种金属(例如，钛、钨、钴、镍、铂、钌、铜等等)中的一或多种、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等等)，和/或导电掺杂的半导体材料(例如，导电掺杂的硅、导电掺杂的锗等等)。
参看图12，使组合件78的上部表面平坦化以移除轨条38上方的导电材料62和第二电极材料60。所述平坦化可利用任何合适的处理，包含例如CMP。在平坦化之后，组合件78具有横越可编程材料58、第二电极材料60和导电材料62延伸的平坦上部表面79。平坦化使导电材料62图案化到沿着轴线7的第二方向延伸的线(例如，数字线)80中，且同时使电极材料60图案化到沿着轴线7的第二方向延伸的线性结构82中。
线80可被视为第二组线，其中第二组线80与第一组线14交叉。在所说明的实施例中，线80相对于线14垂直延伸。在其它实施例中，线80可与线14以不同于90°的角度交叉。在一些实施例中，第二组线80可被视为与轨条38对准。
线80可被视为通过插入区84彼此间隔开。绝缘材料22的轨条38在插入区84内，且平行于线80而延伸。轨条38与线80沿着轴线5的第一方向相间。
电极材料60可被称作顶部电极材料。在所说明的实施例中，自电极材料60图案化的线性结构82在其中具有向上开口的线性沟槽70。此类向上开口的线性沟槽70内含有第二线80。
第二线80与第一线60交叉的部位可被称作交叉点部位86。存储器结构88在交叉点部位86内。
存储器结构88包含位于底部电极材料52与顶部电极材料60之间的可编程材料58的区。
存储器单元88内的顶部电极材料60具有第一竖直厚度T3，且此类存储器单元内的底部电极材料52具有第二竖直厚度T4。在一些实施例中，T3与T4的比率可至少为约150。
在一些实施例中，可编程材料58的区68可被视为存储器结构88内的第一区，且可编程材料58的区66可被视为轨条38上方的第二区。在所说明的实施例中，可编程材料58具有波状配置，其包含相对于第一区68竖直地移位的第二区66。
存储器结构88可包括适合用于存储器阵列中的任何结构。在一些实施例中，可编程材料58包括非铁电绝缘材料，且存储器结构88是电容器。在一些实施例中，可编程材料58包括铁电材料，且存储器结构88是铁电电容器。
有利地，在利用单个遮蔽结构50(图8)的镶嵌型工艺中，本文中所描述的方法将上部导电线80(例如，数字线)与存储器结构88对准。在一些实施例中，图1到12的方法可被视为形成导电线80，导电线80相对于上部电极和存储器结构88的其它组件自对准，其中导电线80利用常见掩模用存储器结构88的组件图案化。
在一些实施例中，容器图案化掩模50可被视为利用沿着第一方向延伸的第一掩蔽线32和沿着第二方向延伸的第二掩蔽线44而形成；且此类第一掩蔽线和第二掩蔽线可为用于制造存储器单元88和数字线80的唯一掩蔽线。
上文所论述的结构可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和应用专用模块中，且可包含多层、多片模块。电子系统可以是以下广泛范围的系统中的任一个：例如摄像机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等等。
除非另外规定，否则本文中所描述的各种材料、物质、组合物等等可由现在已知或待开发的任何合适的方法形成，包含例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等等。
术语“介电”和“绝缘”可用于描述具有绝缘电学性质的材料。所述术语在本公开中被视为同义的。在一些情况下术语“介电”和在其它情况下术语“绝缘”(或“电绝缘”)可用于在本公开内提供语言变异以简化以下权利要求书内的前提基础，而非用于指示任何显著化学或电学差异。
图式中的各种实施例的特定定向仅出于说明的目的，且在一些应用中实施例可相对于所展示定向旋转。本文中所提供的描述及以下权利要求书涉及在各种特征之间具有所描述关系的任何结构，无关于结构是处于图式的特定定向还是相对于此类定向旋转。而且，图式未按比例绘制，而是替代地用以大体传达实例实施例的实例结构和布置。各种特征、结构和材料的尺寸可与图式中所示的其它特征、结构和材料非常不同(例如，更高、更宽、更短、更薄等等)。
除非另外规定，否则随附说明的横截面图仅展示横截面平面内的特征而不展示横截面平面后的材料，以便简化图式。
当上述结构被称作“在另一结构上”或“抵靠另一结构”时，所述结构可直接在另一结构上或还可能存在插入结构。相比之下，当结构被称作“直接在另一结构上”或“直接抵靠另一结构”时，不存在插入结构。
结构(例如，层、材料等等)可被称作“竖直延伸”以指示所述结构大体上从下面的基底(例如，衬底)向上延伸。竖直延伸的结构基本上可相对于基底的上部表面垂直延伸，或不可相对于基底的上部表面垂直延伸。
一些实施例包含一种存储器阵列，所述存储器阵列具有沿着第一方向延伸的第一组线，和在所述第一组线上方并沿着第二方向延伸的第二组线。所述第二组的个别线与所述第一组的个别线在交叉点部位处交叉。存储器结构在所述交叉点部位处位于所述第一组线与所述第二组线之间。每个存储器结构包含顶部电极材料、底部电极材料和在所述顶部电极材料与所述底部电极材料之间的可编程材料。绝缘材料的轨条平行于所述第二组线延伸并沿着所述第一方向与所述第二组线相间。所述可编程材料具有在所述存储器结构内的第一区且具有在绝缘材料的所述轨条上方的第二区。平坦化表面横越所述第二组线且横越所述可编程材料的所述第二区延伸。
一些实施例包含一种存储器阵列，所述存储器阵列具有沿着第一方向延伸的第一组线和在所述第一组线上方并沿着基本上与所述第一方向正交的第二方向延伸的第二组线。所述第二组线与所述第一组线在交叉点部位处交叉。所述第二组线沿着所述第一方向通过插入区彼此间隔开。存储器结构在所述交叉点部位处位于所述第一组线与所述第二组线之间。每个存储器结构包括顶部电极材料、底部电极材料和在所述顶部电极材料与所述底部电极材料之间的可编程材料。沿着竖直方向延伸穿过个别存储器结构的顶部电极材料的厚度相对于底部电极材料的厚度的比率至少为约150。绝缘材料的轨条在插入区内并平行于第二组线而延伸。可编程材料具有在存储器结构内的第一区且具有在插入区内并在绝缘材料的轨条上方的第二区。可编程材料具有波状配置，其包含相对于第一区竖直地移位的第二区。顶部电极材料被配置为沿着第二方向延伸的线性结构。线性结构具有在其中延伸的向上开口的线性沟槽。第二线在所述向上开口的线性沟槽内。
一些实施例包含一种形成存储器阵列的方法。形成沿着第一方向延伸的第一组线。容器图案化掩模形成在所述第一组线上方。所述容器图案化掩模具有沿着基本上与所述第一方向正交的第二方向延伸的轨条，且具有位于所述轨条之间的延伸结构。所述轨条具有第一最上部表面，且所述延伸结构具有第二最上部表面。所述第二最上部表面低于所述第一最上部表面。所述容器图案化掩模具有从中延伸穿过的容器开口，其中所述容器开口中的每一个具有沿着所述延伸结构中的一个的第一侧、沿着所述延伸结构中的另一个的第二侧、沿着所述轨条中的一个的第三侧和沿着所述轨条中的另一个的第四侧。第一电极结构形成在所述容器开口内。所述第一电极结构具有第三最上部表面，所述第三最上部表面低于所述第二最上部表面。所述第一电极结构包括第一电极材料。形成可编程材料结构，其具有在所述轨条上方的高区且具有在所述高区之间的第一沟槽。第二电极材料的宽阔区形成在所述可编程材料结构上方。第二电极材料的所述宽阔区具有在所述沟槽内的第一区且具有在所述可编程材料结构的所述高区上方的第二区。所述第一区使所述第一沟槽变窄以形成第二沟槽。导电材料形成在第二电极材料的所述宽阔区上方且在所述第二沟槽内以产生具有所述导电材料的上部表面的组合件，所述导电材料横越所述轨条、横越所述延伸结构且横越所述容器开口延伸。使所述组合件的所述上部表面平坦化以将所述导电材料和所述第二电极材料从所述轨条上方移除，同时留下在所述轨条上方的所述可编程材料结构的所述高区。所述平坦化使所述导电材料图案化到沿着所述第二方向延伸的第二组线中。

Claims (24)

1.一种存储器阵列，其包括：
第一组线，其沿着第一方向延伸；
第二组线，其在所述第一组线上方，其中所述第二组的个别线与所述第一组的个别线在交叉点部位处交叉；
存储器结构，其在所述交叉点部位处位于所述第一组线与所述第二组线之间；每个存储器结构包括顶部电极材料、底部电极材料和在所述顶部电极材料与所述底部电极材料之间的可编程材料；
绝缘材料的轨条，其平行于所述第二组线延伸并沿着所述第一方向与所述第二组线相间；
所述可编程材料，其具有在所述存储器结构内的第一区且具有在绝缘材料的所述轨条上方的第二区；及
平坦化表面，其横越所述第二组线且横越所述可编程材料的所述第二区延伸。
2.根据权利要求1所述的存储器阵列，其包括位于所述第一组线与所述存储器结构之间的选择装置。
3.根据权利要求2所述的存储器阵列，其中所述选择装置是二极管。
4.根据权利要求1所述的存储器阵列，其中沿着竖直方向延伸穿过所述个别存储器结构的所述顶部电极材料的厚度与沿着所述竖直方向延伸穿过所述个别存储器结构的所述底部电极材料的厚度的比率至少为约150。
5.根据权利要求1所述的存储器阵列，其中所述存储器结构是电容器。
6.根据权利要求1所述的存储器阵列，其中所述存储器结构是铁电电容器。
7.根据权利要求1所述的存储器阵列，其中所述轨条的所述绝缘材料包括二氧化硅。
8.一种存储器阵列，其包括：
第一组线，其沿着第一方向延伸；
第二组线，其在所述第一组线上方并沿着基本上与所述第一方向正交的第二方向延伸；所述第二组线与所述第一组线在交叉点部位处交叉；所述第二组线沿着所述第一方向通过插入区彼此间隔开；
存储器结构，其在所述交叉点部位处位于所述第一组线与所述第二组线之间；每个存储器结构包括顶部电极材料、底部电极材料和在所述顶部电极材料与所述底部电极材料之间的可编程材料；其中沿着竖直方向延伸穿过所述个别存储器结构的所述顶部电极材料的厚度与沿着所述竖直方向延伸穿过所述个别存储器结构的所述底部电极材料的厚度的比率至少为约150；
绝缘材料的轨条，其在所述插入区内并平行于所述第二组线延伸；
所述可编程材料，其具有在所述存储器结构内的第一区且具有在所述插入区内并在绝缘材料的所述轨条上方的第二区；所述可编程材料具有波状配置，其包含相对于所述第一区竖直地移位的所述第二区；及
所述顶部电极材料，其被配置成线性结构，所述线性结构沿着所述第二方向延伸且具有在其中延伸的向上开口的线性沟槽；所述第二线在所述向上开口的线性沟槽内。
9.根据权利要求8所述的存储器阵列，其具有横越所述第二组线且横越所述可编程材料的所述第二区延伸的平坦化表面。
10.根据权利要求9所述的存储器阵列，其中所述平坦化表面还横越所述顶部电极材料的所述线性结构的上部表面延伸。
11.根据权利要求8所述的存储器阵列，其中所述可编程材料包括铁电材料。
12.根据权利要求8所述的存储器阵列，其中所述第一组线是字线，且所述第二组线是数字线。
13.根据权利要求8所述的存储器阵列，其中所述轨条的所述绝缘材料包括二氧化硅。
14.一种形成存储器阵列的方法，其包括：
形成沿着第一方向延伸的第一组线；
在所述第一组线上方形成容器图案化掩模；所述容器图案化掩模具有沿着基本上与所述第一方向正交的第二方向延伸的轨条且具有在所述轨条之间的延伸结构；所述轨条具有第一最上部表面且所述延伸结构具有第二最上部表面，所述第二最上部表面低于所述第一最上部表面；所述容器图案化掩模具有从中延伸穿过的容器开口，其中所述容器开口中的每一个具有沿着所述延伸结构中的一个的第一侧、沿着所述延伸结构中的另一个的第二侧、沿着所述轨条中的一个的第三侧和沿着所述轨条中的另一个的第四侧；
在所述容器开口内形成第一电极结构；所述第一电极结构具有第三最上部表面，所述第三最上部表面低于所述第二最上部表面；所述第一电极结构包括第一电极材料；
形成可编程材料结构，其具有在所述轨条上方的高区且具有在所述高区之间的第一沟槽；
在所述可编程材料结构上方形成第二电极材料的宽阔区；第二电极材料的所述宽阔区具有在所述沟槽内的第一区且具有在所述可编程材料结构的所述高区上方的第二区；所述第一区使所述第一沟槽变窄以形成第二沟槽；
在第二电极材料的所述宽阔区上方且在所述第二沟槽内形成导电材料以产生具有所述导电材料的上部表面的组合件，所述导电材料横越所述轨条、横越所述延伸结构且横越所述容器开口延伸；及
使所述组合件的所述上部表面平坦化以从所述轨条上方移除所述导电材料和所述第二电极材料，同时留下在所述轨条上方的所述可编程材料结构的所述高区；所述平坦化使所述导电材料图案化到沿着所述第二方向延伸的第二组线中。
15.根据权利要求14所述的方法，其中所述第二组线是位线；其中所述第一电极材料、第二电极材料和可编程材料一起图案化到存储器单元中；其中所述容器图案化掩模利用沿着所述第一方向延伸的第一掩蔽线和沿着所述第二方向延伸的第二掩蔽线而形成；且此类第一掩蔽线和第二掩蔽线是用于形成所述存储器单元和所述数字线的唯一掩蔽线。
16.根据权利要求14所述的方法，其中所述第二组线经对准以沿着与所述轨条相同的方向延伸。
17.根据权利要求14所述的方法，其中在形成所述可编程材料之前，所述第一电极材料沉积在所述容器开口内且凹进。
18.根据权利要求14所述的方法，其中所述第一电极结构是容器形的。
19.根据权利要求14所述的方法，其中形成所述容器图案化掩模包括：
在包括所述第一组线的构造上方形成掩蔽材料块；
图案化所述块以使所述块的第一区凹进而不使第二区凹进，所述第二区是所述轨条；及
在所述第一区的所述凹进之后，图案化所述块以移除所述第一区的凹进掩蔽材料中的一些，且借此形成所述容器开口，同时留下所述延伸结构。
20.根据权利要求19所述的方法，其中所述块的所述第一区的所述凹进包括部分地蚀刻到所述块中以形成沿着所述第二方向延伸的沟槽。
21.根据权利要求14所述的方法，其中所述容器图案化掩模包括二氧化硅。
22.根据权利要求14所述的方法，其中所述可编程材料结构包括铁电材料。
23.根据权利要求14所述的方法，其中所述第一电极材料和所述第二电极材料是彼此相同的组合物。
24.根据权利要求14所述的方法，其中所述第一电极材料和所述第二电极材料是彼此不同的组合物。
CN201810959229.6A 2017-08-24 2018-08-22 交叉点存储器结构阵列和形成交叉点存储器结构阵列的方法 Active CN109427792B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/686,082 2017-08-24
US15/686,082 US10153196B1 (en) 2017-08-24 2017-08-24 Arrays of cross-point memory structures

Publications (2)

Publication Number Publication Date
CN109427792A true CN109427792A (zh) 2019-03-05
CN109427792B CN109427792B (zh) 2023-09-26

Family

ID=64535937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810959229.6A Active CN109427792B (zh) 2017-08-24 2018-08-22 交叉点存储器结构阵列和形成交叉点存储器结构阵列的方法

Country Status (2)

Country Link
US (3) US10153196B1 (zh)
CN (1) CN109427792B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111696915A (zh) * 2019-03-12 2020-09-22 美光科技公司 图案化方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10883924B2 (en) * 2014-09-08 2021-01-05 The Research Foundation Of State University Of New York Metallic gratings and measurement methods thereof
US10756217B2 (en) 2018-02-15 2020-08-25 Micron Technology, Inc. Access devices formed with conductive contacts

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040160817A1 (en) * 2002-08-02 2004-08-19 Unity Semiconductor Corporation Non-volatile memory with a single transistor and resistive memory element
CN101000912A (zh) * 2006-01-12 2007-07-18 尔必达存储器株式会社 具有改进存储单元集成度的半导体存储器件及其制造方法
CN102318058A (zh) * 2009-02-19 2012-01-11 美光科技公司 交叉点存储器结构及形成存储器阵列的方法
US20120261722A1 (en) * 2011-04-12 2012-10-18 Tang Sanh D Stack Of Horizontally Extending And Vertically Overlapping Features, Methods Of Forming Circuitry Components, And Methods Of Forming An Array Of Memory Cells
WO2013043182A1 (en) * 2011-09-22 2013-03-28 Intel Corporation Nand memory array with mismatched cell and bitline pitch
US20130092894A1 (en) * 2011-10-17 2013-04-18 Micron Technology, Inc. Memory cells and memory cell arrays
US20140217350A1 (en) * 2013-02-07 2014-08-07 Micron Technology, Inc. Arrays Of Memory Cells And Methods Of Forming An Array Of Memory Cells
US9397145B1 (en) * 2015-05-14 2016-07-19 Micron Technology, Inc. Memory structures and related cross-point memory arrays, electronic systems, and methods of forming memory structures
US20170025604A1 (en) * 2015-07-24 2017-01-26 Micron Technology, Inc. Array Of Cross Point Memory Cells And Methods Of Forming An Array Of Cross Point Memory Cells
CN107078150A (zh) * 2014-11-07 2017-08-18 美光科技公司 交叉点存储器及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838341B2 (en) 2008-03-14 2010-11-23 Ovonyx, Inc. Self-aligned memory cells and method for forming
US8502182B2 (en) 2009-02-06 2013-08-06 Micron Technology, Inc. Memory device having self-aligned cell structure
US7983065B2 (en) * 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
US8207593B2 (en) * 2009-07-28 2012-06-26 Hewlett-Packard Development Company, L.P. Memristor having a nanostructure in the switching material
US8431458B2 (en) * 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
KR101817158B1 (ko) * 2011-06-02 2018-01-11 삼성전자 주식회사 적층형 캐패시터를 포함하는 상변화 메모리 장치
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US9136306B2 (en) * 2011-12-29 2015-09-15 Micron Technology, Inc. Memory structures and arrays
US9269425B2 (en) * 2011-12-30 2016-02-23 Sandisk 3D Llc Low forming voltage non-volatile storage device
US20160307963A1 (en) 2015-04-20 2016-10-20 Micron Technology, Inc. Array Of Memory Cells, Methods Associated With Forming Memory Cells That Comprise Programmable Material, And Methods Associated With Forming Memory Cells That Comprise Selector Device Material
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US9576657B1 (en) * 2015-09-29 2017-02-21 Sandisk Technologies Llc Memory cells including vertically oriented adjustable resistance structures

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040160817A1 (en) * 2002-08-02 2004-08-19 Unity Semiconductor Corporation Non-volatile memory with a single transistor and resistive memory element
CN101000912A (zh) * 2006-01-12 2007-07-18 尔必达存储器株式会社 具有改进存储单元集成度的半导体存储器件及其制造方法
CN102318058A (zh) * 2009-02-19 2012-01-11 美光科技公司 交叉点存储器结构及形成存储器阵列的方法
US20120261722A1 (en) * 2011-04-12 2012-10-18 Tang Sanh D Stack Of Horizontally Extending And Vertically Overlapping Features, Methods Of Forming Circuitry Components, And Methods Of Forming An Array Of Memory Cells
WO2013043182A1 (en) * 2011-09-22 2013-03-28 Intel Corporation Nand memory array with mismatched cell and bitline pitch
US20130092894A1 (en) * 2011-10-17 2013-04-18 Micron Technology, Inc. Memory cells and memory cell arrays
US20140217350A1 (en) * 2013-02-07 2014-08-07 Micron Technology, Inc. Arrays Of Memory Cells And Methods Of Forming An Array Of Memory Cells
CN107078150A (zh) * 2014-11-07 2017-08-18 美光科技公司 交叉点存储器及其制造方法
US9397145B1 (en) * 2015-05-14 2016-07-19 Micron Technology, Inc. Memory structures and related cross-point memory arrays, electronic systems, and methods of forming memory structures
US20170025604A1 (en) * 2015-07-24 2017-01-26 Micron Technology, Inc. Array Of Cross Point Memory Cells And Methods Of Forming An Array Of Cross Point Memory Cells

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111696915A (zh) * 2019-03-12 2020-09-22 美光科技公司 图案化方法

Also Published As

Publication number Publication date
US20200185265A1 (en) 2020-06-11
US20190080956A1 (en) 2019-03-14
US10910255B2 (en) 2021-02-02
US10593589B2 (en) 2020-03-17
CN109427792B (zh) 2023-09-26
US10153196B1 (en) 2018-12-11

Similar Documents

Publication Publication Date Title
US9893278B1 (en) Embedded memory device between noncontigous interconnect metal layers
CN102067315B (zh) 包括具有被电隔离的柱的二极管的共享的二极管器件部的叠轨式堆叠的非易失性存储器阵列
KR101957897B1 (ko) 가변 저항 메모리 장치 및 그 제조 방법
CN109585646A (zh) 存储器装置及其制造方法
US8409915B2 (en) Methods of forming memory cells
TWI635578B (zh) 製造鐵電式隨機存取記憶體的方法
CN110192278A (zh) 形成电容器阵列的方法、形成个别包括电容器及晶体管的存储器单元的阵列的方法、电容器阵列以及个别包括电容器及晶体管的存储器单元的阵列
CN109427972A (zh) 包含基本上用介电材料封装的存储材料的半导体装置，以及相关的系统和方法
CN106409814A (zh) 互连件中的用于减少cmp凹陷的伪底部电极
US11456333B2 (en) Three-dimensional NAND memory device containing two terminal selector and methods of using and making thereof
US11844203B1 (en) Conductive and insulative hydrogen barrier layer for memory devices
JP6758124B2 (ja) ３次元積層チェーン型メモリ装置の製造方法
US10910255B2 (en) Arrays of cross-point memory structures
US10622378B2 (en) Multi-level ferroelectric memory device and method of manufacturing the same
WO2017196918A1 (en) Array of cross point memory cells and methods of forming an array of cross point memory cells
TW200305274A (en) Memory structures
CN111584711A (zh) 一种rram器件及形成rram器件的方法
US8803125B2 (en) Cross-point memory utilizing Ru/Si diode
US11227997B1 (en) Planar resistive random-access memory (RRAM) device with a shared top electrode
CN103700765A (zh) 制造方法和半导体器件
CN115000068B (zh) 用于半导体装置的竖直分离的存储节点和存取装置
CN108878643A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant