CN102318058A - 交叉点存储器结构及形成存储器阵列的方法 - Google Patents

交叉点存储器结构及形成存储器阵列的方法 Download PDF

Info

Publication number
CN102318058A
CN102318058A CN2010800080218A CN201080008021A CN102318058A CN 102318058 A CN102318058 A CN 102318058A CN 2010800080218 A CN2010800080218 A CN 2010800080218A CN 201080008021 A CN201080008021 A CN 201080008021A CN 102318058 A CN102318058 A CN 102318058A
Authority
CN
China
Prior art keywords
electrode material
lines
patterned mask
memory
horizontal direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800080218A
Other languages
English (en)
Other versions
CN102318058B (zh
Inventor
斯科特·西里斯
古尔特杰·S·桑胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102318058A publication Critical patent/CN102318058A/zh
Application granted granted Critical
Publication of CN102318058B publication Critical patent/CN102318058B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一些实施例包含交叉点存储器结构。所述结构可包含：第一电极材料的线条，其沿第一水平方向延伸；多边存取装置材料容器，其在所述第一电极材料上方；存储器元件材料，其在所述多边容器内；及第二电极材料的线条，其在所述存储器元件材料上方且沿正交于所述第一水平方向的第二水平方向延伸。一些实施例包含形成存储器阵列的方法。所述方法可包含在第一电极材料上方形成存储器单元堆叠，且接着将所述第一电极材料及所述存储器单元堆叠图案化成沿第一水平方向延伸的第一组间隔线条。可在所述第一组间隔线条上方形成第二电极材料的间隔线条，且其可沿正交于所述第一水平方向的第二水平方向延伸。

Description

交叉点存储器结构及形成存储器阵列的方法
技术领域
本发明涉及交叉点存储器结构及形成存储器阵列的方法。
背景技术
集成电路制造的持续不断的目标是减小由集成电路装置所消耗的半导体面积的量，且借此提高集成水平。
存储器可利用大的存储器装置阵列，其中每一存储器装置存储一个或一个以上数据位。因此，个别存储器装置的大小的减小可转化成位密度的大的增加。常见存储器装置为动态随机存取存储器(DRAM)装置、静态随机存取存储器(SRAM)装置及非易失性装置(所谓的快闪装置)。所述非易失性装置可并入到NAND或NOR存储器阵列架构中。
存储器装置的大小可根据所述存储器装置的制造中所利用的最小特征大小来表达。具体来说，如果将最小特征大小指定为“F”，那么存储器装置尺寸可以F为单位来表达。常规的DRAM存储器通常包括至少6F2的尺寸，且SRAM可需要甚至更多半导体面积。
可能消耗非常少的半导体面积的存储器类型是所谓的交叉点存储器。在交叉点存储器中，存储器单元出现在字线与位线之间的重叠处。具体来说，在字线与位线之间提供存储器元件材料。所述存储器元件材料包括在暴露到电流时经受稳定且可检测的变化的一种或一种以上物质；且可为(例如)钙钛矿材料、硫属化物材料、离子输送材料、电阻切换材料、聚合材料及/或相变材料。由于所述存储器单元可局限于位线与字线的重叠区域，因此所述存储器单元在理论上可形成为4F2或更小的尺寸。
期望开发用于形成交叉点存储器的经改进方法且开发经改进的交叉点存储器结构。
附图说明
图1到图9及图11是在用于形成存储器阵列的实例性实施例工艺的各工艺阶段处的构造的一部分的图解性三维视图。图10是沿图9的线10-10的横截面图。
图12、13、15到17、19、20及22是在用于形成存储器阵列的另一实例性实施例工艺的各工艺阶段处的构造的一部分的图解性三维视图。图12的处理阶段在图4的处理阶段之后且为图5的处理阶段的替代形式。图14是沿图13的线14-14的横截面图，图18是沿图17的线18-18的横截面图，且图21是沿图20的线21-21的横截面图。
图23是展示交叉点存储器结构的实施例的构造的一部分的图解性三维视图。
图24到图35是在用于形成存储器阵列的另一实例性实施例工艺的各工艺阶段处的构造的一部分的图解性三维视图。
图36是展示交叉点存储器结构的另一实施例的构造的一部分的图解性三维视图。
图37到图48是在用于形成存储器阵列的另一实例性实施例工艺的各工艺阶段处的构造的一部分的图解性三维视图。
图49展示可通过替代图29中所示的处理的处理形成的实例性插塞。
具体实施方式
一些实施例包含可用以形成交叉点存储器单元阵列的处理方法，且一些实施例包含交叉点存储器结构。参照图1到图48描述实例性实施例。
图1展示构造10的一部分。所述构造包含基底12。所述基底可包括电绝缘材料，例如(举例来说)，二氧化硅、氮化硅及氧氮化硅中的一者或一者以上。虽然所述基底展示为同质的，但在一些实施例中，所述基底可包括与集成电路的制造相关联的多个层及材料。举例来说，所述基底可包括以上所论述的绝缘材料，其支撑于半导体材料上方。所述半导体材料可包括单晶硅、基本上由单晶硅组成或由单晶硅组成。如果所述基底包括半导体材料，那么基底12可称为半导体衬底。术语“半导电衬底”及“半导体衬底”意指包括半导电材料的任一构造，其包含但不限于：体半导电材料，例如半导电晶片(单独地或在上面包括其它材料的组合件中)及半导电材料层(单独地或在包括其它材料的组合件中)。术语“衬底”是指任一支撑结构，其包含但不限于上述半导电衬底。如果基底12为半导体衬底，那么构造10可称为半导体构造。
在基底12上方形成第一电极材料(其也可称为底部电极材料)14。第一电极材料14物理接触基底12的上部表面。
第一电极材料14可包括任一适合的组合物或组合物的组合；且在一些实施例中可包括一种或一种以上组合物、基本上由一种或一种以上组合物组成或由一种或一种以上组合物组成，所述一种或一种以上组合物选自由铂、氮化钛及氮化钽组成的群组。
在第一电极材料14上方形成存储器堆叠16。所述存储器堆叠从所述第一电极材料起以升序包括第一绝缘材料18、第二绝缘材料20、导电材料22及存储器元件材料24。
所述第一及第二绝缘材料(18及20)与第一电极材料14及导电材料22一起形成金属-绝缘体-绝缘体-金属(MIIM)二极管。导电材料22可具有相对于所述第一电极材料的功函数为高的功函数；且可(例如)包括一种或一种以上组合物、基本上由一种或一种以上组合物组成或由一种或一种以上组合物组成，所述一种或一种以上组合物选自由氮化钽硅、铬及钽组成的群组。所述绝缘材料可包括任一适合的组合物或组合物的组合，且可相对于彼此来调整以使得所述材料之间的带隙及/或导电带边缘及/或价带边缘使得载流子能够沿一个方向而非沿相反方向穿隧。因此，所述绝缘材料在组成上彼此不同，且各自可(例如)包括一种或一种以上组合物、基本上由一种或一种以上组合物组成或由一种或一种以上组合物组成，所述一种或一种以上组合物选自由氧化铝、氧化硅、氮化硅、氧化锆及氧化铪组成的群组。
虽然所示的二极管为MIIM二极管且因此包括两种绝缘材料，但在其它实施例中，所述二极管可包括三种或三种以上绝缘材料。举例来说，所述二极管可类似于美国专利公开案2008/0273363中所述的二极管。在一些实施例中，所述绝缘材料中的一者可为所述第一电极材料上的自然氧化物。
存储器元件材料24可包括任一适合的组合物或组合物的组合，且在一些实施例中，可为钙钛矿材料、硫属化物材料、离子输送材料、电阻切换材料、聚合材料及/或相变材料。如果材料24为相变材料，那么所述材料可(例如)包括锗、锑及碲的混合物、基本上由其组成或由其组成。
在存储器元件材料24上方形成经图案化的遮蔽材料28。所述经图案化的遮蔽材料呈多个间隔线条26的形式，其中此些线条主要沿水平方向30延伸。在所展示的实施例中，所有所述线条完全沿水平方向30延伸。在其它实施例中，所述线条可具有变化形式以使得其大部分沿水平方向30延伸，但具有一些波纹或其它特征以使得所述线条不完全沿水平方向30延伸。短语“主要沿所指示的水平方向延伸”中的术语“主要(primarily)”用以指示所述线条至少大部分沿所指示的水平方向延伸。
遮蔽材料28可包括任一适合的组合物或组合物的组合，且可(例如)包括光致抗蚀剂、非晶碳、透明碳、二氧化硅、氮化硅及氧氮化硅中的一者或一者以上、基本上由其组成或由其组成。所述材料可为同质的(如所示)，或可包括两种或两种以上不同组合物的堆叠。
所述间隔线条通过间隙32彼此分离。
在一些实施例中，所述间隔线条可称为第一组间隔线条以区分所述间隔线条与可随后形成的其它线条。
可通过任一适合的处理来形成遮蔽材料28的线条26。在一些实施例中，所述线条可通过以下方式形成：最初完全跨越遮蔽元件24形成材料28的层；在材料28的所述层上方形成经光学光刻图案化的掩模；将来自所述经光学光刻图案化的掩模的图案转印到下伏材料28中以形成此材料的线条26；且接着移除所述经光学光刻图案化的掩模以留下图1中所示的构造。如果材料28包含光致抗蚀剂，那么材料28可由经光学光刻图案化的光致抗蚀剂组成，或可在下伏组合物上方包括经光学光刻图案化的光致抗蚀剂掩模。在一些实施例中，线条26可包括使用间距倍增技术(例如，间隔件间距成两倍或间距成四倍技术)形成的亚光学光刻分辨率特征。在其它实施例中，线条26可包括使用自组装或定向组装技术(例如，嵌段共聚物微相分离)形成的亚光学光刻分辨率特征。在另外其它实施例中，线条26可包括使用粒子束光刻技术(例如，电子束光刻)形成的亚光学光刻分辨率特征。
参照图2，通过一个或一个以上蚀刻将图案从经图案化的遮蔽材料28转印到第一电极材料14及存储器单元堆叠16中，以使得第一电极材料14及存储器单元堆叠16采用经图案化的遮蔽材料28的图案。具体来说，第一电极材料14及存储器单元堆叠16采用主要沿第一水平方向30延伸的第一组间隔线条26的图案。所述图案化使间隙32完全延伸穿过材料14、18、20、22及24，且到达基底12的上部表面。
参照图3，在线条26上方及所述线条之间的间隙32内形成电介质材料34。电介质材料34可包括任一适合的组合物或组合物的组合，且可(例如)包括二氧化硅、氮化硅、氧氮化硅及各种经掺杂氧化硅(例如，硼磷硅酸盐玻璃、硼硅酸盐玻璃、氟硅酸盐玻璃等)中的一者或一者以上。
在所示的实施例中，在形成电介质材料34期间，遮蔽材料28保留于存储器单元堆叠16上方。在其它实施例中，可在形成电介质材料34之前移除遮蔽材料28。
参照图4，从线条26上方移除材料34。可利用任一适合的处理来实现此移除。举例来说，可利用回蚀及/或平面化(例如，化学机械抛光[CMP])来实现所述移除。在所示的实施例中，利用平面化来实现此移除以形成跨越材料28及34延伸的经平面化上部表面35。
参照图5，在线条26上方及线条26之间的间隙中的电介质材料34上方形成经图案化的遮蔽材料36及38。经图案化的遮蔽材料36及38包括主要沿正交于第一水平方向30的第二水平方向42延伸的多个线条40。线条40可称为第二组线条以区分其与第一组线条26。
材料36可对应于所谓的硬遮蔽材料，且可包括以上所论述的关于遮蔽材料28的组合物中的任一者。
材料38可对应于经光学光刻图案化的光致抗蚀剂。
经图案化线条40可通过以下方式形成：最初完全跨越上部表面35(图4)形成材料36的层、在材料36的所述层上方形成经光学光刻图案化的光致抗蚀剂38且接着通过一个或一个以上蚀刻将来自所述经光学光刻图案化的光致抗蚀剂的图案转印到材料36中。
线条40通过间隙44彼此间隔。在形成线条40之后，通过一个或一个以上适合的蚀刻从间隙44内移除材料28。
参照图6，从线条40移除材料38(图5)。
参照图7，在线条40上方及线条40之间的间隙44内形成顶部电极材料46。顶部电极材料46可包括任一适合的组合物或组合物的组合，且在一些实施例中可包括各种金属(铂、钯、钨、钛等)、含金属的组合物(金属氮化物、金属硅化物等)及导电掺杂的半导体材料(导电掺杂硅、导电掺杂锗等)中的一者或一者以上。
参照图8，从线条40上方移除顶部电极材料46。可利用任一适合的处理来实现此移除。举例来说，可利用回蚀及/或平面化(例如，CMP)来实现所述移除。在所示的实施例中，利用平面化来实现此移除以形成跨越材料46及36延伸的经平面化上部表面47。
在图8的处理阶段处保留的顶部电极材料46呈形成于线条40之间的间隙44内的多个间隔线条48的形式。在一些实施例中，线条48可称为第二组间隔的导电线条，以区分其与电极材料14的第一组间隔的导电线条26。在一些实施例中，线条26可称为第一组间隔线条，线条40可称为第二组间隔线条，且线条48可称为第三组间隔线条。
参照图9及图10，从线条48之间移除材料36(图8)；且随后从线条48之间的区域移除存储器单元堆叠16的材料18、20、22及24。从线条48之间移除材料18、20、22及24使剩余材料18、20、22及24形成为存储器单位单元50的阵列(仅标示其中一些单元)。个别存储器单位单元包括在第一电极材料14与第二电极材料46之间的存储器单元堆叠16。
参照图11，在线条48上方及线条48之间的间隙内形成电介质材料52。电介质材料52可称为第二电介质材料以区分其与第一电介质材料34。电介质材料52可包括以上所论述的关于电介质材料34的组合物中的任一者。在一些实施例中，电介质材料52可为与电介质材料34相同的组合物，且在其它实施例中可为与电介质材料34不同的组合物。在一些实施例中，可认为电介质材料52取代曾在较早处理阶段处位于第一电极材料46的间隔线条48之间的间隔线条40(图8)。
图1到图11的处理在形成顶部电极材料46的线条48之后移除存储器单元堆叠16的导电材料22。具体来说，在蚀刻存储器单元堆叠16的所述材料期间线条48用作掩模。在其它实施例中，在形成所述顶部电极材料之前可移除所述存储器单元堆叠的材料中的至少一些材料。图12到图22图解说明其中在形成顶部电极材料46之前移除存储器单元堆叠的材料的实例性实施例。
参照图12，展示处于图4的处理阶段之后且类似于图5的处理阶段的处理阶段的构造10。然而，与图5的处理阶段不同，从经图案化的遮蔽材料36与38的线条40之间移除存储器单元堆叠16的材料。在所示的实施例中，在线条40之间移除所述存储器单元堆叠的所有材料。然而，只要从线条40之间移除导电材料22及存储器元件材料24，即可形成经隔离存储器单元的阵列。因此，在一些实施例中，在线条40之间的仅是材料22及24，且在其它实施例中，从线条40之间所移除的可为材料20、22及24；且在另外其它实施例中，可从线条40之间移除存储器单元堆叠16的所有材料18、20、22及24(如所示)。
在一些实施例中，材料36是用以界定顶部电极材料46(图19及图20中所示)的位置的牺牲材料。在其它实施例中，材料36可为导电材料(即，导电硬掩模)且可用作顶部电极。在其中将材料36用作顶部电极的实施例中，可在形成材料36之前移除材料28；且可修改或省略以下参照图16到图22所论述的处理。如果材料36为导电硬掩模材料，那么可认为将材料36图案化成多个导电线条37。
参照图13及图14，通过类似于以上参照图6所论述的处理的处理移除遮蔽材料38(图12)。
参照图15，在线条40上方及其之间沉积电介质材料54。电介质材料54可包括以上所论述的关于电介质材料34的组合物中的任一者。在一些实施例中，电介质材料54可为与电介质材料34相同的组合物，且在其它实施例中可为与电介质材料34不同的组合物。
参照图16，从线条40上方移除材料54。可利用任一适合的处理来实现此移除。举例来说，可利用回蚀及/或平面化(例如，CMP)来实现所述移除。在所示的实施例中，利用平面化来实现此移除以形成跨越材料36及54延伸的经平面化上部表面55。
参照图17及图18，移除材料28及36以留下在电介质材料34及54内延伸的间隙56。间隙56为沿第二水平方向42延伸的沟槽。
参照图19，在电介质材料54上方及间隙56内形成顶部电极材料46。
参照图20及图21，从电介质材料54上方移除顶部电极材料46。可利用任一适合的处理来实现此移除。举例来说，可利用回蚀及/或平面化(例如，CMP)来实现所述移除。在所示的实施例中，利用平面化来实现此移除以形成跨越材料46及54延伸的经平面化上部表面57。
在图20及图21的处理阶段处保留的顶部电极材料46呈形成于间隙56内的多个间隔线条58(图19)的形式。图12到图21的处理与图5到图9的处理之间的差异是：图12到图21的处理的顶部电极线条58形成于遮蔽材料36的位置处(图16)，而图5到图9的处理的顶部电极线条48形成于遮蔽材料36的位置之间的空间内(图8)。
参照图22，在顶部电极材料46的线条58上方形成电介质材料60作为电绝缘帽。电介质材料60可包括以上所论述的关于电介质材料34及54的组合物中的任一者。在一些实施例中，电介质材料60可为与电介质材料34及54中的至少一者相同的组合物，且在其它实施例中，电介质材料60可在组成上不同于材料34及54两者。
不管是遵循图5到图11的处理或遵循图12到图15的处理(其中材料36为用作顶部电极的导电硬掩模)还是遵循图12到图22的处理(其中材料36为用以界定顶部电极的位置的牺牲材料)，均将形成包括交叉点存储器单位单元的存储器阵列，其中所述存储器单元具有来自各种处理序列的相同配置。图23中展示通过图5到图11、图12到图15的处理(其中材料36为导电硬掩模)或图12到图22的处理所形成的实例性存储器单元结构62。所述存储器单元结构包含沿第一水平方向延伸的底部电极材料14的线条26及沿垂直于所述第一水平方向的第二水平方向延伸的顶部电极材料36、46的线条37、48、58。顶部电极材料的所述线条在遵循图12到图15的处理的情况下将为具有导电硬掩模材料36的线条37，在遵循图5到图11的处理的情况下为材料46的线条48，且在遵循图12到图22的处理的情况下将为材料46的线条58，其中材料36为牺牲材料。
存储器单元50夹在顶部电极与底部电极之间。所述存储器单元包含存储器元件材料24，且包含材料18、20及22作为配置用于存取存储于存储器元件材料24内的数据的存取装置的部分。所示的存取装置为MIIM二极管，其中电极14及导电材料22为所述二极管的外部组件，且其中绝缘体18及20为所述二极管的内部组件。
本文将参照图24到图36描述用于形成存储器阵列的另一工艺。在适当的情况下，将使用与以上在描述图1到图23的实施例时所使用相同的编号来描述图24到图36的实施例。
图24展示在已跨越基底12形成经图案化的遮蔽材料72之后的处理阶段处的构造70。所述经图案化的遮蔽材料呈多个间隔线条74的形式，其中此些线条主要沿水平方向30延伸。遮蔽材料72可包括以上所述的关于图1的遮蔽材料28的组合物中的任一者。
间隔线条74通过间隙76(其可称为线条74之间的沟槽)彼此分离。
可通过任一适合的处理来形成遮蔽材料72的线条74。在一些实施例中，所述线条可通过以下方式形成：最初完全跨越基底12形成材料72的层；在材料72的所述层上方形成经光学光刻图案化的掩模；将来自所述经光学光刻图案化的掩模的图案转印到下伏材料72中以形成此材料的线条74；且接着移除所述经光学光刻图案化的掩模以留下图24中所示的构造。
参照图25，将图案从经图案化的遮蔽材料72转印到基底12中以使沟槽76延伸到所述基底中。
参照图26，在线条74上方及沟槽76内形成底部电极材料(或第一电极材料)14以填充所述沟槽。
参照图27，从沟槽76的上部区域移除底部电极材料14，而将留下所述沟槽的下部区域内的所述底部电极材料。在所述沟槽的所述下部区域中保留的底部电极材料14形成沿第一水平方向30延伸的多个间隔开的线条77。在所示的实施例中，所述底部电极材料将沟槽76填充到与衬底12的上部表面大约齐平的水平。在不同的实施例中，所述底部电极材料可将所述沟槽填充到不同的水平，且具体来说，在一些实施例中可将所述沟槽填充到低于基底12的上部表面的水平，或在其它实施例中可将所述沟槽填充到高于基底12的所述上部表面的水平。在一些实施例中，所述底部电极材料可为保形涂层，例如(举例来说)，通过原子层沉积形成的膜。
参照图28，在沟槽76的保留上部区域内形成存取装置材料的堆叠78以部分地填充所述沟槽的此些区域。堆叠78包含绝缘材料18及20以及导电材料22。虽然所述存取装置材料展示为包含一对绝缘材料，但在其它实施例中，所述存取装置材料可含有两种以上绝缘材料。在一些实施例中，第一绝缘材料18可为沿所述底部电极材料形成的自然氧化物。
在线条74上方及沟槽76内保形地形成所述存取装置材料，以使得堆叠78具有波状上部形貌。
参照图29，通过蚀刻及/或抛光从线条74上方移除材料18、20及22。如果利用蚀刻，那么此蚀刻可包括等离子蚀刻。如果利用抛光，那么此抛光可包括CMP。
导电材料22凹入沟槽76内以使得所述导电材料的上部表面低于线条72的最上部表面。在所示的实施例中，使所有材料18、20及22凹入。此凹入可在用以从线条74上方移除材料18、20及22的蚀刻期间实现；或可通过在从线条74上方移除材料18、20及22之后所进行的蚀刻来实现。在一些实施例中，可认为在图29的处理阶段处保留于所述沟槽内的所述存取装置材料包括沿所述沟槽的侧壁的侧壁区域，且包括沿所述沟槽的底部的底部区域；且可认为材料18、20及22的凹入包括使所述存取装置材料的所述侧壁区域凹入到低于材料72的沿所述沟槽的外围的上部水平的水平。在一些实施例中，可进行所述凹入以从开口的侧壁移除所有材料18、20及22以在所述开口的底部处留下材料18、20及22的块，且此些块可具有跨越材料18、20及22延伸的经平面化上部表面。图49中展示实例性块。
参照图30，在图29的处理阶段之后的处理阶段中于沟槽76中形成存储器元件材料24。可通过以下步骤以所示配置形成所述存储器元件材料：最初在线条74上方以及所述沟槽内提供所述存储器元件材料；且接着利用平面化(例如，CMP)以从所述线条上方移除所述存储器元件材料，而留下所述沟槽内的所述存储器元件材料。可认为保留于所述沟槽内的存储器元件材料对应于与所述沟槽一对一对应的多个间隔开的线条。
在所示的实施例中，沟槽76内的存储器元件材料具有跨越材料18、20及22的最上部延伸的上部部分78；且具有从所述上部部分向下延伸且延伸到材料18、20及22所界定的容器中的插塞部分80。所述插塞部分具有向下延伸的侧壁81及83且具有接合到所述向下延伸的侧壁的底部85。导电材料22沿所述插塞的向下延伸的侧壁83两者以及沿此些插塞的底部85延伸。
参照图31，顶部电极材料(或第二电极材料)形成于存储器元件材料24上方及线条74的材料72上方。
参照图32，在顶部电极材料46上方形成遮蔽材料36，且在材料36上方形成经图案化的遮蔽材料38。材料38可对应于经光学光刻图案化的光致抗蚀剂，且以类似于上文参照图5所论述图案的多个间隔开的线条40的图案形成。线条40沿正交于第一水平方向30的第二水平方向42延伸。
线条40通过间隙44彼此间隔。
参照图33，将图案从材料38(图32)转印穿过下伏材料72、18、20、22、24、36及46，以将此些下伏材料图案化成沿水平方向42延伸的多个线条40的配置，且接着移除遮蔽材料38。此图案化可包括将来自遮蔽材料38的图案转印到硬掩模36中、移除遮蔽材料38且接着通过一个或一个以上适合的蚀刻将来自硬掩模36的图案转印到下伏材料72、18、20、22、24及46中。所述图案化将顶部电极材料46形成为多个电极线条48，其中此些电极线条48为线条40的部分。
参照图34，移除遮蔽材料36。可通过蚀刻、CMP及/或湿式清洁来实现此移除。
参照图35，在顶部电极线条48上方及此些线条之间的间隙44内形成电介质材料90。电介质材料90可包括以上关于图3的电介质材料34所论述的组合物中的任一者。
虽然在所示的实施例中在形成电介质材料90之前移除材料36(图33)，但在其它实施例中在图35的处理阶段处可保留材料36。
图35的构造包括存储器阵列，其包含多个交叉点存储器结构。所述存储器结构的实例在图36中展示为结构92。
所述存储器单元结构包含沿第一水平方向延伸的底部电极材料14的线条77及沿垂直于所述第一水平方向的第二水平方向延伸的顶部电极材料46的线条48。
所述存储器单元结构还包含存储器元件材料24、绝缘材料18及20以及导电材料22。材料18、20及22是经配置用于存取存储于存储器元件材料24内的数据的存取装置的部分。所述存取装置为MIIM二极管，其中电极14及导电材料22为所述二极管的外部组件，且其中绝缘体18及20为所述二极管的内部组件。
在所示的实施例中，存储器元件材料24包含跨越材料18、20及22的最上部延伸的上部部分78，且插塞部分80从所述上部部分向下延伸且延伸到材料18、20及22所界定的容器中。所述插塞部分具有向下延伸的侧壁81及83，且具有接合到所述向下延伸的侧壁的底部85。导电材料22沿所述插塞的向下延伸的侧壁83两者以及沿此插塞的底部85延伸。
可认为材料18、20及22一起对应于二极管材料。在一些实施例中，材料18、20及22是用于存取存储于所述存储器元件中的数据的存取装置的组件。因此，可认为图36的实施例包括多边存取装置材料容器(其中在图36的实施例中此多边容器具体包括两个边)，且包括延伸到此多边容器中的存储器元件材料的插塞80。
在所示的实施例中，存储器元件材料24具有最上部区域78，其跨越所有材料18、20及22的最上部表面延伸(其中在图36中此些最上部表面标示为19、21及23)。然而，如以上参照图29所论述，本发明可包含其中在不使材料18及20中的一者或两者凹入的情况下使材料22凹入沟槽内的实施例。在此些实施例中，存储器元件材料24的上部部分78将不在未凹入所述沟槽内的材料的上部表面上方延伸，且因此可在导电材料22的最上部表面上方而不在材料18及20中的一者或两者的最上部表面上方。如果利用图49的处理替代图29的处理，那么可形成类似于结构92的存储器单元，但具有材料18、20、22及24的不同配置。
参照图37到图48描述用于形成存储器阵列的另一工艺。在适当的情况下，将使用与以上在描述图1到图36的实施例时所使用相同的编号来描述图37到图48的实施例。
图37展示在与以上参照图24所论述的处理阶段相同的处理阶段处的构造100。因此，已跨越基底12形成经图案化的遮蔽材料72。所述经图案化的遮蔽材料呈多个间隔开的线条74的形式，其中此些线条主要沿水平方向30延伸。间隔开的线条74通过间隙76(其可称为线条74之间的沟槽)彼此分离。
参照图38，展示在与以上参照图25所论述的处理阶段相同的处理阶段处的构造100。因此，已将图案从经图案化的遮蔽材料72转印到基底12中以使沟槽76延伸到所述基底中。
参照图39，展示在与以上参照图26所论述的处理阶段相同的处理阶段处的构造100。因此，底部电极材料(或第一电极材料)14形成于线条74上方及沟槽76内以填充所述沟槽。
参照图40，展示在与以上参照图27所论述的处理阶段相同的处理阶段处的构造100。因此，从沟槽76的上部区域移除底部电极材料14，而留下所述沟槽的下部区域内的底部电极材料。所述沟槽的所述下部区域中保留的底部电极材料14形成沿第一水平方向30延伸的多个间隔开的线条77。
参照图41，蚀刻停止层102形成于线条74上方及沟槽76内。所述蚀刻停止材料可包括任一适合的组合物或组合物的组合，且可(例如)包括二氧化硅、氮化硅或氧氮化硅、基本上由其组成或由其组成。
参照图42，通过蚀刻及抛光中的一者或两者从材料72上方移除材料102。在所示的实施例中，已通过CMP移除材料102以留下跨越材料72及102延伸的经平面化表面103。
参照图43，在表面103上方形成遮蔽材料104，且在材料104上方形成经图案化的遮蔽材料106。材料106可对应于经光学光刻图案化的光致抗蚀剂，且以沿正交于第一水平方向30的第二水平方向42延伸的多个间隔开的线条108的图案形成。
线条108通过间隙110彼此间隔。
材料104可包括以上所论述的关于图1的材料28的组合物中的任一者。在一些实施例中，材料104可具有与材料72共同的组合物，且在其它实施例中可在组成上不同于材料72。
参照图44，将图案从材料106(图43)转印穿过下伏材料104以将此下伏材料图案化成沿水平方向42延伸的多个线条108的配置，且接着移除遮蔽材料106。可认为此图案化包括使间隙110延伸到材料104中。
在间隙110内暴露材料102中的一些材料。图45展示已移除材料102的所暴露部分之后的构造100。此移除产生延伸到底部电极材料14的上部表面的开口112(仅标示其中一些开口)。如以上参照图40所论述，可认为材料72的线条74通过沟槽(或间隙)76(图40中所示)彼此间隔。类似地，可认为材料104的线条108通过间隙110彼此间隔。因此，可认为开口112对应于其中间隙110与间隙76重叠的位置(图40中所示)。
可认为开口112为多边形开口的实例，且在所示的实施例中为四边开口。
开口112呈具有底部电极材料14的线条77的多对一布置。换句话说，沿所述个别线条中的每一者存在许多开口112。
参照图46，在材料72及104上方及开口112内形成存取装置材料的堆叠78。堆叠78仅部分地填充开口112。堆叠78包含绝缘材料18及20以及导电材料22。虽然堆叠78展示为包含一对绝缘材料，但在其它实施例中，堆叠78可含有两种以上绝缘材料。在一些实施例中，绝缘材料18可对应于生长于底部电极上方的自然氧化物。图46的图式有些混乱，因为沿所述图式的最右边缘的材料18、20及22将两个不同平面彼此接合。提供虚线条105以指示沿最右边缘的材料18、20及22的视图在何处从一个平面变化到另一平面。并且，沿最右边缘存在看似展示相对于开口112被夹紧的间隙110的错觉。此错觉由沿最右边缘的横截面的方向所致，且在实际实践中，间隙110可相同地对应于沿开口112的一个边的宽度。
参照图47，通过蚀刻及/或抛光从材料72及102上方移除材料104、18、20及22。如果利用蚀刻，那么此蚀刻可包括等离子蚀刻。如果利用抛光，那么此抛光可包括CMP。从材料72及102上方移除材料104、18、20及22仅留下开口112内的材料18、20及22，且留下由材料72及102横向限界的开口112。材料72及102彼此不同以使得可选择性地在图45的处理阶段处相对于材料72移除材料102。因此，可认为图47的处理阶段处的开口112由两种类型的材料限界(其中所述材料中的一者对应于材料72，且另一者对应于材料102)。开口112的四个边中的两者将由所述两种类型的材料中的一者横向限界，且所述四个边中的另外两者将由所述两个类型的材料中的另一者横向限界。
导电材料22凹入开口112内以使得所述导电材料的上部表面低于材料72及102的最上部表面。在所示的实施例中，使所有材料18、20及22凹入。此凹入可在用以从材料72及102上方移除材料18、20及22的蚀刻期间实现，或可包含于在从材料72及102上方移除材料18、20及22之后所进行的蚀刻中。在一些实施例中，可认为在图47的处理阶段处保留于开口112内的存取装置材料包括沿开口112的侧壁的侧壁区域，且包括沿所述开口的底部的底部区域，且可认为存取装置材料18、20及22的凹入包括使所述存取装置材料的所述侧壁区域凹入到低于材料72及102的沿开口112的外围的上部水平的水平。在一些实施例中，所述凹入可从沿所述侧壁移除所有材料18、20及22，类似于以上参照图49所论述的处理。
参照图48，存储器元件材料24形成于开口112内及材料72及102上方。
在所示的实施例中，开口112内的存储器元件材料具有向下延伸到材料18、20及22所界定的容器中的插塞部分114。所述插塞部分具有类似于图36的侧壁81及83的四个向下延伸的侧壁(其中图48的实施例的此些插塞部分由在开口112内由材料18、20及22所形成的容器的四个边界定，其中此些容器在图47的俯视图中可见)，且具有接合到所述向下延伸的侧壁的底部。导电材料22沿所述插塞部分的向下延伸的侧壁以及沿此些插塞部分的底部延伸。
在随后的处理(未展示)中，所述存储器元件材料可经受平面化(例如，CMP)以从材料72及102上方移除所述存储器元件材料，而留下开口112内的所述存储器元件材料。接着，可在存储器元件材料上方形成类似于图31的电极材料46的顶部电极材料，且其经图案化以形成类似于图34的线条48的多个顶部电极线条。此图案化可利用类似于以上参照图31到图35所论述的处理的处理。因此，图48的构造100可用以形成类似于图36的结构的存储器单元结构，但其中存储器元件材料的插塞部分是在四边存取装置材料容器内而非在两边存取装置材料容器内。图36及图48的两边容器及四边容器是可在本发明的一些实施例中形成的多边容器的实例。在其它实施例(未展示)中，可改变多边开口的边的数目，且可改变所述边的长度，以使得所述多边容器可具有四个以上边。在一些实施例中，可存在如此多的边以使得所述多边容器为大致圆柱形。
存取二极管的导电材料22至少部分地包绕交叉点存储器单元的存储器元件材料可有利于改进所述二极管与所述存储器元件材料之间的耦合。因此，根据图24到图48的实施例所形成的所述包绕存取结构(例如，图36中所示的结构)可相对于通过图1到图23的实施例所形成的平面二极管结构(其中图23中展示此些平面结构)具有一些优点。然而，图1到图23的实施例可在一些应用中具有优点，因为图1到图23的实施例的处理可比图24到图48的实施例的处理简单。

Claims (35)

1.一种形成存储器阵列的方法，其包括：
在基底上方形成第一电极材料；
在所述第一电极材料上方形成存储器单元堆叠；所述存储器单元堆叠从所述第一电极材料起以升序包含第一绝缘体材料、至少一种额外绝缘体材料、导电材料及存储器元件材料；
将所述第一电极材料及所述存储器单元堆叠图案化成主要沿第一水平方向延伸的第一组间隔线条；
在所述第一组的所述间隔线条之间形成电介质材料；
在所述第一组间隔线条上方及在所述电介质材料上方形成第二电极材料的间隔线条，第二电极材料的所述线条为第二组间隔线条且主要沿正交于所述第一水平方向的第二水平方向延伸；及
从所述第二组的所述线条之间的区域移除所述存储器单元堆叠的存储器元件材料及导电材料以留下存储器单位单元阵列，个别存储器单位单元包括在所述第一电极材料与所述第二电极材料之间的所述存储器单元堆叠。
2.根据权利要求1所述的方法，其中所述移除所述单元堆叠的所述存储器元件材料及所述导电材料发生在形成所述第二电极材料的所述间隔线条之前。
3.根据权利要求1所述的方法，其中所述移除所述单元堆叠的所述存储器元件材料及所述导电材料发生在形成所述第二电极材料的所述间隔线条之后。
4.根据权利要求1所述的方法，其中直接在所述存储器单元堆叠的所述第一组间隔线条上方形成第二电极材料的所述间隔线条，且在所述移除所述存储器堆叠的所述存储器元件材料及所述导电材料期间将第二电极材料的所述间隔线条用作导电硬掩模。
5.根据权利要求1所述的方法，其进一步包括：
在所述第一组间隔线条上方及在所述电介质材料上方形成经图案化掩模，所述经图案化掩模包括主要沿所述第二水平方向延伸的间隔线条；及
在所述经图案化掩模的所述间隔线条之间的空间内形成所述第二电极材料以借此形成第二电极材料的间隔线条。
6.根据权利要求5所述的方法，其中所述电介质材料为第一电介质材料，且所述方法进一步包括在形成所述第二电极材料之后用第二电介质材料取代所述经图案化掩模的所述间隔线条。
7.根据权利要求6所述的方法，其中所述第二电介质材料为与所述第一电介质材料相同的组合物。
8.根据权利要求5所述的方法，其中最初在所述经图案化掩模的所述间隔线条上方以及在所述经图案化掩模的所述间隔线条之间形成所述第二电极材料，且所述方法进一步包括平面化所述第二电极材料以从所述经图案化掩模的所述间隔线条上方移除所述第二电极材料，而留下所述经图案化掩模的所述间隔线条之间的所述第二电极材料。
9.根据权利要求5所述的方法，其中所述经图案化掩模为第二经图案化掩模，且其中所述将所述第一电极材料及所述存储器单元堆叠图案化成所述第一组间隔线条包括：
在所述存储器单元堆叠上方形成第一经图案化掩模，所述第一经图案化掩模包括沿所述第一水平方向延伸的多个间隔线条；及
通过一个或一个以上蚀刻将来自所述第一经图案化掩模的图案转印穿过所述存储器单元堆叠及所述第一电极材料。
10.根据权利要求9所述的方法，其中当在所述第一组的所述间隔线条之间形成所述电介质材料时所述第一经图案化掩模保留于所述第一组线条上方。
11.根据权利要求9所述的方法，其中所述第一经图案化掩模包括非晶碳、透明碳、二氧化硅、氮化硅及氧氮化硅中的一者或一者以上。
12.根据权利要求11所述的方法，其中所述第二经图案化掩模包括非晶碳、透明碳、二氧化硅、氮化硅及氧氮化硅中的一者或一者以上。
13.根据权利要求1所述的方法，其中：
所述第一电极材料具有相对于所述存储器单元堆叠的所述导电材料为低的功函数，
所述第一电极材料包括选自由氮化钽硅、铬及钽组成的群组的一种或一种以上组合物，且
所述存储器单元堆叠的所述导电材料包括选自由铂、氮化钛及氮化钽组成的群组的一种或一种以上组合物。
14.根据权利要求1所述的方法，其中除所述存储器元件材料及所述导电材料以外，还从所述第二组的所述间隔线条之间移除所述存储器单元堆叠的一个或一个以上其它组件。
15.根据权利要求1所述的方法，其中所述存储器单元堆叠的仅从所述第二组的所述间隔线条之间移除的所述组件为所述存储器元件材料及所述导电材料。
16.一种形成存储器阵列的方法，其包括：
形成衬底以包括第一电极材料的多个间隔开的线条，且包括直接在所述间隔开的线条上方且与所述间隔开的线条呈一对一对应的沟槽；所述沟槽及第一电极材料的所述线条沿第一水平方向延伸；
在所述沟槽内形成存取装置材料以部分地填充所述沟槽且借此使所述沟槽变窄，所述存取装置材料包含含金属的导电材料及至少两种绝缘材料，所述绝缘材料在所述含金属的导电材料与所述第一电极材料之间；
在所述变窄的沟槽内形成存储器元件材料，所述存储器元件材料形成延伸到所述存取装置材料中的插塞，且所述存取装置材料沿所述存储器元件插塞的底部及两个边延伸，所述存储器元件材料被配置为与所述沟槽呈一对一对应的多个间隔开的线条；
在所述存储器元件材料线条上方及在所述间隔开的存储器元件线条之间的区域上方形成第二电极材料；
在所述第二电极材料上方形成经图案化掩模，所述经图案化掩模包括多个间隔开的线条，所述经图案化掩模的所述间隔开的线条沿正交于第一电极材料的所述线条的所述第一水平方向的第二水平方向延伸；及
将来自所述经图案化掩模的图案转印穿过所述第二电极材料、穿过所述存储器元件材料且穿过所述存取装置材料以借此将所述存取装置材料及存储器元件材料图案化成存储器单元阵列，且将所述第二电极材料图案化成在所述存储器单元上方且正交于第一电极材料的所述线条延伸的顶部电极线条。
17.根据权利要求16所述的方法，其中最初在所述沟槽内形成所述存取装置材料以包括沿所述沟槽的侧壁的侧壁区域，且包括沿所述沟槽的底部的底部区域；且所述方法进一步包括在形成所述存储器元件材料之前使所述存取装置材料的所述侧壁区域凹入到低于所述沟槽的上部水平的水平。
18.根据权利要求17所述的方法，其中所述凹入形成跨越所述存取装置材料的经平面化上部表面。
19.根据权利要求16所述的方法，其中所述经图案化掩模为第二经图案化掩模，且其中：
所述衬底包括基底及在所述基底上方的第一经图案化掩模；
所述第一经图案化掩模包括多个间隔开的线条；且
所述沟槽对应于所述第一经图案化掩模的所述间隔开的线条之间的间隙。
20.根据权利要求16所述的方法，其中所述经图案化掩模为第二经图案化掩模，且其中所述形成所述衬底包括：
在基底上方形成第一经图案化掩模，所述第一经图案化掩模包括多个间隔开的线条，所述间隔开的线条通过间隙而彼此分离；
蚀刻到所述基底中以使所述间隙延伸到所述基底中；及
用所述第一电极材料填充所述间隙的下部区域以形成所述第一电极材料的所述线条，且留下所述间隙的未经填充的上部区域作为所述第一电极材料的所述线条上方的所述沟槽。
21.一种形成存储器阵列的方法，其包括：
形成衬底以包括第一电极材料的多个间隔开的线条，且包括直接在第一电极材料的所述线条上方的多个多边形开口；所述多边形开口与第一电极材料的所述线条呈多对一对应；第一电极材料的所述线条沿第一水平方向延伸；
在所述开口内形成存取装置材料以部分地填充所述开口且借此使所述开口变窄，所述存取装置材料包含含金属的导电材料及至少两种绝缘材料，所述绝缘材料在所述含金属的导电材料与所述第一电极材料之间；
在所述变窄的开口内形成存储器元件材料，每一个别开口内的所述存储器元件材料形成延伸到所述存取装置材料中的插塞，且每一个别开口内的所述存取装置材料沿存储器元件插塞的底部且围绕所述存储器元件插塞的三个或三个以上边延伸，所述存储器元件材料被配置为与所述开口呈一对一对应的多个间隔开的结构；
在所述存储器元件材料结构上方及在所述间隔开的存储器元件结构之间的区域上方形成第二电极材料；
在所述第二电极材料上方形成经图案化掩模，所述经图案化掩模包括多个间隔开的线条，所述经图案化掩模的所述间隔开的线条沿正交于第一电极材料的所述线条的所述第一水平方向的第二水平方向延伸；及
将来自所述经图案化掩模的图案转印穿过所述第二电极材料以将所述第二电极材料图案化成在所述存储器元件材料上方且正交于第一电极材料的所述线条延伸的顶部电极线条。
22.根据权利要求21所述的方法，其中最初在所述开口内形成所述存取装置材料以包括沿所述开口的侧壁的侧壁区域，且包括沿所述开口的底部的底部区域，且所述方法进一步包括在形成所述存储器元件材料之前使所述存取装置材料的所述侧壁区域凹入到低于所述开口的上部水平的水平。
23.根据权利要求22所述的方法，其中所述凹入形成跨越所述存取装置材料的经平面化上部表面。
24.根据权利要求21所述的方法，其中所述经图案化掩模为第三经图案化掩模，且其中：
所述衬底包括基底、在所述基底上方的第一经图案化掩模及在所述第一经图案化掩模上方且在所述基底上方的第二经图案化掩模；
所述第一经图案化掩模包括主要沿所述第一水平方向延伸的多个间隔开的线条；
所述第二经图案化掩模包括主要沿正交于所述第一水平方向的第二水平方向延伸的多个间隔开的线条；且
所述开口对应于在所述第一经图案化掩模的所述间隔开的线条之间且在所述第二经图案化掩模的所述间隔开的线条之间的重叠间隙。
25.根据权利要求21所述的方法，其中所述经图案化掩模为第三经图案化掩模，其中所述形成所述衬底包括：
在基底上方形成第一经图案化掩模，所述第一经图案化掩模包括多个间隔开的线条，所述间隔开的线条主要沿所述第一水平方向延伸且通过第一间隙而彼此分离；
蚀刻到所述基底中以使所述第一间隙延伸到所述基底中；
用所述第一电极材料填充所述间隙的下部区域以形成所述第一电极材料的所述线条，且留下所述第一间隙的未经填充的上部区域作为所述第一电极材料的所述线条上方的沟槽；及
在所述第一经图案化掩模及所述基底上方形成第二经图案化掩模，所述第二经图案化掩模包括多个间隔开的线条，所述第二经图案化掩模的所述间隔开的线条主要沿正交于所述第一水平方向的第二水平方向延伸且通过第二间隙而彼此分离，且所述第二间隙与所述第一间隙重叠的区域为所述多边形开口。
26.根据权利要求25所述的方法，其中所述第一及第二经图案化掩模包括非晶碳、透明碳、二氧化硅、氮化硅及氧氮化硅中的一者或一者以上。
27.根据权利要求25所述的方法，其中所述多边形开口包括四个边。
28.一种交叉点存储器结构，其包括：
第一电极材料的线条，其沿第一水平方向延伸；
多边存取装置材料容器，其在所述第一电极材料上方，所述存取装置材料包含含金属的导电材料及至少两种绝缘材料，所述绝缘材料在所述含金属的导电材料与所述第一电极材料之间；
存储器元件材料，其在所述多边容器内；及
第二电极材料的线条，其在所述存储器元件材料上方且沿正交于第一电极材料的所述线条的所述第一水平方向的第二水平方向延伸。
29.根据权利要求28所述的交叉点存储器结构，其中所述存储器元件材料在所述含金属的导电材料的最上部表面上方以及在所述容器内延伸。
30.根据权利要求28所述的交叉点存储器结构，其中所述存储器元件材料在所述电绝缘材料及所述含金属的导电材料的最上部表面上方以及在所述容器内延伸。
31.根据权利要求28所述的交叉点存储器结构，其中所述多边容器为两边容器。
32.根据权利要求28所述的交叉点存储器结构，其中所述多边容器为四边容器。
33.根据权利要求28所述的交叉点存储器结构，其中所述多边容器为大致圆柱形。
34.根据权利要求32所述的交叉点存储器结构，其中所述四边容器是在由两种类型的材料横向限界的四边开口内，其中所述开口的所述四个边中的两者由所述两种类型的材料中的一者横向限界，且其中所述开口的所述四个边中的另外两者由所述两种类型的材料中的另一者横向限界。
35.根据权利要求28所述的交叉点存储器结构，其中：
所述第一电极材料具有相对于所述含金属的导电材料为低的功函数，
所述第一电极材料包括选自由氮化钽硅、铬及钽组成的群组的一种或一种以上组合物，且
所述含金属的导电材料包括选自由铂、氮化钛及氮化钽组成的群组的一种或一种以上组合物。
CN201080008021.8A 2009-02-19 2010-01-19 交叉点存储器结构及形成存储器阵列的方法 Active CN102318058B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/389,142 2009-02-19
US12/389,142 US8021897B2 (en) 2009-02-19 2009-02-19 Methods of fabricating a cross point memory array
PCT/US2010/021424 WO2010096225A2 (en) 2009-02-19 2010-01-19 Cross-point memory structures, and methods of forming memory arrays

Publications (2)

Publication Number Publication Date
CN102318058A true CN102318058A (zh) 2012-01-11
CN102318058B CN102318058B (zh) 2015-07-15

Family

ID=42559119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080008021.8A Active CN102318058B (zh) 2009-02-19 2010-01-19 交叉点存储器结构及形成存储器阵列的方法

Country Status (7)

Country Link
US (3) US8021897B2 (zh)
EP (1) EP2399287B1 (zh)
KR (1) KR101350091B1 (zh)
CN (1) CN102318058B (zh)
SG (1) SG173694A1 (zh)
TW (1) TWI445136B (zh)
WO (1) WO2010096225A2 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103682088A (zh) * 2012-09-10 2014-03-26 中国科学院微电子研究所 一种制造交叉点器件的方法
CN105051875A (zh) * 2013-05-22 2015-11-11 美光科技公司 存储器单元结构
CN105565261A (zh) * 2016-01-29 2016-05-11 中国科学院微电子研究所 定向自组装模板转移方法
CN106165085A (zh) * 2014-03-27 2016-11-23 美光科技公司 用于形成交叉点存储器的置换材料工艺
CN107636833A (zh) * 2015-05-14 2018-01-26 美光科技公司 存储器结构及其相关的交叉点存储器阵列、电子系统及形成存储器结构的方法
CN109427792A (zh) * 2017-08-24 2019-03-05 美光科技公司 交叉点存储器结构阵列和形成交叉点存储器结构阵列的方法
CN110010611A (zh) * 2017-12-22 2019-07-12 美光科技公司 导电结构、在导电结构上具有垂直堆叠的存储器单元的组合件及导电结构形成方法
CN110214374A (zh) * 2017-01-10 2019-09-06 美光科技公司 个别地包含电容器及竖向延伸晶体管的存储器单元阵列，形成存储器单元阵列的层的方法，及形成个别地包含电容器及竖向延伸晶体管的存储器单元阵列的方法
CN110896051A (zh) * 2018-09-13 2020-03-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和半导体器件
CN111696915A (zh) * 2019-03-12 2020-09-22 美光科技公司 图案化方法
CN112041929A (zh) * 2018-04-24 2020-12-04 美光科技公司 交叉点存储器阵列及相关制造技术
CN113299684A (zh) * 2021-04-27 2021-08-24 长江先进存储产业创新中心有限责任公司 存储器地址线的制作方法

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US7858468B2 (en) 2008-10-30 2010-12-28 Micron Technology, Inc. Memory devices and formation methods
US8021897B2 (en) * 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array
US8575585B2 (en) * 2009-07-13 2013-11-05 Hewlett-Packard Development Company, L.P. Memristive device
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9012307B2 (en) * 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
WO2011156787A2 (en) 2010-06-11 2011-12-15 Crossbar, Inc. Pillar structure for memory device and method
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8815696B1 (en) * 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8486743B2 (en) 2011-03-23 2013-07-16 Micron Technology, Inc. Methods of forming memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
CN103828047A (zh) 2011-07-22 2014-05-28 科洛斯巴股份有限公司 用于非易失性存储器装置的p+硅锗材料的种子层及方法
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US8546231B2 (en) 2011-11-17 2013-10-01 Micron Technology, Inc. Memory arrays and methods of forming memory cells
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8765555B2 (en) 2012-04-30 2014-07-01 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US9136467B2 (en) 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9680094B2 (en) * 2012-08-30 2017-06-13 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
US9111857B2 (en) * 2012-09-21 2015-08-18 Micron Technology, Inc. Method, system and device for recessed contact in memory array
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US9123690B1 (en) * 2012-10-18 2015-09-01 University Of South Florida Systems and methods for forming contact definitions
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
US8969207B2 (en) * 2013-03-13 2015-03-03 Globalfoundries Inc. Methods of forming a masking layer for patterning underlying structures
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
CN110060972B (zh) * 2013-09-27 2024-02-23 英特尔公司 用于后段(beol)互连的自对准过孔及插塞图案化
WO2015047321A1 (en) * 2013-09-27 2015-04-02 Intel Corporation Previous layer self-aligned via and plug patterning for back end of line (beol) interconnects
US9276134B2 (en) 2014-01-10 2016-03-01 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9484196B2 (en) 2014-02-25 2016-11-01 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US11223014B2 (en) 2014-02-25 2022-01-11 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US10249819B2 (en) 2014-04-03 2019-04-02 Micron Technology, Inc. Methods of forming semiconductor structures including multi-portion liners
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9401474B2 (en) 2014-07-01 2016-07-26 Micron Technology, Inc. Methods of forming structures
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9276092B1 (en) 2014-10-16 2016-03-01 Micron Technology, Inc. Transistors and methods of forming transistors
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
TWI625874B (zh) * 2015-11-05 2018-06-01 華邦電子股份有限公司 導電橋接式隨機存取記憶體
US10522402B2 (en) 2015-12-16 2019-12-31 Intel Corporation Grid self-aligned metal via processing schemes for back end of line (BEOL) interconnects and structures resulting therefrom
KR102494102B1 (ko) 2016-03-10 2023-02-01 삼성전자주식회사 자기 메모리 장치의 제조 방법
US9923139B2 (en) * 2016-03-11 2018-03-20 Micron Technology, Inc. Conductive hard mask for memory device formation
US10269804B2 (en) 2016-05-11 2019-04-23 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9659998B1 (en) * 2016-06-07 2017-05-23 Macronix International Co., Ltd. Memory having an interlayer insulating structure with different thermal resistance
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US10943953B2 (en) 2017-08-31 2021-03-09 Micron Technology, Inc. Semiconductor devices, hybrid transistors, and related methods
EP3676877A4 (en) 2017-08-31 2021-09-01 Micron Technology, Inc. SEMICONDUCTOR COMPONENTS, TRANSISTORS AND ASSOCIATED METHODS FOR CONTACTING METAL OXIDE SEMICONDUCTOR COMPONENTS
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
US11417841B2 (en) * 2019-08-13 2022-08-16 Micron Technology, Inc. Techniques for forming self-aligned memory structures
US11139202B2 (en) * 2019-09-27 2021-10-05 International Business Machines Corporation Fully aligned top vias with replacement metal lines
US11231870B1 (en) 2020-08-11 2022-01-25 Micron Technology, Inc. Memory sub-system retirement determination
CN111952167B (zh) * 2020-08-25 2022-05-03 上海华力微电子有限公司 一种半导体器件及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040100817A1 (en) * 2002-11-26 2004-05-27 Subramanian Chitra K. Magnetoresistive random access memory (MRAM) cell having a diode with asymmetrical characteristics
US20050068830A1 (en) * 2003-09-30 2005-03-31 Eaton James R. Magnetic memory device
US20050254291A1 (en) * 2004-04-27 2005-11-17 Happ Thomas D Semiconductor memory component in cross-point architecture
CN1921134A (zh) * 2005-08-24 2007-02-28 三星电子株式会社 具有离子导电层的非易失性存储器件及其制造和操作方法
US7259038B2 (en) * 2005-01-19 2007-08-21 Sandisk Corporation Forming nonvolatile phase change memory cell having a reduced thermal contact area
US20070253243A1 (en) * 2006-04-27 2007-11-01 Fontana Robert E Jr Memory array having memory cells formed from metallic material
US20080273363A1 (en) * 2007-05-01 2008-11-06 Chandra Mouli Semiconductor Constructions, Electronic Systems, And Methods of Forming Cross-Point Memory Arrays

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497017A (en) 1995-01-26 1996-03-05 Micron Technology, Inc. Dynamic random access memory array having a cross-point layout, tungsten digit lines buried in the substrate, and vertical access transistors
US5835396A (en) * 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory
WO2001003208A1 (en) 1999-07-02 2001-01-11 President And Fellows Of Harvard College Nanoscopic wire-based devices, arrays, and methods of their manufacture
US6269018B1 (en) * 2000-04-13 2001-07-31 International Business Machines Corporation Magnetic random access memory using current through MTJ write mechanism
US6627530B2 (en) * 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6780652B2 (en) * 2001-03-15 2004-08-24 Micron Technology, Inc. Self-aligned MRAM contact and method of fabrication
US6689661B2 (en) * 2001-04-10 2004-02-10 Micron Technology, Inc. Method for forming minimally spaced MRAM structures
US6825058B2 (en) 2001-06-28 2004-11-30 Sharp Laboratories Of America, Inc. Methods of fabricating trench isolated cross-point memory array
US6743641B2 (en) * 2001-12-20 2004-06-01 Micron Technology, Inc. Method of improving surface planarity prior to MRAM bit material deposition
US6673675B2 (en) * 2002-04-11 2004-01-06 Micron Technology, Inc. Methods of fabricating an MRAM device using chemical mechanical polishing
US6826077B2 (en) * 2002-05-15 2004-11-30 Hewlett-Packard Development Company, L.P. Magnetic random access memory with reduced parasitic currents
US6716644B2 (en) * 2002-05-17 2004-04-06 Micron Technology, Inc. Method for forming MRAM bit having a bottom sense layer utilizing electroless plating
US6642603B1 (en) * 2002-06-27 2003-11-04 Matrix Semiconductor, Inc. Same conductivity type highly-doped regions for antifuse memory cell
US6952043B2 (en) * 2002-06-27 2005-10-04 Matrix Semiconductor, Inc. Electrically isolated pillars in active devices
US6870755B2 (en) 2002-08-02 2005-03-22 Unity Semiconductor Corporation Re-writable memory with non-linear memory element
US7285464B2 (en) * 2002-12-19 2007-10-23 Sandisk 3D Llc Nonvolatile memory cell comprising a reduced height vertical diode
AU2003296988A1 (en) * 2002-12-19 2004-07-29 Matrix Semiconductor, Inc An improved method for making high-density nonvolatile memory
US7126200B2 (en) 2003-02-18 2006-10-24 Micron Technology, Inc. Integrated circuits with contemporaneously formed array electrodes and logic interconnects
US7001846B2 (en) 2003-05-20 2006-02-21 Sharp Laboratories Of America, Inc. High-density SOI cross-point memory array and method for fabricating same
US6980465B2 (en) 2003-12-19 2005-12-27 Hewlett-Packard Development Company, L.P. Addressing circuit for a cross-point memory array including cross-point resistive elements
US6984530B2 (en) * 2004-03-29 2006-01-10 Hewlett-Packard Development Company, L.P. Method of fabricating a MRAM device
US7381615B2 (en) * 2004-11-23 2008-06-03 Sandisk Corporation Methods for self-aligned trench filling with grown dielectric for high coupling ratio in semiconductor devices
DE102005018096B3 (de) 2005-04-19 2007-01-11 Infineon Technologies Ag Herstellungsverfahren für ein nichtflüchtiges Speicherelement basierend auf zwei stabilen Widerstandszuständen in organischen Molekülen
US7323349B2 (en) 2005-05-02 2008-01-29 Sharp Laboratories Of America, Inc. Self-aligned cross point resistor memory array
CN100524878C (zh) 2005-11-21 2009-08-05 旺宏电子股份有限公司 具有空气绝热单元的可编程电阻材料存储阵列
JP4860249B2 (ja) 2005-11-26 2012-01-25 エルピーダメモリ株式会社 相変化メモリ装置および相変化メモリ装置の製造方法
TWI298189B (en) 2006-05-26 2008-06-21 Promos Technologies Inc Phase change material memory device and method of fabricating the same
CN101501852B (zh) * 2006-11-20 2012-08-29 松下电器产业株式会社 非易失性存储元件阵列
US7663135B2 (en) 2007-01-31 2010-02-16 Macronix International Co., Ltd. Memory cell having a side electrode contact
US7884343B2 (en) 2007-02-14 2011-02-08 Macronix International Co., Ltd. Phase change memory cell with filled sidewall memory element and method for fabricating the same
US8987702B2 (en) 2007-05-01 2015-03-24 Micron Technology, Inc. Selectively conducting devices, diode constructions, constructions, and diode forming methods
JP2008305888A (ja) * 2007-06-06 2008-12-18 Panasonic Corp 不揮発性記憶装置およびその製造方法
WO2009015298A2 (en) * 2007-07-25 2009-01-29 Intermolecular, Inc. Nonvolatile memory elements
US7969011B2 (en) * 2008-09-29 2011-06-28 Sandisk 3D Llc MIIM diodes having stacked structure
US8021897B2 (en) 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040100817A1 (en) * 2002-11-26 2004-05-27 Subramanian Chitra K. Magnetoresistive random access memory (MRAM) cell having a diode with asymmetrical characteristics
US20050068830A1 (en) * 2003-09-30 2005-03-31 Eaton James R. Magnetic memory device
US20050254291A1 (en) * 2004-04-27 2005-11-17 Happ Thomas D Semiconductor memory component in cross-point architecture
US7259038B2 (en) * 2005-01-19 2007-08-21 Sandisk Corporation Forming nonvolatile phase change memory cell having a reduced thermal contact area
CN1921134A (zh) * 2005-08-24 2007-02-28 三星电子株式会社 具有离子导电层的非易失性存储器件及其制造和操作方法
US20070253243A1 (en) * 2006-04-27 2007-11-01 Fontana Robert E Jr Memory array having memory cells formed from metallic material
US20080273363A1 (en) * 2007-05-01 2008-11-06 Chandra Mouli Semiconductor Constructions, Electronic Systems, And Methods of Forming Cross-Point Memory Arrays

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103682088A (zh) * 2012-09-10 2014-03-26 中国科学院微电子研究所 一种制造交叉点器件的方法
US10734581B2 (en) 2013-05-22 2020-08-04 Micron Technology, Inc. Memory cell structures
CN105051875A (zh) * 2013-05-22 2015-11-11 美光科技公司 存储器单元结构
US11730069B2 (en) 2013-05-22 2023-08-15 Micron Technology, Inc. Memory cell structures
CN108281546B (zh) * 2014-03-27 2022-03-22 美光科技公司 用于形成交叉点存储器的置换材料工艺
CN106165085A (zh) * 2014-03-27 2016-11-23 美光科技公司 用于形成交叉点存储器的置换材料工艺
CN106165085B (zh) * 2014-03-27 2018-01-26 美光科技公司 用于形成交叉点存储器的置换材料工艺
CN107636833B (zh) * 2015-05-14 2019-03-01 美光科技公司 存储器结构及其相关的交叉点存储器阵列、电子系统及形成存储器结构的方法
CN107636833A (zh) * 2015-05-14 2018-01-26 美光科技公司 存储器结构及其相关的交叉点存储器阵列、电子系统及形成存储器结构的方法
CN105565261A (zh) * 2016-01-29 2016-05-11 中国科学院微电子研究所 定向自组装模板转移方法
CN110214374A (zh) * 2017-01-10 2019-09-06 美光科技公司 个别地包含电容器及竖向延伸晶体管的存储器单元阵列，形成存储器单元阵列的层的方法，及形成个别地包含电容器及竖向延伸晶体管的存储器单元阵列的方法
CN110214374B (zh) * 2017-01-10 2024-03-19 美光科技公司 存储器单元阵列及形成存储器单元阵列的层的方法
CN109427792A (zh) * 2017-08-24 2019-03-05 美光科技公司 交叉点存储器结构阵列和形成交叉点存储器结构阵列的方法
CN109427792B (zh) * 2017-08-24 2023-09-26 美光科技公司 交叉点存储器结构阵列和形成交叉点存储器结构阵列的方法
CN110010611A (zh) * 2017-12-22 2019-07-12 美光科技公司 导电结构、在导电结构上具有垂直堆叠的存储器单元的组合件及导电结构形成方法
CN112041929A (zh) * 2018-04-24 2020-12-04 美光科技公司 交叉点存储器阵列及相关制造技术
CN110896051B (zh) * 2018-09-13 2022-06-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和半导体器件
CN110896051A (zh) * 2018-09-13 2020-03-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和半导体器件
CN111696915A (zh) * 2019-03-12 2020-09-22 美光科技公司 图案化方法
CN113299684A (zh) * 2021-04-27 2021-08-24 长江先进存储产业创新中心有限责任公司 存储器地址线的制作方法

Also Published As

Publication number Publication date
CN102318058B (zh) 2015-07-15
TW201044509A (en) 2010-12-16
WO2010096225A3 (en) 2010-10-21
KR20110118676A (ko) 2011-10-31
US8207557B2 (en) 2012-06-26
EP2399287A2 (en) 2011-12-28
WO2010096225A2 (en) 2010-08-26
TWI445136B (zh) 2014-07-11
KR101350091B1 (ko) 2014-01-09
EP2399287A4 (en) 2013-07-10
US20100207168A1 (en) 2010-08-19
US8021897B2 (en) 2011-09-20
US20120235211A1 (en) 2012-09-20
EP2399287B1 (en) 2016-01-06
US20110298014A1 (en) 2011-12-08
US8530939B2 (en) 2013-09-10
SG173694A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
CN102318058B (zh) 交叉点存储器结构及形成存储器阵列的方法
KR101069724B1 (ko) 3차원 스택 구조를 갖는 상변화 메모리 장치 및 그 제조방법
CN106133840B (zh) 存储器阵列及形成存储器阵列的方法
US7629247B2 (en) Method of fabricating a self-aligning damascene memory structure
KR101883294B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US10153433B2 (en) Methods of forming memory cells
CN109285839A (zh) 包括垂直存储器件的集成电路器件
CN101496174A (zh) 在沟槽蚀刻期间保护图案化特征的导电硬掩模
US11043537B2 (en) Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same
CN104471703B (zh) 半导体构造、存储器单元、存储器阵列及形成存储器单元的方法
TWI575714B (zh) 三維記憶體
CN103003942B (zh) 利用Ru/Si二极管的交叉点存储器
US9548447B2 (en) Integrated memory and methods of forming repeating structures
US20130277639A1 (en) Self-aligned process to fabricate a memory cell array with a surrounding-gate access transistor
US9577188B2 (en) Semiconductor constructions and methods of forming memory cells
US20130200330A1 (en) Self-aligned process to fabricate a memory cell array with a surrounding-gate access transistor
US9012970B2 (en) Self-aligned process to fabricate a memory cell array with a surrounding-gate access transistor
US8853662B2 (en) Self-aligned process to fabricate a memory cell array with a surrounding-gate access transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant