CN106165085B - 用于形成交叉点存储器的置换材料工艺 - Google Patents

用于形成交叉点存储器的置换材料工艺 Download PDF

Info

Publication number
CN106165085B
CN106165085B CN201580016818.5A CN201580016818A CN106165085B CN 106165085 B CN106165085 B CN 106165085B CN 201580016818 A CN201580016818 A CN 201580016818A CN 106165085 B CN106165085 B CN 106165085B
Authority
CN
China
Prior art keywords
line
chalcogenide
stack
property pattern
subtracting property
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580016818.5A
Other languages
English (en)
Other versions
CN106165085A (zh
Inventor
宗沅·李
詹保罗·斯帕迪尼
斯蒂芬·W·鲁塞尔
德辰·郭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN201711418925.8A priority Critical patent/CN108281546B/zh
Publication of CN106165085A publication Critical patent/CN106165085A/zh
Application granted granted Critical
Publication of CN106165085B publication Critical patent/CN106165085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

本发明揭示形成包括相变材料及/或硫属化物材料的存储器单元的方法。在一个方面中，所述方法包含提供在第一方向上延伸的下部线堆叠，所述下部线堆叠包括在下部导电线上方的牺牲线。所述方法进一步包含：通过选择性地移除所述牺牲线的牺牲材料并用硫属化物材料置换所述牺牲线而形成在所述第一方向上延伸的硫属化物线。

Description

用于形成交叉点存储器的置换材料工艺
技术领域
本文中所揭示的标的物一般来说涉及集成电路中的装置，且明确地说，涉及形成装置阵列(例如，交叉点阵列内的存储器单元)的方法。
背景技术
可在大范围的电子装置中发现并入有硫属化物材料的装置(例如，双向阈值开关及相变存储元件)。这些装置可用于计算机、数码相机、蜂窝式电话、个人数字助理等中。系统设计者在确定是否及如何并入硫属化物材料以用于特定应用时可考虑的因素可包含(举例来说)物理大小、存储密度、可扩缩性、操作电压及电流、读取/写入速度、读取/写入吞吐量、传输速率、功率消耗及/或用硫属化物材料形成装置的方法。
附图说明
在说明书的结束部分中特别指出所主张的标的物。然而，通过参考以下详细说明并结合附图阅读可更好地理解组织及/或操作方法以及其一些目标、特征及/或优点，在附图中：
图1A是根据一些实施例的存储器单元的示意性三维描绘。
图1B是根据一些其它实施例的存储器单元的示意性三维描绘。
图1C是根据一些其它实施例的存储器单元的示意性三维描绘。
图2是根据一些实施例的描绘交叉点存储器阵列的示意性平面图图解。
图3A到3E是根据一些实施例的存储器单元的各个制作阶段的示意性三维描绘。
图4A到4E是根据一些其它实施例的存储器单元的各个制作阶段的示意性三维描绘。
图5A到5E是根据一些其它实施例的存储器单元的各个制作阶段的示意性三维描绘。
图6A到6E是根据一些其它实施例的存储器单元的各个制作阶段的示意性三维描绘。
图7A到7E是根据一些其它实施例的存储器单元的各个制作阶段的示意性三维描绘。
图8A到8E是根据一些其它实施例的存储器单元的各个制作阶段的示意性三维描绘。
图式中的特征未必按比例绘制且可在不同于所图解说明的方向的方向上延伸。虽然图解说明各种轴及方向以促进本文中的论述，但将了解，所述特征可在不同方向上延伸。
具体实施方式
可在大范围的电子装置中发现并入有在操作中改变电阻的材料的装置，所述装置用于例如计算机、数码相机、蜂窝式电话、个人数字助理等。举例来说，并入有此些材料的装置可是存储器装置。改变电阻的材料基于其材料组成又可呈现许多不同种类。一个此材料种类是硫属化物材料，其可用作存储器装置的存储节点或选择器节点。举例来说，作为存储节点，特定硫属化物材料可是基于电阻改变而存储信息的相变材料，所述电阻改变源自材料的相响应于加热及/或所施加电场的稳定(即，非易失性)改变。相比之下，作为选择器节点，特定硫属化物材料可是响应于所施加电场而暂时改变其电阻(而不具有非易失性相变)的双向阈值切换材料。具有基于硫属化物的存储节点、基于硫属化物的选择器节点或者基于硫属化物的存储节点及选择器节点的相变存储器装置可提供优于其它存储器装置(例如，快闪存储器装置及动态随机存取存储器装置(DRAM))的几个性能优点。举例来说，一些相变存储器装置可是非易失性的，使得存储器装置的物理状态及电状态在无任何外部电力被供应到其的情况下在保持时间(例如，超过一年)内基本不变。另外，一些相变存储器装置可提供快速读取及写入存取时间(例如，快于10纳秒)及/或高读取及写入存取带宽(例如，大于100兆位/秒)。另外，一些相变存储器装置可布置为极高密度存储器阵列，例如在与局部金属化相连接的最小存储器阵列单元中具有大于100万个单元的交叉点阵列。
在制作具有小(例如，低于100nm)最小特征大小(例如，列或行的半间距)的高密度存储器阵列中，在选择制作工艺流程时的一个考虑因素是中间结构(例如，行线及列线)在处理期间的机械稳定性。不充分机械稳定性可因特征(例如)在后续处理期间所暴露于的环境而导致例如特征的翘曲及/或崩塌等问题。举例来说，此些环境可包含其中可以静电方式对特征进行充电的等离子体环境或其中特征可经历毛管力的含水环境。补救特定特征的不充分机械稳定性的一种方法是对制作工艺流程进行设计以在导致恶劣处理环境的工艺中采用具有充分机械稳定性的暂时性牺牲材料，且稍后在工艺流程中用永久性功能材料(即，形成最终装置的材料)置换牺牲材料。
在下文中，揭示通过采用使用牺牲材料并用永久性功能材料置换牺牲材料的置换工艺而形成中间结构的方法。在一些实施例中，牺牲材料可经图案化以形成牺牲结构，其它材料可围绕那些牺牲结构而成型，且可用永久性材料置换牺牲材料。明确地说，永久性功能材料可是用于选择器节点及/或存储节点的相变材料(举例来说，硫属化物材料)，或是电连接到相变材料的导电材料(例如，金属线材料及电极材料)。
在一些实施例中，通过置换工艺而形成硫属化物线的方法包含：提供包含导电材料及导电材料上方的牺牲材料的材料堆叠。接着，对牺牲材料及导电材料进行光刻图案化及蚀刻以形成交替的线堆叠与空间，其中线堆叠中的每一者可包含在导电线上方的牺牲线。接着，用电介质材料(例如，隔离电介质)填充所述空间。随后，通过适合蚀刻技术而选择性地移除牺牲材料以形成插置在填充有电介质材料的邻近空间之间的间隙。接着，用硫属化物材料填充所述间隙以形成硫属化物线。
在一些其它实施例中，通过置换工艺而形成导电线的方法包含：提供在第一方向上延伸的第一线堆叠，所述第一线堆叠包含在第一导电线上方的硫属化物线。所述方法还包含：在所述第一线堆叠上方提供牺牲材料，及蚀刻所述牺牲材料以形成安置在邻近空间之间的第二线堆叠。所得第二线堆叠包含在与所述第一方向交叉的第二方向上延伸的牺牲线。随后，用电介质材料填充邻近空间。接着，选择性地移除牺牲材料以形成插置在填充有电介质材料的邻近空间之间的间隙。接着，用导电材料填充所述间隙以形成第二导电线。
将理解，虽然本文中所描述的存储器单元的实施例包含包括硫属化物材料的存储节点及选择器节点两者，但其它实施例是可能的。在一些实施例中，存储器单元可具有包含硫属化物相变材料的存储节点，同时具有不包含硫属化物材料的选择器节点(例如，双极结晶体管或二极管)。在一些其它实施例中，可使用具有与硫属化物相变材料类似的电行为的另一材料来代替所述硫属化物相变材料。在一些其它实施例中，存储器单元可具有包含双向阈值切换材料的选择器节点，同时具有不包含硫属化物材料(例如，基于氧化物的电阻改变氧化物材料)的存储节点。在又其它实施例中，存储器单元可包含具有存储功能性及选择器功能性两者的硫属化物相变材料，且不包含单独选择器节点。
图1A到1C各自描绘根据一些实施例的交叉点存储器阵列中的互连存储器单元10。图1A到1C中的互连存储器单元10通过在大体在y方向上延伸的列线20与大体在x方向上延伸的行线22之间以堆叠配置布置的相变存储器单元堆叠30而形成。相变存储器单元堆叠30包含与行线22电连通的第一电极32、第一电极32上的选择器节点34、选择器节点34上的中间电极36、中间电极36上的存储节点38，以及在存储节点38上并与列线20电连通的第二电极40。相变存储器单元堆叠30可由隔离电介质材料(未展示)环绕。堆叠配置的其它实施例是可能的。举例来说，存储节点38与选择器节点34的位置可彼此互换。在其它实例中，第一电极、第二电极及中间电极中的任一者可彼此互换。在又其它实例中，可省略第一电极32、中间电极36、第二电极40及选择器节点34中的任一者。另外，“行”与“列”的命名是可互换的，且行与列是大体垂直的，但可以不同于90°的角度相交，如在俯视图中所见。
在一些实施例中，存储节点38与选择器节点34中的一者或两者可包括硫属化物材料。当存储节点38与选择器节点34两者均包括硫属化物材料时，存储节点38可包括在周围(例如，室内)温度下可经历为非易失性的相变的硫属化物材料。另一方面，选择器节点34可包括不经历类似稳定相变的硫属化物材料。
在一些实施例中，存储节点38包含相变材料，所述相变材料包含例如以下各项的硫属化物组合物：包含铟(In)-锑(Sb)-碲(Te)(IST)合金系(例如In2Sb2Te5、In1Sb2Te4、In1Sb4Te7等)内的元素中的至少两者的合金；包含锗(Ge)-锑(Sb)-碲(Te)(GST)合金系(例如Ge8Sb5Te8、Ge2Sb2Te5、Ge1Sb2Te4、Ge1Sb4Te7、Ge4Sb4Te7等)内的元素中的至少两者的合金；以及其它硫属化物合金系。如本文中所使用，带有连字符的化学组合物符号指示特定混合物或化合物中所包含的元素，且打算表示涉及所指示元素的所有化学计量。举例来说，相变存储节点中可使用的其它硫属化物合金系包含：Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、In-Ge-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd及Ge-Te-Sn-Pt。
当包含于存储器单元10中时，选择器节点34可是在一侧上经由中间电极36电耦合到存储节点38且在另一侧上经由第一电极32电连接到行线22的二端选择器。在一些实施例中，选择器节点34包括硫属化物材料且可称为双向阈值开关(OTS)。OTS可具有包含以上所描述的用于存储节点的硫属化物合金系中的任一者的硫属化物组合物。另外，选择器节点可进一步包括用以禁止结晶的元素，例如砷(As)。在被添加时，例如As的元素通过抑制合金的任何非暂态成核及/或生长而禁止结晶。因此，选择器节点34可经配置以在跨越选择器节点34施加超过阈值电压的电势时切换到导电状态。另外，可在跨越选择器节点维持充分保持电流时维持所述导电状态。OTS材料的实例包含：Te-As-Ge-Si、Ge-Te-Pb、Ge-Se-Te、Al-As-Te、Se-As-Ge-Si、Se-As-Ge-C、Se-Te-Ge-Si、Ge-Sb-Te-Se、Ge-Bi-Te-Se、Ge-As-Sb-Se、Ge-As-Bi-Te及Ge-As-Bi-Se，以及其它OTS材料。
以堆叠配置布置的相变存储器单元堆叠30内的各种特征可由在堆叠30的侧部处且在x方向及/或y方向上延伸的至少一种电介质材料隔离。通过在电介质内隔离特征，可改善所述特征的电隔离及/或热隔离。在一或多个方向上改善特征的电隔离及/或热隔离可产生相变存储器单元关于一些装置参数的性能优点。在一个实例中，通过在具有比存储节点38的硫属化物材料的导热率低的导热率的隔离电介质内在x方向及y方向两者上对存储节点38进行热隔离，可增强存储节点38的热约束，从而致使在存取操作期间所消耗的能量降低及/或致使存取操作的持续时间缩短。另一方面，当存储节点的硫属化物材料的导热率与隔离电介质的导热率相比较低时，可通过仅在一个方向上对存储节点38进行热隔离来增强存储节点38的热约束。在另一实例中，在两个方向上对存储节点38进行热隔离与仅在一个方向上对存储节点38进行热隔离相比可增加处理复杂性。因此，存储器单元堆叠30的特定实施方案在存储器单元堆叠30内的特征的隔离方案方面可不同。
在图1A的所图解说明实施例中，具有第一电极32、选择器节点34、中间电极36、存储节点38及第二电极40的存储器单元堆叠30内的每一特征在x方向及y方向两者上被隔离。在此配置下，存储器单元堆叠30内的每一特征在x方向及y方向两者上由隔离电介质环绕。
在图1B的所图解说明实施例中，第一电极32及选择器节点34形成在x方向上延伸的线且在y方向上被隔离。另外，存储器单元堆叠30内的其余特征(即，中间电极36、存储节点38及第二电极40)在x方向及y方向两者上被隔离。在此配置下，第一电极32及选择器节点34在y方向上在线的两侧上由邻近于第一电极32及选择器节点34而延伸的隔离电介质隔离且在x方向上延伸。另外，存储器单元堆叠30内的其余特征(即，中间电极36、存储节点38及第二电极40)在x方向及y方向两者上被隔离。
在图1C的所图解说明实施例中，第一电极32及选择器节点34形成在x方向上延伸的线且在y方向上被隔离。另外，第二电极40及存储节点38形成在y方向上延伸的线且在x方向上被隔离。另外，中间电极36在x方向及y方向两者上被隔离。在此配置下，第一电极32及选择器节点34在y方向上在线的两侧上由邻近于第一电极32及选择器节点34而延伸的隔离电介质隔离且在x方向上延伸。另外，第二电极40及存储节点38在x方向上在线的两侧上由邻近于第二电极40及存储节点34而延伸的隔离电介质隔离且在y方向上延伸。另外，中间电极36在x方向及y方向两者上被隔离。
图2图解说明根据一个实施例的包括在y方向上延伸的N个列20与在x方向上延伸的M个行22的相交点处的N×M个存储器单元的交叉点存储器阵列50。包含第一到第N列20-1、20-2、…及20-N的N个列20可为存取线(例如，数字线或位线)，且包含第一到第M行22-1、22-2、…及22-M的M个行22可为存取线(例如，与列20交叉的字线)。存储器单元可为安置在由列20与行22形成的相交点的至少一子组处的相变存储器单元。
在一个实施例中，安置在由列20与行22中的任一者形成的相交点处的存储器单元中的任一者可具有可为相对高电阻状态(HRS)(也称为复位状态)的电阻状态，此状态可对应于包含实质非晶区域的相变材料。类似地，存储器单元中的任一者可具有可为相对低电阻状态(LRS)(也称为设定状态)的电阻状态，此状态可对应于实质结晶的相变材料。HRS与LRS可具有介于(举例来说)约200万与约100万之间的电阻比。在此实施方案下，低电阻状态与高电阻状态在每单元单个位存储器系统中可分别对应于“1”状态与“0”状态。然而，还可使用相反对应；在一些实施例中，状态“1”与状态“0”可分别对应于高电阻状态与低电阻状态。
在一些实施例中，安置在由列20中的任一者与行22中的任一者形成的相交点处的存储器单元中的每一者可通过存取操作进行存取。如本文中所使用，存取操作可是指(举例来说)写入存取操作、擦除存取操作或读取存取操作。写入存取操作将存储器单元的电阻状态从相对低电阻状态改变为相对高电阻状态，所述写入存取操作针对相变存储器还可称为编程操作或复位操作。类似地，擦除操作将存储器单元的电阻状态从相对高电阻状态改变为相对低电阻状态，所述擦除操作针对相变存储器还可称为设定操作。然而，在一些实施例中，术语“写入”及“擦除”在其与复位操作及设定操作相关时可用于意指与上文所述内容相对的意义。举例来说，擦除操作可称为设定操作，且编程或写入操作可称为复位操作。
在图2的所图解说明实施例中，安置在由列与行中的任一者形成的相交点处的存储器单元中的每一者可以位可寻址存取模式个别地偏置。如本文中所使用，施加到存储器单元的偏置是指跨越存储器单元所施加的电压差。在位可寻址偏置模式中，待存取的存储器单元可称为位于由第n列20-n与第m行22-m形成的相交点处的目标单元52。存取偏置可是电压受控偏置VACCESS，其可为设定存取偏置VSET、复位存取偏置VRESET或读取存取偏置VREAD，所述存取偏置可通过跨越第n列20-n与第m行22-m施加存取电压而跨越此实例的目标单元进行施加。在其它实例中，存取偏置可是电流受控偏置IACCESS，其可是设定存取电流ISET、复位存取电流IRESET或读取存取电流IREAD。
在一个实施例中，可存取目标单元52，同时抑制(即，阻止)存取其余单元。举例来说，此可通过以下方式实现：跨越目标单元52施加偏置VACCESS，同时跨越其余单元施加实质上低于VACCESS的偏置。举例来说，可将VCOL SEL施加到选定列(在此实例中，20-n)，同时将VROW SEL施加到选定行(在此实例中，22-m)。同时，跨越所有其余列施加偏置VCOL INHIBIT，且跨越所有其余行施加偏置VROW INHIBIT。在此配置下，当VCOL SEL与VROW SEL之间的偏置超过VACCESS时，可存取目标单元52。另外，为约(VCOL SEL-VROW INHIBIT)的量值偏置跨越沿选定列20-n的所抑制单元54而下降。另外，为约(VROW SEL-VCOL INHIBIT)的量值偏置跨越沿选定行22-m的所抑制单元56而下降。另外，为约(VCOL INHIBIT-VROW INHIBIT)的量值偏置跨越跨所抑制行与所抑制列的所有其余所抑制单元58而下降。
再次参考图1A到1C，通过选择特定工艺流程，可改善各种特征的电隔离及/或热隔离。还如所描述，在一个或两个方向上对特定特征进行热隔离可取决于特定工艺流程而增加或降低处理复杂性。选择工艺流程中的另一考虑因素是中间结构在处理期间的机械稳定性。举例来说，在最小特征大小(例如，列与行的半间距)不断缩小时，图案化在一个或两个方向上将被隔离的各种特征可导致不充分机械稳定性。不充分机械稳定性可因特征所暴露于的环境及/或后续处理而导致例如特征的翘曲及/或崩塌等问题。举例来说，此些环境可包含其中可以静电方式对特征进行充电的等离子体环境或其中特征可经历毛管力的含水环境。就此来说，选择其中可使图案化结构的处理复杂性在很大程度上与所述结构的导致处理复杂性的材料解除联系的工艺流程可是合意的。举例来说，包含硫属化物材料的特征可在经减性地图案化之后因各种力而不具有足以承受电介质间隙填充工艺的机械强度，上文已描述此类实例。
如本文中所使用，“减性地图案化工艺”是指其中待界定的结构通过移除材料以界定所述结构而形成的工艺，所述待界定的结构可包含存储节点、选择器节点、电极、导电线、牺牲结构或此些结构的组合。举例来说，通过首先以光刻方式提供与待图案化的区重叠的蚀刻掩模结构(例如，光致抗蚀剂图案或硬掩模图案)而图案化待形成的特征。光刻工艺之后接着为蚀刻移除工艺，其中由掩模结构遮蔽的区中的材料受到保护，而所暴露区中的材料通过蚀刻移除工艺被移除。
在一些实施例中，接着，蚀刻移除工艺之后可接着为间隙填充工艺以用绝缘材料(例如，氧化物)填充形成于经蚀刻结构之间的空间。在使用减性工艺来界定牺牲结构的情况下，牺牲结构是通过置换材料工艺而置换，在所述置换材料工艺中，牺牲结构的牺牲材料被选择性地移除且用永久性材料(例如硫属化物材料或导电材料)进行置换。如本文中所使用，永久性材料是形成最终装置中的结构的材料。
使用后面接着置换材料工艺的减性图案化，在需要高机械强度的整个工艺(例如，蚀刻、清洗及间隙填充工艺)内可使用具有此高机械强度的牺牲结构作为“预留位置(placeholder)”，且随后用适合功能材料(例如，硫属化物材料)置换所述牺牲结构，所述适合功能材料否则将无法承受此些工艺而不具有实质降级。在一个方面中，后面接着置换材料工艺的减性地图案化工艺可与镶嵌工艺形成对照，在所述镶嵌工艺中，首先通过光刻及蚀刻工艺在毯覆式电介质层中形成间隙，接着用材料填充所述间隙以形成最终结构。
以实例方式，虽然具有高导电性的铝或铜可是用于形成行线或列线的材料选择，但在(举例来说)低于约100nm的小几何形状下减性地图案化铝或铜可是困难的。举例来说，在铝的情形中，实质部分行线或列线可在减性地蚀刻所述线的时间与用层间电介质填充线之间的间隙的时间之间被氧化。在铜的情形中，用于蚀刻铜的化学处理在蚀刻期间对受保护的结构可不具有充分选择性。因而，需要其中经选择以形成用于单元堆叠内的一或多个特征的中间结构的材料稍后可被用于充分装置性能的所要最终材料置换的灵活工艺流程。在一些实施例中，中间结构中所使用的材料是充分稳健的以在暴露于各种后续工艺环境时维持其结构完整性且与其它邻近材料可具有低反应性。
在下文中，举例来说，可应用各种实施例来形成存储器单元，例如交叉点存储器阵列中的存储器单元。在一些实施例中，经选择以形成用于单元堆叠内的一或多个特征的中间结构的材料稍后可被用于形成最终存储器单元的所要最终材料替换。
在下文中，虽然为清晰起见可描述存储器阵列的一部分，但将理解，根据一些实施例，所述部分可表示实质上所述存储器阵列的一区段或整体且可跨越实质上所述存储器阵列的一区段或整体而应用。如本文中所描述，存储器阵列可被划分成多个子阵列(还称为“方块(tile)”)。另外，具有多个共平面列及多个共平面行的存储器阵列可形成“叠层(deck)”，所述叠层可堆叠成多个存储器阵列叠层以形成3D交叉点存储器结构。仅以图解方式，在相变存储器阵列的一个实例中，取决于每一方块包含的存储器叠层的数目，单叠层方块可占据与介于约10万个存储器单元到1600万个存储器单元之间的占用面积相同的占用面积。另外，在一些实施例中，包含列线驱动器及行线驱动器的各种外围电路可位于存储器阵列下方及实质上有源阵列的占用面积内的存储器单元下方、存储器单元下方，以及针对紧凑芯片布局的子阵列的外围附近。列线驱动器及行线驱动器可经由可称为插槽的垂直连接部件电连接到其相应列线及行线。取决于字线驱动器的位置，插槽可位于边缘附近或中点附近。
仅以实例方式，矩形存储器阵列可包括四个同等大小及类似形状的矩形子阵列。存储器阵列包含跨越两个子阵列沿第一方向(例如，y方向)横向延伸的列线。列线可经由插槽垂直地连接到位于存储器阵列下方的列驱动器。在一个实例性实施例中，列线驱动器可位于在x方向上延伸的存储器阵列边缘中的一者或两者附近。在此实施例中，用于将列线连接到其驱动器的插槽可位于存储器阵列下方处于在x方向上延伸的存储器阵列边缘中的一者或两者附近。在另一实施例中，列驱动器可位于在x方向上延伸的两个子阵列的相交点附近。在此实施例中，用于将列线连接到其驱动器的插槽可位于存储器阵列下方还位于在x方向上延伸的两个子阵列的相交点附近。将驱动器放置在存储器阵列下方的特定位置处对于改善存储器阵列性能的特定方面可是有利的。举例来说，通过将驱动器放置在两个子阵列的相交点附近(即，主要阵列区域内)而非主要阵列的边缘附近，经由列线驱动的列线的长度可减小大致一半。举例来说，列线的长度的此减小在减小跨越列的IR降以及减小RC延迟方面可是有利的。
类似地，在此实例中，包括四个同等大小及类似形状的矩形子阵列的矩形存储器阵列另外包含跨越两个子阵列沿第二方向(例如，x方向)横向延伸的行线。类似于列线，行线可经由处于在y方向上延伸的存储器阵列边缘中的一者或两者附近或处于在y方向上延伸的两个子阵列的相交点附近的插槽垂直地连接到位于存储器阵列下方的行线驱动器。对应地，用于将行线连接到其驱动器的插槽可位于存储器阵列下方处于在y方向上延伸的存储器阵列边缘中的一者或两者附近或处于在y方向上延伸的两个子阵列的相交点附近。类似于列线，通过将行驱动器放置在两个子阵列的相交点附近(即，主要阵列区域内)而非主要阵列的边缘附近，经由列线驱动的行线的长度可减小大致一半。举例来说，行线的长度的此减小在减小跨越行线的IR降以及减小RC延迟方面可是有利的。
再次参考图式，图3A到3E、4A到4E、5A到5E、6A到6E、7A到7E以及8A到8E分别描绘阵列结构60a到60e、70a到70e、80a到80e、90a到90e、100a到100e及110a到110e。这些图图解说明制作存储器阵列中的存储器单元结构的方法的各种实施例。虽然为清晰及便于图解说明起见未展示，但将理解，所图解说明阵列结构形成于衬底上方，所述衬底可包含其它存储器阵列，所述其它存储器阵列可具有类似于所图解说明阵列而形成的特征及/或各种外围及支持电路，举例来说，列驱动器及行驱动器以及将所述驱动器连接到列线及行线的插槽，如上文所描述。
图3A到3E展示图解说明根据一些实施例的制作存储器阵列的方法的三维描绘。所述方法包含减性地图案化在一个方向(例如，x方向)上延伸的下部线堆叠。减性地图案化下部线堆叠包括：提供包含下部导电材料及下部导电材料上方的牺牲材料的下部堆叠，及蚀刻所述下部堆叠以形成包括在下部导电线上方的牺牲线的下部线堆叠。所述方法另外包含：通过用上部硫属化物材料置换牺牲线的牺牲材料而形成在x方向上延伸的上部硫属化物线。所述方法进一步包含：减性地图案化在交叉方向(例如，不同于x方向的y方向)上延伸的上部线堆叠。减性地图案化上部线堆叠包括：提供包括在硫属化物线上方的上部导电材料的上部堆叠，及蚀刻所述上部堆叠以形成上部线堆叠。
如在本文中及在后续各图中所描述，将理解，在各种实施例中，例如“上部”及“下部”的位置术语是可互换的。举例来说，在一些实施例中，下部导电线可是行线。在一些其它实施例中，下部导电线可是列线。另外，将理解，在此图中及在后续各图中，在一些实施例中，上部导电线可是列线，而在其它实施例中，上部导电线可是行线。
另外，如关于此图及在后续各图中所描述，在一些实施例中，上部相变材料线(例如，硫属化物线)可包括存储元件的中间结构或最终结构。在其它实施例中，上部线(例如，硫属化物线)可包括选择器元件的中间结构或最终结构。类似地，在一些实施例中，下部相变材料线(例如，硫属化物线)可包括存储元件的中间结构或最终结构，而在其它一些实施例中，下部线(例如，硫属化物线)可包括选择器元件的中间结构或最终结构。
参考图3A的阵列结构60a，形成存储器阵列的方法包括减性地图案化在x方向上延伸的下部线堆叠。所述下部线堆叠包括衬底上方的下部导电线22、下部导电线22上的下部电极线32、下部电极线32上的下部硫属化物线34、下部硫属化物线34上的中间电极线36及中间电极线36上的牺牲线38a。可从包含由各种材料形成的多个层的下部堆叠减性地图案化所述下部线堆叠，所述材料包含衬底上方的下部导电材料、下部导电材料上的下部电极材料、下部电极材料上的下部硫属化物材料、下部硫属化物材料上的中间电极材料以及中间电极材料上的牺牲材料。
下部导电材料包含适于形成导电线22以载运用于存取存储器阵列的电流的导电与半导电材料。用于形成导电线22的材料的实例包含经n掺杂多晶硅、经p掺杂多晶硅、包含Al、Cu及W的金属、包含TiN、TaN及TaCN的导电金属氮化物以及其它材料。下部电极材料可包括一或多种导电与半导电材料，举例来说，所述导电与半导电材料包含：经n掺杂多晶硅及经p掺杂多晶硅；金属，其包含C、Al、Cu、Ni、Cr、Co、Ru、Rh、Pd、Ag、Pt、Au、Ir、Ta及W；导电金属氮化物，其包含TiN、TaN、WN及TaCN；导电金属硅化物，其包含硅化钽、硅化钨、硅化镍、硅化钴及硅化钛；及导电金属氧化物，其包含RuO2。下部硫属化物材料可是以上所描述的适合作为存储元件或选择器元件的硫属化物材料中的一者。中间电极材料可包括以上所描述的用于下部电极材料的导电与半导电材料以及其组合中的任一者。
第一牺牲材料可是与后续隔离图案化及填充工艺兼容的材料。第一牺牲材料可是具有充分机械强度及充分化学稳定性以承受隔离填充工艺或其中将材料沉积到由第一牺牲材料形成的特征之间的开放空间中的其它工艺的材料。在一些实施例中，第一牺牲材料包括包含不同于后续隔离填充工艺中所使用的电介质材料的材料的堆叠。在一些实施例中，第一牺牲材料包含聚酰亚胺底部材料及顶部石墨碳材料。在其它实施例中，第一牺牲材料包含底部氧化硅材料及顶部石墨碳材料。在其它实施例中，第一牺牲材料包含氮化铝(AlN)。在又其它实施例中，第一牺牲材料包含硅。
仍参考图3A，在提供如上文所论述的下部硫属化物堆叠之后，减性地图案化下部线堆叠进一步包含蚀刻所述下部堆叠以形成下部线堆叠。如以上所提及，“减性地图案化”是指其中通过移除材料来图案化待界定的结构的一组工艺步骤。举例来说，“减性地图案化工艺”可包含：首先以光刻方式提供与待图案化的区重叠的蚀刻掩模结构，接着进行蚀刻，使得由掩模结构遮蔽的区中的材料受到保护，而所暴露区中的材料通过蚀刻移除工艺被移除。举例来说，用于减性地图案化层堆叠的一组工艺步骤可包含通过光学光刻工艺提供蚀刻掩模图案，所述蚀刻掩模图案可包括光致抗蚀剂、硬掩模及抗反射涂层以及其它图案中的至少一者。蚀刻掩模图案遮挡由掩模图案覆盖的区以保护下伏材料免受蚀刻剂蚀刻(例如，湿法蚀刻或干法蚀刻)，同时蚀刻掩模图案暴露未被掩模图案覆盖的区以通过蚀刻剂蚀刻待蚀刻的所暴露区域。
在图3A中的所图解说明实施例中，减性地图案化包含形成包括在x方向上延伸的线的蚀刻掩模图案。随后，使用经图案化蚀刻掩模，蚀刻下部材料堆叠的在蚀刻掩模图案的线之间的所暴露区域。在图3A的实施例中，按牺牲材料、中间电极材料、下部硫属化物材料、下部电极材料及下部导电线材料的次序从顶部蚀刻下部材料堆叠。所述下部材料堆叠经选择性地蚀刻以形成在x方向上延伸的下部线堆叠，且包括下部导电线22、下部导电线22上的下部电极32、下部电极32上的下部硫属化物线34、下部硫属化物线34上的中间电极线36，以及中间电极线上的第一牺牲线38a。一旦形成行线堆叠，便用电介质填充邻近行线堆叠之间的空间以形成隔离电介质区域44。举例来说，适合电介质可包含能够填充具有相对小的空间宽度(例如，小于约100nm)及相对高的纵横比(例如，空间的高度对宽度比高于约5:1)的空间的电介质材料。适合隔离电介质材料包含通过高密度等离子体(HDP)工艺、旋涂电介质(SOD)工艺、次大气压化学汽相沉积(SACVD)工艺及原子层沉积(ALD)工艺以及其它工艺而沉积的氧化硅及氮化硅。一旦用适合隔离电介质填充线间空间以形成隔离电介质区域44，便对阵列结构60a进行化学机械抛光以暴露包括牺牲材料38a与隔离电介质区域44的交替线。
如参考图3A到3E的实施例及本文中所描述的所有其它实施例所描述，可利用间距倍增技术(例如自对准双重图案化(SADP)技术)来形成用于交叉点存储器阵列的行线堆叠(例如，包含图3A中的22、32、34、36及38a的堆叠)及列线堆叠(例如，包含图3E中的20e、40e及38e的堆叠)。利用SADP或其它间距倍增技术来形成行线堆叠及列线堆叠允许形成具有小于利用标准光刻技术可能实现的尺寸的尺寸的特征，且因而可实现较大存储器密度，以及其它潜在益处，举例来说包含经改善功率消耗及装置性能。所述工艺被称为“自对准”，这是因为可使用一组经光刻界定的特征来得到自对准(不具有另一掩模)到所述组经光刻界定的特征的较密集特征图案。举例来说，光学光刻可界定多个细长掩模线，且将间隔物层保形地沉积在掩模线上方并接着进行蚀刻(例如，定向蚀刻)以沿掩模线的侧壁留下间隔物可界定针对每一个掩模线的两个间隔物线。在移除掩模线之后，间隔物线被留下，其中具有一半间距(重复图案中的类似特征的类似部分之间的间距)且为原始掩模线的密度的两倍。所述工艺称为“间距加倍法”，此“间距加倍法”取间距的相反意义作为密度的同义词。此外，通过重复两次所述间距加倍技术，可形成具有原始掩模线的1/4间距及原始掩模线的四倍密度之间隔物线。所述工艺称为“间距四倍法”，“间距四倍法”是间距加倍法的扩展。因此更一般来说，针对单个经常规界定(例如，以光学光刻方式界定)的特征形成多个特征的技术称为“间距倍增法”。
参考图3B及3C的阵列结构60b，制作存储器阵列的方法另外包括：通过用上部硫属化物材料38c置换牺牲线38a(图3A)的牺牲材料而形成在x方向上延伸的上部硫属化物线38c(图3C)。形成上部硫属化物线38c包含执行自对准选择性蚀刻以从图3A中的牺牲线38a移除牺牲材料，以形成图3B中的在x方向上延伸的间隙38b。选择性移除工艺采用适合蚀刻化学处理(例如，干法或湿法)来从图3A中的牺牲线38a移除牺牲材料而不实质上移除隔离电介质材料。如在本文中及在后续实施例中所描述，“自对准选择性蚀刻”是指不需要光刻来执行蚀刻的蚀刻工艺，其中在一些实施例中，蚀刻化学处理足以实现超过约10:1的材料移除比率。在其它实施例中，材料移除比率超过约50:1。举例来说，在其中第一牺牲材料包含聚酰亚胺底部层及顶部石墨碳层的一个实施例中，蚀刻化学品可包含用于顶部石墨碳层的干法移除的O2等离子体以及用以移除聚酰亚胺底部酰亚胺层的有机溶剂。在其中第一牺牲材料包含通过ALD而沉积的底部氧化硅层以及顶部石墨碳层的另一实施例中，蚀刻化学品可包含用于移除顶部石墨碳层的O2等离子体以及用于移除ALD氧化硅层的包括稀氢氟酸(HF)的溶液。在其中第一牺牲材料包含氮化铝层的另一实施例中，蚀刻化学品可包含热水蒸汽(H2O)。在其中第一牺牲材料包含硅的又一实施例中，蚀刻化学品可包含包括氢氧化钾(KOH)或三甲基氢氧化铵的溶液。
参考图3C的阵列结构60c，用上部硫属化物材料填充图3B的通过执行自对准选择性蚀刻工艺以从图3A的牺牲线38a移除牺牲材料而形成的间隙38b。在用上部硫属化物材料填充间隙38b之后，经由化学机械抛光(CMP)工艺使阵列结构60c的表面平面化以移除过量上部硫属化物材料，从而留下上部硫属化物线38c与包括隔离电介质区域44的空间的交替线。所得上部硫属化物线38c安置在中间电极线36上并在x方向上延伸。上部硫属化物线38c在y方向上受邻近隔离电介质区域44电约束。
参考图3D，在一些实施例中，制作存储器阵列的方法另外包含：通过用第三电极材料置换上部硫属化物线38c(图3C)的上部硫属化物材料的一部分而形成在x方向上延伸的第三电极线40d。在这些实施例中，用硫属化物蚀刻剂部分地移除(干法或湿法)上部硫属化物线38c的上部硫属化物材料以形成在x方向上延伸的第二间隙。随后(例如)用第三电极材料填充第二间隙，且通过CMP工艺移除过量第三电极材料。所得第三电极线40d安置在上部硫属化物线38d上且在x方向上延伸。第三电极线40d在y方向上受邻近隔离电介质区域44电约束。
参考图3E的阵列结构，制作存储器阵列的方法进一步包含减性地图案化在y方向上延伸的上部线堆叠。在一些实施例中，x方向与y方向在平面中(例如)通过形成介于约80度与约100度之间的角度而实质上彼此正交。减性地图案化上部线堆叠包括：提供包括在上部硫属化物线上方的上部导电材料的上部堆叠。减性地图案化上部线堆叠还包含：蚀刻上部硫属化物材料及上部硫属化物材料上方的上部导电材料，以形成在y方向上延伸的上部导电线20e及在两个维度上受约束的上部硫属化物元件40e。另外，当如图3D中所图解说明形成第三电极线40d时，减性地图案化上部堆叠的方法另外包含：蚀刻第三电极线40d以形成在两个维度上受约束的第三电极40e。
图4A到4E展示图解说明根据一些其它实施例的制作存储器阵列的方法的三维描绘。所述方法包含减性地图案化在x方向上延伸的下部线堆叠。下部线堆叠(图4A)包括衬底上的下部导电线22、下部导电线22上的下部电极线32、下部电极线32上的下部硫属化物线34、下部硫属化物线34上的中间电极线36a、中间电极线36a上的上部硫属化物线38a，及上部硫属化物线上的上部电极线40a。所述下部线堆叠通过减性地蚀刻包含用于分别形成上述特征的材料层的下部堆叠而形成，所述上述特征包含衬底上方的下部导电材料、下部导电材料上的下部电极材料、下部电极材料上的下部硫属化物材料、下部硫属化物材料上的中间电极材料、中间电极材料上的上部硫属化物材料，及上部硫属化物材料上的上部电极材料。所述方法另外包含减性地图案化在不同于x方向的y方向上延伸的上部线堆叠。减性地图案化上部线堆叠包括：提供并蚀刻包含在下部硫属化物线38a上方的牺牲材料(图4B)的上部堆叠以形成包括牺牲线20b的上部线堆叠。所述方法进一步包含通过用上部导电材料置换牺牲线20c(图4C)的牺牲材料而形成在y方向上延伸的上部导电线20e(图4E)。
参考图4A的阵列结构70a，形成存储器阵列的方法包含减性地图案化在x方向上延伸的下部线堆叠。所述下部堆叠包含衬底上方的下部导电材料22、下部导电材料上的下部电极材料32、下部电极材料32上的下部硫属化物材料34、下部硫属化物材料上的中间电极材料36a、中间电极材料上的上部硫属化物材料38a，及上部硫属化物材料上的上部电极材料40a。
将理解，下部导电材料包含用于形成导电线以载运用于存取存储器阵列的电流的适合导电与半导电材料，如上文结合图3A所论述。类似地，电极材料(例如，下部及中间电极材料32及36a)可包括上文结合图3A中的电极材料论述的任何适合导电与半导电材料。此外，下部及上部硫属化物材料可是上文所描述的适合作为存储元件或选择器元件的硫属化物材料中的一者。
仍参考图4A，在提供如上文所论述的下部硫属化物堆叠之后，减性地图案化包含：形成包括在x方向上延伸的线的蚀刻模板。随后，使用所述蚀刻模板，减性地图案化包含蚀刻上文所描述的在模板线之间的所暴露区域中的下部硫属化物材料堆叠。在图4A的实施例中，按上部电极材料、上部硫属化物材料、中间电极材料、下部硫属化物材料、下部电极材料及下部导电线材料的次序从顶部蚀刻下部材料堆叠。所述材料堆叠经蚀刻以形成下部线堆叠，所述下部线堆叠在一些实施例中可是行线堆叠。所述下部线堆叠在x方向上延伸且包括衬底上的下部导电线22、下部导电线22上的下部电极线32、下部电极线32上的下部硫属化物线34、下部硫属化物线34上的中间电极线36a、中间电极线36a上的上部硫属化物线38a，及上部硫属化物线上的上部电极线40a。一旦形成下部线堆叠，便用电介质填充邻近下部线堆叠之间的空间以形成隔离电介质区域44a。举例来说，适合隔离电介质可包含能够填充相对小的空间宽度(例如，小于约100nm)及相对高的纵横比(例如，空间的高度对宽度比高于5:1)的电介质，类似于上文结合图3A所论述的那些电介质。一旦用电介质填充线间空间以形成隔离电介质区域44a，便对阵列结构70a进行化学机械抛光以留下包括顶部电极线40a与隔离电介质区域44a的经暴露交替线。
参考图4B的阵列结构70b，制作存储器阵列的方法另外包含减性地图案化在y方向上延伸的上部线堆叠。减性地图案化上部线堆叠包含：提供包含在下部堆叠上方的牺牲材料的上部堆叠。所述牺牲材料可是与后续隔离图案化及填充方法兼容的任何材料。所述牺牲材料是具有充分机械强度及充分化学稳定性以承受隔离填充工艺或其中将材料沉积到由第一牺牲材料形成的特征之间的开放空间中的其它工艺的材料，类似于结合图3A所论述的那些材料。类似于图3A，在一些实施例中，牺牲材料包括包含不同于后续隔离填充工艺中所使用的电介质材料的至少一种材料的多层堆叠。实例性实施例包含上文结合图3A所描述的材料。
参考图4B，减性地图案化上部线堆叠包含形成包括在y方向上延伸的线的蚀刻模板。随后，使用经图案化蚀刻模板，蚀刻模板线之间的所暴露区域中的上部线堆叠。在图4B的实施例中，通过首先蚀刻牺牲材料以形成在y方向上延伸的牺牲线20b而从顶部蚀刻上部材料堆叠。随后，蚀刻可继续移除图4A的上部电极线40a、上部硫属化物线38a及中间电极线36a的部分以形成图4B的在x方向及y方向两者上被电隔离的上部电极40b、上部硫属化物元件38b及中间电极36b。
参考图4C，在蚀刻上部线堆叠以形成阵列结构70b(图4B)之后，用电介质填充邻近上部线堆叠之间的开放空间以形成隔离电介质区域48。适合隔离电介质可(在组成及/或性质上)类似于用以形成下部线堆叠之间的隔离电介质区域44的电介质。一旦用电介质填充线间空间以形成隔离电介质区域48，便对阵列结构70c进行化学机械抛光以移除过量隔离电介质，从而留下牺牲线20c与隔离电介质区域48的经暴露交替线。所得牺牲线20c在y方向上延伸且安置在上部硫属化物元件(类似于图4B的38b，因隔离电介质区域44而从视野中隐藏不见)或上部电极(类似于图4B的40b，因隔离电介质区域44而从视野中隐藏不见)上。
参考图4D及4E的阵列结构70d及70e，通过选择性地移除牺牲线20c(图4C)的牺牲材料并用上部导电材料进行置换以形成上部导电线20e而形成在y方向上延伸的上部导电线20e。参考图4D，形成上部导电线20e包含：经由自对准选择性蚀刻工艺而从牺牲线20c移除牺牲材料以形成在y方向上延伸的间隙20d。选择性移除工艺采用从牺牲线38b移除牺牲材料而实质上不移除隔离电介质材料的蚀刻化学处理(例如，干法或湿法)。
参考图4E，用上部导电材料填充图4D的通过选择性地移除牺牲线20c而形成的间隙20d以形成上部导电线20e。在用上部导电材料填充间隙20d之后，经由CMP工艺使阵列结构70e的表面平面化以移除过量上部导电材料，从而留下上部导电线20e与包括隔离电介质区域48的空间的经暴露交替线。所得上部导电线20e安置在上部硫属化物元件(其因隔离电介质区域44而从视野中隐藏不见且类似于图4B中的38b)上，或者在一些实施例中，安置在上部电极(类似于图4B中的40b，因隔离电介质区域48而从视野中隐藏不见)上且在y方向上延伸。上部导电线38e在y方向上受包括隔离电介质区域48的邻近空间电约束。
图5A到5E展示图解说明根据一些其它实施例的制作存储器阵列的方法的三维描绘。经采用以得到图5A的阵列结构80a的工艺步骤类似于图3A到3D中描述的工艺步骤。所述方法包含减性地图案化在x方向上延伸的下部线堆叠。减性地图案化下部线堆叠包括提供并蚀刻以形成包含以下各项的下部线堆叠：衬底上的下部导电线22、下部导电线22上的下部电极线32、下部电极线32上的下部硫属化物线34、下部硫属化物线34上的中间电极线36a，及中间电极线36a上的第一牺牲线(此处未展示，其类似于图3C的牺牲线38c)。所述方法另外包含：通过用上部硫属化物材料置换第一牺牲线的第一牺牲材料而形成在第一方向上延伸的上部硫属化物线38a。所述方法进一步包含减性地图案化在不同于x方向的y方向上延伸的上部线堆叠。减性地图案化上部线堆叠包括：提供包含在下部线堆叠上方的第二牺牲材料20b的上部堆叠并蚀刻所述上部堆叠以形成包括图5C中的第二牺牲线20c的上部线堆叠。所述方法进一步包含：通过用上部导电材料置换图5C中的第二牺牲线20c的第二牺牲材料而形成图5E中的在y方向上延伸的上部导电线20e。
参考图5A，制作存储器阵列的方法包括减性地图案化在x方向上延伸的下部线堆叠，此类似于结合图3A到3D所描述的方法。类似于图3A到3D，减性地图案化下部线堆叠包括：提供并蚀刻包含以下各项的下部堆叠：衬底上的下部导电材料、下部导电材料上的下部电极材料、下部电极材料上的下部硫属化物材料、下部硫属化物材料上的中间电极材料以及中间电极材料上的第一牺牲材料，以形成包括以下各项的下部线堆叠：衬底上方的下部导电线22、下部导电线22上的下部电极线32、下部电极线32上的下部硫属化物线34、下部硫属化物线34上的中间电极线36a以及中间电极线36a上的第一牺牲线(未展示)。如图3A到3D中所描述在蚀刻及填充下部线堆叠之间的空间之后，通过选择性地移除第一牺牲线的第一牺牲材料并用上部硫属化物材料进行置换而形成上部硫属化物线38a。另外，阵列结构80a表示类似于图3D的阵列结构60d的阵列结构，其中通过用上部电极材料置换上部硫属化物线38a的上部硫属化物材料的一部分而形成第三电极线40a。在此实施例中，如结合图3D的阵列结构60d所论述，在用上部电极材料置换上部硫属化物材料的一部分之后，随后使阵列结构平面化并留下包括上部电极线40a与隔离电介质区域44a的经暴露交替线。另外，类似于图3D，所得上部电极线40a安置在上部硫属化物线38a上且在y方向上受邻近隔离电介质区域44a电约束。
虽然图5A中所描绘的布置包含第三电极线40a，但在一些实施例(未展示)中，可省略第三电极线40a。在这些实施例中，如结合图3C的阵列结构60c所论述，在所述间隙经形成并用上部硫属化物材料进行填充之后，随后使阵列结构平面化并留下包括上部硫属化物线38a与包括隔离电介质区域44a的空间的经暴露交替线。
参考图5B到5C，通过减性地图案化而形成在y方向上延伸的上部线堆叠，此类似于结合图4B到4E所描述的方法。减性地图案化上部线堆叠包括：提供包含在下部线堆叠上方的第二牺牲材料的上部堆叠，蚀刻所述上部堆叠以形成包括第二牺牲线的上部线堆叠，及通过用上部导电材料置换第二牺牲线的第二牺牲材料而形成在y方向上延伸的上部导电线。
更详细地，参考图5B的阵列结构80b，类似于图4B，减性地图案化上部线堆叠包含减性地蚀刻模板线之间的所暴露区域中的上部线堆叠。类似于图4B，通过首先蚀刻第二牺牲材料以形成在y方向上延伸的牺牲线20b而从顶部蚀刻上部材料堆叠。随后，蚀刻可继续移除上部电极线、上部硫属化物线及中间电极线的部分以形成上部电极40b、上部硫属化物元件38b及中间电极36b。以此方式，上部电极40b、上部硫属化物元件38b与中间电极36b在x方向及y方向两者上被电隔离。
参考图5C的阵列结构80c，类似于图4C，用电介质填充邻近上部线堆叠之间的空间以形成隔离电介质区域48，且随后使阵列结构80c平面化以移除过量电介质，从而留下牺牲线20c与包括隔离电介质区域48的空间的经暴露交替线。
参考图5D及5E的阵列结构80d及80e，形成在y方向上延伸的上部导电线进一步包括：用上部导电材料置换图5C的牺牲线20c的牺牲材料以形成在y方向上延伸的上部导电线20e。类似于图4D，形成上部导电线20e包含执行自对准选择性蚀刻以从牺牲线20c移除牺牲材料以形成间隙20d。随后，类似于图4E，用上部导电材料填充间隙20d。在填充间隙20e之后，经由CMP工艺使阵列结构70e的表面平面化以移除过量上部导电材料，从而留下上部导电线20e与隔离电介质区域48的经暴露交替线。所得上部导电线20e安置在上部硫属化物元件(类似于图5B的38b，因隔离电介质区域48而从视野中隐藏不见)上，或者在一些实施例中，安置在上部电极(类似于图5B的40b，因隔离电介质区域48而从视野中隐藏不见)上且在y方向上延伸。上部导电线20e在x方向上受包括隔离电介质区域48的邻近空间电约束。
图6A到6E展示图解说明根据一些其它实施例的制作存储器阵列的方法的三维描绘。所述方法包含减性地图案化在x方向上延伸的下部线堆叠。减性地图案化下部线堆叠包括：提供包含下部导电材料及下部导电材料上方的下部硫属化物材料的下部堆叠，及蚀刻所述下部堆叠以形成包括在下部导电线22(图6A)上方的下部硫属化物线34的下部线堆叠。所述方法另外包含减性地图案化在不同于x方向的y方向上延伸的上部线堆叠。减性地图案化上部线堆叠包括：提供包含在上部硫属化物材料38上方的牺牲材料20c(图6C)的上部堆叠，及蚀刻所述上部堆叠以形成包括在上部硫属化物线38上方的牺牲线20c的上部线堆叠。所述方法进一步包含：通过用上部导电材料置换牺牲线20c的牺牲材料而形成在y方向上延伸的上部导电线20e。
参考图6A的阵列结构90a，形成存储器阵列包含减性地图案化在x方向上延伸的下部线堆叠。减性地图案化下部线堆叠包括：提供并蚀刻下部堆叠以形成衬底上方的下部导电线22、下部导电线22上的下部电极线32、下部电极线32上的下部硫属化物线34，及下部硫属化物线34上的中间电极线36a。可从包含由各种材料形成的多个层的下部堆叠减性地图案化下部线堆叠，所述材料包含衬底上方的下部导电材料、下部导电材料上的下部电极材料、下部电极材料上的下部硫属化物材料，及下部硫属化物材料上的中间电极材料。
下部导电材料包含用于形成导电线以载运用于存取存储器阵列的电流的导电与半导电材料，如上文结合图3A所论述。类似地，电极材料可包括导电与半导电材料，如上文结合图3A中的电极材料所论述。下部及上部硫属化物材料可是上文所描述的且适合作为存储元件或选择器元件的硫属化物材料。
仍参考图6A，在提供如上文所论述的下部堆叠之后，减性地图案化包含：形成包括在x方向上延伸的线的蚀刻模板，及随后经由模板线之间的所暴露区域使用所述蚀刻模板来减性地图案化下部堆叠。在图6A的实施例中，按中间电极材料、下部硫属化物材料、下部电极材料及下部导电线材料的次序从顶部蚀刻下部材料堆叠。所述材料堆叠经蚀刻以形成在x方向上延伸且包括以下各项的下部线堆叠(例如，行线堆叠)：衬底上的下部导电线22、下部导电线22上的下部电极线32、下部电极线32上的下部硫属化物线34，及下部硫属化物线34上的中间电极线36a。一旦形成下部线堆叠，邻近下部线堆叠之间的开放空间便以与结合图4A所论述的方式实质上类似的方式用电介质进行填充并进行化学机械抛光以形成隔离电介质区域44，从而留下包括中间电极线36a与包括隔离电介质区域44的空间的经暴露交替线。
参考图6B的阵列结构90b，制作存储器阵列的方法进一步包含减性地图案化在y方向上延伸的上部线堆叠。减性地图案化上部线堆叠包含提供包含以下各项的上部堆叠：下部线堆叠上的上部硫属化物材料、上部硫属化物材料上的上部电极材料，及上部电极材料上的牺牲材料。
仍参考图6B，减性地图案化上部线堆叠进一步包含形成蚀刻模板，以蚀刻模板线之间的所暴露区域中的上部线堆叠。在图6B的实施例中，通过首先蚀刻牺牲材料20b、上部电极材料及上部硫属化物材料而从顶部蚀刻上部材料堆叠，以形成在y方向上延伸的包含以下各项的上部线堆叠：下部线堆叠上的上部硫属化物线38、上部硫属化物线38上的上部电极线40，及上部电极线40上的牺牲线20b。另外，减性蚀刻可继续移除中间电极线的部分以形成在x方向及y方向两者上被电隔离的中间电极36b。
参考图6C的阵列结构90c，在蚀刻上部线堆叠以形成阵列结构90b之后，以与上文结合图4C所描述的方式类似的方式对邻近上部线堆叠之间的空间进行填充并进行化学机械抛光以移除过量隔离电介质，从而留下牺牲线20c与包括隔离电介质区域48的空间的经暴露交替线。所得牺牲线20c安置在上部电极线40上且在y方向上延伸。
参考图6D及6E的阵列结构90d及90e，制作存储器阵列的方法另外包括：以类似于图4D及4E的方式通过用上部导电材料置换牺牲线20c(图6C)的牺牲材料以形成在y方向上延伸的上部导电线20e来形成在y方向上延伸的上部导电线。参考图6D，形成上部导电线20e包含执行自对准选择性蚀刻以从牺牲线20b移除牺牲材料，以形成在y方向上延伸的间隙20d。参考图6E，用上部导电材料填充通过选择性地移除牺牲线20c而形成的间隙20d。在用上部导电材料填充间隙20d之后，经由CMP工艺使阵列结构90e的表面平面化以移除过量上部导电材料，从而留下上部导电线20e与包括隔离电介质区域48的空间的经暴露交替线。所得上部导电线20e安置在上部电极线40上，上部电极线40又安置在上部硫属化物线38上。
图7A到7E展示图解说明根据另一实施例的制作存储器阵列的方法的三维描绘。所述方法包含减性地图案化在x方向上延伸的下部线堆叠。减性地图案化下部线堆叠包括：提供包含下部导电材料及下部导电材料上方的牺牲材料的下部堆叠，及蚀刻所述下部堆叠以形成包括在下部导电线22上方的牺牲线34a的下部线堆叠。所述方法进一步包含：通过用下部硫属化物材料置换牺牲线的牺牲材料而形成在x方向上延伸的下部硫属化物线。所述方法另外包含减性地图案化在不同于x方向的y方向上延伸的上部线堆叠。减性地图案化上部线堆叠包括：提供包含在下部线堆叠上方的上部导电材料的上部堆叠，及蚀刻所述上部堆叠以形成包括上部导电线20e的上部线堆叠。
参考图7A到7D，类似于图3A到3D，减性地图案化下部线堆叠包括：提供包含下部导电材料及下部导电材料上方的第一牺牲材料的下部堆叠，蚀刻所述下部堆叠以形成包括在下部导电线22上方的第一牺牲线34a的下部线堆叠，及通过用上部硫属化物材料34c(图7C)置换第一牺牲线22的第一牺牲材料而形成在第一方向上延伸的上部硫属化物线。经采用以得到图7D的阵列结构100d的工艺类似于经采用以得到图3D的阵列结构60d的工艺，以下方式除外。参考图7A，提供下部堆叠包含提供衬底上方的下部导电材料、下部导电材料上方的下部电极材料，及下部电极材料上方的牺牲材料。另外，在图7A中，蚀刻下部堆叠包含按牺牲材料34a、下部电极材料32及下部导电线材料22的次序从顶部进行减性地蚀刻。下部材料堆叠经选择性地蚀刻以形成在x方向上延伸的下部线堆叠，且包括下部导电线22、下部导电线22上的下部电极线32，及下部电极线32上的牺牲线34a。一旦形成行线堆叠，邻近行线堆叠之间的空间便用适合隔离电介质进行填充并进行化学机械抛光以形成隔离电介质区域44，如图3A中所描述。参考图7B的阵列结构100b，以与结合图3B描述的方式实质上类似的方式移除牺牲线34a以形成间隙34b。参考图7C，类似于图3C，在形成间隙34b之后，用硫属化物材料填充间隙34b。然而，不同于图3C，用下部硫属化物材料填充间隙。如结合图1A到1C所论述，上部硫属化物材料或下部硫属化物材料是充当存储节点还是充当选择器节点以及存储节点及/或选择器节点是否在x方向及y方向两者上受约束取决于技术的特定实施方案。随后使阵列结构平面化以形成包括安置在下部电极线32上且在x方向上延伸的下部硫属化物线34c(与图3C中的上部硫属化物线38c形成对照)的所得阵列结构100c。下部硫属化物线34c在y方向上受邻近隔离电介质区域44c电约束。
在图7D的阵列结构100d中，类似于图3D，减性地图案化下部线堆叠另外包含：通过用中间电极材料置换下部硫属化物线34c的下部硫属化物材料的一部分而形成在x方向上延伸的中间电极线36d(与图3D中的顶部电极线40d形成对照)。类同于图3D，所得中间电极线36d安置在下部硫属化物线34d上。
参考图7E的阵列结构100e，制作存储器阵列的方法进一步包含减性地图案化在y方向上延伸的上部线堆叠。减性地图案化上部线堆叠包含提供上部堆叠，所述上部堆叠包含在下部线堆叠上的上部硫属化物材料、在上部硫属化物材料上的上部电极材料且在上部电极材料上的上部导电材料。减性地图案化上部线堆叠另外包含蚀刻所述上部堆叠以形成在y方向上延伸的包含以下各项的上部线堆叠：下部线堆叠上的上部硫属化物线38e、上部硫属化物线38e上的上部电极线40e，及上部电极线40e上的上部导电线20e。另外，当如在图7D中所图解说明形成中间电极线36e时，减性地图案化上部线堆叠另外包含：蚀刻中间电极线36e以形成在两个维度上受约束的第三电极40e。将上部硫属化物材料图案化为硫属化物线38e。
图8A到8E展示图解说明根据一些其它实施例的制作存储器阵列的方法的三维描绘。所述方法包含减性地图案化在x方向上延伸的下部线堆叠。减性地图案化下部线堆叠包括：提供包含下部导电材料及下部导电材料上方的第一牺牲材料的下部堆叠，及蚀刻所述下部堆叠以形成包括在下部导电线22上方的第一牺牲线(未展示)的下部线堆叠。所述方法另外包含：通过选择性地移除第一牺牲线的第一牺牲材料并用下部硫属化物材料进行置换而形成在第一方向上延伸的下部硫属化物线34。所述方法另外包含减性地图案化在不同于x方向的y方向上延伸的上部线堆叠，此减性地图案化上部线堆叠包括：提供包含上部硫属化物材料上方的第二牺牲材料的上部堆叠，及蚀刻所述上部堆叠以形成包括在上部硫属化物线38上方的第二牺牲线20b的上部线堆叠。所述方法进一步包含：通过用上部导电材料置换第二牺牲线20b的第二牺牲材料而形成在y方向上延伸的上部导电线20e。
参考图8A，在得到阵列结构110a中所涉及的工艺步骤实质上类似于结合得到图7D的阵列结构100d所描述的方法。类似于图7D，所得阵列结构110a包括安置在通过选择性地移除并置换牺牲线而形成的下部硫属化物线34上的中间电极线36a。
另外，在得到图8B到8E的阵列结构110b到110e中所涉及的工艺步骤与在得到图6B到6E的阵列结构90b到90e中所涉及的工艺步骤类似且形成对比。类似于图6E的阵列结构90e，图8E中的所得阵列结构110e包括安置在上部硫属化物元件38(类似于图6C的38c)或上部电极40(类似于图6C的40c)上且在y方向上延伸的上部导电线20e。
在一些实施例中，形成存储器单元的方法包括：提供在第一方向上延伸的下部线堆叠，所述下部线堆叠包括在下部导电线上方的牺牲线；及通过选择性地移除牺牲线的牺牲材料并用硫属化物材料置换经移除牺牲材料而形成在第一方向上延伸的硫属化物线。在一些其它实施例中，提供下部线堆叠的方法包括减性地图案化所述下部线堆叠，减性地图案化所述下部线堆叠包括：提供包含下部导电材料及下部导电材料上方的牺牲材料的下部堆叠；及蚀刻下部牺牲材料及下部导电材料以形成下部线堆叠。在一些其它实施例中，所述方法进一步包括：减性地图案化在下部线堆叠上方且在与第一方向交叉的第二方向上延伸的上部线堆叠，其中减性地图案化上部线堆叠包括：提供包括在下部线堆叠上方的上部导电材料的上部堆叠；及蚀刻上部导电材料以形成包括上部导电线的上部线堆叠。在一些其它实施例中，减性地图案化上部线堆叠进一步包括蚀刻硫属化物线以形成在第一方向及第二方向两者上被电隔离的硫属化物元件。在一些其它实施例中，减性地图案化下部线堆叠进一步包含：提供并蚀刻在下部导电材料与牺牲材料之间的下部硫属化物材料以形成下部导电线上方的下部硫属化物线。在一些其它实施例中，减性地图案化下部线堆叠进一步包含：提供并蚀刻在下部导电材料与下部硫属化物材料之间的下部电极材料以形成下部导电线上的下部电极线。
在其它实施例中，形成存储器单元的方法包括：提供在第一方向上延伸的下部线堆叠，所述下部线堆叠包括在下部导电线上方的牺牲线；及通过选择性地移除牺牲线的牺牲材料并用硫属化物材料置换经移除牺牲材料而形成在第一方向上延伸的硫属化物线。在一些其它实施例中，提供下部线堆叠的方法包括减性地图案化所述下部线堆叠，减性地图案化所述下部线堆叠包括：提供包含下部导电材料及下部导电材料上方的牺牲材料的下部堆叠；及蚀刻下部牺牲材料及下部导电材料以形成下部线堆叠。在一些其它实施例中，减性地图案化上部线堆叠进一步包括：提供并蚀刻在上部导电线与硫属化物线之间的上部硫属化物材料以形成在第二方向上延伸的上部硫属化物线。在一些其它实施例中，减性地图案化下部线堆叠包括：提供并蚀刻在下部导电材料与牺牲材料之间的下部电极层以形成下部导电线上的下部电极线。在一些其它实施例中，形成硫属化物线进一步包含：选择性地移除硫属化物材料的一部分以在用电介质填充的两个空间之间形成第二间隙，用中间电极材料填充所述第二间隙，及进行平面化以形成包括交替的中间电极线与硫属化物线的表面。在一些其它实施例中，减性地图案化上部线堆叠进一步包括：蚀刻中间电极线以形成在第一方向及第二方向两者上被电隔离的中间电极。
在又其它实施例中，形成存储器单元的方法包括：提供在第一方向上延伸的下部线堆叠，所述下部线堆叠包括在下部导电线上方的硫属化物线；提供在下部线堆叠上方且在与第一方向交叉的第二方向上延伸的上部线堆叠，所述上部线堆叠包括在下部线堆叠上方的牺牲线；及通过选择性地移除牺牲线的牺牲材料并用上部导电材料置换经移除牺牲材料而形成在第二方向上延伸的上部导电线。在一些其它实施例中，提供下部线堆叠包括减性地图案化下部线堆叠，减性地图案化包括：提供包含下部导电材料及下部导电材料上方的硫属化物材料的下部堆叠；及蚀刻下部导电材料及硫属化物材料以形成下部线堆叠。在一些其它实施例中，提供上部线堆叠包括减性地图案化上部线堆叠，减性地图案化包括：提供包含在硫属化物线上方的牺牲材料的上部堆叠；及蚀刻上部堆叠以形成上部线堆叠。在一些其它实施例中，减性地图案化下部线堆叠进一步包含：提供并蚀刻在硫属化物材料上方的上部硫属化物材料；及进行蚀刻以形成在硫属化物线上方且在第一方向上延伸的上部硫属化物线。在一些其它实施例中，减性地图案化上部线堆叠进一步包含：蚀刻上部硫属化物线以形成在第一方向及第二方向两者上被电隔离的上部硫属化物元件。在一些其它实施例中，减性地图案化下部线堆叠进一步包含：提供并蚀刻插置在硫属化物材料与上部硫属化物材料之间的中间电极材料以形成在硫属化物线上且在第一方向上延伸的中间电极线。在一些其它实施例中，减性地图案化上部线堆叠进一步包含：在上部硫属化物材料上方提供牺牲材料并蚀刻所述牺牲材料，以形成包括在第二硫属化物线上方的牺牲线的上部线堆叠。
在又其它实施例中，形成存储器单元的方法包括：提供在第一方向上延伸的下部线堆叠，所述下部线堆叠包括在下部导电线上方的第一牺牲线；通过选择性地移除第一牺牲线的第一牺牲材料并用硫属化物材料置换经移除第一牺牲材料而形成在第一方向上延伸的硫属化物线；提供在不同于第一方向的第二方向上延伸的上部线堆叠，所述上部线堆叠包括第二牺牲线；及通过选择性地移除第二牺牲线的第二牺牲材料并用上部导电材料置换经移除第二牺牲材料而形成在第二方向上延伸的上部导电线。在一些其它实施例中，提供下部线堆叠包括减性地图案化所述下部线堆叠，减性地图案化包括：提供包含下部导电材料及下部导电材料上方的第一牺牲材料的下部堆叠；及蚀刻下部导电材料及第一牺牲材料以形成下部线堆叠。在一些其它实施例中，提供上部线堆叠包括减性地图案化所述上部线堆叠，减性地图案化包括：提供包含在硫属化物线上方的第二牺牲材料的上部堆叠；及蚀刻第二牺牲材料以形成上部线堆叠。
在又其它实施例中，形成交叉点存储器单元的方法包括：提供在第一方向上延伸的下部线堆叠，所述下部线堆叠包括在第一导电线上方的第一牺牲线；通过选择性地移除第一牺牲线的第一牺牲材料并用下部硫属化物材料置换经移除第一牺牲材料而形成在第一方向上延伸的下部硫属化物线；提供在不同于第一方向的第二方向上延伸的上部线堆叠，所述上部线堆叠包括在上部硫属化物线上方的第二牺牲线；及通过选择性地移除第二牺牲线的第二牺牲材料并用上部导电材料置换经移除第二牺牲材料而形成在第二方向上延伸的上部导电线。在一些其它实施例中，提供下部线堆叠包括减性地图案化所述下部线堆叠，减性地图案化包括：提供包含第一导电材料及下部导电材料上方的第一牺牲材料的下部堆叠；及蚀刻第一导电材料及第一牺牲材料以形成下部线堆叠。在一些其它实施例中，提供上部线堆叠包括减性地图案化所述上部线堆叠，减性地图案化包括：提供包含在上部硫属化物材料上方的第二牺牲材料的上部堆叠；及蚀刻第二牺牲材料以形成上部线堆叠。在一些其它实施例中，形成下部硫属化物线进一步包含：选择性地移除下部硫属化物材料的一部分以在邻近于第一牺牲线的用电介质填充的两个空间之间形成间隙，用中间电极材料填充所述间隙，及进行平面化以形成包括交替的中间电极线与硫属化物线的表面。在一些其它实施例中，减性地图案化上部线堆叠进一步包括：蚀刻中间电极线以形成在第一方向及第二方向两者上被电隔离的中间电极。
尽管已就一些实施例描述了本发明，但对所属领域的技术人员显而易见的其它实施例(包含不提供本文中所陈述的所有特征及优点的实施例)也在本发明的范围内。此外，以上所描述的各种实施例可经组合以提供其它实施例。另外，一个实施例的上下文中所展示的一些特征也可并入到其它实施例中。因此，仅参考所附权利要求书来界定本发明的范围。

Claims (25)

1.一种形成存储器单元的方法，其包括：
提供在第一方向上延伸的下部线堆叠，所述下部线堆叠包括在下部导电线上方的牺牲线；及
通过选择性地移除所述牺牲线的牺牲材料并用包含硫属化物材料和另一种材料的材料堆叠置换所述经移除牺牲材料而形成在所述第一方向上延伸的硫属化物线。
2.根据权利要求1所述的方法，其中提供所述下部线堆叠包括：减性地图案化所述下部线堆叠，减性地图案化所述下部线堆叠包括：
提供包含下部导电材料及所述下部导电材料上方的所述牺牲材料的下部堆叠；及
蚀刻所述牺牲材料及所述下部导电材料以形成所述下部线堆叠。
3.根据权利要求2所述的方法，其进一步包括：
减性地图案化在所述下部线堆叠上方且在与所述第一方向交叉的第二方向上延伸的上部线堆叠，减性地图案化所述上部线堆叠包括：
提供包括在所述下部线堆叠上方的上部导电材料的上部堆叠；及
蚀刻所述上部导电材料以形成包括上部导电线的所述上部线堆叠。
4.根据权利要求3所述的方法，其中减性地图案化所述上部线堆叠进一步包括：蚀刻所述硫属化物线以形成在第一方向及第二方向两者上被电隔离的硫属化物元件。
5.根据权利要求4所述的方法，其中减性地图案化所述下部线堆叠进一步包含：提供并蚀刻在所述下部导电材料与所述牺牲材料之间的下部硫属化物材料以形成所述下部导电线上方的下部硫属化物线。
6.根据权利要求5所述的方法，其中减性地图案化所述下部线堆叠进一步包含：提供并蚀刻在所述下部导电材料与所述下部硫属化物材料之间的下部电极材料以形成所述下部导电线上的下部电极线。
7.根据权利要求3所述的方法，其中减性地图案化所述上部线堆叠进一步包括：提供并蚀刻在所述上部导电线与所述硫属化物线之间的上部硫属化物材料以形成在所述第二方向上延伸的上部硫属化物线。
8.根据权利要求7所述的方法，其中减性地图案化所述下部线堆叠包括：提供并蚀刻在所述下部导电材料与所述牺牲材料之间的下部电极层以形成所述下部导电线上的下部电极线。
9.根据权利要求8所述的方法，其中形成所述硫属化物线进一步包含：选择性地移除所述硫属化物材料的一部分以在用电介质填充的两个空间之间形成间隙，用中间电极材料填充所述间隙，及进行平面化以形成包括交替的中间电极线与硫属化物线的表面。
10.根据权利要求9所述的方法，其中减性地图案化所述上部线堆叠进一步包括：蚀刻所述中间电极线以形成在第一方向及第二方向两者上被电隔离的中间电极。
11.一种形成存储器单元的方法，其包括：
提供在第一方向上延伸的下部线堆叠，所述下部线堆叠包括在下部导电线上方的硫属化物线；
提供在所述下部线堆叠上方且在与所述第一方向交叉的第二方向上延伸的上部线堆叠，所述上部线堆叠包括在所述下部线堆叠上方的牺牲线；及
通过选择性地移除所述牺牲线的牺牲材料并用上部导电材料置换所述经移除牺牲材料而形成在所述第二方向上延伸的上部导电线。
12.根据权利要求11所述的方法，其中提供所述下部线堆叠包括：减性地图案化所述下部线堆叠，减性地图案化包括：
提供包含下部导电材料及所述下部导电材料上方的硫属化物材料的下部堆叠；及
蚀刻所述下部导电材料及所述硫属化物材料以形成所述下部线堆叠。
13.根据权利要求12所述的方法，其中提供所述上部线堆叠包括：减性地图案化所述上部线堆叠，减性地图案化包括：
提供包含在所述硫属化物线上方的所述牺牲材料的上部堆叠；及
蚀刻所述上部堆叠以形成所述上部线堆叠。
14.根据权利要求12所述的方法，其中减性地图案化所述下部线堆叠进一步包含：
提供并蚀刻在硫属化物材料上方的上部硫属化物材料；及
进行蚀刻以形成在所述硫属化物线上方且在所述第一方向上延伸的上部硫属化物线。
15.根据权利要求13所述的方法，其中减性地图案化所述上部线堆叠进一步包含：蚀刻上部硫属化物线以形成在第一方向及第二方向两者上被电隔离的上部硫属化物元件。
16.根据权利要求15所述的方法，其中减性地图案化所述下部线堆叠进一步包含：提供并蚀刻插置在所述硫属化物材料与上部硫属化物材料之间的中间电极材料，以形成在所述硫属化物线上并在所述第一方向上延伸的中间电极线。
17.根据权利要求13所述的方法，其中减性地图案化所述上部线堆叠进一步包含：在上部硫属化物材料上方提供所述牺牲材料并蚀刻所述牺牲材料，以形成包括在所述上部硫属化物材料上方的所述牺牲线的所述上部线堆叠。
18.一种形成存储器单元的方法，其包括：
提供在第一方向上延伸的下部线堆叠，所述下部线堆叠包括在下部导电线上方的第一牺牲线；
通过选择性地移除所述第一牺牲线的第一牺牲材料并用硫属化物材料置换所述经移除第一牺牲材料而形成在所述第一方向上延伸的硫属化物线；
提供在不同于所述第一方向的第二方向上延伸的上部线堆叠，所述上部线堆叠包括第二牺牲线；及
通过选择性地移除所述第二牺牲线的第二牺牲材料并用上部导电材料置换所述经移除第二牺牲材料而形成在所述第二方向上延伸的上部导电线。
19.根据权利要求18所述的方法，其中提供所述下部线堆叠包括：减性地图案化所述下部线堆叠，减性地图案化包括：
提供包含下部导电材料及所述下部导电材料上方的所述第一牺牲材料的下部堆叠；及
蚀刻所述下部导电材料及所述第一牺牲材料以形成所述下部线堆叠。
20.根据权利要求18所述的方法，其中提供所述上部线堆叠包括：减性地图案化所述上部线堆叠，减性地图案化包括：
提供包含在所述硫属化物线上方的所述第二牺牲材料的上部堆叠；及
蚀刻所述第二牺牲材料以形成所述上部线堆叠。
21.一种形成交叉点存储器单元的方法，其包括：
提供在第一方向上延伸的下部线堆叠，所述下部线堆叠包括在第一导电线上方的第一牺牲线；
通过选择性地移除所述第一牺牲线的第一牺牲材料并用下部硫属化物材料置换所述经移除第一牺牲材料而形成在所述第一方向上延伸的下部硫属化物线；
提供在不同于所述第一方向的第二方向上延伸的上部线堆叠，所述上部线堆叠包括在上部硫属化物线上方的第二牺牲线；及
通过选择性地移除所述第二牺牲线的第二牺牲材料并用上部导电材料置换所述经移除第二牺牲材料而形成在所述第二方向上延伸的上部导电线。
22.根据权利要求21所述的方法，其中提供所述下部线堆叠包括：减性地图案化所述下部线堆叠，减性地图案化包括：
提供包含第一导电材料及第一导电材料上方的第一牺牲材料的下部堆叠；及
蚀刻所述第一导电材料及所述第一牺牲材料以形成所述下部线堆叠。
23.根据权利要求21所述的方法，其中提供所述上部线堆叠包括：减性地图案化所述上部线堆叠，减性地图案化包括：
提供包含在上部硫属化物材料上方的第二牺牲材料的上部堆叠；及
蚀刻所述第二牺牲材料以形成所述上部线堆叠。
24.根据权利要求21所述的方法，其中形成所述下部硫属化物线进一步包含：选择性地移除所述下部硫属化物材料的一部分以在邻近于所述第一牺牲线的用电介质填充的两个空间之间形成间隙，用中间电极材料填充所述间隙，及进行平面化以形成包括交替的中间电极线与下部硫属化物线的表面。
25.根据权利要求23所述的方法，其中减性地图案化所述上部线堆叠进一步包括：蚀刻中间电极线以形成在第一方向及第二方向两者上被电隔离的中间电极。
CN201580016818.5A 2014-03-27 2015-03-25 用于形成交叉点存储器的置换材料工艺 Active CN106165085B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711418925.8A CN108281546B (zh) 2014-03-27 2015-03-25 用于形成交叉点存储器的置换材料工艺

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/228,104 US9306165B2 (en) 2014-03-27 2014-03-27 Replacement materials processes for forming cross point memory
US14/228,104 2014-03-27
PCT/US2015/022576 WO2015148728A1 (en) 2014-03-27 2015-03-25 Replacement materials processes for forming cross point memory

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201711418925.8A Division CN108281546B (zh) 2014-03-27 2015-03-25 用于形成交叉点存储器的置换材料工艺

Publications (2)

Publication Number Publication Date
CN106165085A CN106165085A (zh) 2016-11-23
CN106165085B true CN106165085B (zh) 2018-01-26

Family

ID=54191582

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201711418925.8A Active CN108281546B (zh) 2014-03-27 2015-03-25 用于形成交叉点存储器的置换材料工艺
CN201580016818.5A Active CN106165085B (zh) 2014-03-27 2015-03-25 用于形成交叉点存储器的置换材料工艺

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201711418925.8A Active CN108281546B (zh) 2014-03-27 2015-03-25 用于形成交叉点存储器的置换材料工艺

Country Status (6)

Country Link
US (4) US9306165B2 (zh)
KR (2) KR101902089B1 (zh)
CN (2) CN108281546B (zh)
SG (2) SG11201607826SA (zh)
TW (2) TWI555129B (zh)
WO (1) WO2015148728A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US9306165B2 (en) 2014-03-27 2016-04-05 Micron Technology, Inc. Replacement materials processes for forming cross point memory
US10803941B2 (en) * 2014-12-22 2020-10-13 Mohammad A. Mazed System on chip (SoC) based on neural processor or microprocessor
WO2016203397A1 (en) * 2015-06-17 2016-12-22 King Abdullah University Of Science And Technology Compensated readout of a memristor array, a memristor array readout circuit, and method of fabrication thereof
KR102446863B1 (ko) 2016-02-22 2022-09-23 삼성전자주식회사 메모리 소자 및 그 제조방법
KR102453349B1 (ko) * 2016-02-25 2022-10-07 삼성전자주식회사 가변 저항 메모리 장치 및 이의 제조 방법
KR102463023B1 (ko) 2016-02-25 2022-11-03 삼성전자주식회사 가변 저항 메모리 장치 및 이의 제조 방법
KR102463036B1 (ko) 2016-03-15 2022-11-03 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
KR102483704B1 (ko) 2016-03-30 2023-01-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
US9754946B1 (en) * 2016-07-14 2017-09-05 Micron Technology, Inc. Methods of forming an elevationally extending conductor laterally between a pair of conductive lines
US9673304B1 (en) * 2016-07-15 2017-06-06 Sandisk Technologies Llc Methods and apparatus for vertical bit line structures in three-dimensional nonvolatile memory
KR102527669B1 (ko) * 2016-08-11 2023-05-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
WO2018062893A1 (ko) 2016-09-30 2018-04-05 주식회사 케이티 새로운 무선 접속 기술을 위한 동기 신호 설정 방법 및 장치
KR20180062245A (ko) 2016-11-30 2018-06-08 삼성전자주식회사 메모리 소자 및 그 제조 방법
US10580978B2 (en) 2017-01-08 2020-03-03 Intermolecular, Inc. Current compliance layers and memory arrays comprising thereof
WO2019005168A1 (en) * 2017-06-30 2019-01-03 Intel Corporation PHASE CHANGE MATERIAL SELECTOR FOR LOW VOLTAGE BIPOLAR MEMORY DEVICES AND METHODS OF MAKING THE SAME
US10510957B2 (en) 2017-07-26 2019-12-17 Micron Technology, Inc. Self-aligned memory decks in cross-point memory arrays
KR102593112B1 (ko) 2017-10-23 2023-10-25 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
US10825867B2 (en) * 2018-04-24 2020-11-03 Micron Technology, Inc. Cross-point memory array and related fabrication techniques
US10950663B2 (en) * 2018-04-24 2021-03-16 Micron Technology, Inc. Cross-point memory array and related fabrication techniques
US10729012B2 (en) 2018-04-24 2020-07-28 Micron Technology, Inc. Buried lines and related fabrication techniques
KR20200131069A (ko) 2019-05-13 2020-11-23 삼성전자주식회사 메모리 소자 제조 방법
US10930849B2 (en) 2019-06-28 2021-02-23 Micron Technology, Inc. Techniques for forming memory structures
US11417841B2 (en) 2019-08-13 2022-08-16 Micron Technology, Inc. Techniques for forming self-aligned memory structures
US11069610B2 (en) 2019-10-15 2021-07-20 Micron Technology, Inc. Methods for forming microelectronic devices with self-aligned interconnects, and related devices and systems
US11404480B2 (en) 2019-12-26 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Memory arrays including continuous line-shaped random access memory strips and method forming same
WO2022032489A1 (en) * 2020-08-11 2022-02-17 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd A new replacement bit line and word line scheme for 3d phase change memory to improve program and increase array size
KR20220020719A (ko) 2020-08-12 2022-02-21 삼성전자주식회사 저항성 메모리 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102318058A (zh) * 2009-02-19 2012-01-11 美光科技公司 交叉点存储器结构及形成存储器阵列的方法
CN102484114A (zh) * 2010-07-08 2012-05-30 松下电器产业株式会社 非易失性半导体存储装置及其制造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004041894B3 (de) 2004-08-30 2006-03-09 Infineon Technologies Ag Speicherbauelement (CBRAM) mit Speicherzellen auf der Basis eines in seinem Widerstandswert änderbaren aktiven Festkörper-Elektrolytmaterials und Herstellungsverfahren dafür
US8237140B2 (en) 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7420199B2 (en) 2005-07-14 2008-09-02 Infineon Technologies Ag Resistivity changing memory cell having nanowire electrode
KR100711517B1 (ko) 2006-04-12 2007-04-27 삼성전자주식회사 상변화 메모리 장치 및 이의 형성 방법
KR100854971B1 (ko) 2007-01-23 2008-08-28 삼성전자주식회사 자기정렬 금속막 션트 공정을 이용하는 반도체 장치의 제조방법
US7859036B2 (en) 2007-04-05 2010-12-28 Micron Technology, Inc. Memory devices having electrodes comprising nanowires, systems including same and methods of forming same
KR100883412B1 (ko) 2007-05-09 2009-02-11 삼성전자주식회사 자기 정렬된 전극을 갖는 상전이 메모리소자의 제조방법,관련된 소자 및 전자시스템
US7671354B2 (en) 2007-06-11 2010-03-02 Qimonda Ag Integrated circuit including spacer defined electrode
DE102008032067A1 (de) 2007-07-12 2009-01-15 Samsung Electronics Co., Ltd., Suwon Verfahren zum Bilden von Phasenänderungsspeichern mit unteren Elektroden
JP2011507230A (ja) 2007-12-07 2011-03-03 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ メモリセルおよびその製造方法
US8062918B2 (en) 2008-05-01 2011-11-22 Intermolecular, Inc. Surface treatment to improve resistive-switching characteristics
KR20090116500A (ko) 2008-05-07 2009-11-11 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
US7733685B2 (en) 2008-07-09 2010-06-08 Sandisk 3D Llc Cross point memory cell with distributed diodes and method of making same
KR101486984B1 (ko) 2008-10-30 2015-01-30 삼성전자주식회사 가변 저항 메모리 소자 및 그 형성방법
US8105867B2 (en) 2008-11-18 2012-01-31 Sandisk 3D Llc Self-aligned three-dimensional non-volatile memory fabrication
US8492282B2 (en) * 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
KR20100058909A (ko) 2008-11-25 2010-06-04 삼성전자주식회사 가변저항 메모리 소자의 형성방법
US8080460B2 (en) * 2008-11-26 2011-12-20 Micron Technology, Inc. Methods of forming diodes
US8377741B2 (en) 2008-12-30 2013-02-19 Stmicroelectronics S.R.L. Self-heating phase change memory cell architecture
US8367544B2 (en) 2009-10-20 2013-02-05 International Business Machines Corporation Self-aligned patterned etch stop layers for semiconductor devices
US8765581B2 (en) 2009-11-30 2014-07-01 Micron Technology, Inc. Self-aligned cross-point phase change memory-switch array
US8093576B1 (en) 2009-11-30 2012-01-10 Micron Technology, Inc. Chemical-mechanical polish termination layer to build electrical device isolation
US8278641B2 (en) 2009-12-23 2012-10-02 Intel Corporation Fabricating current-confining structures in phase change memory switch cells
US8394667B2 (en) * 2010-07-14 2013-03-12 Micron Technology, Inc. Methods of forming memory cells, and methods of patterning chalcogenide-containing stacks
KR101089320B1 (ko) 2010-08-16 2011-12-02 연세대학교 산학협력단 Ｂｉ２Ｔｅ３ 나노선을 이용한 상변화 메모리 소자
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
CN102446807B (zh) * 2010-10-13 2014-09-24 中芯国际集成电路制造(上海)有限公司 相变存储器沟槽隔离结构的制作方法
KR101781625B1 (ko) * 2010-11-17 2017-09-25 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조 방법
US8546944B2 (en) 2010-12-22 2013-10-01 Intel Corporation Multilayer dielectric memory device
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US9018692B2 (en) 2011-01-19 2015-04-28 Macronix International Co., Ltd. Low cost scalable 3D memory
US8518812B2 (en) * 2011-05-23 2013-08-27 Micron Technology, Inc. Methods of forming electrical contacts
KR20130042975A (ko) 2011-10-19 2013-04-29 삼성전자주식회사 작은 콘택을 갖는 비-휘발성 메모리소자 형성 방법 및 관련된 소자
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US9306165B2 (en) * 2014-03-27 2016-04-05 Micron Technology, Inc. Replacement materials processes for forming cross point memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102318058A (zh) * 2009-02-19 2012-01-11 美光科技公司 交叉点存储器结构及形成存储器阵列的方法
CN102484114A (zh) * 2010-07-08 2012-05-30 松下电器产业株式会社 非易失性半导体存储装置及其制造方法

Also Published As

Publication number Publication date
US9306165B2 (en) 2016-04-05
US20190013358A1 (en) 2019-01-10
WO2015148728A1 (en) 2015-10-01
TWI603436B (zh) 2017-10-21
US20150280118A1 (en) 2015-10-01
US20170263684A1 (en) 2017-09-14
KR20180094155A (ko) 2018-08-22
CN108281546A (zh) 2018-07-13
US10475853B2 (en) 2019-11-12
SG11201607826SA (en) 2016-10-28
SG10201706763XA (en) 2017-10-30
US10050084B2 (en) 2018-08-14
KR101902089B1 (ko) 2018-09-27
KR101975157B1 (ko) 2019-05-03
TW201603197A (zh) 2016-01-16
US20160260776A1 (en) 2016-09-08
TW201644003A (zh) 2016-12-16
US9659997B2 (en) 2017-05-23
CN106165085A (zh) 2016-11-23
CN108281546B (zh) 2022-03-22
KR20160127093A (ko) 2016-11-02
TWI555129B (zh) 2016-10-21

Similar Documents

Publication Publication Date Title
CN106165085B (zh) 用于形成交叉点存储器的置换材料工艺
US11043267B2 (en) Memory device architecture
TWI728616B (zh) 三維相變記憶體元件
EP3033769B1 (en) Memory cell with independently-sized elements
US7364935B2 (en) Common word line edge contact phase-change memory
US7901979B2 (en) Method of forming a small contact in phase-change memory
US8101938B2 (en) Method of forming a chalcogenide memory cell having an ultrasmall cross-sectional area and a chalcogenide memory cell produced by the method
KR102483704B1 (ko) 가변 저항 메모리 장치 및 그 제조 방법
KR20210124611A (ko) 3차원 반도체 메모리 장치
KR102030485B1 (ko) 계단형의 반도체 메모리 소자 및 그 제조방법
CN114975513A (zh) 存储器及其制作方法
US7579210B1 (en) Planar segmented contact
CN113312870A (zh) 一种冗余填充方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant