KR101089320B1 - Ｂｉ２Ｔｅ３ 나노선을 이용한 상변화 메모리 소자 - Google Patents

Ｂｉ２Ｔｅ３ 나노선을 이용한 상변화 메모리 소자 Download PDF

Info

Publication number
KR101089320B1
KR101089320B1 KR1020100078800A KR20100078800A KR101089320B1 KR 101089320 B1 KR101089320 B1 KR 101089320B1 KR 1020100078800 A KR1020100078800 A KR 1020100078800A KR 20100078800 A KR20100078800 A KR 20100078800A KR 101089320 B1 KR101089320 B1 KR 101089320B1
Authority
KR
South Korea
Prior art keywords
phase change
change memory
template
nanowires
memory device
Prior art date
Application number
KR1020100078800A
Other languages
English (en)
Inventor
유경화
한날애
김성인
양정도
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020100078800A priority Critical patent/KR101089320B1/ko
Priority to US13/011,616 priority patent/US8581222B2/en
Application granted granted Critical
Publication of KR101089320B1 publication Critical patent/KR101089320B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

본 발명은 Bi2Te3 나노선을 이용한 상변화 메모리 소자에 관한 것으로, 보다 상세하게는 다공성 나노 템플레이트를 이용하여 고온 공정 없이 PRAM 특성을 갖는 Bi2Te3 나노선을 제작하고, 상기 나노선의 상변화 특성을 이용하여 메모리 특성을 확인함으로써 상변화 메모리 소자에 사용할 수 있다.

Description

Ｂｉ２Ｔｅ３ 나노선을 이용한 상변화 메모리 소자{Phase change memory materials using Ｂｉ２Ｔｅ３ Nanowire}
본 발명은 Bi2Te3 나노선을 이용한 상변화 메모리 소자에 관한 것으로, 보다 상세하게는 다공성 나노 템플레이트를 이용하여 고온 공정 없이 PRAM 특성을 갖는 Bi2Te3 나노선을 제작하고, 상기 나노선의 상변화 특성을 이용하여 메모리 스위칭을 확인함으로써 상변화 메모리 소자에 사용할 수 있는 Bi2Te3 나노선을 이용한 상변화 메모리 소자에 관한 것이다.
메모리는 물질의 전기적, 자기적, 광학적 특성 등의 물성 변화를 이용해 이진(binary) 정보를 기록 및 삭제하고 판독한다. 그 중에서 차세대 비휘발성 메모리로 각광받고 있는 PRAM(Phase change Random Access Memory)은 상변화에 따른 물질의 광학적 특성과 전기적 특성의 변화를 이용해 정보를 기록 및 삭제하고 판독하는 메모리다. 레이저로 물질의 상태를 바꿀 때 반사율이 달라지는 것을 이용한 것이 광 메모리라면, 상변화 메모리는 전기 신호로 물질의 상태를 바꿀 때 전기전도도(비저항)가 바뀌는 것을 이용한 것이다. 즉, 물질이 무정형의 비정질(amorphous) 상태에 있을 때는 비저항이 매우 높고, 원자가 규칙적으로 정렬해 있는 결정(crystalline) 상태가 되면 비저항이 낮아진다. 그리고 이와 같이 상태에 따라 다른 전기전도도를 이용해 이진(binary) 정보를 저장 및 삭제, 그리고 판독할 수 있다.
상하부 금속 전극을 전원 회로에 연결하고 전압을 인가하면 상변화 물질과 전극이 접촉되어 있는 부분을 통해 전류가 흐르며 이때 주울의 법칙에 따라 컨택트(contact) 영역에 주울 열이 발생한다. 주울 열에 의해 물질의 상태가 바뀌면 전기전도도(비저항)가 바뀌므로 전기 신호로 결정상인 물질을 비정질 상으로 또는 비정질 상인 물질을 결정상으로 스위칭(switching) 시킬 수 있다. 이렇게 형성된 두 상은 매우 안정하기 때문에 소자의 전원이 꺼지더라도 지워지지 않아 비휘발성 메모리로 사용할 수 있게 된다.
다시 말해 정보의 기록(SET)은 물질의 상태를 비정질(off state)에서 결정질(on state)로 바꾸는 것인데, 이를 위해 비정질 상의 물질에 길게 저전류 펄스(long low current pulse)를 주면 된다(도 1a). 반대로 정보의 삭제(RESET)를 위해선 온 스테이트(on state)에 있는 결정질 물질에 짧게 고전류 펄스(short high current pulse)를 주면 비정질 상태로 바뀌며 오프 스테이트(off state)가 된다(도 1b).
이러한 상변화 메모리는 다른 비휘발성 메모리에 비해 간단한 구조를 가지고 있고 입출력 속도가 빠르다는 것이 장점이다. 현재까지는 주로 칼코겐화물(chalcogenide) 계열인 GST(Ge, Sb, Te)를 기반으로 한 박막 형태의 소자로서 개발이 이루어져왔고, Se, Bi 등의 원소들을 도핑(doping)하는 방식으로 물질에 대한 연구 또한 진행되고 있다. 최근에는 CVD와 같은 고온 공정으로 만들어진 나노선으로 PRAM을 구현하거나 박막으로 성장시킴으로써 다각적인 시도가 이루어지고 있다. 그러나, 이러한 공정들은 상기 원소들의 성분비 조절이 어렵고, 고온 공정이 들어가므로 제조공정이 복잡하고 생산단가가 높은 단점이 있다.
본 발명의 목적은 종래 기술의 단점을 개선하기 위해 안출된 것으로 고온 공정 없이 다공성 나노 템플레이트 내에 상변화 특성을 갖는 Bi2Te3 나노선을 전해증착하여 제조된 상변화 메모리 소자 및 그 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은
기판; 및
상기 기판 상에 성장된 Bi2Te3 나노선을 포함하는 상변화 메모리 소자를 제공한다.
본 발명은 또한
기판 상에 형성된 양극 산화 알루미늄 템플레이트를 비스무스 전구체 및 텔루르 전구체 함유 전해질에 침지하는 단계; 및
전압을 인가하여 상기 템플레이트 내에 Bi2Te3 나노선을 전해증착시키는 단계를 포함하는 본 발명의 상변화 메모리 소자의 제조방법을 제공한다.
본 발명은 AAO(Anodic Aluminium Oxide) 안에 Bi2Te3를 전착하여 고온 공정 없이 PRAM 특성을 갖는 나노선을 제작하며, 고온 공정이 들어가지 않아 쉽고 빠르게 제조 가능하며 생산 단가를 낮출 수 있다는 이점과 더불어 나노선의 경우 셀 부피(cell volume)가 작아 녹는점이 낮아지기 때문에 낮은 프로그래밍 전류(programming current)를 기대할 수 있고, 스케일 다운(scale down)시 발생할 수 있는 열 간섭을 줄일 수 있다는 장점이 있다.
도 1은 상변화 메모리에서의 결정 상태와 비정질 상태 형성을 위해 인가되는 펄스 특성을 나타낸 것이다.
도 2는 본 발명의 상변화 메모리 소자 제작 과정의 개략도를 도시한 것이다.
도 3은 양극산화 실험과정에 대한 모식도를 도시한 것이다.
도 4는 본 발명의 상변화 메모리 소자의 AAO 템플레이트의 상단과 측단의 전자현미경 사진도이다.
도 5는 본 발명의 Bi2Te3 나노선 배열 상단과 측단의 전자현미경 사진도이다.
도 6은 전해연마 실험장치 모식도를 도시한 것이다.
도 7은 본 발명의 Bi2Te3 나노선의 X-선 회절 패턴을 나타낸 것이다.
도 8은 AAO 템플레이트에서 완전히 분리된 본 발명의 Bi2Te3 나노선의 투과전자현미경 사진도로, (a)는 결정 상태의 Bi2Te3 나노선의 격자무늬와 회절무늬를 나타낸 것이고, (b)는 상변화에 의한 Bi2Te3 나노선의 비정질 상태의 경계를 나타낸 것이다.
도 9는 본 발명의 Bi2Te3 나노선 소자의 온도에 따른 저항변화 특성을 나타낸 것으로, 화살표 방향은 온도 변화에 따른 저항 변화의 방향을 나타낸다.
도 10은 본 발명의 Bi2Te3 나노선 소자의 저항 변화 특성을 나타낸 것으로, (a)는 개별 나노선 소자의 FESEM 이미지이고, (b)는 초기 비정질 상태인 나노선의 인가된 전압에 따른 저항 변화 특성을 나타낸 것이며, (c)는 Bi2Te3 나노선 소자에 전압을 인가하여 상변화된 상태에서의 저항 변화 특성을 나타낸 것이다.
도 11은 본 발명의 Bi2Te3 나노선 배열 소자의 반복적인 전기적 펄스에 따른 저항 변화 특성을 나타낸 것이다.
도 12는 본 발명의 Bi2Te3 나노선의 성분비에 따른 상변화 특성을 나타낸 것이다.
이하, 본 발명의 구성을 구체적으로 설명한다.
본 발명은
기판; 및
상기 기판 상에 성장된 Bi2Te3 나노선을 포함하는 상변화 메모리 소자에 관한 것이다.
상기 나노선은 7.5 V, 40 ns 전압 펄스(AP) 인가 시 비정질 상태이고, 1.5 V, 100ns 전압 펄스(CP) 인가 시 결정 상태로 변화되어 인가되는 전압 펄스 세기와 시간에 따라 상변화를 나타내는 PRAM(Phase change Random Access Memory) 특성을 갖는 것을 특징으로 한다.
본 발명의 일 구체예에 따르면, 상기 나노선은 온도가 증가함에 따라 저항값이 약간 감소하는 경향을 나타내는데 이는 나노선이 결정 상태이기 때문이며, 약 231℃에서 저항값이 급격히 증가하여 온도를 다시 감소시켜도 높은 저항상태가 유지된다. 이는 결정상태에서 비정질 상태로 상변화가 일어남과 동시에 저항이 증가하므로 이러한 저항 증가는 나노선의 상변화에서 기인한 것임을 알 수 있다.
또한, 상기 나노선은 비스무스 및 텔루르의 성분비가 2:3인 경우에만 상변화 특성을 나타내는 것을 특징으로 한다.
본 발명의 다른 구체예에 따르면, 상변화 메모리는 전기적 펄스를 인가하여 컨택트 영역에 주울 열을 발생하여 물질의 상태를 바꾸어 전기전도도(비저항)를 조절한다. 초기 결정 상태인 상기 나노선에 7.5 V, 40ns 전압 펄스(AP)를 인가하면 저항이 높은 비정질 상태로 바뀌고, 1.5 V, 100ns 전압 펄스(CP)를 인가하면 저항이 낮은 결정 상태로 바뀌며 이는 재현성이 있다. 이러한 나노선의 PRAM 특성은 상기 나노선을 상변화 메모리 소자로 적용할 수 있음을 입증하는 것이다.
상기 나노선은 직경이 10 nm 내지 200 nm인 것을 사용할 수 있다.
또한, 상기 실리콘 기판, 플렉시블 한 폴리이미드 필름, 또는 폴리에스테르 필름 기판 등을 사용할 수 있으나, 이에 특별히 제한하는 것은 아니다.
본 발명은 또한
기판 상에 형성된 양극 산화 알루미늄 템플레이트를 비스무스 전구체 및 텔루르 전구체 함유 전해질에 침지하는 단계; 및
전압을 인가하여 상기 템플레이트 내에 Bi2Te3 나노선을 전해증착시키는 단계를 포함하는 본 발명의 상변화 메모리 소자의 제조방법에 관한 것이다.
본 발명의 상변화 메모리 소자의 제조방법은 다공성 나노 템플레이트 내에 Bi2Te3을 전착함으로써 고온 공정 없이 PRAM 특성을 갖는 나노선을 제조하는 특징이 있다. 고온 공정이 들어가지 않아 쉽고 빠르게 제조 가능하며, 생산 단가를 낮출 수 있는 장점이 있다. 또한, 나노선은 셀 부피가 작아 녹는점이 낮아지기 때문에 낮은 프로그래밍 전류를 기대할 수 있고, 스케일다운 시 발생할 수 있는 열 간섭을 줄일 수 있는 장점이 있다.
본 발명의 상변화 메모리 소자의 제조방법을 단계별로 구체적으로 설명하면 다음과 같다.
제1단계는 기판 상에 양극 산화 알루미늄 템플레이트를 제조하고, 상기 템플레이트를 비스무스 전구체 및 텔루르 전구체를 함유하는 전해질에 침지하는 단계이다.
양극 산화 알루미늄 템플레이트를 제조하는 과정은 통상의 기술을 사용할 수 있어 특별히 제한하지는 않으며, 일 구체예에 따르면 다음의 단계를 포함할 수 있다(도 2 참조):
실리콘 기판 위에 하면전극(bottom electrode)으로 사용될 Au, Pt와 같은 금속 전극을 증착하는 제1단계(도 2-a);
전극 위에 Al을 리소그래피(lithography) 방법과 리프트-오프(lift-off) 방법을 이용하여 패터닝한 후 증착하는 제2단계(도 2-b); 및
레지스트(resist)를 이용하여 AAO를 만들고자 하는 부분만 전해질 용액에 노출될 수 있도록 다른 부분을 패시베이션(passivation)한 후 양극산화하는 제3단계.
상기 Al의 양극산화 방법은 도 3을 참조하여 설명하면 다음과 같다(도 2-c,d).
양극산화용 전해질로 옥살산을 사용하여 15 ℃에서 40 V 정도의 전압을 걸어준다.
먼저, 1단계 양극산화를 수행한 후 형성된 AAO 층을 크롬산(H2CrO4)과 인산 (H3PO4) 혼합용액에서 60℃에서 5분 녹이면 형성되었던 AAO 층은 모두 제거되고 남은 Al 층 위에 다공성 구조(pore)가 형성된다.
상기 다공성 구조를 길잡이로 2단계 양극산화를 수행하는데, Al 전극과 탄소 전극 사이의 전류 값이 0이 될 때까지 수행한다.
양극산화 후에는 AAO 끝부분에 알루미나(AAO) 장벽(barrier)이 형성되는데 이를 제거하기 위해 인산 용액에 상온에서 제작된 AAO 템플레이트를 30 분 내지 40 분 동안 담그는 방법으로 장벽을 제거한다.
상기 단계를 거쳐 제조된 양극 산화 알루미늄 템플레이트는 기공 크기가 50 내지 200 nm이고, 두께가 50 내지 800 nm일 수 있다.
상기 비스무스 전구체는 Bi(NO3)35H2O, BiNBO4, Bi2VO5, 또는 BiMe2(Me2NCH2Ph) 등을 단독 또는 2종 이상 사용할 수 있다.
상기 텔루르 전구체는 TeO2, CdTe, CdZnTe, 또는 HgCdTe 등을 단독 또는 2종 이상 사용할 수 있다.
상기 비스무스 전구체 및 텔루르 전구체는 비스무스 및 텔루르의 성분비가 2:3이 되도록 혼합하는 것이 바람직한데, 상기 범위를 벗어나는 비율일 경우 나노선의 상변화 메모리 특성이 보이지 않기 때문이다.
본 발명의 상변화 메모리 소자의 제조방법에 있어서, 제2단계는 템플레이트와 전해질의 혼합용액에 전압을 인가하여 템플레이트 내에 Bi2Te3 나노선을 전해증착시키는 단계이다.
상기 전압은 나노선의 전해증착이 일정하게 이루어지도록 -0.5 내지 1V인 것이 좋다. 보다 구체적으로, -0.01V가 좋다.
상기 전해증착법은 3극 전기화학적 증착 방법을 사용할 수 있으나, 이에 특별히 제한하는 것은 아니다.
또한, 본 발명의 상변화 메모리 소자의 제조방법은 Bi2Te3 나노선이 전해증착된 템플레이트를 염기성 용액에 침지하여 상기 템플레이트를 용해시키는 단계를 더 포함할 수 있다.
상기 염기성 용액은 NaOH 또는 KOH일 수 있으나, 이에 특별히 제한하는 것은 아니다.
이하, 본 발명에 따르는 실시예 통하여 본 발명을 보다 상세히 설명하나, 본 발명의 범위가 하기 제시된 실시예에 의해 제한되는 것은 아니다.
<실시예 1> 상변화 메모리 소자의 제조
도 2의 개략도를 참조하여 상변화 메모리 소자의 제작과정을 설명하면 다음과 같다.
우선 실리콘 기판 위에 하면전극(bottom electrode)으로 사용될 Au, Pt와 같은 금속 전극을 증착하였다(도 2-a).
전극 위에 1 ㎛ 정도 두께의 Al을 리소그래피(lithography) 방법과 리프트-오프(lift-off) 방법을 이용하여 패터닝한 후 증착하였다(도 2-b). 다음으로 레지스트(resist)를 이용하여 AAO를 만들고자 하는 부분만 전해질 용액에 노출될 수 있도록 다른 부분을 패시베이션(passivation)한 후 양극산화를 하였다.
Al의 양극산화 방법은 도 3을 참조하여 부연 설명하면 다음과 같다(도 2-c,d).
양극산화용 전해질로 옥살산(C2H2O4, 0.3 M)을 사용하였으며, 온도는 15℃ 로 유지하고 40 V의 전압을 걸어주었다.
먼저, 1단계 양극산화를 2분 정도 수행한 후 형성된 AAO 층을 1.8 중량% 크롬산(H2CrO4)과 6 중량% 인산 (H3PO4) 혼합용액에 60?에서 10 분 정도 녹이면 형성되었던 AAO 층은 모두 제거되고 남은 Al 층 위에 다공성 구조(Pore)가 형성되었다. 이 다공성 구조(Pore)를 길잡이로 2단계 양극산화를 수행하는데, Al 전극과 탄소 전극 사이의 전류 값이 0이 될 때까지 수행하였다. 양극산화 후에는 AAO 끝부분에 알루미나(AAO) 장벽(barrier)이 형성되는데 이를 제거하기 위해서 6 중량% 인산 용액에 상온에서 제작된 AAO 템플레이트를 30분간 담그는 방법으로 장벽을 제거하였다.
도 4는 상기 방법을 통해 제작된 AAO 템플레이트의 윗면과 측면의 모습을 보여주는 전자현미경 사진들이다.
다음으로, Bi2Te3 나노선을 전해증착(electro-deposition) 하기 위해 AAO를 1M HNO3에 0.01M Bi(NO3)35H2O와 0.01M TeO2를 녹인 전해질에 담근 후 전극에 -0.01V 전압을 인가하였다(도 3-e). 본 실험에서는 3극 전기화학적 증착 방법을 사용하였다.
도 5는 상기 방법을 통해 제작된 AAO 템플레이트 윗면과 측면에 나노선이 전해증착됨을 나타내는 전자현미경 사진들이다.
<실험예 1> Bi2Te3의 특성 규명
도 7은 상기 실시예 1에서 제작된 Bi2Te3의 X선 회절 측정 결과로, (110) 방향의 주 피크와 그 외 다른 방향의 피크가 존재하는 다결정구조를 나타냈다.
또한 투과전자현미경 (Transmission Electron Microscope)를 이용하여 미세 구조를 관찰한 결과, 도 8(a)에 나타난 바와 같이, 결정 구조를 관측할 수 있었을 뿐 아니라 회절 패턴(도 8(a)의 내부)이 X선 회전 측정결과와 일치하였다.
온도에 따라 Bi2Te3 나노선의 상이 바뀌며, 그에 따라 저항 값이 변하는지 확인하기 위해 저항의 온도의존도를 측정하였다.
도 9에 나타난 바와 같이, 온도가 증가함에 따라 저항 값이 약간 감소하였다. 이는 초기 상태의 나노선이 결정상태였기 때문이라 하겠다. 하지만 약 231℃ 에서 저항 값이 갑자기 증가하였으며, 온도를 다시 감소시켜도 높은 저항상태가 유지되었다.
도 8(b)는 저항의 온도의존도를 측정 후 측정한 TEM 이미지이다. 결정 상태에서 비정질 상태로 상 변화가 일어났으므로 저항의 증가가 Bi2Te3 나노선의 상 변화에 기인한다고 할 수 있겠다.
도 10(a)는 개별 나노선 소자의 FESEM 이미지이다. 전극은 백금으로 제작하였으며 산화를 방지하기 위해 나노선 위에 SiOx 로 보호막을 제작하였다. 도 10(b)는 높은 저항 상태의 경우 약 0.5 V 에서 비정질 상태에서 결정 상태로 상이 바뀌면서 저항이 감소하였다. 이러한 상 변화는 도 10(c)에서 보는 바와 같이 재현성이 있었다.
상변화 메모리는 전기적 펄스를 인가하여 컨택트(contact) 영역에 주울 열이 발생하여 물질의 상태를 바꾸어 전기전도도(비 저항)를 조절한다.
도 11은 초기 결정 상태인 물질에 7.5 V에 40 ns 전압 펄스(AP)와 1.5 V 100 ns 전압 펄스(CP)를 반복적으로 인가하며 측정한 메모리 특성이다. AP를 인가했을 경우 저항이 높은 비정질 상태로 바뀌었으며 다시 CP 를 인가하면 저항이 낮은 결정상태로 바뀌었다. 이는 Bi2Te3 나노선이 상변화 메모리 소자로 응용될 수 있음을 보여주는 결과라 하겠다.
또한, 도 12는 본 발명 나노선의 성분비를 달리하여 상변화 특성을 조사한 결과로, a)는 Bi(NO3)35H2O와 TeO2를 0.01M:0.01M(Bi:Te=2:3), b)는 0.01M:0.02M(Bi:Te=3:1), c)는 0.02M:0.01M(Bi:Te=5:3), d)는 0.01M:0.005M(Bi:Te=4:3)로 혼합한 것이다.
도 12에 나타난 바와 같이, 비스무스 및 텔루르의 성분비가 2:3일 경우에만 상변화 특성을 나타냈다(도 12a).

Claims (11)

  1. 기판; 및
    상기 기판 상에 성장되고, PRAM(Phase change Random Access Memory) 특성을 갖고 있어 상변화재료로 사용되는 Bi2Te3 나노선을 포함하는 상변화 메모리 소자.
  2. 제1항에 있어서,
    나노선은 7.5 V, 40 ns 전압 펄스(AP) 인가 시 비정질 상태이고, 1.5 V, 100 ns 전압 펄스(CP) 인가 시 결정 상태의 상변화를 나타내는 PRAM(Phase change Random Access Memory) 특성을 갖는 상변화 메모리 소자.
  3. 제1항에 있어서,
    나노선은 직경이 10 내지 200 nm 인 상변화 메모리 소자.
  4. 제1항에 있어서,
    기판은 실리콘, 플렉시블 폴리이미드 필름, 또는 폴리에스테르 필름인 상변화 메모리 소자.
  5. 기판 상에 형성된 양극 산화 알루미늄 템플레이트를 비스무스 전구체 및 텔루르 전구체 함유 전해질에 침지하는 단계; 및
    전압을 인가하여 상기 템플레이트 내에 Bi2Te3 나노선을 전해증착시키는 단계를 포함하는 제1항의 상변화 메모리 소자의 제조방법.
  6. 제5항에 있어서,
    양극 산화 알루미늄 템플레이트는 기공 크기가 10 내지 200 nm이고 두께가 50 nm 내지 800 nm 인 상변화 메모리 소자의 제조방법.
  7. 제5항에 있어서,
    비스무스 전구체는 Bi(NO3)35H2O, BiNBO4, Bi2VO5 및 BiMe2(Me2NCH2Ph) 로 이루어진 군으로부터 선택된 하나 이상인 상변화 메모리 소자의 제조방법.
  8. 제5항에 있어서,
    텔루르 전구체는 TeO2, CdTe, CdZnTe 및 HgCdTe로 이루어진 군으로부터 선택된 하나 이상인 상변화 메모리 소자의 제조방법.
  9. 제5항에 있어서,
    인가되는 전압 크기는 -0.5 내지 1 V인 상변화 메모리 소자의 제조방법.
  10. 제5항에 있어서,
    Bi2Te3 나노선이 전해증착된 템플레이트를 염기성 용액에 침지하여 상기 템플레이트를 용해시키는 단계를 더 포함하는 상변화 메모리 소자의 제조방법.
  11. 제10항에 있어서,
    염기성 용액은 NaOH 또는 KOH인 상변화 메모리 소자의 제조방법.
KR1020100078800A 2010-08-16 2010-08-16 Ｂｉ２Ｔｅ３ 나노선을 이용한 상변화 메모리 소자 KR101089320B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100078800A KR101089320B1 (ko) 2010-08-16 2010-08-16 Ｂｉ２Ｔｅ３ 나노선을 이용한 상변화 메모리 소자
US13/011,616 US8581222B2 (en) 2010-08-16 2011-01-21 Phase change memory device comprising bismuth-tellurium nanowires

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100078800A KR101089320B1 (ko) 2010-08-16 2010-08-16 Ｂｉ２Ｔｅ３ 나노선을 이용한 상변화 메모리 소자

Publications (1)

Publication Number Publication Date
KR101089320B1 true KR101089320B1 (ko) 2011-12-02

Family

ID=45505552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100078800A KR101089320B1 (ko) 2010-08-16 2010-08-16 Ｂｉ２Ｔｅ３ 나노선을 이용한 상변화 메모리 소자

Country Status (2)

Country Link
US (1) US8581222B2 (ko)
KR (1) KR101089320B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101460500B1 (ko) 2013-02-27 2014-11-11 한양대학교 에리카산학협력단 칼코지나이드계 나노선을 이용한 열화학 가스 센서 및 그 제조방법
CN112490359A (zh) * 2020-11-30 2021-03-12 华中科技大学 一种基于AAO模板的Sb单元素纳米颗粒相变储存器及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US9627611B2 (en) 2012-11-21 2017-04-18 Micron Technology, Inc. Methods for forming narrow vertical pillars and integrated circuit devices having the same
US9306165B2 (en) 2014-03-27 2016-04-05 Micron Technology, Inc. Replacement materials processes for forming cross point memory

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459266B2 (en) 2004-01-30 2008-12-02 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098393B2 (en) * 2001-05-18 2006-08-29 California Institute Of Technology Thermoelectric device with multiple, nanometer scale, elements
US7402851B2 (en) * 2003-02-24 2008-07-22 Samsung Electronics Co., Ltd. Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459266B2 (en) 2004-01-30 2008-12-02 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
대한금속·재료학회지 VOL. 47, NO. 4, PP. 248~255 (2009)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101460500B1 (ko) 2013-02-27 2014-11-11 한양대학교 에리카산학협력단 칼코지나이드계 나노선을 이용한 열화학 가스 센서 및 그 제조방법
CN112490359A (zh) * 2020-11-30 2021-03-12 华中科技大学 一种基于AAO模板的Sb单元素纳米颗粒相变储存器及其制备方法
CN112490359B (zh) * 2020-11-30 2022-08-05 华中科技大学 一种基于AAO模板的Sb单元素纳米颗粒相变储存器及其制备方法

Also Published As

Publication number Publication date
US20120039116A1 (en) 2012-02-16
US8581222B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
Kozicki et al. Nanoscale memory elements based on solid-state electrolytes
Huang et al. Amorphous ZnO based resistive random access memory
Han et al. Phase‐change memory in Bi2Te3 nanowires
Guo et al. Understanding the switching-off mechanism in Ag+ migration based resistively switching model systems
JP3902883B2 (ja) ナノ構造体及びその製造方法
Miller et al. Memristive behavior in thin anodic titania
KR101089320B1 (ko) Ｂｉ２Ｔｅ３ 나노선을 이용한 상변화 메모리 소자
Aglieri et al. Resistive switching in microscale anodic titanium dioxide-based memristors
Ielmini et al. Nanowire-based resistive switching memories: devices, operation and scaling
JP5827414B2 (ja) 混合金属酸化物をベースとするメモリスタ
Sun et al. Influence of carrier concentration on the resistive switching characteristics of a ZnO-based memristor
KR100885434B1 (ko) 저항변화 메모리 소자 및 그 제조방법
Lv et al. Resistive Memory Switching of $\hbox {Cu} _ {x}\hbox {O} $ Films for a Nonvolatile Memory Application
US20160276588A1 (en) Porous siox materials for improvement in siox switching device performances
EP2072644A1 (en) Device and method for the electrochemical deposition of chemical compounds and alloys with controlled composition and or stoichiometry
KR20060061745A (ko) 상전이 나노입자들을 포함하는 상전이 물질층을 구비하는상전이 메모리 소자 및 그 제조방법
Ge et al. Solution-processed inorganic δ-phase CsPbI 3 electronic synapses with short-and long-term plasticity in a crossbar array structure
JP2013177696A (ja) 多元系ナノワイヤーの製造方法
KR101055406B1 (ko) 저항변화 메모리 소자 제조방법 및 이에 따라 제조된 저항변화 메모리 소자
Rosezin et al. Electroforming and resistance switching characteristics of silver-doped MSQ with inert electrodes
Wu et al. Resistive switching behavior of Sb2S3 thin film prepared by chemical bath deposition
US8940577B2 (en) Programmable metallization cells and methods of forming the same
Aglieri et al. Forming-free and self-rectifying resistive switching effect in anodic titanium dioxide-based memristors
US9388498B2 (en) Electrochemical liquid-liquid-solid deposition processes for production of group IV semiconductor materials
KR101515754B1 (ko) 비스무트-안티모니계 저항 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191126

Year of fee payment: 9