JP5827414B2 - 混合金属酸化物をベースとするメモリスタ - Google Patents

混合金属酸化物をベースとするメモリスタ Download PDF

Info

Publication number
JP5827414B2
JP5827414B2 JP2014540997A JP2014540997A JP5827414B2 JP 5827414 B2 JP5827414 B2 JP 5827414B2 JP 2014540997 A JP2014540997 A JP 2014540997A JP 2014540997 A JP2014540997 A JP 2014540997A JP 5827414 B2 JP5827414 B2 JP 5827414B2
Authority
JP
Japan
Prior art keywords
memristor
active layer
impedance state
memristors
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014540997A
Other languages
English (en)
Other versions
JP2015502031A (ja
Inventor
パヴロヴィッチ アレクヒン,アナトリー
パヴロヴィッチ アレクヒン,アナトリー
セルゲーヴィッチ バトゥリン,アンドレイ
セルゲーヴィッチ バトゥリン,アンドレイ
パヴロヴナ グリガル,イリナ
パヴロヴナ グリガル,イリナ
アレクサンドロヴァ グドコヴァ,スヴェトラナ
アレクサンドロヴァ グドコヴァ,スヴェトラナ
ミハイロヴィッチ マルキーヴ,アンドレイ
ミハイロヴィッチ マルキーヴ,アンドレイ
アレクサンドロヴァ チュプリック,アナスタシア
アレクサンドロヴァ チュプリック,アナスタシア
Original Assignee
フェデラル ステート バジェタリー インスティテューション “フェデラル エージェンシー フォー リーガル プロテクション オブ ミリタリー、 スペシャル アンド デュアル ユーズ インテレクチュアル アクティビティー リザルツ” (エフエスビーアイ “ファルピアール”)
フェデラル ステート バジェタリー インスティテューション “フェデラル エージェンシー フォー リーガル プロテクション オブ ミリタリー、 スペシャル アンド デュアル ユーズ インテレクチュアル アクティビティー リザルツ” (エフエスビーアイ “ファルピアール”)
モスクワ インスティチュート オブ フィジックス アンド テクノロジー(ステート ユニバーシティ)(エムアイピーティー)
モスクワ インスティチュート オブ フィジックス アンド テクノロジー(ステート ユニバーシティ)(エムアイピーティー)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フェデラル ステート バジェタリー インスティテューション “フェデラル エージェンシー フォー リーガル プロテクション オブ ミリタリー、 スペシャル アンド デュアル ユーズ インテレクチュアル アクティビティー リザルツ” (エフエスビーアイ “ファルピアール”), フェデラル ステート バジェタリー インスティテューション “フェデラル エージェンシー フォー リーガル プロテクション オブ ミリタリー、 スペシャル アンド デュアル ユーズ インテレクチュアル アクティビティー リザルツ” (エフエスビーアイ “ファルピアール”), モスクワ インスティチュート オブ フィジックス アンド テクノロジー(ステート ユニバーシティ)(エムアイピーティー), モスクワ インスティチュート オブ フィジックス アンド テクノロジー(ステート ユニバーシティ)(エムアイピーティー) filed Critical フェデラル ステート バジェタリー インスティテューション “フェデラル エージェンシー フォー リーガル プロテクション オブ ミリタリー、 スペシャル アンド デュアル ユーズ インテレクチュアル アクティビティー リザルツ” (エフエスビーアイ “ファルピアール”)
Publication of JP2015502031A publication Critical patent/JP2015502031A/ja
Application granted granted Critical
Publication of JP5827414B2 publication Critical patent/JP5827414B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Semiconductor Memories (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Thyristors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

発明の詳細な説明
本発明は、適切な材料をベースとするマイクロサイズの電子デバイスおよびナノサイズの電子デバイスに関する。また、本発明は、安定な特性および再現可能な特性を備えるメモリスタデバイスをベースとするコンピュータシステムの製造に使用され得る。
人工の神経回路網のアナログのアーキテクチャの使用は、古典的なノイマン型計算機において一般に使用されるデジタル方式と比較して、コマンド処理の方式を最大限活用することを可能とするコンピュータシステムの製造について、新たな展望を開く。
提案される神経の形態を有するシステムの心臓部は、メモリスタ(通過する電荷に比例して電気抵抗が変化するバイポーラデバイス)である。上記メモリスタの電気的な特性は、その動作の履歴によって決定される。そのことは、生物の神経系におけるシナプスの特性と類似している。電気回路における4番目の受動素子であるメモリスタの概念(メモリスタは抵抗器+記憶装置であること)は、1971年に初めて導入された[L.O. Chua, IEEE Trans. Circuit Theory 1971, 18, p. 507]。2008年まで、上記メモリスタのシステムは、信号処理のシミュレーション、非線形半導体系の挙動、電気化学過程および人間の脳神経のシミュレーションのための数学的な抽象概念として使用されるのみであった。しかしながら、実際には、微視的構造に関して、電気抵抗の変化が無視できるほどわずかであったので、上記メモリスタの効果は、実証されなかった。例えば、酸素空孔が、約5nmの厚さの二酸化チタン(TiO)層において、移動する場合に、電界の印加における超微細誘電体層における電荷の流れのために、上記メモリスタの効果が、ナノスケールの金属−誘電体−金属の構造体において起こり得ることを、ヒューレット・パッカード社の研究者が、ナノスケールの構造物を作製する機会が生じた際に、初めて実験的に示した[DB Strukov, G.S. Snider, D.R. Stewart, R.S. Williams. The missing memristor found. Nature 2008 , 453 , p. 80; Williams R.S., Yang J., Pickett M., Ribeiro G., Strachan J.P. Memristors based on mixed-metal-valence compounds. WO2011028208. 10.03.2011]。最近は、対称的なPt電極を備える酸化チタンの層における抵抗切替機構が、包括的に研究されている[J.J. Yang et al. Memristive switching mechanism for metal/oxide/metal nanodevices. Nature Nanotechnology 2008, 3, p. 429; J.P. Strachan, J.J. Yang et al. Nanotechnology 2009, 20, p. 485701]。
遷移金属酸化物をベースとするメモリスタを含んでいる、メモリスタの大部分の種類において、例えば、動作過電圧、低インピーダンス状態における抵抗値および高インピーダンス状態における抵抗値等のパラメータに関する値における安定性の不足および再現が不可能なことは、いまだ未解決の問題のままである[S. H. Jo, T. Chang, I. Ebong et al. Nanoscale Memristor Device as Synapse in Neuromorphic Systems. Nano Lett. 2010, 10, p. 1297; Q. Xia, J. J. Yang, Wei Wu et al. Self-Aligned Memristor Cross-Point Arrays Fabricated with One Nanoimprint Lithography Step. Nano Lett. 2010, 10, p. 2909]。この問題は、多くの場合、各々のメモリスタのセルの稼働時間によって解決される[Q. Xia, J. J. Yang, Wei Wu et al. Self-Aligned Memristor Cross-Point Arrays Fabricated with One Nanoimprint Lithography Step. Nano Lett. 2010 , 10 , p. 2909]。しかしながら、この方法は、個々のセルが、十分長期間にわたるインターバルの後に参照され得る場合においても、メモリスタの特性(特に神経の形態を有するシステムにおけるアナログのアーキテクチャに特有な特性に関する)の長期間の安定性を保証するものではない。
メモリスタの特性が不安定である主要な原因は、メモリスタのセルの非理想的なジオメトリーまたは非理想的な活性層に起因する、メモリスタの活性層における電界の不均一な分布である。従って、メモリスタの特性における安定性を改善するために2つの方法が存在する:上記2つの方法は、ジオメトリーを改善すること、同様にメモリスタの活性層および電極を形成するための新たな材料および新たな方法を探すことである。理想的には、両者の方法が並行して用いられるべきであるが、メモリスタの基本セルを改善することが可能となるので、後者の方法が主たる方法となる。
上述したとおり、メモリスタの効果は、Pt−TiO−Ti2n−1−Pt系に関して、2008年に初めて示された[D.B. Strukov, G.S. Snider, D.R. Stewart, R.S. Williams. The missing memristor found. Nature 2008, 453, p. 80]。最近、種々の代替材料が、メモリスタの活性層として用いるために提案されている。メモリスタの効果は、ナノ空孔−イオン溶液系において[M. Krems, Y.V. Pershin, M. Di Ventra. Nano Lett. 2010 , 10 , p. 2674]、導電性ポリマーをベースとする装置において[T. Berzina, S. Erokhina, P. Camorani et al. Applied materials & interfaces 2009 , 1 , p. 2115]、そして、タンパク質の分子上にて[Dianzhong W. Manufacturing method for protein structure quick switch memristor array. CN101630662. 20.02.2010]示され、ナノ粒子が、集合し[Kim Т.Н., Cheon J.W., Jang J.-T. Nanoparticle assembly-based switching device. WO2010062127. 03.06.2010]、特に単結晶のマグネタイトのナノ粒子(Fe)が、集合する[Т.Н. Kim, E.Y. Jang, N.J. Lee et al. Nano Lett. 2009, 9, p. 2229]。しかしながら、上記の材料をベースとするメモリスタは、集積回路を作製するための近代シリコン技術についての特色のない方法によって形成される。それゆえに、メモリスタの活性層としてこれらの材料を使用することは、実質的に、最近の製品の内部にメモリスタを組み込むことの妨げになる。
上記組み込みを単純化し、製造のコストを削減するために、3層の構造体が、メモリスタの活性層として用いられる。そして、上記3層の構造体は、n型半導体、真性半導体およびp型半導体の、数ナノメートルの厚さの、連続的な層から成る[Wen D., Bai X. Nanostructure quick-switch memristor and method of manufacturing the same. WO 2011000316 . 06.01.2011]。高インピーダンス状態から低インピーダンス状態への比較的速い速度での切り替え、および逆方向の比較的速い速度での切り替え(PINダイオードに類似する)は、上記のメモリスタデバイスの付加的な利点である。しかしながら、上記のメモリスタの特性は、再現性が不十分である。そのことは、ナノ電極を用いる場合、数ナノメートルの厚さを備えるドープされた半導体層におけるドーパントの凝集および分布が、メモリスタのセルの抵抗値に大きく寄与し得るという事実によって規定される。
広範囲にわたる材料がメモリスタの活性層として用いられてきたにもかかわらず、金属−誘電体−金属のナノ構造体は、最もよく知られており、最も有望な材料のままである。この種類の構造体は、上で述べた多くの構造体とは対照的に、シリコン集積回路についての最先端の技術について用いられる従来の方法によって、形成される。従って、メモリスタの作製のために、金属−誘電体−金属のナノ構造体を広範囲に使用することが、最近の製品の内部に上記のメモリスタデバイスを潜在的に組み込むことについての利便性および効率性によって決定される。その上、メモリスタの技術に適用する際の、金属酸化物(特に、遷移金属酸化物)の可能性は、いまだ完全には研究されていない。
従来のTiO−Ti2n−1の層において、フィルムの厚さ方向の電荷担体(酸素空孔)の分布は、ランダムな性質のものであり、メモリスタの電荷担体の効果的な調節のために、活性層の容量内部に調整されたドーピングのプロファイルを作成することが注目されている[Quitoriano N.J., Kuekes P.J., Yang J. Controlled placement of dopants in memristor active regions. WO2010085225. 29.07.2010]。類似した結果が、多くの価電子を有する元素を活性層の容量内へイオン注入し、続けてアニール処理を行うことによって、得られ得る[Tang D., Xiao N. Method for forming memristor material and electrode structure with memristance. US20090317958. 24.12.2009]。このことが行われた場合、負電荷を帯びた空孔が豊富な領域が、一定の深さにて形成される。しかしながら、イオン注入を用いることは、10nm以上のフィルム厚さにおける、注入される原子、およびそれに対応する電荷担体が豊富な領域の量、並びに、分布を正確に調節し、柔軟に調整することを可能とする。メモリスタの活性層は、多くの場合、約3nm〜10nmの厚さを有しているので、上記のイオン注入法は、ドーパントの均一な分布を形成するために最適ではない。従って、上記のイオン注入法は、メモリスタの特性における安定性を改善しない。
多くの有望な酸化物が、メモリスタの活性層のための材料として用いられるために提案されている[Williams RS, Yang J., Pickett M., Ribeiro G., Strachan JP Memristors based on mixed-metal-valence compounds. WO2011028208. 10.03.2011]:
TiO−Ti2n−1、ここでn=3〜9、
ZrO−Zr2−x、ここで、x=0.01〜0.5、
HfO−HfO2−x、ここで、x=0.01〜0.5、
TiZrHf−(TiZrHf2n−1、ここで、a+b+c=1、d+e+f=1、n=3〜15、
VO−V2n−1、ここで、n=3〜9、
NbTa−(VNbTa2n−1、ここで、a+b+c=1、d+e+f=1、n=3〜12、
Nb−NbO
Nb−多成分性酸化物Nb(酸化度、+5または+4)(Nb−NbO2+xを含んでいる)、ここでx=−0.5〜0.5、
Ta−TaO
Ta−多成分性酸化物Ta(酸化度、+5または+4)(Ta−TaO2+xを含んでいる)、ここでx=−0.5〜0.5、
MoO−Mo3n−1、ここで、n=4〜12、
WO−W3n−1、ここで、n=4〜12、
CrMo−(CrMo3n−1、ここで、a+b+c=1、d+e+f=1、n=4〜15、
Fe−Fe
Ni−Ni
Co−Co
提示された酸化物の広範囲にわたるリストは、ABO型の混合酸化物(ここで、Aは、二価または三価の元素であり、Bは、チタニウム、ジルコニウムまたはハフニウムである)の広範囲のクラスを考慮していない。この種類の酸化物は、広範囲の物理的および構造的な特性を有しており、そのことが、電荷担体の凝集、導電率の値、メモリスタの活性層の均一性の度合いを柔軟に調整することを可能とし、その結果、メモリスタの特性における安定性を改善することが可能となる。
先行技術として認められた多くの技術的に近いデバイスは、A4+4+3−型混合酸化物(ここで、Aは二価の元素、Bは、チタニウム、ジルコニウムまたはハフニウムである)をベースとするメモリスタである[Quitoriano N.J., Ohlberg D.; Kuekes P.J., Yang J. Using alloy electrodes to dope memristors. WO2010085226. 29.07.2010]。
チタニウム原子、ジルコニウム原子またはハフニウム原子のイオン半径と、第2族の金属原子のイオン半径とは、その大きさが大きく異なる(MgおよびTiの一対は除く)ので、その結合エンタルピーは、正の値となり、その結合エネルギーは、十分高くなる。その結果、上記メモリスタは、均一性および導電性が比較的低くなってしまう。言い換えると、上記活性層において、電界の分布が不均一となり、従って、メモリスタの特性における、安定性および再現性が乏しくなる。
本発明の目的は、電流がメモリスタを通過する際にその抵抗値が変化する、メモリスタの特性(動作過電圧、低インピーダンス状態における抵抗値および高インピーダンス状態における抵抗値)における安定性、並びに、再現性の増大である。
上記目的は、少なくとも3つの交代層(すなわち、2つの導電層の間に活性層が位置しており、上記活性層は、混合酸化物であり、上記混合酸化物の第一の成分がチタニウム、ジルコニウムまたはハフニウムであり、第二の成分が、本発明に係る金属であって、それぞれ、チタニウム、ジルコニウムまたはハフニウムのイオン半径の0.7倍〜1.2倍の大きさと等しいイオン半径を有する三価の金属であり、混合酸化物の構成要素の比率を%で示すと以下の通りである:第一の成分は、60%〜99%、第二の成分は、40%〜1%)から成る、混合金属酸化物ベースのメモリスタを提供することによって達成される。
さらに、混合金属酸化物が、第一の成分としてチタニウムを含んでいる場合は、アルミニウムまたはスカンジウムが、第二の成分として用いられる。混合金属酸化物が、第一の成分としてジルコニウムまたはハフニウムを含んでいる場合は、スカンジウム、イットリウムまたはルテチウムが、第二の成分として用いられる。
以下の図は、提案される素子を説明する。図1:メモリスタのダイアグラム、図2:メモリスタの活性層における第一の副層および第二の副層。
上記混合金属酸化物ベースのメモリスタは、底部の導電性電極2と頂部の導電性電極3との間に位置する活性層1を含んでいる。活性層1は、第一の活性副層4および第二の活性副層5から成る。第二の活性副層5は、活性層1の隣接境界領域6および電極3の境界領域7を含んでいる。電源8は、電極2および電極3に接続される。さらに、電流計9が、上記回路内に接続される。
活性層1は、ABOx型の混合酸化物であり、ここで、成分Bは、チタニウム、ジルコニウムまたはハフニウムであり、一方、成分Aは、成分Bのイオン半径の大きさと近い大きさのイオン半径を有する三価の金属である。この場合は、成分Bがチタニウムである場合、その後、アルミニウムまたはスカンジウムが成分Aとして選択されることとなる。成分Bがジルコニウムまたはハフニウムである場合、成分Aは、スカンジウム、イットリウムまたはルテチウムとなる。
活性層1は、電荷を移動させることを可能とする材料である。混合酸化物である上記活性層における電荷担体は、酸素空孔である。上記電極の化学組成および構造に応じて、電源8を用いて、電極間に特定の大きさまたは極性の電界を印加することは、以下の効果のうち少なくとも1つの効果をもたらす:1)電極3を通過する酸素原子の拡散、および電極3と活性層1との界面における酸素原子の凝集;2)活性層1と接する、電極3の境界領域7の酸化(または回復)および、その結果、頂部の電極と活性層との界面または底部の電極と活性層の界面に近い酸素空孔が過剰(または不足)となること。従って、上記の電界の印加は、上記活性層における電荷担体の凝集、および、上記活性層の厚さ方向における電荷担体の分布を変化させる。上記活性層の抵抗値が変化し、変化は、電流計9を用いて記録される。
従って、活性層1は、機能的に2つの副層(第一の活性副層4および第二の活性副層5)に分けられ得る。第一の活性副層4は、名目上、半導体または誘電体である。従って、第一の活性副層4は、イオンを移動させることが可能であり、その場合において、上記イオンは、不純物原子と類似する役割を果たし、かつ、電荷担体である。すなわち、実質的には、第一の活性副層4は、イオン伝導率の低い導体である。第一の活性副層4が備えるこの特性は、メモリスタを通過する電荷担体の流れを調節するために必要とされる。第二の活性副層5は、第一の活性副層4に対する電荷担体の源である。混合金属酸化物をベースとするメモリスタに関して、第二の活性副層5は、電圧の印加における、酸化および回復にさらされる電極3の境界領域7と、電極3の境界領域7の酸化の間において、上記酸素空孔が豊富であり、電極3の境界領域7の回復の間において、上記酸素空孔が枯渇する、活性層1の隣接境界領域6とのセットである。
電源8由来の電界を印加する場合、上記活性層における、電極2と電極3との間の上記酸素空孔は、第一の活性副層4と第二の活性副層5との間の境界の偏りのために、上記デバイスの垂直軸に沿ってナノメートルの距離を漂流し、結果として、上記メモリスタの抵抗値を変動させる。
上述の混合金属酸化物は、上記活性層の材料として用いられ、かつ、チタニウム原子、ジルコニウム原子またはハフニウム原子のイオン半径と3族の金属原子のイオン半径とは、ほとんど差異はない(3族の金属原子のイオン半径は、一般的に、チタニウム原子、ジルコニウム原子またはハフニウム原子のイオン半径の約0.7倍〜約1.2倍の大きさである)ので、その結合エンタルピーは、負の値となり、その結合エネルギーは、かなり小さくなる。特に、ジルコニウムのイオン半径の大きさ(イオン半径の表に従って、0.079nm)に対する、イットリウムのイオン半径の大きさ(イオン半径の表に従って、0.093nm)の割合は、1.18である。適切なことには、Y0.1Zr0.9の混合酸化物におけるジルコニウムとイットリウムとの結合エンタルピーは、負の値であり、約−0.05eV/カチオンである一方、結合エネルギーは、小さく、0.03eV/カチオンである。
負の値の結合エンタルピーおよび低い値の結合エネルギーを備える、上記混合金属酸化物をベースとするメモリスタの活性層は、高い均一性および導電性を備えることとなる。言い換えると、上記活性層は、上記混合金属酸化物をベースとするメモリスタにおける、非常に安定的であり、再生可能な特性を提供することとなる。
[クレームに係るメモリスタの実施例]
[実施例1]
9種類の混合金属酸化物をベースとするメモリスタにおける、スイッチマトリックスを実施するために、1cm×1cmの大きさの基板が、シリコン・ウエハーから切り出され、用いられた。上記基板と上記スイッチマトリックスとの絶縁性のために、100nmの厚さのSiOである酸化物が、室内環境にて1000℃で熱的酸化されることによって、上記基板上において形成された。続いて、電子ビームによるリソグラフィの方法を用いて、3つの底部電極が、上記基板の中央にて形成され、幅300nmおよび長さ50ミクロンを有する長方形の一片として、パラジウム製である、一群の平行なナノワイヤーを構成した。上記ナノワイヤー間の距離は、5μmであった。上述のパラジウム層の厚さは、20nmであった。
電子ビームによるリソグラフィの個々のサイクルにおいて、100×100μmの3つのパラジウム導体パッド、並びに、幅300nmおよび厚さ100nmのパラジウムワイヤーが作製され、上記底部電極と上記パラジウムのパッドとの間に、電気接触が与えられた。
活性層は、形成された上記底部電極と共に、上記基板上に堆積された。この目的のために、厚さ20nmのAl0.15Ti0.85混合酸化物が、原子積層堆積の方法によって、適用された。Al0.15Ti0.85のフィルムは、基板の温度300℃にて、以下の反応サイクルの反復と共に、堆積された:第一のサイクル、Al(CH−HO、および、24のサイクル、Ti(OC−HO。上記サイクルの全体の数は、500サイクルであった。
Al0.15Ti0.85誘電体層による、上記底部電極の導体パッドの完全な被覆および電気絶縁性を防ぐために、上記誘電体層の適用に先行して、上述のサンプルの表面は、ポリメチルメタクリレートの電子レジストを用いて完全に被覆された。上記サンプルの中央において、25μm×25μmの大きさの正方形の窓が、電子ビームによるリソグラフィを用いて開かれた。その後に、上記混合酸化物が適用された。上記レジストの除去において、上記誘電体層は、電極の中央部分のみに残留する一方、そのエッジ部分は、導電性が維持された。
さらに、電子ビームによるリソグラフィを用いて、3つの頂部電極が形成され、お互いに平行であり、上記底部電極と直交する、一群のチタニウムのナノワイヤーを構成した。上記頂部電極は、300nmの幅および50μmの長さを有し、上記ナノワイヤー間の距離は、5μmであった。上述のチタニウム層の厚さは、50nmであった。上記頂部電極は、上記サンプル上に配置されたことから、上記頂部電極は、上記底部電極に対して9つの交差点を形成した。この場合、パラジウムナノワイヤーおよびチタニウムナノワイヤーの断面は、長方形であった。
電子ビームによるリソグラフィの個々のサイクルにおいて、100×100μmの大きさの3つのパラジウムの導体パッド、並びに、幅300nmおよび厚さ100nmのパラジウムワイヤーが作製され、上記頂部電極と上記パラジウムのパッドとの間に、電気接触が与えられた。
塩化第二鉄水溶液中における銅エッチングの標準的な方法を使用して、側面の大きさ3×3mmの銅の正方形導体パッドを備える基板が、3×3cmの大きさの、ホイルで覆われたガラス繊維の積層体から製造された。
上記基板上における上記ナノワイヤーと上記導体パッドとの間の電気接触が、熱圧縮溶接を用いて、直径25μmの金のワイヤーによって与えられた。
上記頂部電極と底部電極との間の対によって、メーターであるAgilent U2722Aは、連結され、電源装置および電流計を含んでいた。上記メーターのための標準的な制御ソフトウェアが、−2.5V〜2.5Vの電圧範囲において、電流−電圧の特性を測定するために使用され、同様に、高インピーダンス状態から低インピーダンス状態へとメモリスタを切り替え、かつ、逆に低インピーダンス状態から高インピーダンス状態へとメモリスタを切り替えるために使用された。メモリスタの、高インピーダンス状態および低インピーダンス状態の抵抗値は、高インピーダンス状態から低インピーダンス状態への切り替え、および、逆に低インピーダンス状態から高インピーダンス状態への切り替えを10サイクルにわたって行った平均値として求めた。
Al0.15Ti0.85混合酸化物をベースとする、形成された上述の9つのメモリスタは、以下の特性を示した:高インピーダンス状態から低インピーダンス状態への動作過電圧は、2.1±0.2Vであった。0.3Vの電圧にて測定された高インピーダンス状態における抵抗値は、ROFF=12200±500オーム、RON=930±50オームであった。高インピーダンス状態における抵抗値と低インピーダンス状態における抵抗値との最大の差は、5.5%以内であり、動作過電圧の差は、10%を越えなかった。これらの結果は、上記活性層としてのAl0.15Ti0.85混合酸化物の使用によって、高安定性、かつ、良好な再現性の特性を備えるメモリスタのナノ構造体の作製が可能となることを示す。
[実施例2]
上記メモリスタを実施する第二の例は、第一の例と技術的に類似している。上記2つの例の違いは、以下のものである:1)スイッチマトリックスが、16種のメモリスタによって形成された;2)上記活性層が、5nmの厚さのY0.1Zr0.9混合酸化物によって形成された;3)ジルコニウムが、頂部電極として堆積された。上記ジルコニウム層は、2nmの厚さを有し、上記活性層と直接接していた。上記ジルコニウム層は、10nmの厚さのパラジウムを用いて被覆された。
上述のY0.1Zr0.9混合酸化物をベースとする16種の形成されたメモリスタは、以下の特性を示した:高インピーダンス状態から低インピーダンス状態への動作過電圧は、1.6±0.1Vであった。0.2Vの電圧にて測定された高インピーダンス状態における抵抗値は、ROFF=1450±70オーム、RON=110±7オームであった。高インピーダンス状態における抵抗値と低インピーダンス状態における抵抗値との差は、6%以内であった。これらの得られた結果は、上記活性層としてのY0.1Zr0.9混合酸化物の使用によって、高安定性、かつ、良好な再現性の特性を備えるメモリスタのナノ構造体の作製が可能となることを示す。
[実施例3]
上記メモリスタを実施する第三の例は、第一の例と技術的に類似している。上記2つの例の違いは、以下のものである:1)上記活性層が、6nmの厚さのLu0.45Zr0.65混合酸化物によって形成された;2)ジルコニウムが、頂部電極として堆積された。上記ジルコニウム層は、2nmの厚さを有し、上記活性層と直接接していた。上記ジルコニウム層は、10nmの厚さのパラジウムを用いて被覆された。
上述のLu0.45Zr0.65混合酸化物をベースとする9種の形成されたメモリスタは、以下の特性を示した:高インピーダンス状態から低インピーダンス状態への動作過電圧は、2.1±0.2Vであった。0.2Vの電圧にて測定された高インピーダンス状態における抵抗値は、ROFF=10150±600オーム、RON=6200±200オームであった。高インピーダンス状態における抵抗値と低インピーダンス状態における抵抗値との差は、6%以内であった。動作過電圧の差は、10%を越えなかった。上述の得られた結果は、上記活性層としてのLu0.45Zr0.65混合酸化物の使用によって、高安定性、かつ、良好な再現性の特性を備えるメモリスタのナノ構造体の作製が可能となることを示す。
従って、既知のメモリスタの特性と本発明独自の特性とを組み合わせることによって、新たな技術的な結果を得ることが可能である(すなわち、メモリスタの特性の安定性および再現性を改善することが可能である)。電流がメモリスタを通過する場合に、メモリスタの活性層の均一性および導電性が増大することにより、上記メモリスタの抵抗値が変動する。
図1は、メモリスタのダイアグラムを示す。 図2は、メモリスタの活性層における第一の副層および第二の副層を示す。

Claims (1)

  1. 混合金属酸化物をベースとするメモリスタであって、
    少なくとも3つの交代層を含んでいるメモリスタ、すなわち、
    2つの導電体層の間に活性層が位置しており、
    上記活性層は、混合酸化物であり、
    上記混合金属酸化物の第一の成分がジルコニウムまたはハフニウムであり
    上記混合金属酸化物の第二の成分が、スカンジウムまたはルテチウムであり
    記混合酸化物の構成要素の比率を%で示すと以下の通りであるメモリスタ:
    上記第一の成分は、60%〜99%、
    上記第二の成分は、40%〜1%。
JP2014540997A 2011-11-14 2012-11-02 混合金属酸化物をベースとするメモリスタ Active JP5827414B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
RU2011146089 2011-11-14
RU2011146089/07A RU2472254C9 (ru) 2011-11-14 2011-11-14 Мемристор на основе смешанного оксида металлов
PCT/RU2012/000899 WO2013073993A2 (ru) 2011-11-14 2012-11-02 Мемристор на основе смешанного оксида металлов

Publications (2)

Publication Number Publication Date
JP2015502031A JP2015502031A (ja) 2015-01-19
JP5827414B2 true JP5827414B2 (ja) 2015-12-02

Family

ID=48430324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014540997A Active JP5827414B2 (ja) 2011-11-14 2012-11-02 混合金属酸化物をベースとするメモリスタ

Country Status (5)

Country Link
US (1) US20140332747A1 (ja)
JP (1) JP5827414B2 (ja)
CN (1) CN104054190B (ja)
RU (1) RU2472254C9 (ja)
WO (1) WO2013073993A2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101466967B1 (ko) * 2012-06-13 2014-12-15 한국과학기술연구원 내식성이 향상된 다성분계 열용사용 코팅물질, 그 제조방법 및 코팅방법
RU2540237C2 (ru) * 2012-11-28 2015-02-10 федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) СПОСОБ ФОРМИРОВАНИЯ МЕМРИСТОРА НА ОСНОВЕ ТВЕРДОТЕЛЬНОГО СПЛАВА Si:Me И СТРУКТУРА МЕМРИСТОРА НА ОСНОВЕ ТВЕРДОТЕЛЬНОГО СПЛАВА Si:Me
RU2524415C1 (ru) * 2013-04-18 2014-07-27 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет "МИФИ" (НИЯУ МИФИ) Мемристор на основе смешанного оксида металлов
RU2540486C1 (ru) * 2013-09-27 2015-02-10 федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский национальный исследовательский университет информационных технологий, механики и оптики" (Университет ИТМО) Способ получения резистивного элемента памяти
RU2530534C1 (ru) * 2013-10-02 2014-10-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Московский государственный технический университет радиотехники, электроники и автоматики" Способ изготовления сегнетоэлектрического конденсатора
WO2015167468A1 (en) 2014-04-29 2015-11-05 Hewlett-Packard Development Company, L.P. Resistive memory devices with an oxygen-supplying layer
RU2582232C1 (ru) * 2015-02-11 2016-04-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Иркутский государственный университет" Мемристорный материал
CN104934534A (zh) * 2015-05-19 2015-09-23 中国科学院宁波材料技术与工程研究所 一种生物神经突触仿生电子器件及其制备方法
WO2019078367A1 (ja) 2017-10-19 2019-04-25 学校法人 龍谷大学 メモリスタ及びそれを用いたニューラルネットワーク
US11586884B2 (en) * 2018-02-08 2023-02-21 University Of Massachusetts Artificial neurons using diffusive memristor
RU189045U1 (ru) * 2018-12-26 2019-05-07 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Нижегородский государственный университет им. Н.И. Лобачевского" Оксидный мемристор с концентраторами электрического поля
RU2706207C1 (ru) * 2018-12-26 2019-11-14 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Нижегородский государственный университет им. Н.И. Лобачевского" Способ изготовления мемристора с наноконцентраторами электрического поля
CN110911560B (zh) * 2019-11-29 2021-10-08 华中科技大学 一种平面型忆阻器及其制备方法
RU202461U1 (ru) * 2020-10-01 2021-02-18 Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В.И. Ульянова (Ленина)" Мемристивный синапс

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU94016378A (ru) * 1991-08-19 1996-08-27 Энерджи Конвершн Дивайсиз Одноячеечные элементы памяти и матрицы, изготавливаемые из них, способы модуляции в монокристаллическом полупроводниковом материале
JP2008028228A (ja) * 2006-07-24 2008-02-07 Seiko Epson Corp 可変抵抗素子および抵抗変化型メモリ装置
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
RU2343587C2 (ru) * 2006-12-07 2009-01-10 Федеральное государственное образовательное учреждение высшего профессионального образования Санкт-Петербургский государственный университет (СПбГУ) Запоминающее устройство с диэлектрическим слоем на основе пленок диэлектриков и способ его получения
JP2008177469A (ja) * 2007-01-22 2008-07-31 Fujitsu Ltd 抵抗変化型素子および抵抗変化型素子製造方法
KR101482814B1 (ko) * 2007-07-25 2015-01-14 인터몰레큘러 인코퍼레이티드 다중상태 비휘발성 메모리 소자
US8343813B2 (en) * 2009-04-10 2013-01-01 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
US8008096B2 (en) * 2008-06-05 2011-08-30 Intermolecular, Inc. ALD processing techniques for forming non-volatile resistive-switching memories
US8304754B2 (en) * 2008-11-12 2012-11-06 Sandisk 3D Llc Metal oxide materials and electrodes for Re-RAM
WO2010085241A1 (en) * 2009-01-20 2010-07-29 Hewlett-Packard Development Company, L.P. Multilayer memristive devices
US8878342B2 (en) * 2009-01-26 2014-11-04 Hewlett-Packard Development Company, L.P. Using alloy electrodes to dope memristors
WO2010085225A1 (en) * 2009-01-26 2010-07-29 Hewlett-Packard Development Company, L.P. Controlled placement of dopants in memristor active regions
CN101593810B (zh) * 2009-07-02 2011-04-06 黑龙江大学 纳米结构开关忆阻器及其制造方法
CN102484127B (zh) * 2009-09-04 2015-07-15 惠普开发有限公司 基于混合金属价键化合物的记忆电阻
US8063395B2 (en) * 2009-09-30 2011-11-22 Hewlett-Packard Development Company, L.P. Memristor amorphous metal alloy electrodes
US8487292B2 (en) * 2010-03-16 2013-07-16 Sandisk 3D Llc Resistance-switching memory cell with heavily doped metal oxide layer
JP2011204785A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 不揮発性記憶装置
WO2012118481A1 (en) * 2011-02-28 2012-09-07 Hewlett-Packard Development Company, L.P. Memristive elements that exhibit minimal sneak path current

Also Published As

Publication number Publication date
WO2013073993A8 (ru) 2014-06-19
US20140332747A1 (en) 2014-11-13
CN104054190A (zh) 2014-09-17
CN104054190B (zh) 2016-08-24
JP2015502031A (ja) 2015-01-19
WO2013073993A3 (ru) 2013-07-11
RU2472254C1 (ru) 2013-01-10
RU2472254C9 (ru) 2013-06-10
WO2013073993A2 (ru) 2013-05-23

Similar Documents

Publication Publication Date Title
JP5827414B2 (ja) 混合金属酸化物をベースとするメモリスタ
Zhang et al. Understanding the coexistence of two bipolar resistive switching modes with opposite polarity in Pt/TiO2/Ti/Pt nanosized ReRAM devices
Liang et al. Single CuO x nanowire memristor: forming-free resistive switching behavior
Jiang et al. Sub-10 nm Ta channel responsible for superior performance of a HfO2 memristor
Huang et al. Manipulated transformation of filamentary and homogeneous resistive switching on ZnO thin film memristor with controllable multistate
TW201133967A (en) Memristors based on mixed-metal-valence compounds
Sun et al. Influence of carrier concentration on the resistive switching characteristics of a ZnO-based memristor
Wang et al. Atomic layer deposited oxide-based nanocomposite structures with embedded CoPt x nanocrystals for resistive random access memory applications
WO2010080079A1 (en) Memristor devices configured to control bubble formation
Huang et al. Resistive switching of Sn-doped In 2 O 3/HfO 2 core–shell nanowire: geometry architecture engineering for nonvolatile memory
Baek et al. Nonvolatile memory devices prepared from sol–gel derived niobium pentoxide films
Hu et al. Resistive switching and synaptic learning performance of a TiO2 thin film based device prepared by sol–gel and spin coating techniques
Prakash et al. Impact of electrically formed interfacial layer and improved memory characteristics of IrO x/high-κ x/W structures containing AlO x, GdO x, HfO x, and TaO x switching materials
Tian et al. Resistance switching characteristics of Ag/ZnO/graphene resistive random access memory
Liu et al. Effect of film thickness and temperature on the resistive switching characteristics of the Pt/HfO2/Al2O3/TiN structure
Xue et al. Ultralow set voltage and enhanced switching reliability for resistive random-access memory enabled by an electrodeposited nanocone array
Mahata et al. Synaptic plasticity and quantized conductance states in TiN-Nanoparticles-Based memristor for neuromorphic system
RU189045U1 (ru) Оксидный мемристор с концентраторами электрического поля
RU2524415C1 (ru) Мемристор на основе смешанного оксида металлов
RU2706207C1 (ru) Способ изготовления мемристора с наноконцентраторами электрического поля
Wang et al. Vacancy-induced resistive switching and synaptic behavior in flexible BST@ Cf memristor crossbars
CN109873075B (zh) 磁电耦合器件
Herzog et al. Oxygen vacancy injection-induced resistive switching in combined mobile and static gradient doped tin oxide nanorods
JP2011176041A (ja) 単一金属酸化物ナノ粒子による抵抗変化メモリおよびその作製方法
Zhan et al. Digital and analog functionality in monolayer AlOx-based memristors with various oxidizer sources

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151015

R150 Certificate of patent or registration of utility model

Ref document number: 5827414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250