CN101593810B - 纳米结构开关忆阻器及其制造方法 - Google Patents
纳米结构开关忆阻器及其制造方法 Download PDFInfo
- Publication number
- CN101593810B CN101593810B CN200910072447.9A CN200910072447A CN101593810B CN 101593810 B CN101593810 B CN 101593810B CN 200910072447 A CN200910072447 A CN 200910072447A CN 101593810 B CN101593810 B CN 101593810B
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- type semiconductor
- die plate
- memristor
- nano
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002086 nanomaterial Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 126
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 30
- 230000007935 neutral effect Effects 0.000 claims abstract description 26
- 238000001755 magnetron sputter deposition Methods 0.000 claims abstract description 4
- 239000002071 nanotube Substances 0.000 claims description 38
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 22
- 239000002070 nanowire Substances 0.000 claims description 10
- 229910052697 platinum Inorganic materials 0.000 claims description 10
- 239000003792 electrolyte Substances 0.000 claims description 9
- 238000005868 electrolysis reaction Methods 0.000 claims description 8
- 238000005275 alloying Methods 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 230000005684 electric field Effects 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 4
- 238000002156 mixing Methods 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000000608 laser ablation Methods 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 claims description 3
- 239000004417 polycarbonate Substances 0.000 claims description 3
- 238000001771 vacuum deposition Methods 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 3
- 238000013019 agitation Methods 0.000 claims description 2
- 239000008367 deionised water Substances 0.000 claims description 2
- 229910021641 deionized water Inorganic materials 0.000 claims description 2
- 229920000515 polycarbonate Polymers 0.000 claims description 2
- 238000010189 synthetic method Methods 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000002120 nanofilm Substances 0.000 abstract 3
- 238000013500 data storage Methods 0.000 abstract 1
- 238000004049 embossing Methods 0.000 abstract 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 24
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000006386 memory function Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 241000193935 Araneus diadematus Species 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66166—Resistors with PN junction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0073—Write using bi-directional cell biasing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Micromachines (AREA)
Abstract
纳米结构开关忆阻器及其制造方法，涉及到一种纳米结构忆阻器结构与制造方法，它克服了现有的忆阻器制造模型开关速度相对比较低的问题。本发明的纳米结构开关忆阻器包括有三层纳米膜，分别为P型半导体层、中性半导体层和N型半导体层，所述忆阻器的两个电极还可以采用交叉布置的方式。本发明的制作方法中，采用电解的方法在多孔模板的纳米孔洞中制作纳米金属线，所述纳米金属线用于连接三层纳米膜和电极，所述的三层纳米膜采用磁控溅射的方法获得，最后采用压印技术制备忆阻器的电极引线。本发明所述的忆阻器的开关速度快，更适用于在即将出现的更快、更节能的即开型PC或模拟式计算机中实现存储数据功能。
Description
技术领域
本发明涉及一种忆阻器结构及其制作方法，具体涉及到一种纳米结构的快速开关忆阻器及其制造方法。
背景技术
目前现有的忆阻器的结构是美国专利US20080090337A1公开的结构，美国惠普公司实验室研究人员Dmitri B.Strukov，Gregory S.Snider，Duncan R.Stewart & R.Stanley Williams在2008年5月1日出版的英国《自然》杂志上发表论文The missing memristor found宣称，他们已经证实了电路世界中的第四种基本元件——记忆电阻器，简称忆阻器(Memristor)的存在，并成功设计出一个能工作的忆阻器实物模型。他们像制作三明治一样，将纳米级的二氧化钛半导体薄膜TiO2-x/TiO2夹在由铂制成的两根纳米线之间，做成Pt/TiO2-x/TiO2/Pt纳米结构，制作忆阻的窍门是使其组成部分只有5纳米大小，也就是说，仅相当于人一根头发丝的1万分之一那么细。公知的忆阻器制造模型实际上就是一个有记忆功能的非线性电阻器，通过控制电流的变化可改变其阻值，如果把高阻值定义为“1”，低阻值定义为“0”，则这种电阻就可以实现存储数据的功能。公知的忆阻器制造模型是由两根铂纳米线之间夹一层纳米级的缺氧二氧化钛薄膜和中性二氧化钛薄膜构成，虽然结构简单，但是开关速度相对比较低。
发明内容
为了克服现有的忆阻器制造模型开关速度相对比较低的问题，本发明提供一种纳米结构开关忆阻器及其制造方法。
本发明的纳米结构开关忆阻器，它包括上电极、下电极，它还包括三层纳米膜，所述三层纳米膜由N型半导体层、中性半导体层和P型半导体层叠加组成，其中P型半导体层与上电极电气连接，N型半导体层与下电极电气连接。
本发明还提供一种纳米结构开关忆阻器，它包括公共电极、两个多孔模板、多个上电极和三层纳米膜，所述三层纳米膜由P型半导体层、中性半导体层和N型半导体层叠加组成，所述多孔模板中带有多个相互独立的纳米直径的通孔，所述多个纳米直径的通孔呈矩阵式排列，并且每个纳米直径通孔中嵌有贯穿的纳米金属线，其中一个多孔模板的上表面与N型半导体层的下表面连接，所述多孔模板的下表面连接公共电极，并且所述公共电极通过所述多孔模板中的多条纳米金属线与N型半导体层电气连接；另一个多孔模板的下表面连接P型半导体层的上表面，所述多孔模板的上表面上固定有多个上电极，每个上电极通过所述多孔模板中的一条纳米金属线与P型半导体层电气连接。
本发明中所述的三层纳米膜中的每一层纳米层的厚度相同或不相同均可，三层纳米膜的总厚度小于100nm，并大于3nm；
其中，每一层的纳米膜的厚度为1nm至33nm；
所述N型半导体层的材料为TiO2-x缺氧纳米材料；所述中性半导体层的材料为TiO2中性纳米材料；所述P型半导体层的材料为TiO2+x富氧纳米材料。
上述纳米结构开关忆阻器的制作方法的具体过程为：
步骤一、在一个多孔模板的下表面采用真空镀膜的方法蒸镀一层金或铂金属膜作为公共电极；
步骤二、在镀得的金属膜上焊接一条用于连接直流电源负极的导线；
步骤三、将步骤二获得的多孔模板放入电解槽中进行电解，在多孔模板的通孔中形成纳米金属线，并且所述纳米金属线的端头与多孔模板的上表面平齐；
步骤四、将步骤三获得的多孔模板放入磁控溅射机中，在所述多孔模板的上表面溅射一层厚度为1nm至33nm的N型半导体层，然后再溅射一层厚度为1nm至33nm的中性半导体层，然后再溅射一层厚度为1nm至33nm的P型半导体层；在该步骤中，在所述多孔模板(12)的上表面溅射一层厚度为1nm至33nm的N型半导体层(15)时，将该多孔模板(12)中的纳米金属线(14)与该N型半导体层(15)采用界面原位合金化的方法电气连接在一起，形成下电极；
步骤五、将带有纳米金属线的多孔模板与P型半导体层采用界面原位合金化的方法电气连接在一起，形成上电极；
步骤六、在与P型半导体层17连接的带有纳米金属线的多孔模板的上表面采用激光刻蚀或压印技术制备忆阻器的多个上电极；
步骤七、对步骤一至六获得的纳米结构忆阻器单元开关阵列采用封装测试工艺进行封装。
本发明还提供另一种纳米结构开关忆阻器，它包括一对上电极、一对下电极、两根纳米金属线和三层纳米膜，所述一对上电极、一对下电极和两根纳米金属线以三层纳米膜为中心、交叉布置，所述三层纳米膜由N型半导体层、中性半导体层和P型半导体层叠加组成，其中P型半导体层通过一根纳米金属线同时与一对上电极电气连接，N型半导体层通过另一根纳米金属线同时与一对下电极电气连接。
本发明的结构与美国专利US20080090337A1公开的结构的不同之处在于，在两个铂纳米线之间增加了一层P型半导体层17，形成双注入效应。
本发明所述的忆阻器单元开关，是一种有记忆功能的非线性电阻器，即通过控制电流的变化可改变其阻值，如果把高阻值定义为“1”，低阻值定义为“0”，则这种电阻也可以实现存储数据的功能，而且在与专利US20080090337A1公开的结构中元件长度D相同的情况下，本发明所述的忆阻器的开关速度提高1倍。
本发明的纳米结构忆阻器的制造方法简单，制造成本低，制造获得的忆阻器开关速度更快，能够满足目前数字电子领域对开关速度越来越快的要求，为将出现的更快更节能的即开型PC或模拟式计算机提供可以实现存储数据功能的新型忆阻器开关元件结构。
附图说明
图1是纳米结构开关忆阻器的理想结构示意图，图2是纳米结构开关忆阻器存在金属与半导体材料之间的接触势垒的理想结构示意图。图3是纳米结构开关忆阻器结构的纳米结构忆阻器单元开关开始启动或切换到开状态时的立体结构示意图；图4是图3所示的处于开状态的纳米结构忆阻器单元开关的平面结构示意图；图5为处于开状态下的纳米结构忆阻器单元开关的等效电路示意图；图6是为处于开状态的纳米结构忆阻器单元开关的能带图。图7是纳米结构开关忆阻器的纳米结构忆阻器单元开关开始启动或切换到关闭状态时的立体结构示意图。图8是图7所示的处于关闭状态的纳米结构忆阻器单元开关的平面结构示意图；图9是处于关闭状态的纳米结构忆阻器单元开关的等效电路示意图；图10是处于关闭状态的纳米结构忆阻器单元开关的能带图。图11是处于中间状态的纳米结构忆阻器单元开关的平面结构示意图；图12是处于中间状态的纳米结构忆阻器单元开关的等效电路示意图；图13是处于中间状态的纳米结构忆阻器单元开关的能带图。图14是本发明所述的纳米结构开关忆阻器结构中内部杂质运动和等效电阻的示意图。图15是由纳米结构忆阻器单元开关组成的纳米结构忆阻器阵列模型示意图。图16是图15的正视图，图17是图15所示的纳米结构忆阻器阵列结构中的一个单元开关的理想结构示意图，图18是图17所示的单元开关存在金属与半导体材料之间的接触势垒的结构图。图19是具体实施方式一所述的纳米结构忆阻器阵列的结构示意图。图20至图27是具体实施方式一所述的纳米结构忆阻器阵列的制作方法中各步获得产品结构示意图。图28是具体实施方式二所述的纳米结构忆阻器结构示意图。
具体实施方式
具体实施方式一、本实施方式所述的纳米结构开关忆阻器结构参见图19所示，它包括上电极1、下电极2和三层纳米膜，所述三层纳米膜由N型半导体层15、中性半导体层16和P型半导体层17叠加组成，其中P型半导体层17与上电极1电气连接，N型半导体层15与下电极2电气连接。
本实施方式中所述的三层纳米膜中的每一层纳米层的厚度相同或不相同均可，三层纳米膜的总厚度小于100nm，并大于3nm。
本实施方式中，每一层的纳米膜的厚度为1nm至33nm，一般取值为5nm至26nm之间，最佳厚度为26nm±5nm。
本实施方式所述的纳米结构开关忆阻器结构，在实际制作过程中，在N型半导体层15与下电极2之间存在金属与半导体材料之间的接触势垒20，参见图2所示。
本实施方式所述的P型半导体层17与上电极1电气连接、以及N型半导体层15与下电极2电气连接均采用纳米金属线实现，所述金属可以采用Pt。
所述N型半导体层15的材料为TiO2-x缺氧纳米材料；所述中性半导体层16的材料为TiO2中性纳米材料；所述P型半导体层17的材料为TiO2+x富氧纳米材料。
本实施方式所述的纳米结构开关忆阻器的开关工作原理参见图1至图14进行说明：
图1是纳米结构开关忆阻器的理想结构示意图，图2是纳米结构开关忆阻器存在金属与半导体材料之间的接触势垒的理想结构示意图。根据图1和图2所示的结构说明纳米结构开关忆阻器的开关的工作原理。
当纳米结构开关忆阻器的开关开始启动或切换到开状态时的工作原理参见图3所示。上电极1连接直流电源的负极，下电极2连接所述直流电源的电源地，则在电场的作用下，负电荷沿P型半导体层17向中性半导体层16方向运动，同时正电荷沿N型半导体层15向中性半导体层16方向运动，此时纳米结构开关忆阻器的单元电阻最小，即处于所述开关忆阻器处于开状态。
图4为处于开状态的纳米结构开关忆阻器的开关的平面结构示意图，其中W表示三层纳米膜的厚度，t为所述纳米结构忆阻器单元开关的截面的边长或直径。图5为图4所示状态下的纳米膜结构忆阻器单元开关的等效电路示意图，其中Rv表示P型半导体层17或N型半导体层15的等效电阻值，RS表示中性半导体层16的等效电阻；图6是处于开状态的纳米结构忆阻器单元开关的能带图，纵坐标E的方向为能级，10表示金属与P型半导体层17的接触势垒，11表示表示金属与N型半导体层15的接触电势差。
所述纳米结构开关忆阻器的开关开始启动或切换到关闭状态时的工作原理参见图7所示。上电极1连接直流电源的正极，下电极2连接所述直流电源的电源地，则在电场的作用下，负电荷沿中性半导体层16向P型半导体层17的方向运动，同时正电荷沿中性半导体层16向N型半导体层15方向运动。
图8是所述纳米结构忆阻器单元开关处于关闭状态的平面结构示意图，其中D为此状态下三层纳米膜的原厚度，t为所述纳米结构忆阻器单元开关的截面的边长或直径，该忆阻器单元开关的截面可以是正方形、或者其它任何形状的图形，图9表示处于关闭状态的纳米结构忆阻器单元开关的等效电路图，其中W0表示P型半导体层17或者N型半导体层15此时的厚度，图10是处于关闭状态的纳米结构忆阻器单元开关的能带图。
图11是所述纳米结构忆阻器单元开关处于中间状态的平面结构示意图，其中W1和W2分别表示N型半导体层15或者P型半导体层17此时的等效厚度，图12表示处于中间状态的纳米结构忆阻器单元开关的等效电路图，其中W(t)表示随时间变化的P型半导体层17或者N型半导体层15的厚度，图13是处于中间状态的纳米结构忆阻器单元开关的能带图。
图14是本实施方式所述的纳米结构忆阻器开关单元内部杂质运动和等效电阻的示意图，其中Rv表示P型半导体层17或N型半导体层15的等效电阻值，RS表示中性半导体层16等效电阻。
参见图19说明本实施方式的一个具体实施例。所述纳米结构开关忆阻器包括公共电极20、两个多孔模板12、多个上电极1和三层纳米膜，所述三层纳米膜由P型半导体层17、中性半导体层16和N型半导体层15叠加组成，所述多孔模板12中带有多个相互独立的纳米直径的通孔，所述多个纳米直径的通孔呈矩阵式排列，并且每个纳米直径通孔中嵌有贯穿的纳米金属线14，其中一个多孔模板12的上表面与N型半导体层15的下表面连接，所述多孔模板12的下表面连接公共电极20，并且所述公共电极20通过所述多孔模板12中的多条纳米金属线14与N型半导体层15电气连接；另一个多孔模板12的下表面连接P型半导体层17的上表面，所述多孔模板12的上表面上固定有多个上电极1，每个上电极1通过所述多孔模板12中的一条纳米金属线14与P型半导体层17电气连接。
上述实施例的结构是一种纳米结构开关忆阻器单元开关阵列结构。
上述纳米结构开关忆阻器的制作方法的具体过程参见图20至图27进行说明，其中图20为多孔模板12的结构示意图：
步骤一、在一个多孔模板12的下表面采用真空镀膜的方法蒸镀一层金或铂金属膜作为公共电极20；参见图21所示；
步骤二、在镀得的金属膜上焊接一条用于连接直流电源负极的导线；
步骤三、将步骤二获得的多孔模板放入电解槽中进行电解，在多孔模板的通孔121中形成纳米金属线14，并且所述纳米金属线14的端头与多孔模板12的上表面平齐；
步骤四、将步骤三获得的多孔模板放入磁控溅射机中，在所述多孔模板12的上表面溅射一层厚度为1nm至33nm的N型半导体层15，然后再溅射一层厚度为1nm至33nm的中性半导体层16，然后再溅射一层厚度为1nm至33nm的P型半导体层17；
步骤五、将带有纳米金属线14的多孔模板18与P型半导体层17采用界面原位合金化的方法电气连接在一起，形成上电极；
步骤六、将带有纳米金属线14的多孔模板12与N型半导体层15采用界面原位合金化的方法电气连接在一起，形成下电极；
步骤七、在与P型半导体层17连接的带有纳米金属线14的多孔模板18的上表面采用激光刻蚀或压印技术制备忆阻器的多个上电极1；
步骤八、对步骤一至七获得的纳米结构忆阻器单元开关阵列采用封装测试工艺进行封装。
本实施方式中所述的纳米金属线14可以采用Pt纳米线，则在步骤三中的电解过程为：
电解槽中的电解液，是用18M的去离子水配成0.01Mol的H2PtCl6与0.2Mol的H2SO4的混合液体，所述混合液体的PH值为3，多孔膜板作为负电极完全浸入到所述电解液中，金属铂电极作为正电极位于电解液中、并与所述多孔模板的上表面相对，所述金属铂电极与所述多孔模板相对的平面的表面积大于或等于所述多孔模板的表面积；在所述正电极和负电极之间接通电流为0.45mA的直流恒流源并持续16分钟至25分钟；在持续时间内对电解液施加频率为20Hz的正弦交变电场并进行磁力搅拌，实验温度为325K。
电解液中的Pt离子在电场和磁场的作用下沉积在多孔模板的纳米直径的通孔内形成Pt纳米线，所述Pt纳米线的端头与多孔模板的上表面平齐。
本实施方式所述的多孔模板12为内部均匀分布有多个相互平均的通孔121的模板，所述通孔121的直径为纳米级。
所述多孔模板12可以采用具有直径是纳米孔洞的多孔Al2O3模板，或采用聚碳酸脂合成方法制备的具有纳米直径通孔洞模板。
所述N型半导体层15的材料可以采用掺Fe的TiO2-x缺氧纳米材料；所述中性半导体层16的材料可以采用TiO2中性纳米材料；所述P型半导体层17的材料可以采用TiO2+x富氧纳米材料。
具体实施方式二、参见图28说明本实施方式。本实施方式所述的纳米结构开关忆阻器包括一对上电极21、一对下电极22、两根纳米金属线和三层纳米膜30，所述一对上电极21、一对下电极22和两根纳米金属线以三层纳米膜30为中心、交叉布置，所述三层纳米膜30由N型半导体层15、中性半导体层16和P型半导体层17叠加组成，其中P型半导体层17通过一根纳米金属线同时与一对上电极21电气连接，N型半导体层15通过另一根纳米金属线同时与一对下电极22电气连接。
所述三层纳米膜30与具体实施方式一所述的相同。
所述两根纳米金属线可以采用Pt纳米线实现，所述Pt纳米线可以采用Quanta30型聚焦电子束(FEB)/离子束(FIB)双束诱导刻蚀系统制备出Pt纳米线交叉互连线，所述三层纳米膜30的制备方法与具体实施方式一相同。
采用本实施方式所述的纳米结构开关忆阻器组成的忆阻器阵列参见图15所示，它由多个本实施方式所述的纳米结构开关忆阻器组成，所述多个纳米结构开关忆阻器排列成矩阵型，相邻两个纳米结构开关忆阻器的上电极21相互连接形成上电极阵列，相邻两个纳米结构开关忆阻器的下电极22相互连接形成下电极阵列，在上电极阵列和下电极阵列之间为三层纳米膜阵列。
图16是图15的正视图，图17是图15所示的纳米结构忆阻器阵列结构中的一个单元开关结构的结构示意图，所述单元开关结构是图1所示的理想单元结构采用交叉线配置的结构，所述单元开关结构存在金属与半导体材料之间的接触势垒20的理想结构示意图参见图18所示。
Claims (8)
1.纳米结构开关忆阻器，它包括上电极(1)、下电极(2)，其特征在于它还包括三层纳米膜，所述三层纳米膜由N型半导体层(15)、中性半导体层(16)和P型半导体层(17)叠加组成，其中P型半导体层(17)与上电极(1)电气连接，N型半导体层(15)与下电极(2)电气连接；
所述的三层纳米膜中的每一层纳米层的厚度相同或不相同均可，三层纳米膜的总厚度小于100nm，并大于3nm；
其中，每一层的纳米膜的厚度为1nm至33nm；
所述N型半导体层(15)的材料为TiO2-x缺氧纳米材料；所述中性半导体层(16)的材料为TiO2中性纳米材料；所述P型半导体层(17)的材料为TiO2+x富氧纳米材料。
2.根据权利要求1所述的纳米结构开关忆阻器，其特征在于，所述的P型半导体层(17)与上电极(1)电气连接、以及N型半导体层(15)与下电极(2)电气连接均采用纳米金属线实现。
3.根据权利要求2所述的纳米结构开关忆阻器，其特征在于，所述纳米金属线为Pt纳米线。
4.纳米结构开关忆阻器，其特征在于它包括公共电极(20)、两个多孔模板(12)、多个上电极(1)和三层纳米膜，所述三层纳米膜由P型半导体层(17)、中性半导体层(16)和N型半导体层(15)叠加组成，所述多孔模板(12)中带有多个相互独立的纳米直径的通孔，所述多个纳米直径的通孔呈矩阵式排列，并且每个纳米直径通孔中嵌有贯穿的纳米金属线(14)，其中一个多孔模板(12)的上表面与N型半导体层(15)的下表面连接，所述多孔模板(12)的下表面连接公共电极(20)，并且所述公共电极(20)通过所述多孔模板(12)中的多条纳米金属线(14)与N型半导体层(15)电气连接；另一个多孔模板(12)的下表面连接P型半导体层(17)的上表面，所述多孔模板(12)的上表面上固定有多个上电极(1)，每个上电极(1)通过所述多孔模板(12)中的一条纳米金属线(14)与P型半导体层(17)电气连接；
所述的三层纳米膜中的每一层纳米层的厚度相同或不相同均可，三层纳米膜的总厚度小于100nm，并大于3nm；
其中，每一层的纳米膜的厚度为1nm至33nm；
所述N型半导体层(15)的材料为TiO2-x缺氧纳米材料；所述中性半导体层(16)的材料为TiO2中性纳米材料；所述P型半导体层(17)的材料为TiO2+x富氧纳米材料。
5.根据权利要求4所述的纳米结构开关忆阻器，其特征在于所述多孔模板(12)是具有直径是纳米孔洞的多孔Al2O3模板，或是由聚碳酸脂合成方法制备的具有纳米直径通孔洞模板。
6.权利要求4所述的纳米结构开关忆阻器的制作方法，其特征在于它的具体过程为：
步骤一、在一个多孔模板(12)的下表面采用真空镀膜的方法蒸镀一层金或铂金属膜作为公共电极(20)；
步骤二、在镀得的金属膜上焊接一条用于连接直流电源负极的导线；
步骤三、将步骤二获得的多孔模板放入电解槽中进行电解，在多孔模板的通孔(121)中形成纳米金属线(14)，并且所述纳米金属线(14)的端头与多孔模板(12)的上表面平齐；
步骤四、将步骤三获得的多孔模板放入磁控溅射机中，在所述多孔模板(12)的上表面溅射一层厚度为1nm至33nm的N型半导体层(15)，然后再溅射一层厚度为1nm至33nm的中性半导体层(16)，然后再溅射一层厚度为1nm至33nm的P型半导体层(17)；
在该步骤中，在所述多孔模板(12)的上表面溅射一层厚度为1nm至33nm的N型半导体层(15)时，将该多孔模板(12)中的纳米金属线(14)与该N型半导体层(15)采用界面原位合金化的方法电气连接在一起，形成下电极；
步骤五、将带有纳米金属线(14)的多孔模板(18)与P型半导体层(17)采用界面原位合金化的方法电气连接在一起，形成上电极；
步骤六、在与P型半导体层(17)连接的带有纳米金属线(14)的多孔模板(18)的上表面采用激光刻蚀或压印技术制备忆阻器的多个上电极(1)；
步骤七、对步骤一至六获得的纳米结构忆阻器单元开关阵列采用封装测试工艺进行封装。
7.根据权利要求6所述的纳米结构开关忆阻器的制作方法，其特征在于所述纳米金属线(14)采用金属Pt制作，则在步骤三中所述的电解过程为：
电解槽中的电解液，是用18M的去离子水配成0.01Mol的H2PtCl6与0.2Mol的H2SO4的混合液体，所述混合液体的PH值为3，多孔膜板作为负电极完全浸入到所述电解液中，金属铂电极作为正电极位于电解液中、并与所述多孔模板的上表面相对，所述金属铂电极与所述多孔模板相对的平面的表面积大于或等于所述多孔模板的表面积；在所述正电极和负电极之间接通电流为0.45mA的直流恒流源并持续16分钟至25分钟；在持续时间内对电解液施加频率为20Hz的正弦交变电场并进行磁力搅拌，实验温度为325K。
8.纳米结构开关忆阻器，其特征在于包括一对上电极(21)、一对下电极(22)、两根纳米金属线和三层纳米膜30，所述一对上电极(21)、一对下电极(22)和两根纳米金属线以三层纳米膜(30)为中心、交叉布置，所述三层纳米膜(30)由N型半导体层(15)、中性半导体层(16)和P型半导体层(17)叠加组成，其中P型半导体层(17)通过一根纳米金属线同时与一对上电极(21)电气连接，N型半导体层(15)通过另一根纳米金属线同时与一对下电极(22)电气连接；
所述的三层纳米膜中的每一层纳米层的厚度相同或不相同均可，三层纳米膜的总厚度小于100nm，并大于3nm；
其中，每一层的纳米膜的厚度为1nm至33nm；
所述N型半导体层(15)的材料为TiO2-x缺氧纳米材料；所述中性半导体层(16)的材料为TiO2中性纳米材料；所述P型半导体层(17)的材料为TiO2+x富氧纳米材料。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910072447.9A CN101593810B (zh) | 2009-07-02 | 2009-07-02 | 纳米结构开关忆阻器及其制造方法 |
| US13/129,815 US8487294B2 (en) | 2009-07-02 | 2010-06-30 | Nanostructure quick-switch memristor and method of manufacturing the same |
| PCT/CN2010/074806 WO2011000316A1 (zh) | 2009-07-02 | 2010-06-30 | 纳米结构快速开关忆阻器及其制造方法 |
| US13/917,270 US8609459B2 (en) | 2009-07-02 | 2013-06-13 | Method of manufacturing a nanostructure quick-switch memristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910072447.9A CN101593810B (zh) | 2009-07-02 | 2009-07-02 | 纳米结构开关忆阻器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101593810A CN101593810A (zh) | 2009-12-02 |
| CN101593810B true CN101593810B (zh) | 2011-04-06 |
Family
ID=41408356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910072447.9A Expired - Fee Related CN101593810B (zh) | 2009-07-02 | 2009-07-02 | 纳米结构开关忆阻器及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8487294B2 (zh) |
| CN (1) | CN101593810B (zh) |
| WO (1) | WO2011000316A1 (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101593810B (zh) * | 2009-07-02 | 2011-04-06 | 黑龙江大学 | 纳米结构开关忆阻器及其制造方法 |
| CN101864592B (zh) * | 2010-05-14 | 2011-08-31 | 南京大学 | 基于铁电金属异质结的忆阻器及其制备方法 |
| US9184382B2 (en) * | 2010-10-28 | 2015-11-10 | Hewlett-Packard Development Company, L.P. | Memristive devices with layered junctions and methods for fabricating the same |
| US20140184380A1 (en) * | 2010-11-26 | 2014-07-03 | Varun Aggarwal | Multi-state memory resistor device and methods for making thereof |
| US8766231B2 (en) * | 2011-03-07 | 2014-07-01 | Hewlett-Packard Development Company, L.P. | Nanoscale electronic device with barrier layers |
| US9753001B1 (en) * | 2011-09-23 | 2017-09-05 | The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration | Polymer nanofiber based reversible nano-switch/sensor diode (nanoSSSD) device |
| RU2472254C9 (ru) * | 2011-11-14 | 2013-06-10 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Московский физико-технический институт (государственный университет)" (МФТИ) | Мемристор на основе смешанного оксида металлов |
| KR20130091146A (ko) | 2012-02-07 | 2013-08-16 | 삼성전자주식회사 | 비휘발성 메모리 셀 및 이를 포함하는 비휘발성 메모리 장치 |
| US8767438B2 (en) * | 2012-03-19 | 2014-07-01 | Hewlett-Packard Development Company, L.P. | Memelectronic device |
| US9231209B2 (en) * | 2012-11-16 | 2016-01-05 | Vanderbilt University | Nanocomposite material, tunable resistor device, and method |
| US9590176B2 (en) | 2013-03-14 | 2017-03-07 | International Business Machines Corporation | Controlling the conductivity of an oxide by applying voltage pulses to an ionic liquid |
| WO2014193371A1 (en) * | 2013-05-29 | 2014-12-04 | Hewlett-Packard Development Company, L.P. | Writable device based on alternating current |
| CN103367638A (zh) * | 2013-07-23 | 2013-10-23 | 黑龙江大学 | 基于纳米结构开关忆阻器的非易失存储器单元电路 |
| WO2015072958A1 (en) * | 2013-11-12 | 2015-05-21 | Hewlett-Packard Development Company, L.P. | Nonlinear memristor devices with three-layer selectors |
| WO2016130134A1 (en) * | 2015-02-13 | 2016-08-18 | Hewlett Packard Enterprise Development Lp | Multilayered memristors |
| MX2017012530A (es) | 2015-04-23 | 2018-01-18 | Halliburton Energy Services Inc | Memristor programable de forma espectral. |
| CN107068708B (zh) * | 2017-03-23 | 2019-08-06 | 北京航空航天大学 | 一种浮栅忆阻器 |
| CN109146068B (zh) * | 2018-08-31 | 2021-11-26 | 南京邮电大学 | 一种液体忆阻器及其制备方法和应用 |
| CN109585647B (zh) * | 2018-10-22 | 2022-10-14 | 西安理工大学 | 氧化镍/氧化钛/氧化镍多层异质结忆阻器的制备方法 |
| CN115451435B (zh) * | 2021-06-09 | 2024-06-28 | 宁波方太厨具有限公司 | 燃气灶的阀体装置、档位检测方法、设备及存储介质 |
| CN115148903B (zh) * | 2022-09-05 | 2022-11-04 | 南京信息工程大学 | 基于TaOx的金纳米周期性线阵列的可调控光电忆阻器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005236003A (ja) * | 2004-02-19 | 2005-09-02 | Sony Corp | 抵抗変化型不揮発性メモリ、抵抗変化型不揮発性メモリの製造方法、記録方法、再生方法、消去方法、抵抗変化材料微細構造体および抵抗変化材料微細構造体の製造方法 |
| KR101275800B1 (ko) * | 2006-04-28 | 2013-06-18 | 삼성전자주식회사 | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 |
| KR101159075B1 (ko) * | 2006-06-27 | 2012-06-25 | 삼성전자주식회사 | ｎ+ 계면층을 구비한 가변 저항 랜덤 액세스 메모리 소자 |
| US8766224B2 (en) * | 2006-10-03 | 2014-07-01 | Hewlett-Packard Development Company, L.P. | Electrically actuated switch |
| CN101593810B (zh) * | 2009-07-02 | 2011-04-06 | 黑龙江大学 | 纳米结构开关忆阻器及其制造方法 |
-
2009
- 2009-07-02 CN CN200910072447.9A patent/CN101593810B/zh not_active Expired - Fee Related
-
2010
- 2010-06-30 WO PCT/CN2010/074806 patent/WO2011000316A1/zh active Application Filing
- 2010-06-30 US US13/129,815 patent/US8487294B2/en not_active Expired - Fee Related
-
2013
- 2013-06-13 US US13/917,270 patent/US8609459B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2011000316A1 (zh) | 2011-01-06 |
| CN101593810A (zh) | 2009-12-02 |
| US20120091421A1 (en) | 2012-04-19 |
| US20130273708A1 (en) | 2013-10-17 |
| US8487294B2 (en) | 2013-07-16 |
| US8609459B2 (en) | 2013-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101593810B (zh) | 纳米结构开关忆阻器及其制造方法 | |
| Liu et al. | Diode-less bilayer oxide (WOx–NbOx) device for cross-point resistive memory applications | |
| CN110997988B (zh) | 阀金属层转变为包括多个间隔(纳米)通道并在其中形成间隔结构的模板 | |
| CN1953230B (zh) | 包括纳米点的非易失性存储器件及其制造方法 | |
| US8097874B2 (en) | Programmable resistive memory cell with sacrificial metal | |
| US8207593B2 (en) | Memristor having a nanostructure in the switching material | |
| JP5827414B2 (ja) | 混合金属酸化物をベースとするメモリスタ | |
| US8283649B2 (en) | Memristor with a non-planar substrate | |
| KR100885434B1 (ko) | 저항변화 메모리 소자 및 그 제조방법 | |
| US11659779B2 (en) | Memory cell and method of forming the same | |
| US8343801B2 (en) | Method of forming a programmable metallization memory cell | |
| TW201113897A (en) | Cross point memory array devices | |
| JP2013546195A (ja) | 記憶抵抗素子およびそのような素子に基づく電子メモリ | |
| KR20190047884A (ko) | 3차원 적층을 위한 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법 | |
| CN102931344A (zh) | 一种纳米线忆阻器及其制作方法 | |
| KR20150016282A (ko) | 국한된 필라멘트 형성을 구비하는 저항성 메모리 | |
| Yang et al. | Controlled growth of fine multifilaments in polymer-based memristive devices via the conduction control | |
| KR20170089726A (ko) | 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치 | |
| EP2997597A1 (en) | Nanochannel array of nanowires for resistive memory devices | |
| Wang et al. | Stable retention in SrTiO3/SrRuO3 heterostructure-based memristive devices | |
| CN112490358A (zh) | 基于串联结构的高稳定多阻态忆阻器及其制备方法 | |
| US20230292636A1 (en) | Semiconductor device including resistance change layer and metal particle-embedded metal-organic framework layer and method of manufacturing the same | |
| Chopin et al. | Memristive and tunneling effects in 3D interconnected silver nanowires | |
| CN101958335B (zh) | 相变随机存取存储器及制造方法、编程方法 | |
| Shih et al. | Rational Design on Controllable Cation Injection with Improved Conductive-Bridge Random Access Memory by Glancing Angle Deposition Technology toward Neuromorphic Application |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110406 Termination date: 20130702 |