CN103367638A - 基于纳米结构开关忆阻器的非易失存储器单元电路 - Google Patents
基于纳米结构开关忆阻器的非易失存储器单元电路 Download PDFInfo
- Publication number
- CN103367638A CN103367638A CN2013103110456A CN201310311045A CN103367638A CN 103367638 A CN103367638 A CN 103367638A CN 2013103110456 A CN2013103110456 A CN 2013103110456A CN 201310311045 A CN201310311045 A CN 201310311045A CN 103367638 A CN103367638 A CN 103367638A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- volatile memory
- nanotube structure
- structure switch
- switch memristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
基于纳米结构开关忆阻器的非易失存储器单元电路，涉及一种开关型低功率快速开关忆阻器的非易失存储器单元电路，为了解决现有非挥发存储器在硅基材料上制造MOS电容式结构的非易失存储器单元电路中，因MOS晶体管个数较多，导致硅片表面制造电路的电极联接复杂和开关忆阻器的功耗高的问题,本发明所述的MOS晶体管的漏极与纳米结构开关忆阻器的一端串联，纳米结构开关忆阻器由上电极、三层纳米膜和下电极组成；三层纳米膜由N型半导体层、中性半导体层和P型半导体层依次叠加组成；N型半导体层与上电极电气连接，P型半导体层与下电极电气连接，本发明适用于对数据的存储。
Description
技术领域
本发明涉及一种开关型低功率快速开关忆阻器的非易失存储器单元电路。
背景技术
目前现有的纳米结构开关忆阻器的模型是中国发明专利ZL200910072447.9公开的结构，像制作三明治一样，将二氧化钛半导体三层纳米薄膜即TiO2-x/TiO2/TiO2+X夹在由铂金属制成的两根交叉的纳米线交叉点之间，做成Pt/TiO2-x/TiO2/TiO2+X/Pt纳米结构。由于缺氧二氧化钛半导体纳米薄膜即TiO2-x具有N型半导体特性,二氧化钛半导体纳米薄膜TiO2是本征(I)的具有中性,而富氧二氧化钛半导体纳米薄膜即TiO2+x具有P型半导体特性,中国发明专利ZL200910072447.9公开的三明治结构实质上是一种低功率的纳米结构开关忆阻器。这种公知的纳米结构开关忆阻器制造模型实际上就是一个新型有记忆功能的非线性电阻器，通过控制电压或电流的变化可改变其阻值，如果把高阻值定义为“1”，低阻值定义为“0”，则这种电阻就可以实现存储数据的功能。但是,为了信息的采集和存储,采用这种纳米结构开关忆阻器设计非易失存储器还要设计基于纳米结构开关忆阻器的非易失存储器单元电路。
过去几十年国内外研究的非挥发存储器是在硅材料上制造MOS电容式结构，其原理是电容存储电荷，因此这种非挥发存储器电容的面积越大越好，在有限的硅表面要实现最大电极面积的MOS电容技术方案是将电容的极板设计成鸡冠形,且采用这种MOS电容式结构的非易失存储器单元电路一般至少要用四个MOS晶体管或更多,即两个以上N型和两个以上P型MOS晶体管构成；由于现有技术方案是将MOS电容的极板设计成鸡冠形,不利于硅片表面制造电路的电极联接。
发明内容
本发明是为了解决现有非挥发存储器在硅基材料上制造MOS电容式结构的非易失存储器单元电路中，因MOS晶体管个数较多，导致硅片表面制造电路的电极联接复杂和开关忆阻器的功耗高的问题,本发明提供一种基于纳米结构开关忆阻器的非易失存储器单元电路。
基于纳米结构开关忆阻器的非易失存储器单元电路，它包括MOS晶体管，它还包括纳米结构开关忆阻器；所述的MOS晶体管的漏极与纳米结构开关忆阻器的一端串联连接，
所述的纳米结构开关忆阻器由上电极、三层纳米膜和下电极组成；所述的三层纳米膜由N型半导体层、中性半导体层和P型半导体层依次叠加组成；所述的N型半导体层与上电极电气连接，所述的P型半导体层与下电极电气连接，
所述的N型半导体层的厚度为A纳米，所述的中性半导体层的厚度为B纳米，所述的P型半导体层的厚度为C纳米，所述的A的范围为从5到50，B的范围为从50到100，C的范围为从5到50，
所述的纳米结构开关忆阻器的一端为纳米结构开关忆阻器的上电极，所述的上电极和下电极均为铂纳米线电极。
所述的N型半导体层与上电极的电气连接、以及P型半导体层与下电极的电气连接均采用纳米金属线实现。
所述的纳米金属线为Pt纳米线。
所述的N型半导体层为TiO2-x缺氧半导体纳米膜。
所述的中性半导体层为TiO2半导体纳米膜。
所述的P型半导体层为TiO2+x富氧半导体纳米膜。
原理分析：在外加电压作用下TiO2-x缺氧半导体纳米膜中的氧空位和TiO2+x富氧半导体纳米膜中的离子在本征的TiO2半导体纳米膜中伸缩，从而改变电阻值，为了实现纳米结构开关忆阻器能够低功耗获取并输出信息而完成存储功能,本实发明所述纳米结构开关忆阻器的三层纳米膜结构中的TiO2半导体纳米膜厚度增厚到100纳米，TiO2半导体纳米膜厚度增厚的结果是导致纳米结构开关忆阻器电阻值增大，在同样的外加电压下本发明所述的纳米结构开关忆阻器的功耗就会降低。
原有的半导体存储器有很多种，他们的基本结构都是采用大规模集成电路制造工艺，可以在一个芯片内集成具多个MOS结构的器件存储矩阵、译码驱动电路和读写电路等。本发明采用一个低功耗纳米结构开关忆阻器与一个MOS晶体管串联构成一种新型纳米结构开关忆阻器的非易失存储器单元电路。利用不同参杂二氧化钛纳米膜的双扩展效应实现双稳态电阻特性，可以保存数据，与现有的非易失性存储器的单元电路相比较,本发明的开关速度提高约一倍,具有超快速、大容量、高密度、可使计算机平均无故障时间大大延长、功耗更低、体积更小、并且具有非挥发性的优点。
本发明带来的有益效果是，本发明所述的基于纳米结构开关忆阻器的非易失存储器单元电路由一个开关忆阻器与一个MOS晶体管的漏极串联构成，电路结构简单，MOS晶体管个数少，电路的电极连接简单，并使开关忆阻器的功耗降低了20%。
附图说明
图1为本发明所述的基于纳米结构开关忆阻器的非易失存储器单元电路的电气原理示意图。
图2为采用本发明所述的基于纳米结构开关忆阻器的非易失存储器单元电路制造的一种非易失存储器集成电路。其中附图标记5表示本发明所述的基于纳米结构开关忆阻器的非易失存储器单元电路。
图3为采用本发明所述的基于纳米结构开关忆阻器的非易失存储器单元电路制造的另一种非易失存储器集成电路。其中附图标记5表示本发明所述的基于纳米结构开关忆阻器的非易失存储器单元电路。
具体实施方式
具体实施方式一：参见图1说明本实施方式，本实施方式所述的基于纳米结构开关忆阻器的非易失存储器单元电路，它包括MOS晶体管2，它还包括纳米结构开关忆阻器1；所述的MOS晶体管2的漏极与纳米结构开关忆阻器1的一端串联连接，
所述的纳米结构开关忆阻器1由上电极1-1、三层纳米膜和下电极1-5组成；所述的三层纳米膜由N型半导体层1-2、中性半导体层1-3和P型半导体层1-4依次叠加组成；所述的N型半导体层1-2与上电极1-1电气连接，所述的P型半导体层1-4与下电极1-5电气连接，
所述的N型半导体层1-2的厚度为A纳米，所述的中性半导体层1-3的厚度为B纳米，所述的P型半导体层1-4的厚度为C纳米，所述的A的范围为从5到50，B的范围为从50到100，C的范围为从5到50，所述的纳米结构开关忆阻器1的一端为纳米结构开关忆阻器1的上电极1-1，所述的上电极1-1和下电极1-5均为铂纳米线电极。
具体实施方式二：参见图1说明本实施方式，本实施方式与具体实施方式一所述的基于纳米结构开关忆阻器的非易失存储器单元电路的区别在于，所述的N型半导体层1-2与上电极1-1的电气连接、以及P型半导体层1-4与下电极1-5的电气连接均采用纳米金属线实现。
具体实施方式三：参见图1说明本实施方式，本实施方式与具体实施方式二所述的基于纳米结构开关忆阻器的非易失存储器单元电路的区别在于，所述的纳米金属线为Pt纳米线。
本实施方式所述的基于纳米结构开关忆阻器的非易失存储器单元电路是在单晶硅片上制造，其制造过程是先在清洗合格的单晶硅片上制造MOS晶体管，然后采用磁控溅射的技术依次制备铂纳米线电极、N型半导体层1-2、中性半导体层1-3、P型半导体层1-4和铂纳米线电极；
采用磁控溅射的技术制备Pt纳米线，是制造纳米结构开关忆阻器1的上电极1-1和下电极1-5的基础，为了防止与单晶硅片相接触时铂纳米线电极的脱落，在采用磁控溅射的技术制备Pt纳米线之前先采用磁控溅射的技术制备一层Cr纳米薄膜。在Cr纳米薄膜之上再采用磁控溅射的技术制备Pt纳米膜，然后采用纳米光刻技术或离子束聚焦技术制造出下电极。
而上电极采用纳米压印技术制造，是将在另一个单晶硅片上采用磁控溅射的技术制备Pt纳米线，然后采用纳米光刻技术或离子束聚焦技术制造出铂纳米线电极后，采用纳米压印机将制造出铂纳米线电极转移到纳米结构开关忆阻器1的顶部，使转移到纳米结构开关忆阻器的顶部的铂电极能够连接MOS晶体管的漏极。
具体实施方式四：参见图1说明本实施方式，本实施方式与具体实施方式一所述的基于纳米结构开关忆阻器的非易失存储器单元电路的区别在于，所述的N型半导体层1-2为TiO2-x缺氧半导体纳米膜。
具体实施方式五：参见图1说明本实施方式，本实施方式与具体实施方式四所述的基于纳米结构开关忆阻器的非易失存储器单元电路的区别在于，所述的中性半导体层1-3为TiO2半导体纳米膜。
具体实施方式六：参见图1说明本实施方式，本实施方式与具体实施方式五所述的基于纳米结构开关忆阻器的非易失存储器单元电路的区别在于，所述的P型半导体层1-4为TiO2+x富氧半导体纳米膜。
具体实施方式七：参见图1说明本实施方式，本实施方式与具体实施方式一所述的基于纳米结构开关忆阻器的非易失存储器单元电路的区别在于，所述的A的范围为从5到30，所述的B的范围为从60到100，C的范围为从5到30。
具体实施方式八：参见图1说明本实施方式，本实施方式与具体实施方式七所述的基于纳米结构开关忆阻器的非易失存储器单元电路的区别在于，所述的A为20，B为100，C为20。
采用本实施方式所述的基于纳米结构开关忆阻器的非易失存储器单元电路制造的非易失存储器集成电路的联接方式有两种，分别如图2和图3所示。
具体实施方式九：参见图1说明本实施方式，本实施方式与具体实施方式一所述的基于纳米结构开关忆阻器的非易失存储器单元电路的区别在于，所述的纳米结构开关忆阻器1的工作电压小于或等于3V、存储密度大于或等于12GB/cm2、擦/写时间小于250ns、读取时间小于50ns。
Claims (9)
1.基于纳米结构开关忆阻器的非易失存储器单元电路，它包括MOS晶体管（2），其特征在于，它还包括纳米结构开关忆阻器（1）；所述的MOS晶体管（2）的漏极与纳米结构开关忆阻器（1）的一端串联连接，
所述的纳米结构开关忆阻器（1）由上电极（1-1）、三层纳米膜和下电极（1-5）组成；所述的三层纳米膜由N型半导体层（1-2）、中性半导体层（1-3）和P型半导体层（1-4）依次叠加组成；所述的N型半导体层（1-2）与上电极（1-1）电气连接，所述的P型半导体层（1-4）与下电极（1-5）电气连接，
所述的N型半导体层（1-2）的厚度为A纳米，所述的中性半导体层（1-3）的厚度为B纳米，所述的P型半导体层（1-4）的厚度为C纳米，所述的A的范围为从5到50，B的范围为从50到100，C的范围为从5到50，所述的纳米结构开关忆阻器（1）的一端为纳米结构开关忆阻器（1）的上电极（1-1），所述的上电极（1-1）和下电极（1-5）均为铂纳米线电极。
2.根据权利要求1所述的基于纳米结构开关忆阻器的非易失存储器单元电路，其特征在于，所述的N型半导体层（1-2）与上电极（1-1）的电气连接、以及P型半导体层（1-4）与下电极（1-5）的电气连接均采用纳米金属线实现。
3.根据权利要求2所述的基于纳米结构开关忆阻器的非易失存储器单元电路，其特征在于，所述的纳米金属线为Pt纳米线。
4.根据权利要求1所述的基于纳米结构开关忆阻器的非易失存储器单元电路，其特征在于，所述的N型半导体层（1-2）为TiO2-x缺氧半导体纳米膜。
5.根据权利要求4所述的基于纳米结构开关忆阻器的非易失存储器单元电路，其特征在于，所述的中性半导体层（1-3）为TiO2半导体纳米膜。
6.根据权利要求5所述的基于纳米结构开关忆阻器的非易失存储器单元电路，其特征在于，所述的P型半导体层（1-4）为TiO2+x富氧半导体纳米膜。
7.根据权利要求1所述的基于纳米结构开关忆阻器的非易失存储器单元电路，其特征在于，所述的A的范围为从5到30，所述的B的范围为从60到100，C的范围为从5到30。
8.根据权利要求7所述的基于纳米结构开关忆阻器的非易失存储器单元电路，其特征在于，所述的A为20，B为100，C为20。
9.根据权利要求1所述的基于纳米结构开关忆阻器的非易失存储器单元电路，其特征在于，所述的纳米结构开关忆阻器（1）的工作电压小于或等于3V、存储密度大于或等于12GB/cm2、擦/写时间小于250ns、读取时间小于50ns。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013103110456A CN103367638A (zh) | 2013-07-23 | 2013-07-23 | 基于纳米结构开关忆阻器的非易失存储器单元电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013103110456A CN103367638A (zh) | 2013-07-23 | 2013-07-23 | 基于纳米结构开关忆阻器的非易失存储器单元电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103367638A true CN103367638A (zh) | 2013-10-23 |
Family
ID=49368550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013103110456A Pending CN103367638A (zh) | 2013-07-23 | 2013-07-23 | 基于纳米结构开关忆阻器的非易失存储器单元电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103367638A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105372849A (zh) * | 2015-11-27 | 2016-03-02 | 电子科技大学 | 一种基于非晶硅忆阻效应的硅基波导光开关及其制造方法 |
| CN107425078A (zh) * | 2017-08-31 | 2017-12-01 | 天津大学 | 一种基于硅纳米膜的柔性金属型双底栅晶体管及制造方法 |
| CN108281548A (zh) * | 2018-02-07 | 2018-07-13 | 中南大学 | 一种双极性双稳态忆阻器及其制备方法 |
| CN108962316A (zh) * | 2018-06-25 | 2018-12-07 | 华中科技大学 | 基于忆阻器和cmos的内容可寻址存储单元及数据搜索匹配方法 |
| CN110445489A (zh) * | 2019-07-24 | 2019-11-12 | 华中科技大学 | 一种数位比较电路及其操作方法 |
| CN111817710A (zh) * | 2020-07-24 | 2020-10-23 | 北京中科研究院 | 基于忆阻器的混合逻辑同或电路以及同或计算阵列 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101593810A (zh) * | 2009-07-02 | 2009-12-02 | 黑龙江大学 | 纳米结构快速开关忆阻器及其制造方法 |
| US20110157959A1 (en) * | 2008-03-25 | 2011-06-30 | Masayuki Terai | Semiconductor storage device, memory cell array, and a fabrication method and drive method of a semiconductor storage device |
| CN102368536A (zh) * | 2011-11-25 | 2012-03-07 | 北京大学 | 一种阻变式存储器单元 |
| CN102738390A (zh) * | 2011-04-12 | 2012-10-17 | 北京大学 | 阻变存储器单元及其制造方法 |
-
2013
- 2013-07-23 CN CN2013103110456A patent/CN103367638A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110157959A1 (en) * | 2008-03-25 | 2011-06-30 | Masayuki Terai | Semiconductor storage device, memory cell array, and a fabrication method and drive method of a semiconductor storage device |
| CN101593810A (zh) * | 2009-07-02 | 2009-12-02 | 黑龙江大学 | 纳米结构快速开关忆阻器及其制造方法 |
| CN102738390A (zh) * | 2011-04-12 | 2012-10-17 | 北京大学 | 阻变存储器单元及其制造方法 |
| CN102368536A (zh) * | 2011-11-25 | 2012-03-07 | 北京大学 | 一种阻变式存储器单元 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105372849A (zh) * | 2015-11-27 | 2016-03-02 | 电子科技大学 | 一种基于非晶硅忆阻效应的硅基波导光开关及其制造方法 |
| CN105372849B (zh) * | 2015-11-27 | 2018-08-24 | 电子科技大学 | 一种基于非晶硅忆阻效应的硅基波导光开关及其制造方法 |
| CN107425078A (zh) * | 2017-08-31 | 2017-12-01 | 天津大学 | 一种基于硅纳米膜的柔性金属型双底栅晶体管及制造方法 |
| CN108281548A (zh) * | 2018-02-07 | 2018-07-13 | 中南大学 | 一种双极性双稳态忆阻器及其制备方法 |
| CN108281548B (zh) * | 2018-02-07 | 2019-09-03 | 中南大学 | 一种双极性双稳态忆阻器及其制备方法 |
| CN108962316A (zh) * | 2018-06-25 | 2018-12-07 | 华中科技大学 | 基于忆阻器和cmos的内容可寻址存储单元及数据搜索匹配方法 |
| CN108962316B (zh) * | 2018-06-25 | 2020-09-08 | 华中科技大学 | 基于忆阻器和cmos的内容可寻址存储单元及数据搜索匹配方法 |
| CN110445489A (zh) * | 2019-07-24 | 2019-11-12 | 华中科技大学 | 一种数位比较电路及其操作方法 |
| CN111817710A (zh) * | 2020-07-24 | 2020-10-23 | 北京中科研究院 | 基于忆阻器的混合逻辑同或电路以及同或计算阵列 |
| CN111817710B (zh) * | 2020-07-24 | 2024-01-19 | 北京中科研究院 | 基于忆阻器的混合逻辑同或电路以及同或计算阵列 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103367638A (zh) | 基于纳米结构开关忆阻器的非易失存储器单元电路 | |
| Manem et al. | A read-monitored write circuit for 1T1M multi-level memristor memories | |
| CN105118916B (zh) | 电阻式存储器架构和装置 | |
| CN101840730B (zh) | 非易失性可变电阻元件的成型处理的控制电路及控制方法 | |
| CN102859604B (zh) | 参考单元电路及使用该电路的可变电阻型非易失性存储装置 | |
| CN101167138B (zh) | 电子元件、存储装置及半导体集成电路 | |
| CN105431906B (zh) | 存储器单元、数据存储装置以及形成存储器单元的方法 | |
| EP2769413B1 (en) | Memristive element based on hetero-junction oxide | |
| CN103238214B (zh) | 交叉点型电阻变化非易失性存储装置 | |
| TWI337777B (zh) | ||
| CN100524875C (zh) | 具有两种电阻材料层的非易失性存储器件 | |
| US8982603B2 (en) | Cross point variable resistance nonvolatile memory device and method of reading thereby | |
| CN102763165A (zh) | 交叉点存储器单元、非易失性存储器阵列、读取存储器单元的方法、编程存储器单元的方法、写入到存储器单元及从存储器单元读取的方法，及计算机系统 | |
| US8587988B2 (en) | Memory element, stacking, memory matrix and method for operation | |
| US8406032B2 (en) | Memory devices and methods of operating the same | |
| JP2016033847A (ja) | 揮発性スイッチング二端子装置およびｍｏｓトランジスタを利用した不揮発性メモリセル | |
| JPWO2013035327A1 (ja) | クロスポイント型抵抗変化不揮発性記憶装置及びその書き込み方法 | |
| CN101548336A (zh) | 电阻变化型非易失性存储装置 | |
| CN102456157A (zh) | 神经元器件和神经网络 | |
| JP2006120702A (ja) | 可変抵抗素子および半導体装置 | |
| TW201444131A (zh) | 具有非線性電流電壓關係的電阻式隨機存取記憶體 | |
| Anthes | Memristors: pass or fail? | |
| TW201320323A (zh) | 多位元電阻切換記憶體元件與陣列 | |
| CN102522501A (zh) | 具有交叉阵列结构的阻变存储器及制备方法 | |
| CN103098211A (zh) | 多层存储阵列 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131023 |