CN111817710B - 基于忆阻器的混合逻辑同或电路以及同或计算阵列 - Google Patents

基于忆阻器的混合逻辑同或电路以及同或计算阵列 Download PDF

Info

Publication number
CN111817710B
CN111817710B CN202010724264.7A CN202010724264A CN111817710B CN 111817710 B CN111817710 B CN 111817710B CN 202010724264 A CN202010724264 A CN 202010724264A CN 111817710 B CN111817710 B CN 111817710B
Authority
CN
China
Prior art keywords
memristor
logic
circuit
input
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010724264.7A
Other languages
English (en)
Other versions
CN111817710A (zh
Inventor
吴枫
孙文浩
陈松
张勇东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhongke Research Institute
University of Science and Technology of China USTC
Original Assignee
Beijing Zhongke Research Institute
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhongke Research Institute, University of Science and Technology of China USTC filed Critical Beijing Zhongke Research Institute
Priority to CN202010724264.7A priority Critical patent/CN111817710B/zh
Publication of CN111817710A publication Critical patent/CN111817710A/zh
Application granted granted Critical
Publication of CN111817710B publication Critical patent/CN111817710B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种基于忆阻器的混合逻辑同或电路以及同或计算阵列，混合逻辑同或电路中，利用忆阻器存储数据，并和输入完成与逻辑计算，然后将该结果通过CMOS电路(CMOS或非门)完成更复杂的或非逻辑计算；将该电路扩展为阵列形式，从而得到多bit同或计算结果。该混合逻辑同或电路与传统同或门相比减少了4个晶体管，以及1个存储单元(如SRAM)，实现了存算一体化，减少了数据的传输时间，整体功耗降低。

Description

基于忆阻器的混合逻辑同或电路以及同或计算阵列
技术领域
本发明涉及存算一体架构领域，尤其涉及一种基于忆阻器的混合逻辑同或电路以及同或计算阵列。
背景技术
在大数据时代，随着处理数据的规模越来越大，冯诺依曼结构的计算存储分离架构已满足不了日益增长的性能需求。而存算一体架构能有效解决冯氏结构所面临的存储墙，功耗墙等问题。
近年来，为了突破冯式结构的性能瓶颈，GPU，FGPA及各种ASIC应运而生。但是，随着摩尔定律到达极限，以及计算与存储分离，这些硬件架构的性能终将受到限制。
忆阻器作为一种新型元器件，具有非易失性，低功耗，高密度等优点，其阻值可通过流经自身的电荷量改变，且与CMOS工艺兼容，既能存储数据又能参与计算，能够作为存算一体架构的基本单元。因此，基于新型元器件忆阻器的存算一体架构是未来发展的趋势，可以基于忆阻器研究相应的存算一体架构。
发明内容
本发明的目的是提供一种基于忆阻器的混合逻辑同或电路以及同或计算阵列，能够实现存算一体化，相比传统CMOS结构降低面积与功耗。
本发明的目的是通过以下技术方案实现的：
一种基于忆阻器的混合逻辑同或电路，包括：两个存储相反数据的与逻辑电路，且两个与逻辑电路的输入为两个相反数据，两个与逻辑电路输出端均连接或非门；
其中，两个与逻辑电路结构相同，均包括：MOS管、忆阻器及接地电阻；所述MOS管的源极接输入a，栅极接选通电压Vopen，漏极接忆阻器的输入端；忆阻器的输出端连接接地电阻及与逻辑电路的输出端；忆阻器存储数据b与输入a进行与逻辑，输出数据c。
一种基于忆阻器的同或计算阵列，包括：将前述的基于忆阻器的混合逻辑同或电路中的忆阻器扩展为忆阻器阵列，则同或计算阵列中包含了两个存储着互为非逻辑数据的忆阻器阵列，同时输入数据及相应非门和或非门也扩展为多bit，通过选通器选择两个忆阻器阵列中一行数据进行计算，从而得到多bit同或结果。
由上述本发明提供的技术方案可以看出，混合逻辑同或电路中，利用忆阻器存储数据，并和输入完成与逻辑计算，然后将该结果通过CMOS电路(CMOS或非门)完成更复杂的或非逻辑计算；将该电路扩展为阵列形式，从而得到多bit同或计算结果。该混合逻辑同或电路与传统同或门相比减少了4个晶体管，以及1个存储单元(如SRAM)，实现了存算一体化，减少了数据的传输时间，整体功耗降低。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1为本发明实施例提供的基于忆阻器的与逻辑电路示意图；
图2为本发明实施例提供的一种基于忆阻器的混合逻辑同或电路示意图；
图3为本发明实施例提供的基于忆阻器的同或计算阵列示意图；
图4为本发明实施例提供的忆阻器阵列示意图。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
本发明实施例提供一种基于忆阻器的混合逻辑同或电路，混合逻辑同或电路的原理为：将同或逻辑C＝AB+A′B′＝(AB′+A′B)′(其中A′表示A非逻辑)，拆分为两个与逻辑和一个或非逻辑。混合逻辑同或电路中包含两个存储相反数据的与逻辑电路，两个与逻辑电路的输入为两个相反数据，两个与逻辑电路输出端连接或非门。
两个与逻辑电路结构相同，如图1所示，与逻辑电路主要包括：MOS管、忆阻器及接地电阻Rg；所述MOS管的源极接输入a，栅极接选通电压Vopen，漏极接忆阻器的输入端；忆阻器的输出端连接接地电阻及与逻辑电路的输出端；忆阻器存储数据b与输入a进行与逻辑，输出数据c。忆阻器的高、低阻态阻值分别记为Roff、Ron，Ron＜＜Rg＜＜Roff。
与逻辑的原理如下：当选通电压Vopen为高(Vopen>Vth，Vth为设定的阈值)，与逻辑电路选通；若输入a＝0，则输出c为0；若输入a＝1，当忆阻器的阻值为Roff时，为高阻态时，即b＝0，则输出端所分电压Vout为低(Vout<Vl，Vl为逻辑低电压)，即输出c＝0；若输入a＝1，当忆阻器的阻值为Ron时，为低阻态时，即b＝1，则输出端所分电压Vout为高(Vout>Vh，Vh为逻辑高电压)，即输出c＝1；也即，当且仅当a,b＝1时，输出c＝1，其余情况为0，即完成与逻辑。
如图2所示，为混合逻辑同或电路的示意图。混合逻辑同或电路包含两个与逻辑电路，以及两个与逻辑电路输出端连接或非门。为了便于说明，将图2左、右两个与逻辑电路分别称为第一与逻辑电路、第二与逻辑电路。第一与逻辑电路的输入为A，第二与逻辑电路的输入端接有反相器(非门)，反相器的输入为A，输出与A相反的数据A′至第二与逻辑电路；第一与逻辑电路中的忆阻器存储数据为B′，第二与逻辑电路中的忆阻器存储数据为与B′相反的数据B；第一与逻辑电路与第二与逻辑电路的忆阻器的输出端均接入或非门，由或非门完成或非逻辑。也即通过混合逻辑同或电路完成前述同或逻辑C＝(AB′+A′B)′。
本发明实施例上述方案，通过忆阻器和CMOS电路的结合，既实现了数据存储，又完成了逻辑运算；结合本发明上述电路，不仅可以减少面积，还能降低功耗并实现存算一体化。
为了获得多bit同或结果，将上述混合逻辑同或电路扩展为阵列形式，同或计算阵列中将原同或电路中的忆阻器扩展为忆阻器阵列，同或计算阵列中将包含两个存储着互为非逻辑数据的忆阻器阵列，同时输入数据及相应非门和或非门也扩展为多bit，通过选通器选择两个忆阻器阵列中一行数据进行计算，从而得到多bit同或结果。图3示例性的给出基于忆阻器的同或计算阵列，其中RRAM_B和RRAM_B’表示存储着互为非逻辑数据的忆阻器阵列，INV、NOR、MUX分别表示反相器(非门)、或非门、选通器。图4示例性的给出忆阻器阵列。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (2)

1.一种基于忆阻器的混合逻辑同或电路，其特征在于，包括：两个存储相反数据的与逻辑电路，且两个与逻辑电路的输入为两个相反数据，两个与逻辑电路输出端均连接或非门；
其中，两个与逻辑电路结构相同，均包括：MOS管、忆阻器及接地电阻；所述MOS管的源极接输入a，栅极接选通电压Vopen，漏极接忆阻器的输入端；忆阻器的输出端连接接地电阻及与逻辑电路的输出端；忆阻器存储数据b与输入a进行与逻辑，输出数据c；
所述混合逻辑同或电路中，第一与逻辑电路的输入为A，第二与逻辑电路的输入端接有非门，非门的输入为A，输出与A相反的数据A’至第二与逻辑电路；第一与逻辑电路中的忆阻器存储数据为B’，第二与逻辑电路中的忆阻器存储数据为与B’相反的数据B；第一与逻辑电路与第二与逻辑电路的忆阻器的输出端均接入或非门，由或非门完成或非逻辑；
当选通电压Vopen为高时，即，大于设定的阈值Vth时，与逻辑电路选通；
若输入a＝0，则输出c为0；
若输入a＝1，当忆阻器的阻值为Roff时，为高阻态，即b＝0，则Vout<Vl，输出端所分电压Vout为低，即输出c＝0；
若输入a＝1，当忆阻器的阻值为Ron时，为低阻态，即b＝1，则Vout>Vh，输出端所分电压Vout为高，即输出c＝1；也即，当且仅当a,b＝1时，输出c＝1，其余情况为0，即完成与逻辑；
其中，Roff、Ron分别为忆阻器的高、低阻态阻值；Vl为逻辑低电压，Vh为逻辑高电压。
2.一种基于忆阻器的同或计算阵列，其特征在于，包括：将权利要求1所述的基于忆阻器的混合逻辑同或电路中的忆阻器扩展为忆阻器阵列，则同或计算阵列中包含了两个存储着互为非逻辑数据的忆阻器阵列，同时输入数据及相应非门和或非门也扩展为多bit，通过选通器选择两个忆阻器阵列中一行数据进行计算，从而得到多bit同或结果。
CN202010724264.7A 2020-07-24 2020-07-24 基于忆阻器的混合逻辑同或电路以及同或计算阵列 Active CN111817710B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010724264.7A CN111817710B (zh) 2020-07-24 2020-07-24 基于忆阻器的混合逻辑同或电路以及同或计算阵列

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010724264.7A CN111817710B (zh) 2020-07-24 2020-07-24 基于忆阻器的混合逻辑同或电路以及同或计算阵列

Publications (2)

Publication Number Publication Date
CN111817710A CN111817710A (zh) 2020-10-23
CN111817710B true CN111817710B (zh) 2024-01-19

Family

ID=72862611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010724264.7A Active CN111817710B (zh) 2020-07-24 2020-07-24 基于忆阻器的混合逻辑同或电路以及同或计算阵列

Country Status (1)

Country Link
CN (1) CN111817710B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114024546B (zh) * 2022-01-10 2022-05-10 之江实验室 基于存算一体晶体管的布尔逻辑实现方法、单元及电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367638A (zh) * 2013-07-23 2013-10-23 黑龙江大学 基于纳米结构开关忆阻器的非易失存储器单元电路
CN104702264A (zh) * 2015-03-23 2015-06-10 华中科技大学 一种基于忆阻器的可编程模拟电路及其操作方法
CN108092658A (zh) * 2017-12-12 2018-05-29 华中科技大学 一种逻辑电路及其操作方法
CN108449080A (zh) * 2018-04-20 2018-08-24 西南大学 基于cmos反相器和忆阻器构成的全加电路
CN108712621A (zh) * 2018-06-29 2018-10-26 华中科技大学 一种基于忆阻和cmos的运动目标检测电路
CN110445489A (zh) * 2019-07-24 2019-11-12 华中科技大学 一种数位比较电路及其操作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10284203B2 (en) * 2017-06-14 2019-05-07 Technion Research And Development Foundation Ltd. Pure memristive logic gate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367638A (zh) * 2013-07-23 2013-10-23 黑龙江大学 基于纳米结构开关忆阻器的非易失存储器单元电路
CN104702264A (zh) * 2015-03-23 2015-06-10 华中科技大学 一种基于忆阻器的可编程模拟电路及其操作方法
CN108092658A (zh) * 2017-12-12 2018-05-29 华中科技大学 一种逻辑电路及其操作方法
CN108449080A (zh) * 2018-04-20 2018-08-24 西南大学 基于cmos反相器和忆阻器构成的全加电路
CN108712621A (zh) * 2018-06-29 2018-10-26 华中科技大学 一种基于忆阻和cmos的运动目标检测电路
CN110445489A (zh) * 2019-07-24 2019-11-12 华中科技大学 一种数位比较电路及其操作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
忆阻数字逻辑电路设计;王晓媛;金晨曦;周鹏飞;;电子与信息学报(第04期);全文 *

Also Published As

Publication number Publication date
CN111817710A (zh) 2020-10-23

Similar Documents

Publication Publication Date Title
Yin et al. Ferroelectric FETs-based nonvolatile logic-in-memory circuits
TWI806842B (zh) 計算記憶體胞元及使用記憶體胞元之處理陣列裝置
CN111816234B (zh) 一种基于sram位线同或的电压累加存内计算电路
CN106941350B (zh) 一种基于忆阻器的异或门电路及设计制作方法
CN110427170B (zh) 一种基于自旋轨道矩的全加器
CN111061454B (zh) 一种基于双极性忆阻器的逻辑实现方法
CN110827898B (zh) 一种基于忆阻器的电压-电阻式可逆逻辑电路及其操作方法
CN112802515B (zh) 三态自旋电子器件、存储单元、存储阵列及读写电路
CN112015367A (zh) 非易失性布尔逻辑操作单元及方法、装置
JPS60127598A (ja) 半導体集積回路装置
CN111817710B (zh) 基于忆阻器的混合逻辑同或电路以及同或计算阵列
TWI391946B (zh) 內容可定址記憶體
Eslami et al. A flexible and reliable RRAM-based in-memory computing architecture for data-intensive applications
CN111899775A (zh) 一种可实现多种逻辑功能和bcam运算的sram存储单元电路
Wang et al. Efficient time-domain in-memory computing based on TST-MRAM
CN116488636A (zh) 一种基于忆阻器设计的通用型逻辑电路
CN112951290B (zh) 一种基于非易失性随机存储器的内存计算电路及装置
CN113315506B (zh) 一种相变存储器时序可重构布尔逻辑电路、方法及装置
CN116107963A (zh) 基于忆阻器的存内逻辑电路、存内逻辑计算系统及应用
Bagamma et al. Implementation of 5–32 address decoders for SRAM memory in 180nm technology
CN111737941B (zh) 一种可配置、可重构的逻辑计算系统、芯片及控制方法
CN112332813A (zh) 一种带异步置位复位的cmos混合型边沿忆阻d触发器电路
CN116913342B (zh) 具有存内布尔逻辑运算功能的存储电路及其模块、芯片
CN214228220U (zh) 锁存器、数据运算单元以及芯片
CN117978154B (zh) 一种基于忆阻器的逻辑电路及全加器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant