CN106941350B - 一种基于忆阻器的异或门电路及设计制作方法 - Google Patents

Abstract

本发明公开了一种基于忆组器的异或门电路及设计制作方法，解决了现有的基于忆阻器的辅助逻辑MACIG门集合不完整的问题，本发明提供了一种新型的基于忆阻器的异或门的设计方法。本发明的异或门是基于MAGIC的或门基础上进行改进的。通过在或门电路的输出忆阻器两端并联一个忆阻器，改进后的门电路可以获得正确的异或门逻辑操作结果。异或门选用的电路元件少，只需要4个忆阻器。其激励电压序列简单，只需要一个稳定不变的外加激励源。而且，异或门的耗能低，只需要加入短时间的电压即可实现异或门的逻辑操作。此外，异或门的电路结构简单，尺寸小。

Description

一种基于忆阻器的异或门电路及设计制作方法

技术领域

本发明涉及忆阻器相关技术领域，特别是涉及一种基于忆阻器的异或门电路及设计制作方法。

背景技术

在过去的几十年，采用CMOS工艺的超大规模集成电路制造行业一直专注于缩小晶体管，通过缩小晶体管的尺寸实现芯片性能提升，且保持着两年一次翻倍的速度稳定发展。这种方法是近50年内半导体工业技术和经济革命的发展源泉。然而，电子设计的重点需要转移到不仅仅是尺寸越来越微小，而且是越来越有能力的设备。

1971年，华裔科学家蔡少棠教授提出忆阻器的概念，由于该元件的电阻值能随着流经的电荷量的改变而改变，通俗来说，忆阻器能够记住流经它的电荷量，因此，蔡少棠教授将单词memory和resistor合并为memristor，作为忆阻器的英文名。在提出概念之后的三十几年里，学者们对忆阻器的研究进展的十分缓慢。

直到2008年，惠普实验室发现了一种纳米双端电阻开关水平阵列，并在《NATURE》杂志上发表论文，称已制备出世界上首个纳米尺寸的TiO₂忆阻器元件，并且通过实验证实了该器件的开关特性与蔡少棠教授所预测的忆阻器特性相一致，立即引起了众多学者和工程师们的浓厚兴趣。电气和电子工程师协会IEEE在其综述杂志《IEEE Spectrum》上评价忆阻器是“近25年最伟大的电子器件发明”，美国著名期刊《TIMES》杂志也对忆阻器给予了高度评价，称之为“2008年最佳发明之一”。忆阻器的发明可以和晶体管的发明相媲美，是电子信息技术领域发展史上的里程碑。纳米级尺寸的忆阻器使人们相信忆阻器是一种可能延续Moore定律的全新候选技术之一。

忆阻器的出现提供了一个新的研究方向。与以往的例子不同，忆阻器的计算公式结合了其本身对记忆信息的处理和存储，它具有非易失性、耗能低等良好的性能优点。

目前，计算机系统的电路结构仍然是由大量的半导体元器件焊接而成，有很多劣势，例如断电丢失、耗能高、电路密度低等缺点。将忆阻器应用于计算机系统的构建，将有效地改进上述问题。电路结构最基础的单元即是逻辑门。基于忆阻器的计算机系统的实现，最为重要而基础的课题即是基于忆阻器的逻辑门的实现。基于忆阻器的逻辑门可以使现有集成电路的密度更高、尺寸更小、运算速度更快、使用器件更少。然而，到目前为止还没有标准的逻辑设计方法存在。

基于忆阻器的实质蕴含逻辑IMPLY(Memristor-Based Material Implication)，通过使用忆阻器开关可以实现状态逻辑。在这个逻辑运算中，使用阻值代替电压和电荷作为逻辑变量。实质蕴含逻辑IMP加上取非操作NOT在数学上是逻辑完备的，取非操作可以通过清零来实现。使用两个忆阻器作为逻辑门的输入端，忆阻器的阻值即是逻辑值，通过外加偏置电压改变阻值，实现逻辑操作，运算结果存储在忆阻器中。但是，使用基于忆阻器的蕴含逻辑实现与或非等基本逻辑操作，需要复杂的输入电压序列且使用的元器件更多。

针对IMPLY门的驱动电压复杂以及元件过多的问题，一种全新的忆阻器辅助逻辑门MAGIC(Memristor-Aided Logic)被提出。与IMPLY门不同，MAGIC门需要依据不同逻辑门的真值表来设计不同的门电路。外加电压激励不变，通过对忆阻器的进行不同方式的串、并联，实现逻辑运算。然而，MAGIC逻辑门集合只有基本的逻辑门，缺少其他的辅助逻辑门，例如异或门。如果使用已有的逻辑门电路搭建异或门，需要的逻辑器件较多，且对电路参数取值范围的计算会更加复杂。

发明内容

为了解决上述存在的问题，本发明提供一种基于忆阻器的异或门电路及设计制作方法，针对现有MACIG门集合不完整的问题，重新设计了忆阻器的异或门电路，其选用的电路元件少，激励电压序列简单，耗能低，电路结构简单，尺寸小，为达此目的，本发明提供一种基于忆阻器的异或门电路，所述忆阻器的异或门电路选用4个阈值自适应忆阻器搭建，其特征在于：所述4个阈值自适应忆阻器中两个忆阻器R_in1,R_in2作为输入忆阻器一个忆阻器作为输出忆阻器R_out一个忆阻器作为辅助忆阻器R_aid，作为输入忆阻器的两个忆阻器R_in1,R_in2串联后再与输出忆阻器R_out串联，所述输出忆阻器R_out两端并联1个辅助忆阻器R_aid，所述两个忆阻器R_in1,R_in2的阻值为逻辑门的输入值，所述输出忆阻器R_out的阻值为逻辑门的输出值。

本发明所述辅助忆阻器R_aid具有阈值电流i_{on_aid}，其取值范围是：

本发明所述输入忆阻器具有阈值电流i_{on_in}，其取值范围是：

本发明所述辅助忆阻器R_aid具有阈值电流i_{on_out}，其取值范围是：

本发明提供一种基于忆阻器的异或门电路设计制作方法，包括以下步骤：

步骤1：选用4个阈值自适应忆阻器搭建电路；

步骤2：依照电路图，将两个忆阻器R_in1,R_in2作为输入忆阻器串联，再与输出忆阻器R_out串联，在R_out两端并联1个辅助忆阻器R_aid；

步骤3：逻辑门的输入值为R_in1,R_in2的阻值，逻辑门的输出值为R_out的阻值；

其中高阻值代表逻辑0，低阻值代表逻辑1；

给R_in1,R_in2写入逻辑门的输入值，给R_out,R_aid写入高阻值逻辑0；

步骤4：给电路加上电压V0，经过逻辑操作，逻辑门的输出值存储在R_out中。

本发明所述步骤2包括如下步骤：

步骤201：在R_out两端并联1个辅助忆阻器R_aid；

步骤202：辅助忆阻器R_aid具有阈值电流i_{on_aid}，其取值范围是：

步骤203：输入忆阻器R_in1,R_in2具有阈值电流i_{on_in}，其取值范围是：

步骤204：输出忆阻器R_out具有阈值电流i_{on_out}，其取值范围是：

本发明一种基于忆阻器的异或门电路及设计制作方法，与现有IMPLY异或门技术相比，本发明具有以下优点：1.选用的电路元件少，IMPLY的异或门需要5个忆阻器与1个电阻，本发明只需要4个忆阻器。2.激励电压序列简单，IMPLY的异或门的激励电压序列有13步操作，本发明只需要一个稳定不变的外加激励源。3.耗能低，IMPLY异或门需要5个电源激励，且通电时间长，本发明的只需要加入短时间的电压即可实现异或门的逻辑操作。4.电路简单尺寸小，从电路图可得，IMPLY异或门电路复杂，尺寸大，本发明电路结构简单，尺寸小。

附图说明

图1为MAGIC或门电路图；

图2为忆阻器阻值变化特性；

图3为MAGIC异或门电路图；

图4为IMPLY异或门电路图；

图5a为异或门输入为(0,0)时的输出结果；

图5b为异或门输入为(0,1)时的输出结果；

图5c为异或门输入为(1,0)时的输出结果；

图5d为异或门输入为(1,1)时的输出结果。

具体实施方式

下面结合附图与具体实施方式对本发明作进一步详细描述：

本发明的异或门是基于MAGIC的与门基础上进行改进的。首先将与门的电路参数重新限制，使其表现出或门的特性。

如图1为MAGIC的与门电路。逻辑门的逻辑状态需要用忆阻器的阻值代表，高电阻和低电阻分别视为逻辑0和逻辑1。简而言之，R_off作为逻辑0，R_on作为逻辑1。忆阻器的逻辑状态即为逻辑门的输入和输出。

在与门AND的基础上，电路结构不变，对电路的参数重新限制，可以获得一种创新的或门OR的实现方式。在输入组合为(0,0)时，输出忆阻器变为高阻态不变。在其他输入组合下，输出忆阻器的阻态变为低阻态逻辑1。对电压V₀作如下的限定：

针对输出电阻，在输入组合为(0,1)和(1,0)时，V_out＞V_{on_out}，

在输入组合为(0,0)时，V_out＜V_{on_out}。当R_off＞＞时，有：

2V_{on_out}＜V₀＜3V_{on_out}；

针对输入电阻，所有的情况下，V_in＜V_{on_in}，则有如下限定：

V₀＜V_{on_in}；

应使输入忆阻器与输出忆阻器的阈值不同，综上得到，V₀的取值范围如下：

2V_{on_out}＜V₀＜3V_{on_out}；

此外，输入忆阻器的阈值为V₀＜V_{on_in}。

如图2,为忆阻器的阻值变化特性图。忆阻器的极性使用黑线表示。电流方向从输入端流向输出端，忆阻器阻值降低；电流方向从输出端流向输入端，阻值升高。忆阻器具有阈值电压V_on,V_off，忆阻器的电压大于V_off时，忆阻器从低阻态变为高阻态R_off。忆阻器的电压大于V_on时，忆阻器的阻态变为低阻态R_on。

异或门和或门的真值对比如下表1所示：

表1 NOR门与OR门真值表对比

从异或门的真值表可以发现，异或门XOR和或门AND的区别在于，当且仅当输入为(1,1)时，XOR门与OR门的输出相反，其他的输入组合，XOR门与OR门的输出一致。

基于以上分析，异或门的电路设计思想是，试图通过对或门电路的改进，使其在输入组合为(0,0)、(0,1)、(1,0)时，电路正常运算，在输入组合为(1,1)时，电路的输出忆阻器的逻辑状态保持为高阻态逻辑0不变。考虑加入一个新的忆阻器实现对输出忆阻器的限制。输入忆阻器的初始值不同，输出忆阻器的阻值变化趋势不同。加入电压后，电路中各个忆阻器的阻值变化如下表2所示：

表2 XOR门忆阻器变化趋势

对电路进行分析：

给输出忆阻器并联一个辅助忆阻器R_aid，初值置为高电阻，其从高电阻切换到低电阻需要的时间比R_out更短，其阈值电流i_{on_aid}比R_out的阈值电流i_{on_out}高。则在输入组合1、2、3中，辅助忆阻器支路的电流小于i_on-aid，电路按照或门运行。在输入组合4中，辅助忆阻器支路的电流大于i_{on_aid}，辅助忆阻器R_aid迅速从高电阻切换到低电阻，分走R_out支路的电流，在R_out尚未完全切换到低电阻逻辑1时，使R_out支路的电流小于i_{on_out}，则R_out保持高电阻逻辑0不变，只是其阻值相对于初始值稍有降低。其中，R_aid的状态切换时间远小于R_out的状态切换时间，R_aid的状态切换时间在这里仅做定性分析。

电路的参数限制较多。设R_out的高电阻阻值为R_off，低电阻阻值为R_on，且有R_off＞＞。R_aid的高电阻阻值为10R_off，低电阻阻值为0.01R_on。i_{on_in}为输入电阻的阈值电流。

针对输出电阻R_out，在输入组合1中，i_out＜i_{on_out}，在输入组合2、3中，i_out＞i_{on_out}。

则有：

i_{on_out}(2R_off+R_on)＜V₀＜3R_offi_{on_out}；

针对辅助电阻R_aid，在输入组合2、3中，i_aid＜i_{on_aid}，在输入组合4中，i_aid＞i_{on_aid}。

则有：

针对输入电阻，在输入组合2、3中，当输出电阻降为低阻值时，i_in＜i_{on_in}，则有：

综上，确定外加电压V₀后，通过上述式子确定辅助忆阻器R_aid的阈值电流i_{on_aid}，以及输入忆阻器R_in的阈值电流i_{on_in}。

给电路外加电压后，经过极小的状态切换时间，可以得到正确的逻辑操作结果，如图5a-5d所示，分别为不同的输入组合下，逻辑门的操作结果。

工作原理：

当给异或门加上电压的时候，输出端忆阻器的电压取决于输入端和输出端忆阻器的逻辑状态。通过利用忆阻器的非线性特性，即它的阈值电流或电压，逻辑门可以保持正常的作用过程。对于某些特殊的输入端忆阻器的阻值组合，输出端忆阻器两端的电压大于阈值电压，就可以完全改变该端忆阻器的逻辑状态，而对于其他的阻值组合，输出端忆阻器两端的电压小于阈值电压，输出端忆阻器的逻辑状态保持初始状态不变。以此获得符合真值表的逻辑运算结果。

辅助忆阻器起到一个开关作用，可以使输出端忆阻器在需要的时候被短路，使其保持初始阻值不变。获得异或门的运算结果。

以上所述，仅是本发明的较佳实施例而已，并非是对本发明作任何其他形式的限制，而依据本发明的技术实质所作的任何修改或等同变化，仍属于本发明所要求保护的范围。

Claims (2)

1.一种基于忆阻器的异或门电路，所述忆阻器的异或门电路选用4个阈值自适应忆阻器搭建，其特征在于：所述4个阈值自适应忆阻器中两个忆阻器R_in1,R_in2作为输入忆阻器，一个忆阻器作为输出忆阻器R_out，一个忆阻器作为辅助忆阻器R_aid，作为输入忆阻器的两个忆阻器R_in1,R_in2串联后再与输出忆阻器R_out串联，所述输出忆阻器R_out两端并联1个辅助忆阻器R_aid，所述两个忆阻器R_in1,R_in2的阻值为逻辑门的输入值，所述输出忆阻器R_out的阻值为逻辑门的输出值；

设R_out的高电阻阻值为R_off，低电阻阻值为R_on，且有R_off＞＞R_on，R_aid的高电阻阻值为10R_off，低电阻阻值为0.01R_on，i_{on_in}为输入忆阻器的阈值电流，所述i_{on_aid}为辅助忆阻器R_aid的阈值电流，所述i_{on_out}为输出忆阻器R_out的阈值电流，

针对输出电阻R_out，在输入组合1中，i_out＜i_{on_out}，在输入组合2、3中，i_out＞i_{on_out}，则有：

针对辅助电阻R_aid，在输入组合2、3中，i_aid＜i_{on_aid}，在输入组合4中，i_aid＞i_{on_aid}，则有：

针对输入电阻，在输入组合2、3中，当输出电阻降为低阻值时，i_in＜i_{on_in}，则有：

综上，确定外加电压V₀后，通过上述式子确定辅助忆阻器R_aid的阈值电流i_{on_aid}，以及输入忆阻器R_in的阈值电流i_{on_in}，其中输入组合1、2、3和4分别为(0,0)、(0,1)、(1,0)和(1,1)。

2.一种基于忆阻器的异或门电路设计制作方法，设R_out的高电阻阻值为R_off，低电阻阻值为R_on，且有R_off＞＞R_on，R_aid的高电阻阻值为10R_off，低电阻阻值为0.01R_on，i_{on_in}为输入电阻的阈值电流，所述i_{on_aid}为辅助忆阻器R_aid的阈值电流，所述i_{on_out}为输出忆阻器R_out的阈值电流；

针对输出电阻R_out，在输入组合1中，i_out＜i_{on_out}，在输入组合2、3中，i_out＞i_{on_out}，则有：

针对辅助电阻R_aid，在输入组合2、3中，i_aid＜i_{on_aid}，在输入组合4中，i_aid＞i_{on_aid}，则有：

针对输入电阻，在输入组合2、3中，当输出电阻降为低阻值时，i_in＜i_{on_in}，则有：

综上，确定外加电压V₀后，通过上述式子确定辅助忆阻器R_aid的阈值电流i_{on_aid}，以及输入忆阻器R_in的阈值电流i_{on_in}，其中输入组合1、2、3和4分别为(0,0)、(0,1)、(1,0)和(1,1)，其特征在于：

包括以下步骤：

步骤1：选用4个阈值自适应忆阻器搭建电路；

步骤2：依照电路图，将两个忆阻器R_in1,R_in2作为输入忆阻器串联，再与输出忆阻器R_out串联，在R_out两端并联1个辅助忆阻器R_aid；

步骤201：在R_out两端并联1个辅助忆阻器R_aid；

步骤202：辅助忆阻器R_aid具有阈值电流i_{on_aid}，其取值范围是：

步骤203：输入忆阻器R_in1,R_in2具有阈值电流i_{on_in}，其取值范围是：

步骤204：输出忆阻器R_out具有阈值电流i_{on_out}，其取值范围是：

步骤3：逻辑门的输入值为R_in1,R_in2的阻值，逻辑门的输出值为R_out的阻值；

其中高阻值代表逻辑0，低阻值代表逻辑1；

给R_in1,R_in2写入逻辑门的输入值，给R_out,R_aid写入高阻值逻辑0；

步骤4：给电路加上电压V0，经过逻辑操作，逻辑门的输出值存储在R_out中。

Images