CN114204936B - 一种电子设备及其基于忆阻器的逻辑门电路 - Google Patents

一种电子设备及其基于忆阻器的逻辑门电路 Download PDF

Info

Publication number
CN114204936B
CN114204936B CN202210148841.1A CN202210148841A CN114204936B CN 114204936 B CN114204936 B CN 114204936B CN 202210148841 A CN202210148841 A CN 202210148841A CN 114204936 B CN114204936 B CN 114204936B
Authority
CN
China
Prior art keywords
memristor
logic gate
power supply
control switch
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210148841.1A
Other languages
English (en)
Other versions
CN114204936A (zh
Inventor
苏康
郭芬
满宏涛
李拓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202210148841.1A priority Critical patent/CN114204936B/zh
Publication of CN114204936A publication Critical patent/CN114204936A/zh
Application granted granted Critical
Publication of CN114204936B publication Critical patent/CN114204936B/zh
Priority to PCT/CN2022/122300 priority patent/WO2023155439A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种电子设备及其基于忆阻器的逻辑门电路，本申请将可控开关的控制端接在基于MAGIC的与逻辑门中的输出忆阻器负端，并通过可控开关控制第二忆阻器是否通电，如此一来，当与逻辑门中的两个输入忆阻器阻值状态不同时，可控开关便会导通并使得第二忆阻器通电，第二忆阻器此时便会呈现低阻状态（代表逻辑“1”）；当两个输入忆阻器阻值状态相同时，可控开关不会导通，第二忆阻器此时状态保持不变，即呈现高阻状态（代表逻辑“0”）。也就是说此时两个输入忆阻器与第二忆阻器组合形成了异或逻辑门，同时该逻辑门电路还可用作半加器，促进了MAGIC技术的应用，提升了用户体验。

Description

一种电子设备及其基于忆阻器的逻辑门电路
技术领域
本发明涉及忆阻器领域，特别是涉及一种基于忆阻器的逻辑门电路，本发明还涉及一种电子设备。
背景技术
忆阻器具有非易失、功耗低和结构简单等特点，并且在可微缩性、与CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）工艺兼容和响应速度等方面具有明显优势，基于忆阻器的非易失逻辑单元融合了计算与存储功能，可构建存算一体的计算架构，突破传统冯·诺依曼架构中出现的“存储墙”问题。
目前基于忆阻器的逻辑电路形式多样，其中，仅由忆阻器构成的（MAGIC（Memristor-Aided Logic，辅助逻辑门）电路的逻辑状态可以用阻值来代表，并可以实现逻辑运算和存储一体化，然而MAGIC逻辑门集合只有“与”、“与非”、“或”、“或非”等基本的逻辑门，缺少其他的辅助逻辑门，例如异或门，缺少异或门也进一步影响了半加器电路的设计，限制了MAGIC技术的应用，影响了用户体验。
因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。
发明内容
本发明的目的是提供一种基于忆阻器的逻辑门电路，利用基于MAGIC的与逻辑门中两个输入忆阻器与第二忆阻器组合形成了异或逻辑门，同时该逻辑门电路还可用作半加器，促进了MAGIC技术的应用，提升了用户体验；本发明的另一目的是提供一种包括上述基于忆阻器的逻辑门电路的电子设备，利用基于MAGIC的与逻辑门中两个输入忆阻器与第二忆阻器组合形成了异或逻辑门，同时该逻辑门电路还可用作半加器，促进了MAGIC技术的应用，提升了用户体验。
为解决上述技术问题，本发明提供了一种基于忆阻器的逻辑门电路，包括：
基于辅助逻辑门MAGIC的与逻辑门，用于基于自身内部串联的三个第一忆阻器实现逻辑与的运算；
第一电源，用于在所述与逻辑门处于稳态时输出电能；
第一端与所述第一电源连接的第二忆阻器，用于仅在所述第一电源为自身供电时呈现低阻状态；
第一端与所述第二忆阻器的第二端连接，第二端接地，控制端与作为输出忆阻器的所述第一忆阻器的负端连接的可控开关，用于仅在所述与逻辑门中作为输入忆阻器的两个所述第一忆阻器呈现不同阻值状态时导通。
优选地，所述基于辅助逻辑门MAGIC的与逻辑门包括第二电源、第一控制开关、第一输入忆阻器、第二输入忆阻器以及输出忆阻器；
所述第二电源与所述第一控制开关的第一端连接，所述第一控制开关的第二端与所述第一输入忆阻器的负端连接，所述第一输入忆阻器的正端与所述第二输入忆阻器的负端连接，所述第二输入忆阻器的正端与所述输出忆阻器的负端连接，所述输出忆阻器的正端接地。
优选地，所述第一电源包括供电单元以及第二控制开关；
所述第一电源与所述第二控制开关的第一端连接，所述第二控制开关的第二端与所述第二忆阻器的第一端连接；
所述第二控制开关，用于在所述与逻辑门处于稳态时被控闭合，以便所述供电单元输出电能。
优选地，所述第二电源与所述供电单元为同一电源。
优选地，所述第一控制开关以及所述第二控制开关为相同类型。
优选地，所述第一控制开关以及所述第二控制开关均为门控开关。
优选地，所述可控开关为N型金属-氧化物-半导体NMOS。
为解决上述技术问题，本发明还提供了一种电子设备，包括如上所述的基于忆阻器的逻辑门电路。
本发明提供了一种基于忆阻器的逻辑门电路，考虑到在基于辅助逻辑门MAGIC的与逻辑门中，输出忆阻器负端的电压仅会呈现高低不同的两种电压等级，且呈现高电压等级时两个输入忆阻器的阻值状态相反，因此本申请将可控开关的控制端接在输出忆阻器负端，并通过可控开关控制第二忆阻器是否通电，如此一来，当与逻辑门中的两个输入忆阻器阻值状态不同时，可控开关便会导通并使得第二忆阻器通电，第二忆阻器此时便会呈现低阻状态（代表逻辑“1”）；当与逻辑门中的两个输入忆阻器阻值状态相同时，可控开关不会导通，第二忆阻器此时状态保持不变，即呈现高阻状态（代表逻辑“0”）。也就是说此时两个输入忆阻器与第二忆阻器组合形成了异或逻辑门，同时该逻辑门电路还可用作半加器，促进了MAGIC技术的应用，提升了用户体验。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的一种基于忆阻器的逻辑门电路的结构示意图；
图2为本发明提供的另一种基于忆阻器的逻辑门电路的结构示意图；
图3为忆阻器电阻随两端电压变化的示意图。
具体实施方式
本发明的核心是提供一种基于忆阻器的逻辑门电路，利用基于MAGIC的与逻辑门中两个输入忆阻器与第二忆阻器组合形成了异或逻辑门，同时该逻辑门电路还可用作半加器，促进了MAGIC技术的应用，提升了用户体验；本发明的另一目的是提供一种包括上述基于忆阻器的逻辑门电路的电子设备，利用基于MAGIC的与逻辑门中两个输入忆阻器与第二忆阻器组合形成了异或逻辑门，同时该逻辑门电路还可用作半加器，促进了MAGIC技术的应用，提升了用户体验。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，图1为本发明提供的一种基于忆阻器的逻辑门电路的结构示意图，该基于忆阻器的逻辑门电路包括：
基于辅助逻辑门MAGIC的与逻辑门，用于基于自身内部串联的三个第一忆阻器实现逻辑与的运算；
第一电源2，用于在与逻辑门处于稳态时输出电能；
第一端与第一电源2连接的第二忆阻器3，用于仅在第一电源2为自身供电时呈现低阻状态；
第一端与第二忆阻器3的第二端连接，第二端接地，控制端与作为输出忆阻器的第一忆阻器的负端连接的可控开关4，用于仅在与逻辑门中作为输入忆阻器的两个第一忆阻器呈现不同阻值状态时导通。
为了更好地对本发明实施例进行说明，请参考图2以及图3，图2为本发明提供的另一种基于忆阻器的逻辑门电路的结构示意图，图3为忆阻器电阻随两端电压变化的示意图，图3中展示了忆阻器电阻如何随两端电压变化，忆阻器的工作原理是在满足一定条件时会发生高低阻值两个状态的可逆翻转，其中高低阻值可代表逻辑中的两种状态“0”和“1”，满足条件下的可逆翻转保证了逻辑状态间可控跳转，并且在撤电后，忆阻器的电阻状态依然保持稳定，具有非易失特性，因此忆阻器可满足非易失逻辑功能的实现。基于忆阻器的非易失逻辑运算在计算领域具有巨大潜在价值。
其中，本发明实施例中采用的忆阻器均为阈值型忆阻器，即需要两种阈值电压来改变相应边界电阻。例如两种边界电阻R on 与R off （R off >>R on ）分别代表逻辑“1”与“0”，将忆阻器从逻辑“0”变为逻辑“1”所需施加的电压应大于等于阈值电压VT-ON，将忆阻器从逻辑“1”变为逻辑“0”所需施加的电压应小于等于阈值电压VT-OFF。
具体的，在图2中，Min1以及Min2为与逻辑门中的两个输入忆阻器，Mout1为输出忆阻器，可控开关4为NMOS1，第二忆阻器3为Mout2。
本发明提出的基于忆阻器MAGIC逻辑的“异或”门电路和半加器电路是在MAGIC逻辑的“与”门电路的基础上进行改进优化而来。因此首先搭建MAGIC逻辑的“与”门电路，即将电压源V0、Min1、Min2与Mout1串联，实现“与”逻辑的操作过程如下：
（1）设定初始状态，设置输出忆阻器MOUT1阻值为R off ，即逻辑状态为“0”；
（2）对两个输入忆阻器设定相应的输入状态；
（3）闭合开关S1，为支路1施加电压V 0。
上述操作过程即可完成该“与”门的逻辑操作。假设输入信号的两个逻辑值为“00”，对应的输入忆阻器阻值均为R off ，此时两个输入忆阻器与输出忆阻器Mout1为串联，且阻值均为R off ，因此输出忆阻器Mout1两端的电压为V 0/3，未达到使输出忆阻器Mout1由R off 转变为R on 的阈值电压，故输出忆阻器Mout1的逻辑状态仍为“0”。类似的，若输入信号的逻辑值为“10”或“01”时，输出忆阻器Mout1两端电压为
Figure DEST_PATH_IMAGE001
，近似为V 0/2，两种情况下的输出忆阻器Mout1两端电压均小于V T_ON，未达到使输出忆阻器Mout1由R off 转变为R on 的阈值电压，故输出忆阻器Mout1的逻辑状态仍为“0”。只有当输入逻辑为“11”时，输出忆阻器Mout1两端电压为
Figure 716176DEST_PATH_IMAGE002
，大于V T_ON，从而实现输出逻辑由“0”转换为“1”。以上信号的输入与输出符合“与”门的真值表，从而实现了“与”逻辑门的功能。“与”逻辑门真值表如表1所示。
表1
Figure DEST_PATH_IMAGE003
其中，在图2的与逻辑门中，
Figure 563915DEST_PATH_IMAGE004
；
因R off >>R on ，所以V0的取值范围为：
V T_ON< V 0< 2V T_ON；
上述NMOS（N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体）的阈值电压V TH取值范围为：
V 0/3<V TH<V 0/2；
其中，V 0为第一电源2的额定电压。
具体的，“异或”逻辑运算则是在“与”逻辑运算结束后进行，即支路1各端点电压稳定后进行。实现“异或”逻辑运算的操作过程如下：
（1）设定初始状态，设置输出忆阻器MOUT2阻值为R off ，即逻辑状态为“0”，该步骤可与上述“与”逻辑运算中的（1）步骤同时进行；
（2）闭合开关S2，为支路2施加电压V0。
上述操作过程即可完成“异或”门的逻辑操作。假设输入信号的两个逻辑值为“00”，则“与”逻辑输出忆阻器Mout1的逻辑状态仍为“0”，此时Mout1两端电压值为V 0/3，小于NMOS的阈值电压，NMOS源漏呈关断状态，输出忆阻器Mout2的逻辑状态不变仍为“0”；若输入信号的两个逻辑值为“11”，则“与”逻辑输出忆阻器Mout1的最终逻辑状态为“1”，此时Mout1两端电压值为V 0/3，仍小于NMOS的阈值电压，NMOS源漏呈关断状态，输出忆阻器Mout2的逻辑状态不变仍为“0”；当输入信号的两个逻辑值为“10”或“01”时，“与”逻辑输出忆阻器 Mout1的逻辑状态为“0”，此时Mout1两端电压值为
Figure 784812DEST_PATH_IMAGE005
，近似为V 0/2，大于NMOS的阈值电压，NMOS源漏呈导通状态，输出忆阻器Mout2两端电压为V 0，大于V T_ON，从而实现输出忆阻器Mout2的逻辑由“0”转换为“1”。以上信号的输入与输出符合“异或”门的真值表，从而实现了“异或”逻辑门的功能。“异或”逻辑门真值表如表1所示。
半加器的逻辑表达式为：
Figure 138433DEST_PATH_IMAGE006
；
Figure 139887DEST_PATH_IMAGE007
；
其中A、B为加数（输入端），S为和，C为向高位的进位。根据半加器的逻辑表达式可知半加器的两个输出端分别为两个输入端的“异或”和“与”逻辑运算结果。因此本发明实施例设计的电路也可作为半加器电路。
本发明提供了一种基于忆阻器的逻辑门电路，考虑到在基于辅助逻辑门MAGIC的与逻辑门中，输出忆阻器负端的电压仅会呈现高低不同的两种电压等级，且呈现高电压等级时两个输入忆阻器的阻值状态相反，因此本申请将可控开关的控制端接在输出忆阻器负端，并通过可控开关控制第二忆阻器是否通电，如此一来，当与逻辑门中的两个输入忆阻器阻值状态不同时，可控开关便会导通并使得第二忆阻器通电，第二忆阻器此时便会呈现低阻状态（代表逻辑“1”）；当与逻辑门中的两个输入忆阻器阻值状态相同时，可控开关不会导通，第二忆阻器此时状态保持不变，即呈现高阻状态（代表逻辑“0”）。也就是说此时两个输入忆阻器与第二忆阻器组合形成了异或逻辑门，同时该逻辑门电路还可用作半加器，促进了MAGIC技术的应用，提升了用户体验。
在上述实施例的基础上：
作为一种优选的实施例，基于辅助逻辑门MAGIC的与逻辑门包括第二电源、第一控制开关S1、第一输入忆阻器、第二输入忆阻器以及输出忆阻器；
第二电源与第一控制开关S1的第一端连接，第一控制开关S1的第二端与第一输入忆阻器的负端连接，第一输入忆阻器的正端与第二输入忆阻器的负端连接，第二输入忆阻器的正端与输出忆阻器的负端连接，输出忆阻器的正端接地。
具体的，除了该具体构造外，基于MAGIC的与逻辑门1还可以为其他构造，本发明实施例在此不做限定。
作为一种优选的实施例，第一电源2包括供电单元V0以及第二控制开关S2；
第一电源2与第二控制开关S2的第一端连接，第二控制开关S2的第二端与第二忆阻器3的第一端连接；
第二控制开关，用于在与逻辑门处于稳态时被控闭合，以便供电单元V0输出电能。
具体的，本发明实施例中可以通过第二控制开关S2控制供电单元V0是否输出电能，第二控制开关S2的作用是防止在第一控制开关S1闭合的瞬间支路1中各端点电压不稳定而引起的对可控开关4控制端电压的影响，从而导致对可控开关4导通与关断状态的误操作。
具体的，本发明实施例中的第一电源2具有结构简单以及成本低等优点。
当然，除了该具体构造外，第一电源2还可以为其他类型，本发明实施例在此不做限定。
作为一种优选的实施例，第二电源与供电单元V0为同一电源。
具体的，将第二电源与供电单元V0设计为同一电源可以简化结构并降低成本。
当然，第二电源与供电单元V0可以为互相独立的电源，本发明实施例在此不做限定。
作为一种优选的实施例，第一控制开关S1以及第二控制开关S2为相同类型。
具体的，将第一控制开关S1以及第二控制开关S2设计为相同类型可以简化结构并降低成本。
当然，第一控制开关S1以及第二控制开关S2也可以为不同类型，本发明实施例在此不做限定。
作为一种优选的实施例，第一控制开关S1以及第二控制开关S2均为门控开关。
具体的，门控开关具有自动化程度高以及寿命长等优点。
当然，除了门控开关外，第一控制开关S1以及第二控制开关S2还可以为其他类型，本发明实施例在此不做限定。
作为一种优选的实施例，可控开关4为N型金属-氧化物-半导体NMOS。
具体的，NMOS具有体积小、响应快以及寿命长等优点。
当然，除了NMOS外，可控开关4还可以为其他类型，本发明实施例在此不做限定。
本发明还提供了一种电子设备，包括如前述实施例中的基于忆阻器的逻辑门电路。
对于本发明实施例提供的电子设备的介绍请参照前述的基于忆阻器的逻辑门电路的实施例，本发明实施例在此不再赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种基于忆阻器的逻辑门电路，其特征在于，包括：
基于辅助逻辑门MAGIC的与逻辑门，用于基于自身内部串联的三个第一忆阻器实现逻辑与的运算；
第一电源，用于在所述与逻辑门处于稳态时输出电能；
负端与所述第一电源连接的第二忆阻器，用于仅在所述第一电源为自身供电时呈现低阻状态；
第一端与所述第二忆阻器的正端连接，第二端接地，控制端与作为输出忆阻器的所述第一忆阻器的负端连接的可控开关，用于仅在所述与逻辑门中作为输入忆阻器的两个所述第一忆阻器呈现不同阻值状态时导通。
2.根据权利要求1所述的基于忆阻器的逻辑门电路，其特征在于，所述基于辅助逻辑门MAGIC的与逻辑门包括第二电源、第一控制开关、第一输入忆阻器、第二输入忆阻器以及输出忆阻器；
所述第二电源与所述第一控制开关的第一端连接，所述第一控制开关的第二端与所述第一输入忆阻器的负端连接，所述第一输入忆阻器的正端与所述第二输入忆阻器的负端连接，所述第二输入忆阻器的正端与所述输出忆阻器的负端连接，所述输出忆阻器的正端接地。
3.根据权利要求2所述的基于忆阻器的逻辑门电路，其特征在于，所述第一电源包括供电单元以及第二控制开关；
所述第一电源与所述第二控制开关的第一端连接，所述第二控制开关的第二端与所述第二忆阻器的负端连接；
所述第二控制开关，用于在所述与逻辑门处于稳态时被控闭合，以便所述供电单元输出电能。
4.根据权利要求3所述的基于忆阻器的逻辑门电路，其特征在于，所述第二电源与所述供电单元为同一电源。
5.根据权利要求3所述的基于忆阻器的逻辑门电路，其特征在于，所述第一控制开关以及所述第二控制开关为相同类型。
6.根据权利要求5所述的基于忆阻器的逻辑门电路，其特征在于，所述第一控制开关以及所述第二控制开关均为门控开关。
7.根据权利要求1至6任一项所述的基于忆阻器的逻辑门电路，其特征在于，所述可控开关为N型金属-氧化物-半导体NMOS。
8.一种电子设备，其特征在于，包括如权利要求1至7任一项所述的基于忆阻器的逻辑门电路。
CN202210148841.1A 2022-02-18 2022-02-18 一种电子设备及其基于忆阻器的逻辑门电路 Active CN114204936B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210148841.1A CN114204936B (zh) 2022-02-18 2022-02-18 一种电子设备及其基于忆阻器的逻辑门电路
PCT/CN2022/122300 WO2023155439A1 (zh) 2022-02-18 2022-09-28 一种电子设备及其基于忆阻器的逻辑门电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210148841.1A CN114204936B (zh) 2022-02-18 2022-02-18 一种电子设备及其基于忆阻器的逻辑门电路

Publications (2)

Publication Number Publication Date
CN114204936A CN114204936A (zh) 2022-03-18
CN114204936B true CN114204936B (zh) 2022-05-24

Family

ID=80645503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210148841.1A Active CN114204936B (zh) 2022-02-18 2022-02-18 一种电子设备及其基于忆阻器的逻辑门电路

Country Status (2)

Country Link
CN (1) CN114204936B (zh)
WO (1) WO2023155439A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114204936B (zh) * 2022-02-18 2022-05-24 苏州浪潮智能科技有限公司 一种电子设备及其基于忆阻器的逻辑门电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105897254A (zh) * 2016-05-17 2016-08-24 福州大学 一种基于忆阻器与mos管的异或门逻辑电路及其实现方法
CN106941350A (zh) * 2017-03-15 2017-07-11 东南大学 一种基于忆组器的异或门电路及设计制作方法
CN113131928A (zh) * 2019-12-31 2021-07-16 华为技术有限公司 一种基于忆阻器的异或门器件及其操作方法
CN113676176A (zh) * 2021-07-31 2021-11-19 山东云海国创云计算装备产业创新中心有限公司 一种逻辑门电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8274312B2 (en) * 2011-02-25 2012-09-25 The United States Of America As Represented By The Secretary Of The Air Force Self-reconfigurable memristor-based analog resonant computer
CN114204936B (zh) * 2022-02-18 2022-05-24 苏州浪潮智能科技有限公司 一种电子设备及其基于忆阻器的逻辑门电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105897254A (zh) * 2016-05-17 2016-08-24 福州大学 一种基于忆阻器与mos管的异或门逻辑电路及其实现方法
CN106941350A (zh) * 2017-03-15 2017-07-11 东南大学 一种基于忆组器的异或门电路及设计制作方法
CN113131928A (zh) * 2019-12-31 2021-07-16 华为技术有限公司 一种基于忆阻器的异或门器件及其操作方法
CN113676176A (zh) * 2021-07-31 2021-11-19 山东云海国创云计算装备产业创新中心有限公司 一种逻辑门电路

Also Published As

Publication number Publication date
CN114204936A (zh) 2022-03-18
WO2023155439A1 (zh) 2023-08-24

Similar Documents

Publication Publication Date Title
JP6888029B2 (ja) メモリスタベースの論理ゲート
Kvatinsky et al. MRL—Memristor ratioed logic
US8942027B1 (en) Memory storage circuit and method of driving memory storage circuit
CN114204936B (zh) 一种电子设备及其基于忆阻器的逻辑门电路
Puglisi et al. SIMPLY: Design of a RRAM-based smart logic-in-memory architecture using RRAM compact model
JP2003309462A (ja) レベルシフト回路
CN113676176A (zh) 一种逻辑门电路
CN115425965B (zh) 一种可重构逻辑门电路及电路的控制方法
JP3618424B2 (ja) 低消費電力論理回路
CN116436455A (zh) 状态逻辑电路及电子设备
Azmine et al. An advanced 1-bit arithmetic logic unit (ALU) with hybrid memristor-CMOS architecture
Nissi et al. Memristor based full subtractor
CN112332813A (zh) 一种带异步置位复位的cmos混合型边沿忆阻d触发器电路
US20060109031A1 (en) Complementary pass-transistor logic circuit and semiconductor device
CN117595859B (zh) 一种基于忆阻器的逻辑电路、输出方法及电子设备
Kumar et al. Design of 4-bit ALU using TEAM Memristor Model and CMOS Logic
CN113342309B (zh) 可规划的非易失性算术存储器运算子
CN109347475B (zh) 一种基于忆阻实现的表决器电路
JP4376642B2 (ja) 出力バッファ回路
JPWO2007023727A1 (ja) 半導体記憶回路
JPH03210815A (ja) Ｃｍｏｓ型出力回路
KR20230115095A (ko) 1 비트 전가산기
CN114741050A (zh) 基于忆阻器和cmos晶体管的全加电路、高进位电路及加法器
CN114244349A (zh) 一种基于忆阻的一位二进制加法器电路
CN114337651A (zh) 基于二值忆阻器的通用三值非门电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant