CN107134292B - 可编程多功能自旋逻辑电路 - Google Patents

可编程多功能自旋逻辑电路 Download PDF

Info

Publication number
CN107134292B
CN107134292B CN201710211554.XA CN201710211554A CN107134292B CN 107134292 B CN107134292 B CN 107134292B CN 201710211554 A CN201710211554 A CN 201710211554A CN 107134292 B CN107134292 B CN 107134292B
Authority
CN
China
Prior art keywords
input
logic
spin
spin logic
type transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710211554.XA
Other languages
English (en)
Other versions
CN107134292A (zh
Inventor
尹宁远
万蔡华
黄宝发
虞志益
韩秀峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
National Sun Yat Sen University
Original Assignee
Institute of Physics of CAS
National Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Physics of CAS, National Sun Yat Sen University filed Critical Institute of Physics of CAS
Priority to CN201710211554.XA priority Critical patent/CN107134292B/zh
Publication of CN107134292A publication Critical patent/CN107134292A/zh
Application granted granted Critical
Publication of CN107134292B publication Critical patent/CN107134292B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/18—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using galvano-magnetic devices, e.g. Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明涉及可编程多功能自旋逻辑电路。在一实施例中，一种自旋逻辑电路可包括：自旋逻辑单元；第一和第二输入控制器，分别响应于各自所接收的输入逻辑电平信号向所述自旋逻辑单元提供第一和第二电流输入；以及读取电路，用于读取所述第一自旋逻辑单元的电阻状态并且将其转换成相应的输出逻辑电平信号。

Description

可编程多功能自旋逻辑电路
技术领域
本发明总体上涉及磁器件与集成电路领域，更特别地，涉及一种可编程多功能自旋逻辑电路，其可以与现有的CMOS集成电路兼容。在一些实施例中，该可编程多功能自旋逻辑电路还可兼具逻辑运算和非易失性存储这两种功能。
背景技术
磁性隧道结的重用应用之一是磁逻辑器件，也称为自旋逻辑器件。与普通的半导体逻辑器件相比，自旋逻辑器件具有高操作频率、无限重配次数、逻辑信息的非易失性、防辐射、与磁随机存取存储器(MRAM)兼容等优点，因此被认为是替代传统半导体逻辑器件的下一代逻辑器件的有力候选者，得到了广泛和热烈的研究。
第一代自旋逻辑器件利用奥斯特磁场来翻转磁性隧道结中的自由磁层的磁矩。具体而言，在磁性隧道结的上方和/或下方形成一条或彼此垂直的两条电流线。当电流流过该电流线时，其产生的奥斯特磁场可以用于翻转自由层的磁矩。然而，这种翻转方式具有效率低、功耗大的缺点，并且奥斯特磁场可能影响周围的器件，因此很少被实际使用。
第二代自旋逻辑器件利用自旋转矩转移(STT)效应来翻转磁性隧道结中的自由磁层的磁矩。具体而言，流经磁性隧道结的电流可被参考铁磁层极化成自旋极化电流，自旋极化电流进而可以改变自由铁磁层的磁矩。然而，在这种翻转方式中，翻转电流需要流经磁性隧道结，容易意外击穿隧道结，因此也难以被实际使用。
目前，正在热烈研究的是第三代自旋逻辑器件，其包括紧邻磁性隧道结的自由磁层形成的自旋霍尔效应(SHE)层。当面内电流流过SHE层时，产生自旋流，其与和面内电流在相同方向上(平行或反平行)的奥斯特磁场或者等效磁场协同作用，即可翻转自由磁层的磁矩。等效磁场可以由自由磁层本身的磁晶各向异性产生，或者可以由单独形成的偏置磁场产生。因此，在第三代自旋逻辑器件中，可以完全避免对奥斯特磁场的需求，实现纯电流驱动，并且翻转电流不必流经磁性隧道结，从而不会导致磁性隧道结的意外击穿。也就是说，第三代自旋逻辑器件能避免第一和第二代自旋逻辑器件的缺陷，并且结构简单，因此被认为是可实用化的自旋逻辑器件的最佳候选。在下面列出的非专利文献1-3和专利文献4-9中，已经提出了多种第三代自旋逻辑器件，并且通过配置单个磁性隧道结，可以实现至少五种布尔逻辑，即逻辑“与”、“非”、“或”、“与非”和“或非”。
然而，在将这些自旋逻辑器件应用到现代集成电路中时，仍面临许多挑战。例如，自旋逻辑器件的逻辑输入为具有一定大小或方向要求的电流，其逻辑输出为与磁性隧道结的平行和反平行磁化状态对应的低电阻和高电阻，而现代集成电路中的半导体逻辑电路的输入和输出为逻辑电平，因此二者存在兼容性问题。此外，由于自旋逻辑器件的逻辑输入和输出的特殊形式，多个自旋逻辑器件的级联也不像传统半导体逻辑电路那样简单方便。
因此，还需要一种自旋逻辑电路，其能够实现自旋逻辑器件与现代集成电路的兼容。
文献列表：
非专利文献：
[1]Han X F,Wen Z C,Wang Y,et al.Nano-Scale Patterned Magnetic TunnelJunction and Its Device Applications[J].AAPPS Bulletin,2008,18(6)；
[2]Zhang X,Wan C H,Yuan Z H,et al.Electrical control overperpendicular magnetization switching driven by spin-orbit torques[J].Phys.Rev.B 2016,94(17):174434；
[3]Zhang X,Wan C H,Yuan Z H,et al.Experimental demonstration ofprogrammable multi-functional spin logic cell based on spin Hall effect[J].Journal of Magnetism&Magnetic Materials,2017,428:401-405；
专利文献：
[4]中国发明专利申请200910076048.X，题为“一种磁性随机存储器、磁性逻辑器件和自旋微波振荡器”，发明人为陈军养、刘东屏、温振超、韩秀峰、张曙丰，申请人为中国科学院物理研究所；
[5]中国发明专利申请201510574526.5，题为“电流驱动型磁随机存取存储器和自旋逻辑器件”，发明人为万蔡华、张轩、韩秀峰，申请人为中国科学院物理研究所；
[6]中国发明专利申请201610064129.8，题为“自旋逻辑器件和包括其的电子设备”，发明人为张轩、万蔡华、韩秀峰，申请人为中国科学院物理研究所；
[7]中国发明专利申请201610190767.4，题为“可编程自旋逻辑器件和包括其的电子设备”，发明人为韩秀峰、张轩、万蔡华，申请人为中国科学院物理研究所；
[8]中国发明专利申请201710093931.4，题为“磁性隧道结及包括其的磁器件和电子设备”，发明人为韩秀峰、万蔡华、张轩，申请人为中国科学院物理研究所；
[9]美国发明专利申请15/256,262，题为“SPIN LOGIC DEVICE AND ELECTRONICEQUIPMENT INCLUDING SAME”，发明人为韩秀峰、万蔡华、张轩，申请人为中国科学院物理研究所。
发明内容
根据一示例性实施例，一种自旋逻辑电路可包括：自旋逻辑单元；第一和第二输入控制器，分别响应于各自所接收的输入逻辑电平信号向所述自旋逻辑单元提供第一和第二电流输入；以及读取电路，用于读取所述第一自旋逻辑单元的电阻状态并且将其转换成相应的输出逻辑电平信号。
在一些示例中，所述自旋逻辑单元包括具有自由磁层、势垒层和参考磁层的磁性隧道结，以及设置在所述自由磁层的与所述势垒层相反的一侧并且直接接触所述自由磁层的自旋霍尔效应层，所述第一和第二电流输入是流经所述自旋霍尔效应层的面内电流，所述读取电路施加流经所述磁性隧道结的读取电流以读取所述磁性隧道结的电阻状态。
在一些示例中，所述第一和第二输入控制器中的每个包括：第一P型晶体管和第一N型晶体管，串联连接在电源电压和地之间；以及第二P型晶体管和第二N型晶体管，串联连接在电源电压和地之间，其中，所述自旋逻辑单元连接到所述第一P型晶体管和第一N型晶体管之间的中间节点以及所述第二P型晶体管和第二N型晶体管之间的中间节点以接收一电流输入，所述输入逻辑电平信号用于控制所述第一P型晶体管、第一N型晶体管、第二P型晶体管和第二N型晶体管的导通和关断以控制所述电流输入的方向。
在一些示例中，所述第一和第二输入控制器中的每个还包括反相器、第一与非门和第二与非门，所述输入逻辑电平信号经所述反相器反相后提供给所述第一P型晶体管的控制端，与禁用信号经所述第一与非门后提供给所述第一N型晶体管的控制端，直接提供给所述第二P型晶体管的控制端，被反相后与禁用信号经所述第二与非门后提供给所述第二N型晶体管的控制端，以控制所述第一P型晶体管、第一N型晶体管、第二P型晶体管和第二N型晶体管的导通和关断。
在一些示例中，所述第一和第二输入控制器中的每个还包括复用器，所述输入逻辑电平信号与初始化信号通过所述复用器被选择性提供给所述晶体管的控制端。
在一些示例中，所述读取电路包括：电流镜，提供分别流经所述自旋逻辑单元中的磁性隧道结和参考电阻器的彼此相同的第一电流和第二电流，所述参考电阻器的电阻值介于所述磁性隧道结的平行态电阻和反平行态电阻之间；以及比较器，比较所述磁性隧道结和所述参考电阻器的电阻以输出相应的逻辑电平信号。
在一些示例中，所述自旋逻辑电路配置为执行“A|B”、“A&B”、
Figure BDA0001261017570000041
Figure BDA0001261017570000042
“A”、“B”、“0”、“1”布尔逻辑运算，其中“A”与“B”表示参与逻辑运算的变量。
在一些示例中，所述自旋逻辑电路包括级联连接的多个单位单元，每个单位单元都包括所述自旋逻辑单元、所述第一和第二输入控制器、以及所述读取电路，且上一个单位单元的输出逻辑电平信号用作下一个单位单元的输入逻辑电平信号。
在一些示例中，所述自旋逻辑电路配置为执行“A⊕B”、“A⊙B”布尔逻辑运算，其中“A”与“B”表示参与逻辑运算的变量。
根据另一示例性实施例，一种自旋逻辑电路可包括：多个自旋逻辑单元成行和列排列而成的阵列，每行中的自旋逻辑单元串联连接在行输入线中以接收行输入电流，每列中的自旋逻辑单元串联连接在列输入线中以接收列输入电流，且每个自旋逻辑单元在行读取线和列读取线的交叉位置处连接在行读取线和列读取线之间以接收读取电流；行输入控制器，连接到所述行输入线以控制所述行输入电流；列输入控制器，连接到所述列输入线以控制所述列输入电流；行读取控制器和列读取控制器，分别连接到所述行读取线和所述列读取线以控制所述读取电流；以及阵列控制器，用于控制所述行输入控制器、列输入控制器、行读取控制器和列读取控制器的操作，其中，所述行输入控制器和所述列输入控制器每个中都包括一个或多个输入控制器，所述输入控制器将所接收到的逻辑电平信号转换为所述自旋逻辑单元所需的输入电流，且其中，所述行读取控制器和列读取控制器中的至少一个中包括一个或多个读取电路，所述读取电路将所述自旋逻辑单元的电阻状态转换成相应的逻辑电平信号。
在一些示例中，所述自旋逻辑电路还配置为执行存储功能。
本发明的另一些示例性实施例还提供一种电子设备，其可包括上述自旋逻辑电路中的任一种。所述电子设备可以是手机、膝上计算机、台式计算机、平板计算机、媒体播放器、个人数字助理、或者穿戴式电子设备。
本发明的上述和其他特征和优点将从下面对具体实施例的描述变得更显而易见。
附图说明
图1A示出一种自旋逻辑单元的侧视图；
图1B示出图1A所示的自旋逻辑单元的俯视图；
图2示出根据本发明一实施例的自旋逻辑电路的电路图；
图3示出根据本发明一实施例的输入控制电路的电路图；
图4示出根据本发明一实施例的读取电路的电路图；
图5示出根据本发明另一实施例的自旋逻辑电路的电路图；
图6示出根据本发明另一实施例的自旋逻辑电路的电路图；
图7示出根据本发明一实施例的多功能自旋逻辑存储一体化电路阵列的框图。
具体实施方式
下面将参照附图描述本发明的示例性实施例。
图1A示出一种典型的第三代自旋逻辑单元的侧视图，图1B示出图1A所示的自旋逻辑单元的俯视图。如图1A和图1B所示，该自旋逻辑单元，也称为可编程多功能自旋逻辑单元(Programmable Multi-functional Spin Logic Cell,PMSLC)，包括由自由磁层12、势垒层14和参考磁层16构成的磁性隧道结(MTJ)。当然可理解的是，磁性隧道结还可以包括其他结构，例如用于钉扎参考磁层16的磁矩的反铁磁钉扎层等。自旋霍尔效应(SHE)层10与自由磁层12相接触。SHE层10可具有彼此交叉(优选垂直)的四个连接端子，即用于施加第一面内电流IA的端子Q和端子P，以及用于施加第二面内电流IB的端子M和端子N。电流IA和IB可具有预定的大小或者方向，以用作逻辑输入。而且，通过输入特定的电流IA和IB，可以设置自由磁层12的磁矩，从而对自旋逻辑单元进行编程或者复位操作。此外，PMSLC的上下两端可连接到用于施加流经MTJ的读取电流IR的端子S和端子T。读取电流IR可以读取MTJ的电阻状态，其作为逻辑输出被输出。自由磁层12可受到磁层H的作用，磁场H可以是电流布线(未示出)产生的奥斯特场，也可以是等效磁场，例如通过自由磁层12的磁晶各向异性产生的等效磁场，或者由具有偏置作用的SHE层10(例如IrMn、PtMn、AuMn)施加的偏置磁场，或者通过形成在SHE层10的与自由磁层12相反一侧的偏置磁层(未示出)向自由磁层12施加的等效磁场。为了便于理解，下面将磁场H称为等效磁场，但是应理解其也包括奥斯特场的情况。图1B示出了等效磁场H可以设置在与输入电流交叉的X轴方向(包括正X和负X方向)和Y轴方向(包括正Y和负Y方向)上。应理解，等效磁场H的方向也可以被调节。
图1A和1B所示的自旋逻辑单元已在前述非专利文献1-3和专利文献4-9中有所描述，其可以通过适当的配置而实现5种基本逻辑功能，包括“A|B”，“A&B”，
Figure BDA0001261017570000061
和
Figure BDA0001261017570000062
其中字母“A”与“B”代表参与逻辑运算的变量。例如，非专利文献3以及专利文献5中都详细描述了这些逻辑操作过程，因此这里不再详细描述。
下面将基于图1A和1B所示的自旋逻辑单元来描述根据本发明的示例性实施例的自旋逻辑电路。但是应理解，本发明的原理亦可应用到具有其他结构的自旋逻辑单元，包括但不限于第三代自旋逻辑单元。例如，本领域技术人员基于下面的教导可以意识到，通过对这里描述的实施例的一些修改，这些实施例中的电路亦可应用于第一代自旋逻辑单元。因此，本发明的范围不限于这些实施例。
图2示出根据本发明一实施例的自旋逻辑电路的电路图。如图2所示，自旋逻辑单元PMSLC，其可以是例如上面描述的自旋逻辑单元，其端子O和P可连接到第一输入控制器22以接收第一输入电流IA，其端子M和N可以连接到第二输入控制器24以接收第二输入电流IB。此外，第一输入控制器22和第二输入控制器24可以分别接收逻辑输入信号IN1和IN2，并且基于逻辑输入信号IN1和IN2来产生相应的电流IA和IB。可以理解，逻辑输入信号IN1和IN2可以是现有CMOS集成电路中常用的逻辑电平电压信号，其高低电平电压可对应于逻辑“1”和“0”；而电流IA和IB可以是满足自旋逻辑单元PMSLC要求的逻辑输入电流信号，其可以具有特定的方向或者大小以代表逻辑“1”和“0”。这样，在自旋逻辑单元PMSLC的上游就实现了与现有CMOS集成电路的兼容。还可以理解的是，第一输入控制器22和第二输入控制器24可以具有相同的结构，其将在下面再详细描述。
继续参照图2，自旋逻辑单元PMSLC的端子S和T还连接到第一读取电路26，第一读取电路26读取自旋逻辑单元PMSLC的电阻状态，例如高电阻和低电阻，并且将其转换为对应的逻辑电平电压信号，作为输出信号OUT1输出。这样，在自旋逻辑单元PMSLC的下游也实现了与现有CMOS集成电路的兼容。因此，利用图2所示的电路，就能实现自旋逻辑器件与现有的CMOS集成电路的良好兼容。
图3示出根据本发明一实施例的输入控制器电路的电路图，其可以应用到例如图2所示的第一和第二输入控制器22和24中。如图3所示，第一P型晶体管MP0和第一N型晶体管MN0可串联连接在电源电压和地电压之间，自旋逻辑单元PMSLC的一个输入端子，例如端子M，可以连接在第一P型晶体管MP0和第一N型晶体管MN0之间的中间节点处。第二P型晶体管MP1和第二N型晶体管MN1也可串联连接在电源电压和地电压之间，自旋逻辑单元PMSLC的一个相应输入端子，例如端子N，可以连接在第二P型晶体管MP1和第二N型晶体管MN1之间的中间节点处。这样，通过控制这四个晶体管的导通和关断，即可控制流经端子M和N的电流IA的方向。在一些实施例中，可以将例如沿一个方向的电流IA定义为逻辑输入“1”，将相反方向的电流IA定义为逻辑输入“0”。
具体而言，在执行逻辑输入期间，禁用信号Disable可以为低电平，即为“0”，此时，第一或非门NOR0和第二或非门NOR1相当于反相器。功能信号Function可以为高电平，即为“1”，此时多路复选器“MUX”将逻辑电平电压信号IN作为输出信号Input。信号Input可经反相器变为
Figure BDA0001261017570000081
后提供给第一P型晶体管MP0，可以直接提供给第二P型晶体管MP1，可以经第一或非门NOR0后提供给第一N型晶体管MN0，并且可以转变为
Figure BDA0001261017570000082
后再经第二或非门NOR1提供给第二N型晶体管MN1。如前所述，由于禁用信号Disable为“0”，因此第一或非门NOR0和第二或非门NOR1相当于反相器。也就是说，提供给晶体管MP0、MN0的信号为
Figure BDA0001261017570000083
提供给晶体管MP1、MN1的信号为Input。这样，当Input信号为“1”时，晶体管MP0和MN1导通，晶体管MP1和MN0关断，电流从端子M流到端子N；当Input信号为“0”时，晶体管MP0和MN1关断，晶体管MP1和MN0导通，电流从端子N流到端子M。
另一方面，当功能信号Function为低电平，即为“0”时，多路复选器“MUX”将初始化信号Init作为输出信号Input。初始化信号Init可以取决于自旋逻辑单元PMSLC的初始化状态，并且可以与另一路输入信号(端子O和P上的输入电流，未示出)相配合，以将自旋逻辑单元PMSLC恢复到初始状态。
如上所述，可以注意到，在执行输入操作和初始化操作期间，总有电流流过自旋逻辑单元PMSLC，因此会产生一定的功耗。为了减小功耗，在不执行上述操作期间，可以使Disable信号为“1”，此时第一或非门NOR0和第二或非门NOR1的输出均为“0”，使晶体管MN0和MN1均关闭，从而电流IA不能流过自旋逻辑单元PMSLC，由此降低了功耗。优选地，在执行下面描述的读取操作时，可以使Disable信号为“1”，从而避免输入和读取操作之间的相互干扰。
图4示出根据本发明一实施例的读取电路的电路图，其可用于例如图2所示的自旋逻辑电路中的第一读取电路26。如图4所示，读取电路可包括电流镜32，其提供两路相同的电流I1和I2。电流I1可被提供给自旋逻辑单元PMSLC的读取端子，即端子S和T；电流I2可被提供给参考电阻Rref，参考电阻Rref的阻值可以介于自旋逻辑单元PMSLC的平行态电阻和反平行态电阻之间。然后，电流I1和I2共同经使能晶体管34流入到地。这样，自旋逻辑单元PMSLC和参考电阻Rref二者的下端具有相同的电势，二者的上端的电势取决于二者的电阻值(因为电流I1和I2是彼此相等的镜像电流)。将自旋逻辑单元PMSLC和参考电阻Rref的上端连接到比较器36的两个输入。当自旋逻辑单元PMSLC为平行态时，其上端的电压小于参考电阻Rref上端的电压，比较器36的输出OUT可以为高电平和低电平之一；当自旋逻辑单元PMSLC为反平行态时，其上端的电压大于参考电阻Rref上端的电压，比较器36的输出OUT可以为高电平和低电平中的另一个。在执行读取操作时，使能晶体管34的控制信号Sen可以为导通电平，以使得电流I1和I2流过使能晶体管34。当不执行读取操作时，使能晶体管34的控制信号Sen可以为关断电平，从而电流I1和I2不能流过使能晶体管34，由此节省了能耗。
下面结合图2、图3和图4描述自旋逻辑电路的操作。开始时，禁用信号Disable设置为“0”，使能晶体管34处于关断状态，功能信号Function可以为“0”，此时复用器MUX输出初始化信号Init。初始化信号Init可将自旋逻辑单元PMSLC设置为预定的初始状态。然后，将功能信号Function设置为“1”，从而逻辑电平电压信号IN被提供给晶体管MP0、MN0、MP1和MN1以控制流经自旋逻辑单元PMSLC的电流。第一输入控制器22和第二输入控制器24执行类似的操作，即可控制流经自旋逻辑单元PMSLC的电流IA和IB的方向，从而完成输入操作。
然后，禁用信号Disable可以设置为“1”以使晶体管MN0和MN1关断，而将使能晶体管34设置为导通，从而读取自旋逻辑单元PMSLC的电阻状态，其通过第一读取电路26转变为逻辑电压电平，并且被输出。
通过使用上面的电路，自旋逻辑单元PMSLC即可与现有CMOS集成电路兼容。进而，还可以容易地实现两个或更多个自旋逻辑单元PMSLC的彼此连接，以组合成更复杂的逻辑电路。图5示出根据本发明另一实施例的自旋逻辑电路的电路图。如图5所示，第一自旋逻辑单元PMSLC_1的输出可以被提供给下一级的第二自旋逻辑单元PMSLC_2的第三输入控制器28以用于控制第二自旋逻辑单元PMSLC_2的一个逻辑输入。图6示出根据本发明另一实施例的自旋逻辑电路的电路图。与图5相比，图6的电路还包括第三自旋逻辑单元PMSLC_3和与之相关联的第三输入控制器42、第四输入控制器44和第二读取电路46。第三自旋逻辑单元PMSLC_3的各方面可以与图2所示的相同，因此这里不再重复描述。与图5相比，图6的第三自旋逻辑单元PMSLC_3的输出还可以用于控制第二自旋逻辑单元PMSLC_2的第四输入控制器48，进而控制第二自旋逻辑单元PMSLC_2的另一个逻辑输入。
如前所述，单个自旋逻辑单元PMSLC可以实现5种基本逻辑功能，包括“A|B”，“A&B”，
Figure BDA0001261017570000101
和
Figure BDA0001261017570000102
其中字母“A”与“B”代表参与逻辑运算的变量，对应图2中的IA与IB。下面将详细说明除了这5种逻辑功能之外的基本逻辑功能的实现，包括像“异或”(A⊕B)和“同或”(A⊙B)这样需要经过多级基本逻辑运算的典型逻辑功能。
对于逻辑运算
Figure BDA0001261017570000103
在非专利文献[3]中已对A&B的实现进行详细说明的基础上，考虑设
Figure BDA0001261017570000104
即，假设存在一个同IB幅值相同，方向相反的电流IC。该运算可等效为A&C。参考“A&B”运算中，(+x,-mz)的初始设定，其中+x为等效磁场H的方向，-mz对应于磁矩反平行(高电阻)设置，且+x方向之于IA与IB，等效于-y方向之于IA与IC，则该运算的初始设定为(-y,-mz)。因此，对PMSLC施加-y方向的等效磁场，磁性状态被初始化为-mz(逻辑“0”状态)。当IA＝IC，且电流方向为正时，即逻辑输入为(1,0)，输出体现为低电阻，即逻辑“1”；当电流方向为负时，即逻辑输入为(0,1)，输出体现为高电阻，即逻辑“0”。当IA＝-IC时，逻辑输入(1,1)和(0,0)不能驱动单元改变其初始状态-mz，输出逻辑为“0”。具体真值表如下面的表1所示。
相似地，对于逻辑运算
Figure BDA0001261017570000105
对PMSLC施加+y方向的等效磁场，磁性状态被初始化为-mz(逻辑“0”状态)。当IC＝IB，且电流方向为正时，即逻辑输入为(0,1)，输出体现为低电阻，即逻辑“1”；当电流方向为负时，即逻辑输入为(1,0)，输出体现为高电阻，即逻辑“0”。当IB＝-IC时，逻辑输入(1,1)和(0,0)不能驱动单元改变其初始状态-mz，输出逻辑为“0”。具体真值表如表1所示。
对于
Figure BDA0001261017570000106
对PMSLC施加+y方向的等效磁场，磁性状态被初始化为+mz(逻辑“1”状态)。当IC＝IB，且电流方向为正时，即逻辑输入为(0,1)，输出体现为低电阻，即逻辑“1”；当电流方向为负时，即逻辑输入为(1,0)，输出体现为高电阻，即逻辑“0”。当IC＝-IB时，逻辑输入(1,1)和(0,0)不能驱动单元改变其初始状态+mz，输出逻辑为“1”。具体真值表如表1所示。
对于
Figure BDA0001261017570000107
对PMSLC施加-y方向的等效磁场，磁性状态被初始化为+mz(逻辑“1”状态)。当IC＝IB，且电流方向为正时，即逻辑输入为(1,0)，输出体现为低电阻，即逻辑“1”；当电流方向为负时，即逻辑输入为(0,1)，输出体现为高电阻，即逻辑“0”。当IC＝-IB时，逻辑输入(1,1)和(0,0)不能驱动单元改变其初始状态+mz，输出逻辑为“1”。具体真值表如表1所示。
对于“0”，对PMSLC不施加等效磁场，磁性状态被初始化为-mz(逻辑“0”状态)。初始化后将附图所示的功能信号Function保持为“0”，此时该电路则将输入信号“Input”阻挡住了，因而，此时无论输入信号是什么，都无法改变当前逻辑输出“1”。从而实现逻辑功能“0”。具体真值表如表1所示。
对于“1”，对PMSLC不施加等效磁场，磁性状态被初始化为+mz(逻辑“1”状态)。初始化后将附图所示的功能信号Function保持为“0”，此时该电路则将输入信号“Input”阻挡住了，因而，此时无论输入信号是什么，都无法改变当前逻辑输出“1”。从而实现逻辑功能“1”。具体真值表如表1所示。
对于“A”，对PMSLC施加+x方向的等效磁场，磁性状态被初始化为-mz(逻辑“0”状态)。这里，IA用作输入通道，而IB在每个逻辑运算中固定为正电流。因此，当IA方向为正时，即逻辑输入为1，输出体现为低电阻，即逻辑“1”；当IA方向为负时，即逻辑输入为0，输出体现为高电阻，即逻辑“0”。具体真值表如表1所示。
对于“B”，对PMSLC施加+x方向的等效磁场，磁性状态被初始化为-mz(逻辑“0”状态)。这里，IB用作输入通道，而IA在每个逻辑运算中固定为正电流。因此，当IB方向为正时，即逻辑输入为1，输出体现为低电阻，即逻辑“1”；当IB方向为负时，即逻辑输入为0，输出体现为高电阻，即逻辑“0”。具体真值表如表1所示。
利用对PMSLC的级联可以实现多步骤复杂逻辑功能，如异或(A⊕B)，同或(A⊙B)等。具体操作如下。
对于“A⊕B”，亦可表示为
Figure BDA0001261017570000111
包含了三种逻辑操作，因此需要三个PMSLC，例如图6所示的PMSLC_1、PMSLC_2和PMSLC_3。首先，对该电路进行编程，即对每个单元进行初始化以及环境配置：PMSLC_1对应于
Figure BDA0001261017570000112
逻辑，对PMSLC_1施加+y方向的等效磁场，磁性状态被初始化为-mz(逻辑“0”状态)；PMSLC_3对应
Figure BDA0001261017570000113
逻辑，对PMSLC_3施加-y方向的等效磁场，磁性状态被初始化为-mz(逻辑“0”状态)；PMSLC_2对应“A|B”逻辑，对PMSLC_2施加+x方向的等效磁场，磁性状态被初始化为+mz(逻辑“1”状态)。顺次进行逻辑运算，从而实现“A⊕B”功能。
对于“A⊙B”，同“A⊕B”类似。首先，对该电路进行编程，即对每个单元进行初始化以及环境配置：PMSLC_1对应“A&B”逻辑，对PMSLC_1施加+x方向的等效磁场，磁性状态被初始化为-mz(逻辑“0”状态)；PMSLC_3对应
Figure BDA0001261017570000121
逻辑，对PMSLC_3施加-x方向的等效磁场，磁性状态被初始化为-mz(逻辑“0”状态)；PMSLC_2对应“A|B”逻辑，对PMSLC_2施加+x方向的等效磁场，磁性状态被初始化为+mz(逻辑“1”状态)。顺次进行逻辑运算，从而实现“A⊙B”功能。
表1列出了实现16种主要布尔逻辑的配置，包括等效磁场方向，初始磁性状态，输入电流以及对应的输出结果。
表1
Figure BDA0001261017570000122
Figure BDA0001261017570000131
图7示出将自旋逻辑单元PMSLC扩展成阵列的一实施例的电路框图。图7示出了自旋逻辑单元PMSLC的3×3阵列作为示例，应理解，该阵列也可以包括其他数目的阵列，而且阵列的行数和列数可以相等或不等。每行中的PMSLC可以串联连接到行输入线ri1-ri3，每列中的PMSLC可串联连接到列输入线ci1-ci3。行输入线ri1-ri3连接到行输入控制器52，列输入线ci1-ci3连接到列输入控制器54，从而实现对PMSLC阵列的输入。可以理解，行输入控制器52和列输入控制器54每个中包括一个或多个前面描述的输入控制器(例如，如图3所示)以控制输入信号。
类似地，可以包括行读取线ro1-ro3和列读取线co1-co3。与输入线不同，PMSLC不是串联连接到读取线，而是连接在交叉的行读取线和列读取线之间，从而可以施加流经PMSLC中的MTJ的读取电流。同样，行读取线ro1-ro3可连接到行读取控制器56，列读取线co1-co3可连接到列读取控制器58，以实现对PMSLC阵列中的每个PMSLC单元的读取。可以理解，行读取控制器56和列读取控制器58中的至少一个中可包括一个或多个前面描述的读取电路(例如，如图4所示)以控制读取信号。
可提供阵列控制器50以控制行输入控制器52、列输入控制器54、行读取控制器56、以及列读取控制器58的操作。例如，阵列控制器50可以控制行输入控制器52和列输入控制器54以执行对某个PMSLC单元的逻辑输入，然后控制行读取控制器56和列读取控制器58以读取该PMSLC单元的逻辑输出。而且，阵列控制器50还可以利用所读取的逻辑输出来控制另一个PMSLC单元的逻辑输入，从而实现复杂的逻辑运算。
可以理解的是，图7所示的PMSLC阵列也可以实现非易失性存储功能，即实现逻辑存储一体化。用于存储时，可以将施加给PMSLC单元的特定方向或大小的电流信号用作写入信号，来向PMSLC单元写入“0”或“1”，而读取操作与前面描述的基本相同。这样，就可以将PMSLC阵列用作存储器。可以理解，在一些实施例中，可以将所述PMSLC阵列用作逻辑和存储器二者，也可以仅用作逻辑器件或存储器件。
在现有的各种处理器中，通常具有分开的逻辑运算单元和存储单元例如缓存和ROM等，而在根据本发明一些实施例的多功能可编程PMSLC阵列电路中，可以实现存储功能和逻辑运算功能的一体化，因此避免了对单独的存储器的需要，从而可以加快数据传输速度，节省器件面积，而且使进一步的小型化成为可能。
本发明的还一些实施例涉及一种电子设备，其包括上述实施例中的至少一个描述的自旋逻辑电路和/或存储电路。这种电子设备的示例包括但不限于手机、膝上计算机、台式计算机、平板计算机、媒体播放器、个人数字助理、以及穿戴式电子设备等。这些电子设备通常具有输入模块、处理模块、存储模块和输出模块等，其中处理模块和存储模块均可使用上述实施例所描述的电路。
显然，本发明的上述实施例仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (13)

1.一种自旋逻辑电路，包括：
自旋逻辑单元；
第一和第二输入控制器，分别响应于各自所接收的输入逻辑电平信号向所述自旋逻辑单元提供第一和第二电流输入；以及
读取电路，用于读取所述自旋逻辑单元的电阻状态并且将其转换成相应的输出逻辑电平信号，
其中，所述第一和第二电流输入是流经所述自旋逻辑单元的自旋霍尔效应层的面内电流，并且所述第一和第二电流输入彼此垂直。
2.如权利要求1所述的自旋逻辑电路，其中，所述自旋逻辑单元包括具有自由磁层、势垒层和参考磁层的磁性隧道结，以及设置在所述自由磁层的与所述势垒层相反的一侧并且直接接触所述自由磁层的所述自旋霍尔效应层，所述读取电路施加流经所述磁性隧道结的读取电流以读取所述磁性隧道结的电阻状态。
3.如权利要求1所述的自旋逻辑电路，其中，所述第一和第二输入控制器中的每个包括：
第一P型晶体管和第一N型晶体管，串联连接在电源电压和地之间；以及
第二P型晶体管和第二N型晶体管，串联连接在电源电压和地之间，
其中，所述自旋逻辑单元连接到所述第一P型晶体管和第一N型晶体管之间的中间节点以及所述第二P型晶体管和第二N型晶体管之间的中间节点以接收一电流输入，所述输入逻辑电平信号用于控制所述第一P型晶体管、第一N型晶体管、第二P型晶体管和第二N型晶体管的导通和关断以控制所述电流输入的方向。
4.如权利要求3所述的自旋逻辑电路，其中，所述第一和第二输入控制器中的每个还包括反相器、第一与非门和第二与非门，所述输入逻辑电平信号经所述反相器反相后提供给所述第一P型晶体管的控制端，与禁用信号经所述第一与非门后提供给所述第一N型晶体管的控制端，直接提供给所述第二P型晶体管的控制端，被反相后与禁用信号经所述第二与非门后提供给所述第二N型晶体管的控制端，以控制所述第一P型晶体管、第一N型晶体管、第二P型晶体管和第二N型晶体管的导通和关断。
5.如权利要求4所述的自旋逻辑电路，其中，所述第一和第二输入控制器中的每个还包括复用器，所述输入逻辑电平信号与初始化信号通过所述复用器被选择性提供给所述晶体管的控制端。
6.如权利要求1所述的自旋逻辑电路，其中，所述读取电路包括：
电流镜，提供分别流经所述自旋逻辑单元中的磁性隧道结和参考电阻器的彼此相同的第一电流和第二电流，所述参考电阻器的电阻值介于所述磁性隧道结的平行态电阻和反平行态电阻之间；以及
比较器，比较所述磁性隧道结和所述参考电阻器的电阻以输出相应的逻辑电平信号。
7.如权利要求1所述的自旋逻辑电路，其中，所述自旋逻辑电路配置为执行“A|B”、“A&B”、
Figure FDA0002405086240000021
Figure FDA0002405086240000022
“A”、“B”、“0”、“1”布尔逻辑运算，其中“A”与“B”表示参与逻辑运算的变量。
8.如权利要求1所述的自旋逻辑电路，其中，所述自旋逻辑电路包括级联连接的多个单位单元，每个单位单元都包括所述自旋逻辑单元、所述第一和第二输入控制器、以及所述读取电路，且上一个单位单元的输出逻辑电平信号用作下一个单位单元的输入逻辑电平信号。
9.如权利要求8所述的自旋逻辑电路，其中，所述自旋逻辑电路配置为执行“A⊕B”、“A⊙B”布尔逻辑运算，其中“A”与“B”表示参与逻辑运算的变量。
10.一种自旋逻辑电路，包括：
多个自旋逻辑单元成行和列排列而成的阵列，每行中的自旋逻辑单元串联连接在行输入线中以接收行输入电流，每列中的自旋逻辑单元串联连接在列输入线中以接收列输入电流，且每个自旋逻辑单元在行读取线和列读取线的交叉位置处连接在行读取线和列读取线之间以接收读取电流，所述行输入电流和所述列输入电流是流经所述自旋逻辑单元的自旋霍尔效应层的面内电流，并且所述行输入电流和所述列输入电流彼此垂直；
行输入控制器，连接到所述行输入线以控制所述行输入电流；
列输入控制器，连接到所述列输入线以控制所述列输入电流；
行读取控制器和列读取控制器，分别连接到所述行读取线和所述列读取线以控制所述读取电流；以及
阵列控制器，用于控制所述行输入控制器、列输入控制器、行读取控制器和列读取控制器的操作，
其中，所述行输入控制器和所述列输入控制器每个中都包括一个或多个输入控制器，所述输入控制器将所接收到的逻辑电平信号转换为所述自旋逻辑单元所需的输入电流，且
其中，所述行读取控制器和列读取控制器中的至少一个中包括一个或多个读取电路，所述读取电路将所述自旋逻辑单元的电阻状态转换成相应的逻辑电平信号。
11.如权利要求10所述的自旋逻辑电路，其中，所述自旋逻辑电路还配置为执行存储功能。
12.一种电子设备，包括权利要求1至11中的任一项所述的自旋逻辑电路。
13.如权利要求12所述的电子设备，其中，所述电子设备包括手机、膝上计算机、台式计算机、平板计算机、媒体播放器、个人数字助理、以及穿戴式电子设备。
CN201710211554.XA 2017-04-01 2017-04-01 可编程多功能自旋逻辑电路 Active CN107134292B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710211554.XA CN107134292B (zh) 2017-04-01 2017-04-01 可编程多功能自旋逻辑电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710211554.XA CN107134292B (zh) 2017-04-01 2017-04-01 可编程多功能自旋逻辑电路

Publications (2)

Publication Number Publication Date
CN107134292A CN107134292A (zh) 2017-09-05
CN107134292B true CN107134292B (zh) 2020-04-24

Family

ID=59716368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710211554.XA Active CN107134292B (zh) 2017-04-01 2017-04-01 可编程多功能自旋逻辑电路

Country Status (1)

Country Link
CN (1) CN107134292B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634516B (zh) * 2018-11-16 2021-10-01 中山大学 可编程多功能自旋逻辑加法器/减法器
CN109872741B (zh) * 2019-01-25 2021-05-25 中山大学 一种基于磁隧道结的多电压控制的非易失性布尔逻辑架构
US10891999B1 (en) * 2019-06-19 2021-01-12 Western Digital Technologies, Inc. Perpendicular SOT MRAM
CN110660424B (zh) * 2019-09-10 2021-05-28 北京航空航天大学 自旋随机存储器及方法
CN110675901B (zh) * 2019-09-10 2021-10-01 北京航空航天大学 自旋随机存储器及方法
CN116830198A (zh) * 2021-05-20 2023-09-29 华为技术有限公司 自旋逻辑器件、存算一体器件、半加器和全加器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104778967A (zh) * 2015-04-20 2015-07-15 北京航空航天大学 一种自旋霍尔效应辅助的自旋转移矩非易失性触发器
CN105280214A (zh) * 2015-09-10 2016-01-27 中国科学院物理研究所 电流驱动型磁随机存取存储器和自旋逻辑器件
CN105895799A (zh) * 2016-03-30 2016-08-24 中国科学院物理研究所 可编程自旋逻辑器件和包括其的电子设备
WO2017052542A1 (en) * 2015-09-24 2017-03-30 Intel Corporation Spin hall effect magnetic random access memory bitcell

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104778967A (zh) * 2015-04-20 2015-07-15 北京航空航天大学 一种自旋霍尔效应辅助的自旋转移矩非易失性触发器
CN105280214A (zh) * 2015-09-10 2016-01-27 中国科学院物理研究所 电流驱动型磁随机存取存储器和自旋逻辑器件
WO2017052542A1 (en) * 2015-09-24 2017-03-30 Intel Corporation Spin hall effect magnetic random access memory bitcell
CN105895799A (zh) * 2016-03-30 2016-08-24 中国科学院物理研究所 可编程自旋逻辑器件和包括其的电子设备

Also Published As

Publication number Publication date
CN107134292A (zh) 2017-09-05

Similar Documents

Publication Publication Date Title
CN107134292B (zh) 可编程多功能自旋逻辑电路
Kvatinsky et al. MRL—Memristor ratioed logic
Matsunaga et al. MTJ-based nonvolatile logic-in-memory circuit, future prospects and issues
US10153425B2 (en) Spin logic device and electronic equipment including same
CN107534082B (zh) 具有自旋轨道转矩效应的异或逻辑装置
Zhao et al. Spin-MTJ based non-volatile flip-flop
US7439770B2 (en) Magnetic tunneling junction based logic circuits and methods of operating the same
Guillemenet et al. Non-volatile run-time field-programmable gate arrays structures using thermally assisted switching magnetic random access memories
Friedman et al. Complementary magnetic tunnel junction logic
JP2017208146A (ja) 半導体回路、駆動方法、および電子機器
Sharma et al. Magneto-electric magnetic tunnel junction logic devices
JPWO2017150028A1 (ja) 半導体回路、半導体回路の駆動方法、および電子機器
US20160064077A1 (en) Memory cell with non-volatile data storage
US9503085B1 (en) Exclusive-OR gate using magneto-electric tunnel junctions
US11764786B2 (en) Magnetoelectric majority gate device
US20170131910A1 (en) Register having non-volatile memory for backing up and restoring volatile memory
US9692413B2 (en) Configurable exclusive-OR / exclusive-NOR gate using magneto-electric tunnel junctions
US9773539B2 (en) Logical operation circuit and memory device
Friedman et al. Magnetoresistance implications for complementary magnetic tunnel junction logic (CMAT)
Kang et al. Programmable stateful in-memory computing paradigm via a single resistive device
Lakys et al. Magnetic Look-Up Table (MLUT) featuring radiation hardness, high performance and low power
JP5238784B2 (ja) ルックアップテーブル回路およびフィールドプログラマブルゲートアレイ
CN110708058B (zh) 一种基于全自旋逻辑器件的2-4线译码器及其控制方法
CN111164892B (zh) 半导体电路及其控制方法
JP2009059884A (ja) 電子回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant