CN104778967A - 一种自旋霍尔效应辅助的自旋转移矩非易失性触发器 - Google Patents

一种自旋霍尔效应辅助的自旋转移矩非易失性触发器 Download PDF

Info

Publication number
CN104778967A
CN104778967A CN201510188010.7A CN201510188010A CN104778967A CN 104778967 A CN104778967 A CN 104778967A CN 201510188010 A CN201510188010 A CN 201510188010A CN 104778967 A CN104778967 A CN 104778967A
Authority
CN
China
Prior art keywords
stt
write
write circuit
circuit
mtj2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510188010.7A
Other languages
English (en)
Other versions
CN104778967B (zh
Inventor
郑晨天
康旺
郭玮
赵巍胜
张有光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihang University
Original Assignee
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University filed Critical Beihang University
Priority to CN201510188010.7A priority Critical patent/CN104778967B/zh
Publication of CN104778967A publication Critical patent/CN104778967A/zh
Application granted granted Critical
Publication of CN104778967B publication Critical patent/CN104778967B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种自旋霍尔效应辅助的自旋转移矩非易失性触发器，由一对自旋霍尔效应辅助的自旋转移矩磁隧道结即SHE-STT-MTJ1与SHE-STT-MTJ2，一对NMOS晶体管即N3与N4，STT-写入电路，SHE-写入电路，读取电路以及从寄存器组成；SHE-STT-MTJ1与SHE-STT-MTJ2的T1端连接STT-写入电路，SHE-STT-MTJ1的T2、T3端与SHE-STT-MTJ2的T2、T3端连接SHE-写入电路，SHE-STT-MTJ1与SHE-STT-MTJ2的T1端分别连接N3与N4晶体管的源极，两个NMOS晶体管的栅极直接互连，并由clk时钟信号控制；本发明具有低耗高速及可靠性的特点。

Description

一种自旋霍尔效应辅助的自旋转移矩非易失性触发器
技术领域
本发明涉及一种自旋霍尔效应辅助的自旋转移矩非易失性触发器。属于微电子器件领域。
背景技术
在数字逻辑电路中，触发器(Flip-Flop)起着至关重要的作用。然而，随着工艺节点的微缩，由于量子隧穿效应导致的漏电流不断增大，基于传统互补金属氧化物半导体(CMOS)晶体管的电子电路面临功耗与可靠性的双重挑战，难以满足现代集成电路的需求。因此，需要设计一种新型的触发器来解决这些问题，以延续摩尔定律的发展。
近年来，基于一些新型非易失性元器件的触发器不断兴起。其中，基于自旋转移矩(SpinTransfer Torque，STT)磁隧道结(Magnetic Tunnel Junction，MTJ)的磁性非易失性触发器，由于具有高速度、低功耗、耐擦除以及与CMOS晶体管的良好兼容性等，而受到学术界与产业界的广泛关注。由于STT-MTJ具有非易失性，因此可以实现掉电数据不丢失。此外，它还具有天然抗辐射性，因此基于STT-MTJ的触发器可以大大地减小功耗以及解决可靠性等问题。然而，基于STT-MTJ的非易失性触发器仍然具有如下三个缺点：
(1)在STT-MTJ的写入操作过程当中，写入电流需要流过整个器件，由于器件本身的电阻比较大，因此STT-MTJ的写入功耗比较大。
(2)STT-MTJ的读写操作采用同一条支路，为了避免STT-MTJ的氧化层击穿，因此写入电流必须被限定在一个较小的数值内，这就导致较长的写入延迟。
(3)在读取操作中，尽管读取电流通常小于写入电流，但仍然有可能会对STT-MTJ的状态造成错误翻转，导致读取干扰。
发明内容
一、发明目的：
针对上述背景中提到的问题，本发明提供一种自旋霍尔效应辅助的自旋转移矩非易失性触发器。它克服了现有技术的不足，能够提供低功耗，高速度，高可靠性等优良性能。
二、技术方案：
本发明的技术方案是，一种自旋霍尔效应辅助的自旋转移矩非易失性触发器，如附图2所示，其特征是该触发器电路由一对自旋霍尔效应(Spin Hall Effect，SHE)辅助的自旋转移矩磁隧道结(SHE-STT-MTJ1与SHE-STT-MTJ2)，一对NMOS晶体管(N3与N4)，自旋转移矩效应写入电路(STT-写入电路)，自旋霍尔效应写入电路(SHE-写入电路)，读取电路(Sensing circuit)以及从寄存器(Slave register)组成；它们之间的位置连接关系及信号走向是：SHE-STT-MTJ1与SHE-STT-MTJ2的T1端均连接STT-写入电路，SHE-STT-MTJ1的T2、T3端与SHE-STT-MTJ2的T2、T3端均连接SHE-写入电路。同时，SHE-STT-MTJ1与SHE-STT-MTJ2的T1端分别连接N3与N4晶体管的源极，两个NMOS晶体管的栅极直接互连，并由clk时钟信号控制。N3与N4晶体管的漏极均连接读取电路的输入端。读取电路的输出端连接一个从寄存器。clk时钟信号控制N3、N4的导通与否，从而控制电路处于写入模式还是读取模式。执行写入操作时，如附图3所示，在时钟信号clk作用下N3、N4处于断开状态，将读取电路与一对SHE-STT-MTJ隔离开，STT-写入电路与SHE-写入电路共同作用于这对SHE-STT-MTJ，通过STT-写入电路与SHE-写入电路中的控制信号对SHE-STT-MTJ进行状态设置，即数据写入。SHE-STT-MTJ1与SHE-STT-MTJ2始终处于互补的电阻状态，因此只能存储1比特数据信息。执行读取操作时，如附图4所示，在时钟信号clk作用下N3、N4处于导通状态，读取电路读取SHE-STT-MTJ1与SHE-STT-MTJ2中存储的数据信息，并传递给从寄存器，而STT-写入电路与SHE-写入电路在各自内部的控制信号下处于断开状态。
所述的读取电路、STT-写入电路与SHE-写入电路均由NMOS/PMOS晶体管构成；
所述的读取电路用于读取SHE-STT-MTJ1与SHE-STT-MTJ2中存储的数据信息；其具体实现方式不作限定；
所述的STT-写入电路提供SHE-STT-MTJ从T1端到T3端或从T2端到T1端的双向写入电流；其具体实现方式不作限定；
所述的SHE-写入电路提供SHE-STT-MTJ从T2端到T3端的单向写入电流，用于辅助写入；其具体实现方式不作限定；
所述的SHE-STT-MTJ从上到下依次由铁磁层一，氧化物隔离层，铁磁层二以及重金属层，共四层构成；
所述的铁磁层一与铁磁层二，是指混合金属材料钴铁(CoFe)、钴铁硼(CoFeB)或镍铁(NiFe)中的一种。其中铁磁层一的磁场极化方向为固定的，称为固定层，而铁磁层二的磁场极化方向为自由的，称为自由层；
所述的铁磁层一以及铁磁层二为磁各向异性易轴垂直膜面材料，称为垂直磁场各向异性(Perpendicular Magnetic Anisotropy，PMA)；
所述的氧化物隔离层，是指氧化镁(MgO)，氧化铝AlO或其他等价氧化物中的一种；
所述的重金属层，指钽(Tantalum)、钨(Tungsten)、铪(Hafnium)或铂(Pt)中的一种；
所述的一种自旋霍尔效应辅助的自旋转移矩非易失性触发器的特点是：(1)磁性隧道结为非易失性器件，其数据信息掉电不丢失，因此当电路处于空闲状态时，可以切断电源，从而大大减小静态功耗；(2)该非易失性触发器同时利用自旋转移矩效应和自旋霍尔效应实现数据写入，从而大大减少了写入时延与写入功耗；(3)SHE-STT-MTJ可以扩展到其他电阻式非易失性元器件。
三、优点及功效:
本发明一种自旋霍尔效应辅助的自旋转移矩非易失性触发器，满足下一代新型计算机，非易失性、高速度、低功耗、高可靠性等需求。
附图说明
图1a为本发明实施例提供的垂直磁场各向异性SHE-STT-MTJ示意图。
图1b为本发明实施例提供的垂直磁场各向异性SHE-STT-MTJ符号图。
图2为本发明实施例提供的一种自旋霍尔效应辅助的自旋转移矩非易失性触发器示意框图。
图3a为本发明实施例提供的一种自旋霍尔效应辅助的自旋转移矩非易失性触发器写入模式中写‘1’状态的示意图。
图3b为本发明实施例提供的一种自旋霍尔效应辅助的自旋转移矩非易失性触发器写入模式中写‘0’状态的示意图。
图3c为本发明实施例提供的一种自旋霍尔效应辅助的自旋转移矩非易失性触发器写入模式下控制信号与写入电流的时序波形的示意图。
图4为本发明实施例提供的一种自旋霍尔效应辅助的自旋转移矩非易失性触发器读取模式示意图。
图1到图4中的参数定义为：
NMOS：表示N型金属氧化物半导体，为N-Mental-Oxide-Semiconductor的简称；
PMOS：表示P型金属氧化物半导体，为P-Mental-Oxide-Semiconductor的简称；
STT：自旋转移矩效应(Spin Transfer Torque)；
SHE：自旋霍尔效应(Spin Hall Effect)；
SHE-STT-MTJ1、SHE-STT-MTJ2：自旋霍尔效应辅助的自旋转移矩磁隧道结；
PMA：垂直磁场各向异性；
Vdd：供电电压源；
Vdda、Vddb、Vddc：内部供电电压源；
clk：时钟信号；
T1：SHE-STT-MTJ顶端电极；
T2：SHE-STT-MTJ左端电极；
T3：SHE-STT-MTJ右端电极；
P1-P8：表示PMOS(P-Metal-Oxide-Semiconductor)晶体管；
N1-N8：表示NMOS(N-Metal-Oxide-Semiconductor)晶体管；
ln_SHE1、ln_SHE2、ln_STT1、ln_STT2：表示写入电路中MOS管的控制信号；
/ln SHE1、/ln_SHE2、/ln_STT1、/ln_STT2：表示写入电路中MOS管的控制信号；
PCSA：预充电读取放大电路(Pre-Charge Sense Amplifier)；
IV1、IV2：表示反相器；
Q、Qb：读取电路中的公共端；
ISHE：SHE写入电流；
ISTT：STT写入电流。
具体实施方式
本发明提供一种自旋霍尔效应辅助的自旋转移矩非易失性触发器。参照附图，进一步说明本发明的实质性特点。附图均为示意图，其中涉及的各功能层或区域的厚度，面积与体积等参数并非实际尺寸。在此公开了详细的示例性实施例，其特定的结构细节和功能细节仅是描述特定实施例的目的，因此，可以以许多可选择的形式来实施本发明，且本发明不应该被理解为仅仅局限于在此提出的示例实施例，而是应该覆盖落入本发明范围内的所有变化、等价物和可替换物。另外，将不会详细描述或将省略本发明的众所周知的元件，器件与子电路，以免混淆本发明的实施例的相关细节。
图1a为本发明实施例提供的垂直磁场各向异性SHE-STT-MTJ示意图。图1b为本发明实施例提供的垂直磁场各向异性SHE-STT-MTJ符号图。
SHE-STT-MTJ从上到下由铁磁层一，氧化物隔离层，铁磁层二以及重金属层，共四层构成；铁磁层一与铁磁层二，是指混合金属材料钴铁(CoFe)、钴铁硼(CoFeB)或镍铁(NiFe)中的一种。其中铁磁层一的磁场极化方向为固定的，称为固定层，而铁磁层二的磁场极化方向为自由的，称为自由层。铁磁层一与铁磁层二为磁各向异性易轴垂直膜面材料，称为垂直磁场各向异性。氧化物隔离层，是指氧化镁(MgO)、氧化铝(AlO)或其他等价氧化物中的一种。重金属层是指钽(Tantalum)、钨(Tungsten)、铪(Hafnium)或铂(Pt)中的一种。通过设置重金属层中SHE写入电流以及STT写入电流的方向，从而可以改变SHE-STT-MTJ自由层的磁场极化方向，进而改变SHE-STT-MTJ的电阻状态。更具体地，SHE-写入电路用于产生T2端到T3端的单向写入电流，以辅助STT-写入电路，而STT-写入电路用于产生从T1端到T3端或从T2端到T1端的双向写入电流，以控制自由层的磁场极化方向。当STT写入电流方向为从T1端流向T3端时，可以使得自由层磁场极化方向反平行于固定层磁场极化方向，从而使得SHE-STT-MTJ表现为高电阻状态；另一种情况，当STT写入电流方向从T2端流向T1端时，可以使得自由层磁场极化方向平行于固定层磁场极化方向，从而使得SHE-STT-MTJ表现为低电阻状态。在接下来的实施例中，将采取如图1b所示的SHE-STT-MTJ简化符号以方便对实施例的阐述。
图2为本发明实施例提供的一种自旋霍尔效应辅助的自旋转移矩非易失性触发器示意框图。
其特征是该触发器电路由一对自旋霍尔效应(Spin Hall Effect，SHE)辅助的自旋转移矩磁隧道结(SHE-STT-MTJ1与SHE-STT-MTJ2)，一对NMOS晶体管(N3与N4)，自旋转移矩效应写入电路(STT-写入电路)，自旋霍尔效应写入电路(SHE-写入电路)，读取电路(Sensing circuit)以及从寄存器(Slave register)组成；它们之间的位置连接关系及信号走向是：SHE-STT-MTJ1与SHE-STT-MTJ2的T1端均连接STT-写入电路，SHE-STT-MTJ1的T2、T3端与SHE-STT-MTJ2的T2、T3端均连接SHE-写入电路。同时，SHE-STT-MTJ1与SHE-STT-MTJ2的T1端分别连接N3与N4晶体管的源极，两个NMOS晶体管的栅极直接互连，并由clk时钟信号控制。N3与N4晶体管的漏极均连接读取电路的输入端。读取电路的输出端连接一个从寄存器。clk时钟信号控制N3、N4的导通与否状态，从而控制电路处于写入模式还是读取模式。执行写入操作时，如附图3所示，在时钟信号clk作用下N3、N4处于断开状态，将读取电路与一对SHE-STT-MTJ隔离开，STT-写入电路与SHE-写入电路共同作用于这对SHE-STT-MTJ，通过STT-写入电路与SHE-写入电路中的控制信号对SHE-STT-MTJ进行状态设置，即数据写入。SHE-STT-MTJ1与SHE-STT-MTJ2始终处于互补的电阻状态，因此只能存储1比特数据信息。执行读取操作时，如附图4所示，在时钟信号clk作用下N3、N4处于导通状态，读取电路读取SHE-STT-MTJ1与SHE-STT-MTJ2中存储的数据信息，并传递给从寄存器，而STT-写入电路与SHE-写入电路在各自内部的控制信号下处于断开状态。
图3a、图3b分别为本发明实施例提供的一种自旋霍尔效应辅助的自旋转移矩非易失性触发器写入模式写‘1’与写‘0’状态下的示意图。
SHE-写入电路由两个PMOS晶体管(P7与P8)、两个NMOS晶体管(N7与N8)以及Vdda和地端组成，其中，ln_SHE1、ln_SHE2以及它们的互补信号(/ln SHE1、/ln_SHE2)为SHE-写入电路的控制信号。STT-写入电路由两个PMOS晶体管(P5和P6)、两个NMOS晶体管(N5和N6)以及Vdda、Vddb、Vddc和地端组成。其中，ln_STT1、ln_STT2以及它们的互补信号(/ln_STT1、/ln_STT2)为STT-写入电路的控制信号。
它们之间的位置连接关系及信号走向是：Vddb连接P5的源极，P5的漏极连接N5的漏极，N5源极接地，P5、N5的栅极分别由ln_STT1、ln_STT2信号控制，N5的漏极连接SHE-STT-MTJ1的T1端，SHE-STT-MTJ1的T3端连接N7的漏极，N7源极接地，栅极由ln_SHE2信号控制，SHE-STT-MTJ1的T2端连接P7的漏极，P7的源极连接Vdda，栅极由ln_SHE1信号控制；呈轴对称的，Vddc连接P6的源极，P6的漏极连接N6的漏极，N6源极接地，P6、N6的栅极分别由/ln_STT2、/ln_STT1信号控制，N6的漏极连接SHE-STT-MTJ2的T1端，SHE-STT-MTJ2的T3端连接N8的漏极，N8源极接地，栅极由/ln_SHE1信号控制，SHE-STT-MTJ2的T2端连接P8的漏极，P8的源极连接Vdda，栅极由/ln_SHE2信号控制。
具体的写入操作如下：
首先施加SHE写入电流，此时ln_SHE1、ln_SHE2以及/ln SHE1、/ln_SHE2控制晶体管P7、N7、N8、P8的开闭状态。当ln_SHE1为‘0’(/ln_SHE1为‘1’)，ln_SHE2为‘1’(/ln_SHE2为‘0’)时，晶体管P7、P8、N7、N8均导通，因此Vdda提供的一部分SHE写入电流流经P7，由SHE-STT-MTJ1的T2端进入，经SHE-STT-MTJ1的T3端流出，再经过导通的N7流向地端；同时另一部分SHE写入电流流经P8，由SHE-STT-MTJ2的T2端进入，经SHE-STT-MTJ2的T3端流出，再经过导通的N8流向地端。该SHE写入电流促使SHE-STT-MTJ1与SHE-STT-MTJ2的自由层磁化方向处于不稳定状态，起到辅助作用。
然后施加STT写入电流，当欲写入数据‘1’时，如附图3a所示，此时ln_SHE1为‘0’(/ln_SHE1为‘1’)，ln_SHE2为‘0’(/ln_SHE2为‘1’)，晶体管P7、N8导通、N7、P8断开。然后ln_STT1、ln_STT2以及/ln STT1、/ln_STT2控制晶体管P5、N5、P6、N6的开闭状态。当ln_STT1为‘1’(/ln_STT1为‘0’)，ln_STT2为‘1’(/ln_STT2为‘0’)时，晶体管P5、N6断开，N5、P6导通，Vdda提供STT写入电流流经P7到SHE-STT-MTJ1的T2端，从SHE-STT-MTJ1的T1端流出，然后经N5流向地端，因此SHE-STT-MTJ1被写入低电阻状态；同时Vddc提供STT写入电流经P6进入SHE-STT-MTJ2的T1端，经SHE-STT-MTJ2的T3端，再经N8流入地端，因此SHE-STT-MTJ2被写入高电阻状态。
反之，当欲写入数据‘0’时，如附图3b所示，此时ln_SHE1为‘1’(/ln_SHE1为‘0’)，ln_SHE2为‘1’(/ln_SHE2为‘0’)，晶体管P7、N8断开、N7、P8导通。然后ln_STT1、ln_STT2以及/ln STT1、/ln_STT2控制晶体管P5、N5、P6、N6的开闭状态。当ln_STT1为‘0’(/ln_STT1为‘1’)，ln_STT2为‘0’(/ln_STT2为‘1’)时，晶体管P5、N6导通，N5、P6断开，Vdda提供STT写入电流流经P8到SHE-STT-MTJ2的T2端，从SHE-STT-MTJ2的T1端流出，然后经N6流向地端，因此SHE-STT-MTJ2被写入低电阻状态；同时Vddb提供STT写入电流经P5进入SHE-STT-MTJ1的T1端，经SHE-STT-MTJ1的T3端，再经N7流入地端，因此SHE-STT-MTJ1被写入高电阻状态。
上述过程所述操作流程的时序波形图如图3c所示。对于ISHE，‘1’表示有SHE电流作用，方向为从SHE-STT-MTJ的T2端流入，T3端流出。对于ISTT，‘1’表示有STT电流作用，方向为从SHE-STT-MTJ的T1端流入，T3端流出，‘-1’表示STT电流方向为从SHE-STT-MTJ的T2端流入，T1端流出。本时序波形图简单示意了该写入电路的写‘1’与写‘0’操作，SHE电流只短时间作用于SHE-STT-MTJ(即同时满足ln_SHE1为‘0’，ln_SHE2为‘1’的时间周期很短)，其具体的时间间隔长短不受限制。
图4为本发明实施例提供的一种自旋霍尔效应辅助的自旋转移矩非易失性触发器读取模式示意图。
本实例采用预充电读取放大电路(Pre-Charge Sense Amplifier，PCSA)阐述本实施例的具体实施方式，本发明亦适用于其他读取电路。
读取电路由四个PMOS晶体管(P1～4)、四个NMOS晶体管(N1～4)、一对反相器(IV1-IV2)以及Vdd和地端组成。
它们之间的位置连接关系及信号走向是：Vdd连接P1～4的源极，P1的栅极连接clk时钟信号，P2的栅极连接N1的栅极，P1和P2的漏极互连记为公共端Qb，Qb连接N1的漏极，N1的源极连接N3的漏极，N3的源极连接SHE-STT-MTJ1的T1端，经过T3端接地，SHE-STT-MTJ1的T2端悬空；P3的栅极连接N2的栅极，P4的栅极连接clk时钟信号，P3和P4的漏极互连记为公共端Q，Q连接N2的漏极，N2的源极连接N4的漏极，N4的源极连接SHE-STT-MTJ2的T1端，经过T3端接地，SHE-STT-MTJ2的T2端悬空；同时，N3与N4的栅极互连，Qb端与P3的栅极连接，Q端与P2的栅极连接，Qb与Q端分别连接反相器IV1、IV2之后连接到输出端。
执行读取操作时，读取电路首先进行预充电，此时clk为‘0’，P1、P4导通，N3、N4断开，节点Q和Qb均充电到与Vdd相当的电势。然后clk为‘1’，N3、N4导通，P1、P4断开，PCSA电路连接到一对SHE-STT-MTJ的T1端。同时，在控制信号ln_STT1、ln_STT2、ln_SHE1、ln_SHE2及其互补信号/ln_STT1、/ln_STT2、/ln_SHE1、/ln_SHE2的控制下，P5～8、N5～8均处于断开状态，写入电路被隔离。P1、P4处于断开状态，由于Q、Qb预充电为Vdd电平，所以P2、P3也处于断开状态，而N1、N2导通。Q的高电平通过N1和N3流入SHE-STT-MTJ1的T1端，Qb的高电平通过N2和N4流入SHE-STT-MTJ2的T1端，一对SHE-STT-MTJ的T3端都接地，从而进行放电。当SHE-STT-MTJ1写‘0’，SHE-STT-MTJ2写‘1’时，SHE-STT-MTJ2的电阻阻值明显大于SHE-STT-MTJ1的电阻阻值，故而Qb放电速度快于Q，先达到晶体管的阈值电压，P3变成导通状态，又对Q进行充电，Q的电压值回升至Vdd，而Qb持续放电至0。当SHE-STT-MTJ1写‘1’，SHE-STT-MTJ2写‘0’时，Q持续放电至0，Qb在放电后又回升至Vdd。将Q电压通过反相器IV2后输出。本发明对于一对SHE-STT-MTJ的高低阻态的组合对应为0/1没有限制。
可以看出，本发明提供的基于一种自旋霍尔效应辅助的自旋转移矩非易失性触发器，由于SHE-STT-MTJ的非易失性，掉电数据不丢失，因此可以大大减小静态功耗。此外，SHE-STT-MTJ同时利用STT效应和SHE效应对磁隧道结进行数据写入，因此可以大大减小写入功耗与写入时延。

Claims (1)

1.一种自旋霍尔效应辅助的自旋转移矩非易失性触发器，其特征在于：该触发器由一对自旋霍尔效应辅助的自旋转移矩磁隧道结即SHE-STT-MTJ1与SHE-STT-MTJ2，一对NMOS晶体管即N3与N4，自旋转移矩效应写入电路即STT-写入电路，自旋霍尔效应写入电路即SHE-写入电路，读取电路以及从寄存器组成；SHE-STT-MTJ1与SHE-STT-MTJ2的T1端均连接STT-写入电路，SHE-STT-MTJ1的T2、T3端与SHE-STT-MTJ2的T2、T3端均连接SHE-写入电路，同时，SHE-STT-MTJ1与SHE-STT-MTJ2的T1端分别连接N3与N4晶体管的源极，两个NMOS晶体管的栅极直接互连，并由clk时钟信号控制；N3与N4晶体管的漏极均连接读取电路的输入端，读取电路的输出端连接一个从寄存器，clk时钟信号控制N3、N4的导通与否，从而控制电路处于写入模式还是读取模式；执行写入操作时，在时钟信号clk作用下N3、N4处于断开状态，将读取电路与一对SHE-STT-MTJ隔离开，STT-写入电路与SHE-写入电路共同作用于这对SHE-STT-MTJ，通过STT-写入电路与SHE-写入电路中的控制信号对SHE-STT-MTJ进行状态设置，即数据写入；SHE-STT-MTJ1与SHE-STT-MTJ2始终处于互补的电阻状态，因此只能存储1比特数据信息；执行读取操作时，在时钟信号clk作用下N3、N4处于导通状态，读取电路读取SHE-STT-MTJ1与SHE-STT-MTJ2中存储的数据信息，并传递给从寄存器，而STT-写入电路与SHE-写入电路在各自内部的控制信号下处于断开状态；
所述的读取电路、STT-写入电路与SHE-写入电路均由NMOS/PMOS晶体管构成；
所述的读取电路用于读取SHE-STT-MTJ1与SHE-STT-MTJ2中存储的数据信息；其具体实现方式不作限定；
所述的STT-写入电路提供SHE-STT-MTJ从T1端到T3端或从T2端到T1端的双向写入电流；其具体实现方式不作限定；
所述的SHE-写入电路提供SHE-STT-MTJ从T2端到T3端的单向写入电流，用于辅助写入；其具体实现方式不作限定；
所述的SHE-STT-MTJ从上到下依次由铁磁层一，氧化物隔离层，铁磁层二以及重金属层，共四层构成；
所述的铁磁层一与铁磁层二，是指混合金属材料钴铁CoFe、钴铁硼CoFeB或镍铁NiFe中的一种；其中铁磁层一的磁场极化方向为固定的，称为固定层，而铁磁层二的磁场极化方向为自由的，称为自由层；
所述的铁磁层一以及铁磁层二为磁各向异性易轴垂直膜面材料，称为垂直磁场各向异性；
所述的氧化物隔离层，是指氧化镁MgO，氧化铝AlO或其他等价氧化物中的一种；
所述的重金属层，指钽Tantalum、钨Tungsten、铪Hafnium或铂Pt中的一种。
CN201510188010.7A 2015-04-20 2015-04-20 一种自旋霍尔效应辅助的自旋转移矩非易失性触发器 Active CN104778967B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510188010.7A CN104778967B (zh) 2015-04-20 2015-04-20 一种自旋霍尔效应辅助的自旋转移矩非易失性触发器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510188010.7A CN104778967B (zh) 2015-04-20 2015-04-20 一种自旋霍尔效应辅助的自旋转移矩非易失性触发器

Publications (2)

Publication Number Publication Date
CN104778967A true CN104778967A (zh) 2015-07-15
CN104778967B CN104778967B (zh) 2017-04-26

Family

ID=53620393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510188010.7A Active CN104778967B (zh) 2015-04-20 2015-04-20 一种自旋霍尔效应辅助的自旋转移矩非易失性触发器

Country Status (1)

Country Link
CN (1) CN104778967B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134292A (zh) * 2017-04-01 2017-09-05 中国科学院物理研究所 可编程多功能自旋逻辑电路
WO2018136003A1 (en) * 2017-01-17 2018-07-26 Agency For Science, Technology And Research Memory cell, memory array, method of forming and operating memory cell
WO2019025896A1 (en) * 2017-08-01 2019-02-07 International Business Machines Corporation SPIN HALL EFFECT MRAM WITH THREE TERMINALS
CN110660420A (zh) * 2018-06-28 2020-01-07 中电海康集团有限公司 Mram存储单元
CN111370573A (zh) * 2018-12-26 2020-07-03 中电海康集团有限公司 磁存储单元及sot-mram存储器
WO2021047591A1 (zh) * 2019-09-10 2021-03-18 北京航空航天大学 自旋随机存储器及方法
CN113452354A (zh) * 2021-07-20 2021-09-28 山东交通学院 一种基于mtj器件的rs触发器
CN113470715A (zh) * 2021-07-20 2021-10-01 哈尔滨工业大学（威海） 一种应用mtj的全减器
CN114267388A (zh) * 2021-11-17 2022-04-01 电子科技大学 一种基于反常自旋量子霍尔效应的mram芯片电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014025838A1 (en) * 2012-08-06 2014-02-13 Cornell University Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures
CN103779495A (zh) * 2014-01-22 2014-05-07 中国科学院苏州纳米技术与纳米仿生研究所 基于自旋霍尔效应的磁性元件、微波振荡器及其制法
CN103890855A (zh) * 2011-08-18 2014-06-25 康奈尔大学 自旋霍尔效应磁性设备、方法及应用
WO2014204492A1 (en) * 2013-06-21 2014-12-24 Intel Corporation Mtj spin hall mram bit-cell and array

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103890855A (zh) * 2011-08-18 2014-06-25 康奈尔大学 自旋霍尔效应磁性设备、方法及应用
WO2014025838A1 (en) * 2012-08-06 2014-02-13 Cornell University Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures
WO2014204492A1 (en) * 2013-06-21 2014-12-24 Intel Corporation Mtj spin hall mram bit-cell and array
CN103779495A (zh) * 2014-01-22 2014-05-07 中国科学院苏州纳米技术与纳米仿生研究所 基于自旋霍尔效应的磁性元件、微波振荡器及其制法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923648B2 (en) 2017-01-17 2021-02-16 Agency For Science, Technology And Research Memory cell, memory array, method of forming and operating memory cell
WO2018136003A1 (en) * 2017-01-17 2018-07-26 Agency For Science, Technology And Research Memory cell, memory array, method of forming and operating memory cell
CN107134292B (zh) * 2017-04-01 2020-04-24 中国科学院物理研究所 可编程多功能自旋逻辑电路
CN107134292A (zh) * 2017-04-01 2017-09-05 中国科学院物理研究所 可编程多功能自旋逻辑电路
US10229722B2 (en) 2017-08-01 2019-03-12 International Business Machines Corporation Three terminal spin hall MRAM
CN110945588A (zh) * 2017-08-01 2020-03-31 国际商业机器公司 三端自旋霍尔mram
GB2580556A (en) * 2017-08-01 2020-07-22 Ibm Three terminal spin hall MRAM
WO2019025896A1 (en) * 2017-08-01 2019-02-07 International Business Machines Corporation SPIN HALL EFFECT MRAM WITH THREE TERMINALS
GB2580556B (en) * 2017-08-01 2021-09-08 Ibm Three terminal spin hall MRAM
CN110945588B (zh) * 2017-08-01 2023-12-15 国际商业机器公司 三端自旋霍尔mram
CN110660420A (zh) * 2018-06-28 2020-01-07 中电海康集团有限公司 Mram存储单元
CN110660420B (zh) * 2018-06-28 2022-06-24 中电海康集团有限公司 Mram存储单元
CN111370573B (zh) * 2018-12-26 2021-12-24 中电海康集团有限公司 磁存储单元及sot-mram存储器
CN111370573A (zh) * 2018-12-26 2020-07-03 中电海康集团有限公司 磁存储单元及sot-mram存储器
WO2021047591A1 (zh) * 2019-09-10 2021-03-18 北京航空航天大学 自旋随机存储器及方法
CN113470715A (zh) * 2021-07-20 2021-10-01 哈尔滨工业大学（威海） 一种应用mtj的全减器
CN113470715B (zh) * 2021-07-20 2022-11-25 哈尔滨工业大学（威海） 一种应用mtj的全减器
CN113452354A (zh) * 2021-07-20 2021-09-28 山东交通学院 一种基于mtj器件的rs触发器
CN114267388A (zh) * 2021-11-17 2022-04-01 电子科技大学 一种基于反常自旋量子霍尔效应的mram芯片电路
CN114267388B (zh) * 2021-11-17 2023-03-10 电子科技大学 一种基于反常自旋量子霍尔效应的mram芯片电路

Also Published As

Publication number Publication date
CN104778967B (zh) 2017-04-26

Similar Documents

Publication Publication Date Title
CN104778967B (zh) 一种自旋霍尔效应辅助的自旋转移矩非易失性触发器
Suzuki et al. Cost-efficient self-terminated write driver for spin-transfer-torque RAM and logic
Lakys et al. Self-enabled “error-free” switching circuit for spin transfer torque MRAM and logic
Kawahara et al. 2 Mb SPRAM (SPin-transfer torque RAM) with bit-by-bit bi-directional current write and parallelizing-direction current read
US10453511B2 (en) Circuit arrangement, method of forming and operating the same
Chang et al. 17.5 A 3T1R nonvolatile TCAM using MLC ReRAM with sub-1ns search time
US8717811B2 (en) Latching circuit
Na et al. A comparative study of STT-MTJ based non-volatile flip-flops
Na et al. High-performance low-power magnetic tunnel junction based non-volatile flip-flop
US10373663B2 (en) Non-volatile memory circuit
Hanyu et al. Spintronics-based nonvolatile logic-in-memory architecture towards an ultra-low-power and highly reliable VLSI computing paradigm
CN104778966A (zh) 一种基于自旋霍尔效应磁隧道结的非易失性逻辑门电路
CN106251896B (zh) 基于自旋霍尔效应磁隧道结的非易失性锁存单元
Amirany et al. High-performance and soft error immune spintronic retention latch for highly reliable processors
JP2013034040A (ja) 不揮発性フリップフロップおよび不揮発性ラッチ
JP6232821B2 (ja) 不揮発性フリップフロップ、不揮発性ラッチおよび不揮発性メモリ素子
CN107683506A (zh) 半导体设备
Ali et al. Compact spin transfer torque non-volatile flip flop design for power-gating architecture
TWI626652B (zh) 存儲電路
US7092285B1 (en) State save-on-power-down using GMR non-volatile elements
JP6213092B2 (ja) 不揮発性フリップフロップ、不揮発性ラッチおよび不揮発性メモリ素子
Lanuzza et al. An energy aware variation-tolerant writing termination control for STT-based non volatile flip-flops
CN113422601B (zh) 基于磁性隧道结的电压转换高电平隔离单元
Kwon Spin Hall Effect-based Nonvolatile Flip Flop for Fine-grained Power Gating
Rajpoot et al. Enhancing the Reliability of Hybrid MTJ/CMOS Circuits with Auto Write Termination

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant