CN106251896B - 基于自旋霍尔效应磁隧道结的非易失性锁存单元 - Google Patents

基于自旋霍尔效应磁隧道结的非易失性锁存单元 Download PDF

Info

Publication number
CN106251896B
CN106251896B CN201610542896.5A CN201610542896A CN106251896B CN 106251896 B CN106251896 B CN 106251896B CN 201610542896 A CN201610542896 A CN 201610542896A CN 106251896 B CN106251896 B CN 106251896B
Authority
CN
China
Prior art keywords
drain electrode
grid
latch units
connection
mtj
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610542896.5A
Other languages
English (en)
Other versions
CN106251896A (zh
Inventor
康旺
赵巍胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Haicun Microelectronics Co ltd
Original Assignee
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University filed Critical Beihang University
Priority to CN201610542896.5A priority Critical patent/CN106251896B/zh
Publication of CN106251896A publication Critical patent/CN106251896A/zh
Application granted granted Critical
Publication of CN106251896B publication Critical patent/CN106251896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0081—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a magnetic RAM [MRAM] element or ferromagnetic cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明涉及一种基于自旋霍尔效应磁隧道结的非易失性锁存单元，是在传统锁存单元的基础上，集成非易失性自旋霍尔效应磁隧道结器件，使锁存单元具有非易失性，具体包括两种方案。方案一是基于面内磁各向异性自旋霍尔效应磁隧道结的非易失性锁存单元；整个非易失性锁存单元由2个PMOS晶体管8个NMOS晶体管以及2个面内磁各向异性自旋霍尔效应磁隧道结组成。方案二是基于垂直磁各向异性自旋霍尔效应磁隧道结的非易失性锁存单元；整个非易失性锁存单元由2个PMOS晶体管，9个NMOS晶体管以及2个垂直磁各向异性自旋霍尔效应磁隧道结组成。本发明解决了传统易失性锁存单元掉电数据丢失的问题，从而减小锁存单元的静态功耗，同时提高数据可靠性。

Description

基于自旋霍尔效应磁隧道结的非易失性锁存单元
技术领域
本发明涉及一种基于自旋霍尔效应磁隧道结的非易失性锁存单元，用于减小锁存单元的静态功耗，同时提高数据可靠性，属于非易失性存储器技术领域。
背景技术
基于半导体晶体管的传统存储器，如静态随机存储器(SRAM)，属于易失性存储器。其基本单元结构如图1所示，通过六个晶体管形成锁存结构，从而能够存储一比特数据信息。这种锁存单元的基本原理是通过调控电子的数量来存储数据信息，但是当电路掉电时，电子会流失，因此存储的数据信息会丢失。这类锁存单元的缺点主要有两个，首先，当电路意外掉电时，存储的数据信息会丢失，因此影响数据的可靠性；然后，为了保持数据信息不丢失，即使当电路处于空闲状态时，也必须对电路一直供电，因此带来巨大的静态功耗。此外，随着工艺节点的微缩，单位面积上集成的晶体管数目越来越多，由于量子隧穿效应导致的漏电流不断增大。一方面，静态功耗越来越大；另一方面，散热问题会进一步影响电路的可靠性。因此基于半导体晶体管的传统锁存单元面临功耗与可靠性的双重挑战，难以满足现代大规模集成电路的需求。
近年来，一些新型非易失性电子器件不断涌现。其中，自旋霍尔效应(Spin HallEffect,SHE)磁隧道结(Magnetic Tunnel Junction,MTJ)，简称为SHE-MTJ，被认为是最有潜力的非易失性电子器件之一。一个SHE-MTJ器件主要由四层组成：即固定层、隧穿层、自由层与重金属层，如图2(a)和图2(b)与图3(a)和图3(b)所示。根据SHE-MTJ磁各向异性与膜面相对方向的不同，SHE-MTJ可分为两种：面内(In-plane)磁各向异性SHE-MTJ(简称I-SHE-MTJ)与垂直(Out-of-plane)磁各向异性SHE-MTJ(简称O-SHE-MTJ)，分别如图2(a)和图2(b)与图3(a)和图3(b)所示。SHE-MTJ的自由层磁场极化方向是可变的，而固定层磁场极化方向是不可变的。通过调控SHE-MTJ自由层与固定层的相对磁场极化方向，每个SHE-MTJ可具有两种不同的电阻状态，因此可以存储一比特数据。与传统晶体管不同的是，SHE-MTJ通过调控电子的自旋属性来存储数据信息，因此具有非易失性。除了非易失性特点，SHE-MTJ还具有高密度、低功耗、高速度、抗辐射以及耐擦写等优点。利用SHE-MTJ来设计新型非易失性电子电路，目前受到学术界与产业界的广泛关注。
发明内容
(一)发明目的：
针对上述背景中提到的传统锁存单元面临的功耗与可靠性挑战，本发明提供一种基于自旋霍尔效应磁隧道结的非易失性锁存单元，它克服了现有技术的不足，能够解决传统易失性锁存单元掉电数据丢失的问题，从而减小锁存单元的静态功耗，同时提高数据可靠性。
(二)技术方案：
本发明的技术方案是：一种基于自旋霍尔效应磁隧道结的非易失性锁存单元，其特征是在传统锁存单元的基础上，集成非易失性自旋霍尔效应磁隧道结(SHE-MTJ)器件，从而使锁存单元具有非易失性。根据SHE-MTJ器件的种类不同，本发明提出两种实施方案。
方案一：基于I-SHE-MTJ的非易失性锁存单元；如图4所示。整个非易失性锁存单元由2个PMOS晶体管8个NMOS晶体管以及2个面内磁各向异性自旋霍尔效应磁隧道结(I-SHE-MTJ)组成。
方案二：基于O-SHE-MTJ的非易失性锁存单元；如图5所示。整个非易失性锁存单元由2个PMOS晶体管，9个NMOS晶体管以及2个垂直磁各向异性自旋霍尔效应磁隧道结组成。
(三)优点及功效:
本发明提供一种基于自旋霍尔效应磁隧道结的非易失性锁存单元，解决传统易失性锁存单元掉电数据丢失的问题，从而减小锁存单元的静态功耗，同时提高数据可靠性。
附图说明
图1为传统易失性锁存单元示意图。
图2(a)为I-SHE-MTJ器件的结构示意图。
图2(b)为I-SHE-MTJ电路符号图。
图3(a)为O-SHE-MTJ器件的结构示意图。
图3(b)为O-SHE-MTJ电路符号图。
图4为本发明提出的基于I-SHE-MTJ的非易失性锁存单元示意图。
图5为本发明提出的基于O-SHE-MTJ的非易失性锁存单元示意图。
其中，图1到图5以及全文中的符号和参数定义为：
BL：表示位线，为Bit-Line的简称；
BLB：表示BL的互补位线；
WL：表示字线，为Word-Line的简称；
Gnd：表示地电位；
Q：表示节点Q；
QB：表示节点QB；
NMOS：表示N型金属氧化物半导体，为N-Mental-Oxide-Semiconductor的简称；
PMOS：表示P型金属氧化物半导体，为P-Mental-Oxide-Semiconductor的简称；
P1-P2：表示第1号到第2号PMOS晶体管；
N1-N9：表示第1号到第9号NMOS晶体管；
T1-T3：表示I-SHE-MTJ与O-SHE-MTJ的端口；
I1-I2：表示第1号到第2号I-SHE-MTJ器件；
O1-O2：表示第1号到第2号O-SHE-MTJ器件；
Ctrl：访问控制信号；
W_EN：写入控制信号；
R_EN：读取控制信号；
SRAM：静态随机存储器，为Static Random Access Memory的简称；
SHE：自旋霍尔效应，为Spin Hall Effect的简称；
MTJ：磁隧道结，为Magnetic Tunnel Junction的简称；
STT：自旋转移矩，为Spin Transfer Torque的简称。
具体实施方式
参照附图，进一步说明本发明的实质性特点。在此公开了详细的示例性实施例，其特定的结构细节和功能细节仅是表示描述示例实施例的目的，因此，可以以许多可选择的形式来实施本发明，且本发明不应该被理解为仅仅局限于在此提出的示例实施例，而是应该覆盖落入本发明范围内的所有变化、等价物和可替换物。另外，将不会详细描述或将省略本发明的众所周知的元件，器件与子电路，以免混淆本发明的实施例的相关细节。
图1为传统易失性锁存单元示意图；其由2个PMOS晶体管(P1-P2)，4个NMOS晶体管(N1-N4)组成。它们之间的连接关系是：P1-P2的源极连接供电电压Vdd，漏极分别连接N3-N4的漏极，栅极分别连接N3-N4的栅极；N3-N4的源极连接地电压Gnd；N1-N2的栅极同时连接字线WL，源极分别连接位线BL与互补位线BLB；N1的漏极，P1的漏极，N3的漏极，P2的栅极，以及N4的栅极同时连接在一起，称为节点Q；N2的漏极，P2的漏极，N4的漏极，P1的栅极，以及N3的栅极同时连接在一起，称为节点QB。当处于数据保持模式时，WL为低电平，N1与N2断开，由于P1，P2，N3与N4形成一个交叉耦合的锁存结构，因此节点Q与QB始终处于互补状态。执行写入操作时，WL信号为高电平，此时N1与N2导通；BL与BLB提供的数据分别写入到节点Q与QB中。执行读取操作时，首先对BL与BLB同时充电到高电平，然后WL信号变为高电平，此时N1与N2导通；如果Q为高电平，即数据1，QB为低电平，即数据0，则N4与P1导通，N3与P2断开，这样BLB通过N4进行放电，变为低电平，而BL维持高电平，从而能够读取存储在锁存单元中的数据；反之，如果Q为低电平，即数据0，QB为高电平，即数据1，则N4与P1断开，N3与P2导通，这样BL通过N3进行放电，变为低电平，而BL维持高电平，从而能够读取存储在锁存单元中的数据。
图2(a)和图2(b)为I-SHE-MTJ器件的结构示意图与电路符号图；如图2(a)所示，I-SHE-MTJ器件从上到下由铁磁层一，氧化物层，铁磁层二以及重金属层，共四层构成。铁磁层一与铁磁层二，是指混合金属材料钴铁(CoFe)、钴铁硼(CoFeB)或镍铁(NiFe)或其他等价铁磁材料中的一种。其中铁磁层一的磁场极化方向为固定的，称为固定层；而铁磁层二的磁场极化方向为自由的，称为自由层。铁磁层一与铁磁层二为磁各向异性易轴平行膜面材料，称为面内磁场各向异性。氧化物层，又称隧穿层，是指氧化镁(MgO)，氧化铝AlO或其他等价氧化物中的一种。重金属层是指钽(Tantalum)、钨(Tungsten)、铪(Hafnium)或铂(Pt)或其他重金属中的一种。根据I-SHE-MTJ自由层与固定层的相对磁场极化方向，每个I-SHE-MTJ可具有两种不同的电阻状态，因此可以存储一比特数据信息。更具体地，当自由层与固定层磁场极化方向相同时，I-SHE-MTJ表现为低电阻态；反之，当自由层与固定层磁场极化方向相反时，I-SHE-MTJ表现为高电阻态。通过设置重金属层中的写入电流方向，可以改变I-SHE-MTJ自由层的磁场极化方向，进而改变I-SHE-MTJ的电阻状态。更具体地，如果SHE电流从T2端流向T3端，则自由层与固定层磁场极化方向相同；反之，如果SHE电流从T3端流向T2端，则自由层与固定层磁场极化方向相反。存储在I-SHE-MTJ中的数据可以通过从T1端到T3端(或T2端)施加一个小电流，然后检测其相应的电压大小进行读取；或在T1端与T3端(或T2端)施加一个小电压差，然后检测其相应的电流大小进行读取。图2(b)为I-SHE-MTJ的电路符号图。
图3(a)和图3(b)为O-SHE-MTJ器件的结构示意图与电路符号图；如图3(a)所示，O-SHE-MTJ器件从上到下由铁磁层一，氧化物层，铁磁层二以及重金属层，共四层构成。铁磁层一与铁磁层二，是指混合金属材料钴铁(CoFe)、钴铁硼(CoFeB)或镍铁(NiFe)或其他等价铁磁材料中的一种。其中铁磁层一的磁场极化方向为固定的，称为固定层；而铁磁层二的磁场极化方向为自由的，称为自由层。铁磁层一与铁磁层二为磁各向异性易轴垂直膜面材料，称为垂直磁场各向异性。氧化物层，又称隧穿层，是指氧化镁(MgO)，氧化铝AlO或其他等价氧化物中的一种。重金属层是指钽(Tantalum)、钨(Tungsten)、铪(Hafnium)或铂(Pt)或其他重金属中的一种。根据O-SHE-MTJ自由层与固定层的相对磁场极化方向，每个O-SHE-MTJ可具有两种不同的电阻状态，因此可以存储一比特数据信息。更具体地，当自由层与固定层磁场极化方向相同时，O-SHE-MTJ表现为低电阻态；反之，当自由层与固定层磁场极化方向相反时，O-SHE-MTJ表现为高电阻态。O-SHE-MTJ自由层的磁场极化方向不能单纯通过SHE电流进行改变，而需要借助STT效应进行辅助才能改变。通过同时施加SHE与STT电流，可以改变O-SHE-MTJ自由层的磁场极化方向，进而改变O-SHE-MTJ的电阻状态。其中，SHE电流用于扰动自由层磁场极化状态(其方向不作限定)，而STT电流方向决定自由层磁场极化方向。更具体地，当SHE电流从T2端流向T3端(或从T3端流向T2端)，而STT电流从T1端流向T3端(或从T1端流向T2端)，则O-SHE-MTJ自由层的磁场极化方向与固定层相同；反之，当STT电流从T3端流向T1端(或从T2端流向T1端)，则O-SHE-MTJ自由层的磁场极化方向与固定层相反。存储在O-SHE-MTJ中的数据可以通过从T1端到T3端(或T2端)施加一个小电流，然后检测其相应的电压大小进行读取；或在T1端与T3端(或T2端)施加一个小电压差，然后检测其相应的电流大小进行读取。图3(b)为I-SHE-MTJ的电路符号图。
本发明的一种基于自旋霍尔效应磁隧道结的非易失性锁存单元，是在传统锁存单元的基础上，集成非易失性自旋霍尔效应磁隧道结(SHE-MTJ)器件，从而使锁存单元具有非易失性。根据SHE-MTJ器件的种类不同，本发明提出两种实施方案。
方案一：基于I-SHE-MTJ的非易失性锁存单元；整个非易失性锁存单元由2个PMOS晶体管8个NMOS晶体管以及2个面内磁各向异性自旋霍尔效应磁隧道结(I-SHE-MTJ)组成。
图4为本发明提出的基于I-SHE-MTJ的非易失性锁存单元示意图；整个非易失性锁存单元由2个PMOS晶体管(P1-P2)，8个NMOS晶体管(N1-N8)以及2个I-SHE-MTJ(I1-I2)组成。它们之间的连接关系是：P1-P2的源极连接供电电压Vdd，漏极分别连接N3-N4的漏极，栅极分别连接N3-N4的栅极；N3-N4的源极连接地电压Gnd；N1-N2的栅极同时连接字线WL，源极分别连接位线BL与互补位线BLB；N1的漏极，P1的漏极，N3的漏极，P2的栅极，N4的栅极以及N5的漏极同时连接在一起，称为节点Q；N2的漏极，P2的漏极，N4的漏极，P1的栅极，N3的栅极，以及N6的漏极同时连接在一起，称为节点QB；N5-N6的栅极同时连接访问控制信号Ctrl，N5的源极连接I1的T2端，N6的源极连接I2的T2端；I1的T3端连接N7的漏极，I1的T1端连接N8的漏极；N7的源极连接I2的T3端，N7的栅极连接写入控制信号W_EN，I2的T1端连接N8的漏极，N8的源极连接地电压Gnd，N8的栅极连接读取控制信号R_EN。
该非易失性锁存单元共有三种工作模式：正常工作模式，数据备份模式与数据恢复模式。正常工作模式：此时Ctrl信号为低电平，N5-N6断开，整个非易失性锁存单元与传统易失性锁存单元工作类似。数据备份模式：此时Ctrl信号为高电平，N5-N6导通，W_EN信号为高电平，R_EN信号为低电平，N7导通，N8断开；取决于节点Q与QB的电势高低，将有电流流过I1与I2的重金属层，从而对I1与I2进行数据写入；更具体地，当节点Q为高电势，QB为低电势时，将有电流从节点Q流经N5，然后从I1的T2端流向T3端，流经N7，然后从I2的T3端流向T2端，最后流经N6回到节点QB；反之，当节点Q为低电势，QB为高电势时，将有电流从节点QB流经N6，然后从I2的T2端流向T3端，流经N7，然后从I1的T3端流向T2端，最后流经N5回到节点Q。该电流能够把节点Q与QB的数据分别备份到I1与I2当中。数据恢复模式：Ctrl信号首先设为低电平，N5-N6断开，W_EN信号为低电平，R_EN信号为高电平，N7断开，N8导通；然后把WL信号设为高电平，N1与N2导通；同时给BL与BLB预充电到高电平，此时节点Q与QB同时为高电势；然后把WL信号变为低电平，N1与N2断开，同时把Ctrl信号变为高电平，N5-N6导通；此时将产生两个放电电流，其中一个电流从节点Q，流经N5，然后从I1的T2端流向T1端，最后流经N8进入地Gnd；同时另一个电流从节点QB，流经N6，然后从I2的T2端流行T1端，最后流经N8进入地Gnd；由于I1与I2的电阻不同，两个电流的放电速度不同，最终在P1-P2与N3-N4组成的交叉耦合锁存结构的作用下，能够把存储在I1与I2当中的数据恢复到节点Q与QB当中。
方案二：基于O-SHE-MTJ的非易失性锁存单元；整个非易失性锁存单元由2个PMOS晶体管，9个NMOS晶体管以及2个垂直磁各向异性自旋霍尔效应磁隧道结组成。
图5为本发明提出的基于O-SHE-MTJ的非易失性锁存单元示意图；整个非易失性锁存单元由2个PMOS晶体管(P1-P2)，9个NMOS晶体管(N1-N8)以及2个O-SHE-MTJ(O1-O2)组成。它们之间的连接关系是：P1-P2的源极连接供电电压Vdd，漏极分别连接N3-N4的漏极，栅极分别连接N3-N4的栅极；N3-N4的源极连接地电压Gnd；N1-N2的栅极同时连接字线WL，源极分别连接位线BL与互补位线BLB；N1的漏极，P1的漏极，N3的漏极，P2的栅极，N4的栅极，N5的漏极以及N6的漏极同时连接在一起，称为节点Q；N2的漏极，P2的漏极，N4的漏极，P1的栅极，N3的栅极，N7的漏极以及N8的漏极同时连接在一起，称为节点QB；N6和N7的栅极同时连接访问控制信号Ctrl，N6的源极连接O1的T1端，N7的源极连接O2的T1端；N5和N8的栅极同时连接写入控制信号W_EN，N5的源极连接O1的T2端，N8的源极连接O2的T3端；O1的T3端连接O2的T2端，同时连接N9的漏极；N9的源极连接地电压Gnd，N9的栅极连接读取制信号R_EN。
该非易失性锁存单元共有三种工作模式：正常工作模式，数据备份模式与数据恢复模式。正常工作模式：此时Ctrl与W_EN信号为低电平，N5-N8断开，整个非易失性锁存单元与传统易失性锁存单元工作类似。数据备份模式：此时Ctrl与W_EN信号为高电平，N5-N8导通，R_EN信号为低电平，N9断开；取决于节点Q与QB的电势高低，将有电流流过O1与O2，从而对O1与O2进行数据写入；更具体地，当节点Q为高电势，QB为低电势时，将产生两个电流分支，其中一个电流分支从节点Q流经N5，然后从O1的T2端流向T3端，产生SHE；另一个电流分支从节点Q流经N6，然后从O1的T1端流向T3端，产生自旋转移矩(Spin Transfer Torque，STT)效应；然后两个电流在O1的T3端汇合后又分为两支，其中一个电流分支从O2的T2端进入，从O2的T3端流出，产生SHE，然后经N8，流向节点QB，另一个电流分支从O2的T2端进入，从O2的T1端流出，产生STT效应，然后经N7，流向节点QB；反之，当节点Q为低电势，QB为高电势时，同样将产生两个电流分支，其中一个电流分支从节点QB流经N8，然后从O2的T3端流向T2端，产生SHE；另一个电流分支从节点QB流经N7，然后从O2的T1端流向T2端，产生STT效应；然后两个电流在O2的T2端汇合后又分为两支，其中一个电流分支从O1的T3端进入，从O1的T2端流出，产生SHE，然后经N5，流向节点Q；另一个电流分支从O1的T2端进入，从O1的T1端流出，产生STT效应，然后经N6，流向节点QB。所述的SHE与STT效应能够把节点Q与QB的数据分别备份到O1与O2当中。数据恢复模式：首先Ctrl信号与W_EN信号设为低电平，N5-N8断开，R_EN信号为高电平，N9导通；然后设置WL信号为高电平，N1与N2导通；同时给BL与BLB预充电到高电平，此时节点Q与QB同时为高电势；然后设置WL信号为低电平，N1与N2断开，同时设置Ctrl信号为高电平，N6-N7导通；此时将产生两个放电电流，其中一个电流从节点Q流经N6，然后从O1的T1端流向T3端，最后流经N9进入地Gnd；同时另一个电流从节点QB流经N7，然后从O2的T1端流向T2端，最后流经N9进入地Gnd；由于O1与O2的电阻不同，两个电流的放电速度不同，最终在P1-P2与N3-N4组成的交叉耦合锁存结构的作用下，能够把存储在O1与O2当中的数据恢复到节点Q与QB当中。

Claims (2)

1.一种基于自旋霍尔效应磁隧道结的非易失性锁存单元，其特征在于：整个非易失性锁存单元由2个PMOS晶体管P1-P2，8个NMOS晶体管N1-N8以及2个I-SHE-MTJ，I1-I2组成；
它们之间的连接关系是：P1-P2的源极连接供电电压Vdd，漏极分别连接N3-N4的漏极，栅极分别连接N3-N4的栅极；N3-N4的源极连接地电压Gnd；N1-N2的栅极同时连接字线WL，源极分别连接位线BL与互补位线BLB；N1的漏极，P1的漏极，N3的漏极，P2的栅极，N4的栅极以及N5的漏极同时连接在一起，称为节点Q；N2的漏极，P2的漏极，N4的漏极，P1的栅极，N3的栅极，以及N6的漏极同时连接在一起，称为节点QB；N5-N6的栅极同时连接访问控制信号Ctrl，N5的源极连接I1的T2端，N6的源极连接I2的T2端；I1的T3端连接N7的漏极，I1的T1端连接N8的漏极；N7的源极连接I2的T3端，N7的栅极连接写入控制信号W_EN，I2的T1端连接N8的漏极，N8的源极连接地电压Gnd，N8的栅极连接读取控制信号R_EN。
2.一种基于自旋霍尔效应磁隧道结的非易失性锁存单元，其特征在于：整个非易失性锁存单元由2个PMOS晶体管P1-P2，9个NMOS晶体管N1-N9以及2个O-SHE-MTJ，O1-O2组成；
它们之间的连接关系是：P1-P2的源极连接供电电压Vdd，漏极分别连接N3-N4的漏极，栅极分别连接N3-N4的栅极；N3-N4的源极连接地电压Gnd；N1-N2的栅极同时连接字线WL，源极分别连接位线BL与互补位线BLB；N1的漏极，P1的漏极，N3的漏极，P2的栅极，N4的栅极，N5的漏极以及N6的漏极同时连接在一起，称为节点Q；N2的漏极，P2的漏极，N4的漏极，P1的栅极，N3的栅极，N7的漏极以及N8的漏极同时连接在一起，称为节点QB；N6和N7的栅极同时连接访问控制信号Ctrl，N6的源极连接O1的T1端，N7的源极连接O2的T1端；N5和N8的栅极同时连接写入控制信号W_EN，N5的源极连接O1的T2端，N8的源极连接O2的T3端；O1的T3端连接O2的T2端，同时连接N9的漏极；N9的源极连接地电压Gnd，N9的栅极连接读取制信号R_EN。
CN201610542896.5A 2016-07-11 2016-07-11 基于自旋霍尔效应磁隧道结的非易失性锁存单元 Active CN106251896B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610542896.5A CN106251896B (zh) 2016-07-11 2016-07-11 基于自旋霍尔效应磁隧道结的非易失性锁存单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610542896.5A CN106251896B (zh) 2016-07-11 2016-07-11 基于自旋霍尔效应磁隧道结的非易失性锁存单元

Publications (2)

Publication Number Publication Date
CN106251896A CN106251896A (zh) 2016-12-21
CN106251896B true CN106251896B (zh) 2018-10-23

Family

ID=57612970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610542896.5A Active CN106251896B (zh) 2016-07-11 2016-07-11 基于自旋霍尔效应磁隧道结的非易失性锁存单元

Country Status (1)

Country Link
CN (1) CN106251896B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107657981A (zh) * 2017-10-20 2018-02-02 中国人民解放军国防科技大学 基于互补极化磁隧道结的非易失sram存储单元及其应用方法
CN113362871B (zh) * 2020-03-05 2024-03-22 中芯国际集成电路制造(上海)有限公司 非易失性存储电路及其存储方法和读取方法
CN112382319B (zh) * 2020-10-10 2023-01-17 中国科学院微电子研究所 一种自参考存储结构和存算一体电路
CN112951302B (zh) * 2021-02-01 2022-12-02 北京航空航天大学 非易失性存储单元、存储器及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101821810A (zh) * 2007-08-31 2010-09-01 国立大学法人东京工业大学 利用电流感应磁化反转mtj的非易失性sram/锁存电路
TW201334416A (zh) * 2012-01-01 2013-08-16 Univ Tohoku 積體電路
CN104321820A (zh) * 2012-05-18 2015-01-28 独立行政法人科学技术振兴机构 具备双稳态电路和非易失性元件的存储电路
CN104778966A (zh) * 2015-04-20 2015-07-15 北京航空航天大学 一种基于自旋霍尔效应磁隧道结的非易失性逻辑门电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4231887B2 (ja) * 2006-09-28 2009-03-04 株式会社東芝 不揮発ラッチ回路および不揮発性フリップフロップ回路
JP5201487B2 (ja) * 2007-12-06 2013-06-05 日本電気株式会社 不揮発性ラッチ回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101821810A (zh) * 2007-08-31 2010-09-01 国立大学法人东京工业大学 利用电流感应磁化反转mtj的非易失性sram/锁存电路
TW201334416A (zh) * 2012-01-01 2013-08-16 Univ Tohoku 積體電路
CN104321820A (zh) * 2012-05-18 2015-01-28 独立行政法人科学技术振兴机构 具备双稳态电路和非易失性元件的存储电路
CN104778966A (zh) * 2015-04-20 2015-07-15 北京航空航天大学 一种基于自旋霍尔效应磁隧道结的非易失性逻辑门电路

Also Published As

Publication number Publication date
CN106251896A (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
US9972373B2 (en) Self-referenced read with offset current in a memory
Kawahara et al. 2 Mb SPRAM (SPin-transfer torque RAM) with bit-by-bit bi-directional current write and parallelizing-direction current read
US9324402B2 (en) High density low power GSHE-STT MRAM
US8514605B2 (en) MRAM diode array and access method
EP2126922B1 (en) Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
CN106251896B (zh) 基于自旋霍尔效应磁隧道结的非易失性锁存单元
KR102378050B1 (ko) 비휘발성 데이터 유지 회로, 데이터 유지 시스템 및 그 방법
CN104778967B (zh) 一种自旋霍尔效应辅助的自旋转移矩非易失性触发器
Wang et al. A self-matching complementary-reference sensing scheme for high-speed and reliable toggle spin torque MRAM
CN105741864B (zh) 一种读出放大器及mram芯片
US10373663B2 (en) Non-volatile memory circuit
US7646635B2 (en) Data reading circuit of toggle magnetic memory
Ryu et al. A reliable 2T2MTJ nonvolatile static gain cell STT-MRAM with self-referencing sensing circuits for embedded memory application
CN110544499A (zh) 静态随机存取存储器结构
Chang et al. PRESCOTT: Preset-based cross-point architecture for spin-orbit-torque magnetic random access memory
WO2014038341A1 (ja) 不揮発性連想メモリ
JP4262969B2 (ja) 薄膜磁性体記憶装置
US11062788B2 (en) STT-MRAM failed address bypass circuit and STT-MRAM device including same
Salehi et al. BGIM: Bit-Grained Instant-on Memory Cell for Sleep Power Critical Mobile Applications
Torres et al. Evaluation of hybrid MRAM/CMOS cells for reconfigurable computing
Wang et al. A Novel 15T-4MTJ based Non-volatile Ternary Content-Addressable Memory Cell for High-Speed, Low-Power and High-Reliable Search Operation
Yan et al. RAM and TCAM designs by using STT-MRAM
CN112420095A (zh) 基于重金属层磁性隧道结对的自旋轨道矩磁性随机存储器
CN109637568B (zh) 对称参考单元型的stt-mram读操作方法及读电路
Kim et al. Low Power SOT-MRAM Cell Configuration For Dual Write Operation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210223

Address after: 100191 rooms 504a and 504b, 5th floor, 23 Zhichun Road, Haidian District, Beijing

Patentee after: Zhizhen storage (Beijing) Technology Co.,Ltd.

Address before: 100191 No. 37, Haidian District, Beijing, Xueyuan Road

Patentee before: BEIHANG University

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231227

Address after: Room 1605, Building 1, No. 117 Yingshan Red Road, Huangdao District, Qingdao City, Shandong Province, 266400

Patentee after: Qingdao Haicun Microelectronics Co.,Ltd.

Address before: 100191 rooms 504a and 504b, 5th floor, 23 Zhichun Road, Haidian District, Beijing

Patentee before: Zhizhen storage (Beijing) Technology Co.,Ltd.