JPWO2010095589A1 - 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ - Google Patents

磁気抵抗効果素子、及び磁気ランダムアクセスメモリ Download PDF

Info

Publication number
JPWO2010095589A1
JPWO2010095589A1 JP2011500596A JP2011500596A JPWO2010095589A1 JP WO2010095589 A1 JPWO2010095589 A1 JP WO2010095589A1 JP 2011500596 A JP2011500596 A JP 2011500596A JP 2011500596 A JP2011500596 A JP 2011500596A JP WO2010095589 A1 JPWO2010095589 A1 JP WO2010095589A1
Authority
JP
Japan
Prior art keywords
layer
magnetization
magnetic
insertion layer
domain wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011500596A
Other languages
English (en)
Inventor
石綿 延行
延行 石綿
則和 大嶋
則和 大嶋
俊輔 深見
俊輔 深見
聖万 永原
聖万 永原
鈴木 哲広
哲広 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2010095589A1 publication Critical patent/JPWO2010095589A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1655Bit-line or column circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

磁気抵抗効果素子は、磁化自由層と、磁化自由層に隣接して設けられた非磁性挿入層と、非磁性挿入層に隣接して磁化自由層とは反対側に設けられた磁性挿入層と、磁性挿入層に隣接して非磁性挿入層とは反対側に設けられたスペーサ層と、スペーサ層に隣接して磁性挿入層とは反対側に設けられた第1の磁化固定層とを具備する。磁化自由層及び第1の磁化固定層は、膜面に略垂直方向の磁化成分を有する。磁化自由層は、二つの磁化固定部と、二つの磁化固定部の間に配置される磁壁移動部とを備える。二つの磁化固定部の磁化は、膜面に略垂直方向において互いに略反平行に固定される。磁壁移動部は、膜面垂直方向の磁気異方性を有する。

Description

本発明は、磁気抵抗効果素子、及び磁気ランダムアクセスメモリに関する。
磁気ランダムアクセスメモリ(Magnetic Random Access Memory:MRAM)は高速動作、および無限回の書き換えが可能な不揮発性メモリとして期待され開発が行われている。MRAMでは記憶素子として磁性体を用い、磁性体の磁化の向きに対応させて情報を記憶する。この磁性体の磁化をスイッチングさせる方法としていくつかの方式が提案されているが、いずれも電流を使う点では共通している。MRAMを実用化する上では、この書き込み電流をどれだけ小さくできるかが非常に重要であり、非特許文献1によれば0.5mA以下への低減、さらに好ましくは0.2mA以下への低減が求められている。
MRAMへの情報の書き込み方法のうちで最も一般的なのは、磁性記憶素子の周辺に書き込みのための配線を配置し、この配線に電流を流すことで発生する磁界によって磁性記憶素子の磁化の方向をスイッチングさせる方法である。この方法は磁界による磁化反転となるため、原理的には1ナノ秒以下での書き込みが可能であり、高速MRAMを実現する上では好適である。しかしながら熱安定性、外乱磁界耐性が確保された磁性体の磁化をスイッチングするための磁界は一般的には数10Oe(エールステッド)程度となり、このような磁界を発生させるためには数mA程度の電流が必要となる。この場合、チップ面積が大きくならざるを得ず、また書き込みに要する消費電力も増大するため、他のランダムアクセスメモリと比べて競争力で劣ることになる。これに加えて、素子が微細化されると書き込み電流はさらに増大してしまい、スケーリングの点でも好ましくない。
近年このような問題を解決する方法として、以下の2つの方法が提案されている。第1の方法は、スピン注入磁化反転を利用することである。これは反転可能な磁化を有する第1の磁性層と、それに電気的に接続され、磁化が固定された第2の磁性層から構成された積層膜において、第2の磁性層と第1の磁性層の間で電流を流したときのスピン偏極した伝導電子と第1の磁性層中の局在電子との間の相互作用を利用して第1の磁性層の磁化を反転する方法である。スピン注入磁化反転はある電流密度以上のときに起こることから、素子のサイズが小さくなれば、書き込みに要する電流は低減される。すなわちスピン注入磁化反転方式はスケーリング性に優れていると言うことができる。しかしながら、一般的に第1の磁性層と第2の磁性層の間には絶縁層が設けられ、書き込みの際には比較的大きな電流をこの絶縁層に流さなければならず、書き換え耐性や信頼性が課題となる。また、一般的には書き込みの電流経路と読み出しの電流経路が同じになることから、読み出しの際の誤書き込みも懸念される。つまりスピン注入磁化反転はスケーリング性には優れるものの、実用化にはいくつかの障壁があると言える。
もう一つの方法は、電流駆動磁壁移動現象を利用することである。電流駆動磁壁移動現象を利用した磁化反転方法は、スピン注入磁化反転の抱える上述のような問題を解決することができる。電流駆動磁壁移動現象を利用したMRAMは、例えば特許文献1〜5に開示されている。特に、特許文献3は、膜厚方向に磁化を有する磁性体膜で構成された磁気抵抗効果素子を開示している。
電流駆動磁壁移動現象を利用したMRAMは、一般的には反転可能な磁化を有する第1の磁性層の両端部の磁化が互いに略反平行となるように固定されている。このような磁化配置のとき、第1の磁性層内には磁壁が導入される。ここで、非特許文献2で報告されているように、磁壁を貫通する方向に電流を流したとき、磁壁は伝導電子の方向に移動することから、第1の磁性層内に電流を流すことにより書き込みが可能となる。電流駆動磁壁移動もある電流密度以上のときに起こることから、スピン注入磁化反転と同様にスケーリング性があると言える。これに加えて、電流駆動磁壁移動を利用したMRAM素子では、書き込み電流が絶縁層を流れることはなく、また書き込み電流経路と読み出し電流経路は別となるため、スピン注入磁化反転で挙げられるような上述の問題は解決されることがわかる。
しかし、発明者は、今回、以下の事実を発見した。
電流駆動磁壁移動を利用したMRAMでは、書き込み電流の絶対値が比較的大きくなってしまうことが懸念される。非特許文献2のほかにも、電流誘起磁壁移動の観測は数多く報告されているが、概ね磁壁移動には1×10[A/cm]程度の電流密度を要している。この場合、例えば磁壁移動の起こる層の幅を100nm、膜厚を10nmとした場合の書き込み電流は1mAとなる。これ以下に書き込み電流を低減するためには膜厚を薄くすればよいが、膜厚を薄くすると書き込みに要する電流密度は更に上昇してしまうことが知られている(例えば、非特許文献3参照)。
また、電流駆動磁壁移動を起こすためには、磁壁移動の起こる層の幅を数10nm以下に低減する必要があるが、このことは、加工技術の点で大いなる困難を伴う。加えて、磁壁移動のために1×10[A/cm]に近い電流密度を使用することには、エレクトロンマイグレーションや温度上昇の影響が懸念される。
以上を解決する方法として、発明者は以下の磁気抵抗効果素子を考えた。すなわち、その磁気抵抗効果素子は、磁化自由層と、磁化自由層に隣接して設けられるスペーサ層と、スペーサ層に隣接して磁化自由層とは反対側に設けられる第1の磁化固定層と、磁化自由層に隣接して設けられる少なくとも二つの第2の磁化固定層とを具備している。磁化自由層と第1の磁化固定層と第2の磁化固定層は、膜面に略垂直方向の磁化成分を有している。磁化自由層は、二つの磁化固定部と、二つの磁化固定部の間に配置される磁壁移動部とを備えている。磁化自由層を構成するそれら二つの磁化固定部の磁化は、膜面に略垂直方向において互いに略反平行に、二つの第2の磁化固定層により固定されている。磁壁移動部は、膜面垂直方向の磁気異方性が付与されている。磁化自由層の磁壁移動部と、スペーサ層と、第1の磁化固定層とは磁気トンネル接合(Magnetic Tunnering Junction:MTJ)を構成している。
この発明者の考えた磁気抵抗効果素子では、情報の書き込み動作時に、書き込み電流は、二つの第2の磁化固定層の一方、磁化自由層、及び二つの第2の磁化固定層の他方を経由する。一方、情報の読み出し動作時に、読み出し電流は、二つの第2の磁化固定層の一方、磁化自由層、スペーサ層、及び第1の磁化固定層を経由する。
このように、この磁気抵抗効果素子は、垂直磁気異方性を有する磁性膜を用い、磁壁移動現象を利用している。それにより、書き込み電流が十分に小さく低減され、且つ電流密度自体も低減された、電流駆動磁壁移動現象を利用して磁化反転を行う磁気抵抗効果素子、及びそれをメモリセルとして使用するMRAMが提供される。
しかしながら、この磁気抵抗効果素子は、書き込み用の磁壁移動部を構成する磁化自由層と、読み出し用の磁気トンネル接合(MTJ)を構成する磁化自由層(磁壁移動部)とが兼用となる。そのため、書き込み用磁壁移動部としての磁気特性の最適化と、読み出し用MTJの磁化自由層(磁壁移動部)としての磁気特性の最適化とが、各々独立に行うことができない。その結果、書込み電流の低減と、読出し磁気抵抗効果(MR)の増大が両立しなかった。
特開2005−123617号公報 特開2005−191032号公報 特開2006−73930号公報 特開2006−270069号公報 特開2006−287081号公報
2006 Symposium On VLSI Circuits, Digest of Technical Papers,p.136(2006). Physical Review Letters,vol.92,No.7,077205(2004). Japanese Journal of Applied Physics,vol.45,No.5A,pp.3850−3853(2006). Europhysics Letters,vol.69,pp.990−996(2005). Applied Physics Letters,vol.90,132507(2007). Journal of Magnetism and Magnetic Materials,vol.247, pp.153−158(2002).
本発明の目的は、書き込み電流が十分に小さく低減され、且つ読み出し磁気抵抗効果が十分に大きい磁気抵抗効果素子、及びMRAMを提供することにある。
本発明の磁気抵抗効果素子は、磁化自由層と、非磁性挿入層と、磁性挿入層と、スペーサ層と、第1の磁化固定層とを具備する。非磁性挿入層は、磁化自由層に隣接して設けられている。磁性挿入層は、非磁性挿入層に隣接して、磁化自由層とは反対側に設けられている。スペーサ層は、磁性挿入層に隣接して、非磁性挿入層とは反対側に設けられている。第1の磁化固定層は、スペーサ層に隣接して、磁性挿入層とは反対側に設けられている。磁化自由層及び第1の磁化固定層は、膜面に略垂直方向の磁化成分を有している。磁化自由層は、二つの磁化固定部と、二つの磁化固定部の間に配置される磁壁移動部とを備えている。二つの磁化固定部の磁化は、膜面に略垂直方向において互いに略反平行に固定されている。磁壁移動部は、膜面垂直方向の磁気異方性を有している。
本発明の磁気ランダムアクセスメモリは、上記の磁気抵抗効果素子を備え、かつアレイ状に配置された複数のメモリセルを具備している。
本発明により、書き込み電流が十分に小さく低減され、且つ読み出し磁気抵抗効果が十分に大きい磁気抵抗効果素子、及びこれをメモリセルとして使用するMRAMを提供することができる。
図1Aは、本発明の実施の形態に係る磁気抵抗効果素子の主要部の構成を示す斜視図である。 図1Bは、本発明の実施の形態に係る磁気抵抗効果素子の主要部の構成を示す平面図である。 図1Cは、本発明の実施の形態に係る磁気抵抗効果素子の主要部の構成を示す断面図である。 図2Aは、本発明の実施の形態に係る磁気抵抗効果素子へのデータの書き込み方法を説明するための平面図である。 図2Bは、本発明の実施の形態に係る磁気抵抗効果素子へのデータの書き込み方法を説明するための平面図である。 図3Aは、本発明の実施の形態に係る磁気抵抗効果素子からのデータの読み出し方法を説明するための断面図である。 図3Bは、本発明の実施の形態に係る磁気抵抗効果素子からのデータの読み出し方法を説明するための断面図である。 図4は、非磁性挿入層にRuを用いた場合における反平行磁気結合の強さのRu膜厚依存性を示すグラフである。 図5は、本発明の実施の形態に係る磁気メモリセルの1セル分の構成の一例を示す回路図である。 図6は、本発明の実施の形態に係る磁気メモリセルのレイアウトの一例を示す平面図である。 図7は、図6の磁気メモリセルのA−B−C−D断面における構成を示す断面図ある。 図8は、本発明の実施の形態に係る磁気メモリセルが集積化されたMRAMの構成の一例を示すブロック図である。
以下、本発明の磁気抵抗効果素子、及びMRAMの実施の形態に関して、添付図面を参照して説明する。
(磁気抵抗効果素子の構成)
図1Aは、本発明の実施の形態に係る磁気抵抗効果素子の主要部の構成を示す斜視図である。以下では、図1Aに示されているようにxyz直交座標系を定義して説明を行う。図1Bは、その磁気抵抗効果素子主要部の構成を示すx−y平面図である。ここで、白丸に点及び白丸にバツの記号は、紙面に垂直上向き及び下向きの磁化の向きを示す(以下同様)。両方ある場合には、両方の向きを取り得ることを示している。図1Cは、その磁気抵抗効果素子の主要部の構成を示すx−z断面図である。ここで、矢印は、磁化の向きを示す(以下同様)。両方の向きを示すものは、両方の向きを取り得ることを示している。
図1Aに示されているように、磁気抵抗効果素子80は、磁化自由層10と、非磁性挿入層40と、磁性挿入層50と、スペーサ層20と、第1の磁化固定層30と、第2の磁化固定層15a、15bとを具備する。磁化自由層10は、x方向に延伸して設けられている。非磁性挿入層40は、磁化自由層10に隣接して設けられている。磁性挿入層50は、非磁性挿入層40に隣接して磁化自由層10とは反対側に設けられている。スペーサ層20は、磁性挿入層50に隣接して非磁性挿入層40と反対側に設けられている。第1の磁化固定層30は、スペーサ層20に隣接して磁性挿入層50とは反対側に設けられている。第2の磁化固定層15a、15bは、磁化自由層10の両端に隣接して設けられている。
スペーサ層20は、好適には、非磁性の絶縁体から構成される。この場合、磁性挿入層50、スペーサ層20、磁化固定層30は、TMR(Tunneling MagnetoResistance)効果を示す磁気トンネル接合(MTJ)として機能する。スペーサ層20は、導体や半導体により構成されても構わない。この場合、磁性挿入層50、スペーサ層20、磁化固定層30は、GMR(Giant MagnetoResistance)効果を示すスピンバルブとして機能する。
磁化自由層10、磁性挿入層50、第1の磁化固定層30、及び第2の磁化固定層15a、15bは強磁性体により構成される。図1Cには、磁化自由層10、磁性挿入層50、第1の磁化固定層30、及び第2の磁化固定層15a、15bの磁化の向きが矢印で示されている。図1Cに示されているように、磁化自由層10、磁性挿入層50、第1の磁化固定層30、及び第2の磁化固定層15a、15bの磁化は、いずれもz軸に略平行方向を向けられている。このような磁化方向を実現させるために、磁化自由層10、磁性挿入層50、第1の磁化固定層30、及び第2の磁化固定層15は垂直磁化を有する材料、または積層膜により形成されることが好ましい。この場合の積層膜とは、強磁性体同士の積層膜でもよいし、強磁性体と非磁性体からなる積層膜でもよい。
図1Bに示されているように、磁化自由層10は、磁化固定部11a、11b、磁壁移動部13、及び磁壁ピンサイト12a、12bを備えている。図1Cに示されているように、磁性挿入層50は磁壁移動部13の少なくとも一部とオーバーラップするように設けられている。磁化固定部11a、11bには、第2の磁化固定層15a、15bが隣接して設けられ、且つ、これにより、磁化固定部11a、11bの磁化方向は、互いに略反平行方向に固定されている。また磁壁移動部13は、その磁化が+z方向、−z方向の間で反転可能であるように形成されている。このとき、磁化固定部11a、11b、及び磁壁移動部13の磁化の方向に応じて、磁壁ピンサイト12aと磁壁ピンサイト12bのいずれか一方に磁壁が形成されることになる。磁壁ピンサイト12a、12bは、この系に磁界や電流が印加されていない場合に、この磁壁を安定に停留させる機能を有する。なお、図1A〜図1Cに示されるような構造では、磁壁ピンサイト12a、12bとして特別な構造を設けなくても、自然に磁壁をピニングできることがマイクロマグネティクス計算から判明している。しかしながら、意図的にピニングポテンシャルをより強くするような工夫が磁壁ピンサイト12a、12bになされてもよい。例えば、その位置に窪みを設けることや、磁壁移動部13を磁化固定部11a、11bより小さくしてその位置でのy−z断面積を、磁化固定部11a、11bの断面積に対して略不連続にすることなどである。
磁化固定部11a、11b、及び第1の磁化固定層30は、外部の異なる配線に電気的に接続される。ここで磁化固定部11a、11bは、第2の磁化固定層15a、15bを通って外部の配線に電気的に接続されてもよい。このように磁気抵抗効果素子80は3端子の素子となる。また図1A〜図1Cには示されていないが、この他に、配線とのコンタクトのための電極層を第1の磁化固定層30、及び磁化自由層10または第2の磁化固定層15に隣接させて設けることが好ましい。
(書き込み方法)
磁気抵抗効果素子80へのデータの書き込み方法について説明する。図2A及び図2Bは、本発明の実施の形態に係る磁気抵抗効果素子へのデータの書き込み方法を説明するための平面図である。図2A、図2Bは、磁気抵抗効果素子80が取り得る2つの状態、即ち、“0状態”と“1”状態とを模式的に示している。ここで、“0”状態とは、磁気抵抗効果素子80にデータ“0”が書き込まれた状態をいい、“1”状態とは、磁気抵抗効果素子80にデータ“1”が書き込まれた状態をいう。ただし、“0”状態は磁壁移動部13が+z方向に(図2A)、“1”状態は磁壁移動部13が−z方向に(図2B)磁化しているものと定義している。以下では、図2A、図2Bに示されているように、第1の磁化固定部11aの磁化は+z方向に、第2の磁化固定部11bの磁化は−z方向に固定されているとして説明が行われる。なお、磁化固定部11a、11bの磁化方向は、互いに略反平行であればよく、上述の方向に限られない。また、データの値と磁壁移動部13の磁化方向との関係に関する定義が上述の場合に限られないことは言うまでもない。
上述のような磁化状態のとき、“0”状態では磁壁は磁壁ピンサイト12bに、“1”状態では磁壁は磁壁ピンサイト12aに形成される。本実施形態では、磁化自由層10中を流れる書き込み電流の向きを変えることにより、磁壁を磁壁ピンサイト12a、12b間で移動させ、これにより所望のデータが磁気抵抗効果素子80に書きこまれる。例えば、磁気抵抗効果素子80が図2Aの“0”状態にあるときに、+x方向に書き込み電流が流されると(即ち、図2Aの矢印に示すように−x方向に伝導電子が流されると)、磁壁ピンサイト12bにあった磁壁は、伝導電子(スピン偏極電子)によるスピントランスファートルクを受け、伝導電子と同じ方向に移動し、磁壁ピンサイト12aに至る。また磁気抵抗効果素子80が図2Bの“1”状態にあるときに、−x方向に書き込み電流が流されると(即ち、図2Bの矢印に示すように+x方向に伝導電子が流されると)、磁壁ピンサイト12aにあった磁壁は、伝導電子(スピン偏極電子)によるスピントランスファートルクを受け、伝導電子と同じ方向に移動し、磁壁ピンサイト12bに至る。このようにして“0”状態から“1”状態へ、及び“1”状態から“0”状態への書き込みができる。
また、磁気抵抗効果素子80が図2Aに示された“0”状態にあるときに、−x方向に書き込み電流を流した場合、つまりデータ“0”を書き込んだ場合、磁壁は+x方向に移動しようとするが、磁化固定部11bの磁化が十分強く固定されていれば、磁壁移動は起こらない。従って、磁化の方向を反転させない書き込み動作も可能である。或いは、磁化固定部11bの磁化が磁壁移動により+z方向に反転しても、書き込み電流が切られたときに再び元の状態、すなわち−z方向を向く状態に回復する手段を備えれば、上述のような磁化の方向を反転させない書き込み動作は可能となる。この回復の手段としては、第2の磁化固定層15との磁気的相互作用が利用できる。磁気抵抗効果素子80が図2Bに示された“1”状態にあるときに、+x方向に書き込み電流を流した場合、つまりデータ“1”を書き込んだ場合、も同様である。
(読み出し方法)
次に、本実施例の磁気抵抗効果素子80からのデータの読み出しについて説明する。図3A及び図3Bは、本発明の実施の形態に係る磁気抵抗効果素子からのデータの読み出し方法を説明するための断面図である。これまでに述べたように、本実施形態では磁壁移動部13の磁化方向でデータを記憶している。また、その磁壁移動部13は非磁性挿入層40を介して磁性挿入層50に接続され、磁性挿入層50はスペーサ層20を介して第1の磁化固定層30に接続されている。このとき、磁壁移動部13の磁化方向と磁性挿入層50の磁化方向とが平行となるか反平行となるかは、非磁性挿入層40の選択によって異なる。図3A、図3Bでは反平行となる場合を示している。ここで、平行となるためには、例えば、非磁性挿入層40として膜厚1nm以下のTa膜を用いる方法がある。また、反平行となるためには、例えば、非磁性挿入層40として膜厚0.8nm前後又は2nm前後のRu膜を用いる方法がある。
磁気抵抗効果素子80からのデータの読み出しには、磁気抵抗効果(MR)を利用する。磁気抵抗効果により、磁性挿入層50とスペーサ層20と第1の磁化固定層30とで構成された磁気トンネル接合(又はスピンバルブ)の抵抗値は、磁性挿入層50の磁化方向によって異なる。したがって、磁化自由層10と第1の磁化固定層30との間で読み出し電流を流すことによりデータを読み出すことができる。例えば、図3Aのように磁性挿入層50の磁化の向きと第1の磁化固定層30の磁化の向きとが反平行のときには高抵抗状態が実現される。一方、図3Bのように磁性挿入層50の磁化の向きと第1の磁化固定層30の磁化の向きとが平行のときには低抵抗状態が実現される。これら高抵抗状態及び低抵抗状態を計測することにより、データを読み出すことができる。
(磁気抵抗効果素子の利点)
本実施形態の磁気抵抗効果素子80は、電流による磁壁移動による書き込みを行う磁化自由層10の材料選択と、磁気抵抗効果により読出しを行う磁化反転層に相当する磁性挿入層50の材料選択を独立に行うことができる。そのため、磁壁移動書き込みの低電流化、高MR化による読み出しの高出力化が実現する。
具体的な材料は以下に例示される。まず磁化自由層10、第1の磁化固定層30、及び第2の磁化固定層15の材料は垂直磁化を有する磁性材料であって、Fe、Co、Niのうちから選択される少なくとも一つの材料を含むことが好ましい。さらにPtやPdを含むことで垂直磁気異方性を安定化することができる。これに加えて、B、C、N、O、Al、Si、P、Ti、V、Cr、Mn、Cu、Zn、Zr、Nb、Mo、Tc、Ru、Rh、Ag、Hf、Ta、W、Re、Os、Ir、Au、Smなどを添加することによって所望の磁気特性が発現されるように調整することができる。例えばCo、Co−Pt、Co−Pd、Co−Cr、Co−Pt−Cr、Co−Cr−Ta、Co−Cr−B、Co−Cr−Pt−B、Co−Cr−Ta−B、Co−V、Co−Mo、Co−W、Co−Ti、Co−Ru、Co−Rh、Fe−Pt、Fe−Pd、Fe−Co−Pt、Fe−Co−Pd、Sm−Coなどが例示される。この他、Fe、Co、Niのうちから選択されるいずれか一つの材料を含む層が、異なる層と積層されることにより垂直方向の磁気異方性を発現させることもできる。具体的にはCo/Pd、Co/Pt、Co/Ni、Co/Fe、Fe/Au、Fe/Pt、Fe/Pd、Fe/Niの積層膜などが例示される。
磁性挿入層50は非磁性挿入層40を介して、磁化自由層10と平行あるいは反平行に磁気結合するため、必ずしも垂直磁化を有しなくてもよい。垂直磁化を有する磁性材料であれば、前述の磁化自由層10、第1の磁化固定層30、及び第2の磁化固定層15の材料と同様の材料が可能である。また、面内磁化膜であれば、Fe、Co、Niのうちから選択される少なくとも一つの材料を含むことが好ましい。これに加えて、B、C、N、O、Al、Si、P、Ti、V、Cr、Mn、Cu、Zn、Zr、Nb、Mo、Tc、Ru、Rh、Ag、Hf、Ta、W、Re、Os、Ir、Au、Smなどを添加することによって所望の磁気特性が発現されるように調整することができる。例えば、Fe、Co、Ni、CoFe、NiFe、CoFeNi、CoFeBなどが好適である。
非磁性挿入層40は磁化自由層10と磁性挿入層50とを磁気的に結合させる材料であって、Ti、V、Cr、Mn、Cu、Zn、Zr、Nb、Mo、Tc、Ru、Rh、Ag、Hf、Ta、W、Re、Os、Ir、Au、Smから選択される少なくとも一つの材料を含むことが好ましい。例えば、図4は、非磁性挿入層40をRuとした場合における、磁化自由層10の磁化と磁性挿入層50の磁化とが反平行に結合する強さのRu膜厚依存性を示すグラフである。縦軸は反平行磁気結合の強さ[Oe]であり、横軸はRuの膜厚である。適切なRu膜厚を設定することによって、磁化自由層10の磁化と磁性挿入層50の磁化とを反平行に結合させることができる。この場合、Ru膜厚としては0.8nm前後、あるいは2nm前後が適切である。
スペーサ層20は、絶縁体から構成されることが好ましい。スペーサ層20の材料としては、具体的にはMg−O、Al−O、Al−N、Ni−O、Hf−Oなどが例示される。ただし、この他に半導体や金属材料を用いても本発明は実施できる。具体的にはCr、Al、Cu、Znなどが例示される。
(磁気メモリセルの回路構成及びレイアウト)
次に、本実施形態の磁気抵抗効果素子80を用いて構成された磁気メモリセル90の回路構成、及びレイアウトについて説明する。図5は、本発明の実施の形態に係る1つの磁気メモリセル90の構成の一例を示す回路図である。上述のとおり、磁気抵抗効果素子80は、3端子素子である。その3端子のうちの第1の磁化固定層30に接続される端子は、読み出しのためのグラウンド線101(GL)に接続される。一方、磁化自由層10の両端に接続される2つの端子は、二つのトランジスタ100a、100bの第1ソース/ドレインにそれぞれに接続される。また、トランジスタ100a、100bの第2ソース/ドレインは、書き込みのためのビット線102a(BLa)、102b(BLb)にそれぞれ接続される。また、トランジスタ100a、100bのゲート電極はワード線103(WL)に接続される。更に、図5に示した磁気メモリセル90は、後述されるように、アレイ状に配置され、周辺回路に接続され、これにより磁気ランダムアクセスメモリ(MRAM)が構成される。
次に、図5に示された磁気メモリセル90の書き込み、及び読み出し動作について説明する。まず書き込みを行う場合、ワード線103(WL)を“high”にし、トランジスタ100a、100bを“ON”にする。また、ビット線102a(BLa)、102b(BLb)のいずれか一方を“high”にし、他方を“low”にする。ビット線102a(BLa)、102b(BLb)のどちらを“high”にし、どちらを“low”にするかで磁化自由層10を流れる書き込み電流の方向が変わるため、磁気抵抗効果素子80へのデータの書き込みが可能となる。
また、読み出しを行う場合、ワード線103(WL)を“high”にし、トランジスタ100a、100bを“ON”にする。またビット線102a(BLa)、102b(BLb)のいずれか一方を“high”にし、他方を“open”とする。このときビット線102a(BLa)、102b(BLb)のいずれか一方から磁気抵抗効果素子80を貫通する電流がグラウンド線101(GL)へと流れるため、磁気抵抗効果による高速での読み出しが可能となる。ただし、図5に示された回路、及びここで述べられた回路の設定は、本発明を実施する方法の一例に過ぎず、他の回路構成による実施も可能である。
図5に示された回路構成を有する磁気メモリセル90は、以下に示されるレイアウトで実現することが可能である。図6は、本発明の実施の形態に係る磁気メモリセル90のレイアウトの一例を示すx−y平面図である。図7は、図6の磁気メモリセルのA−B−C−D断面における構成を示す断面図である。図7に示されているように、基板100にNMOSトランジスタ100a、100bが形成されている。図6に示されているように、NMOSトランジスタ100a、100bのゲートは、x軸方向に延設されており、ワード線103(WL)として使用される。図7に戻り、NMOSトランジスタ100aの第1ソース/ドレイン111aは、コンタクト112と配線層113とを介して磁化固定層15aに接続されており、第2ソース/ドレイン111bは、コンタクト114と配線層115とを介してビット線102a(BLa)に接続されている。一方、NMOSトランジスタ100bの第1ソース/ドレイン116aは、コンタクト117と配線層118とを介して磁化固定層15bに接続されており、第2ソース/ドレイン116bは、コンタクト119と配線層120とを介してビット線102b(BLb)に接続されている。図6に示されているように、ビット線102a、102bは、y軸方向に延設されている。
図7を再度に参照して、磁気抵抗効果素子80の磁化固定層30の上には電極層121が形成されており、電極層121は、コンタクト122を介してグラウンド線101(GL)に接続されている。図6に示されているように、グラウンド線101(GL)は、x軸方向に延設されている。このようなレイアウトは、磁気メモリセル90の面積を低減させるのに好適である。
ただし、ここで示されているのは一例に過ぎず、他のレイアウトを用いても磁気メモリセル90を形成することは可能である。例えば図6、図7ではNMOSトランジスタ100a、100bはy軸方向に沿って設けられているが、NMOSトランジスタ100a、100bは、x軸方向に沿って設けられても良い。この場合にはワード線103(WL)はNMOSトランジスタ100a、100bのゲートと接続されるように突起が形成されることが望ましい。
(MRAMの構成と動作)
次に、本発明の実施の形態に係るMRAMの構成及び動作について説明する。図8は、本発明の実施の形態に係る磁気メモリセルが集積化されたMRAMの構成の一例を示すブロック図である。図8に示されるように、MRAM95は、複数の磁気メモリセル90が行列状に配置されたメモリアレイ91を具備している。このメモリアレイ91は、図5で説明されたデータの記録に用いられる磁気メモリセル90と共に、データ読み出しの際に参照されるリファレンスセル90rを含んでいる。図8の例では、1列分がリファレンスセル90rである。リファレンスセル90rの構造は、磁気メモリセル90と同じである。この場合、リファレンスセル90rのMTJは、データ“0”を記憶した場合の抵抗R0とデータ“1”を記憶した場合の抵抗R1との中間の抵抗R0.5を有する。ただし、2列分をリファレンスセル90rとし、そのうち一方の1列を抵抗R0のリファレンスセル90rとし、他の1列を抵抗R1のリファレンスセル90rとすることもできる。その場合、抵抗R0のリファレンスセル90rと抵抗R1のリファレンスセル90rとから、抵抗0.5を作り出し、読み出しに用いる。
ワード線WL(103)及びグランド線GL(101)は、それぞれ、x軸方向に延在している。ワード線WLは、一端をX側制御回路92に接続されている。X側制御回路92は、データの書込み動作時、及び読出し動作時において、対象の磁気メモリセル90につながるワード線WLを選択ワード線WLとして選択する。ビット線BLa(102a)、BLb(102b)は、それぞれ、y軸方向に延在し、一端をY側制御回路93に接続されている。Y側制御回路93は、データの書込み動作時、及び読出し動作時において、対象の磁気メモリセル90につながるビット線BLa、BLbを選択ビット線BLa、BLbとして選択する。制御回路94は、データの書込み動作時、及び読出し動作時において、X側制御回路92及びY側制御回路93を制御する。
次に、図8に示されるMRAMにおける書き込み方法、読み出し方法について説明する。まず、書き込みを行う場合について説明する。X側制御回路92は、選択ワード線WLを選択する。それにより、選択ワード線WLが“high”レベルにプルアップされ、NMOSトランジスタ100a、100bが“ON”になる。また、Y側制御回路93は、選択ビット線BLa、BLbを選択する。それにより、選択ビット線BLa、BLbのいずれか一方が“high”レベルにプルアップされ、他方が“Low”レベルにプルダウンされる。選択ビット線BLa、BLbのどちらを“high”レベルにプルアップし、どちらを“Low”レベルにプルダウンするかは、当該磁気メモリセル90に書き込まれるべきデータにより決定される。すなわち、磁化自由層10に流す書込み電流の方向に応じて決定される。以上により、データ“0”とデータ“1”とを書き分けることができる。X側制御回路92とY側制御回路93及びそれらを制御する制御回路94は、磁気メモリセル90に書き込み電流を供給するための「書き込み電流供給回路」を構成している。
次に、読み出しを行う場合について説明する。X側制御回路92は、選択ワード線WLを選択する。それにより、選択ワード線WLが“high”レベルにプルアップされ、NMOSトランジスタ100a、100bが“ON”になる。また、Y側制御回路93は、選択ビット線BLa、BLbを選択する。それにより、選択ビット線BLa、BLbのいずれか一方が“high”レベルにプルアップされ、他方が“open”に設定される。このとき選択ビット線BLa、BLbの一方から、読み出し電流が、例えば、第2の磁化固定層15、磁化自由層10、非磁性挿入層40、磁性挿入層50、スペーサ層20、及び第1の磁化固定層30を経由してグラウンド線GLへと流れる。読み出し電流が流されるビット線BLの電位、又は、読み出し電流の大きさは、磁気抵抗効果による磁性挿入層50とスペーサ層20と第1の磁化固定層30とで構成された磁気トンネル接合(又はスピンバルブ)の抵抗値の変化に依存する。したがって、同様に読み出し電流が流されるリファレンスセル90rのリファレンスビット線BLrの出力と比較して、この抵抗値の変化を電圧信号、又は電流信号として検知することにより高速での読み出しが可能となる。X側制御回路92とY側制御回路93及びそれらを制御する制御回路94は、メモリセル80に読み出し電流を供給し読み出すための「読み出し電流供給及びセンス回路」を構成している。
以上のように本実施の形態の磁気抵抗効果素子は、書き込み用の磁壁移動部を構成する磁化自由層と、読み出し用の磁気トンネル接合(MTJ)を構成する磁性挿入層(いわゆるフリー層)とを別の構成にすることができる。そのため、書き込み用磁壁移動部としての磁気特性の最適化と、読み出し用MTJの磁性挿入層としての磁気特性の最適化とが、各々独立に行うことができる。それにより、当該最適化を実施することにより、書き込み電流を十分に小さく低減し、且つ読み出し磁気抵抗効果を十分に大きくすることができる。すなわち、書き込み電流が十分に小さく低減され、且つ読み出し磁気抵抗効果が十分に大きい磁気抵抗効果素子、及びMRAMを提供することが可能となる。
以上、実施の形態を参照して本発明を説明したが、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。
この出願は、2009年2月17日に出願された特許出願番号2009−033368号の日本特許出願に基づいており、その出願による優先権の利益を主張し、その出願の開示は、引用することにより、そっくりそのままここに組み込まれている。

Claims (10)

  1. 磁化自由層と、
    前記磁化自由層に隣接して設けられた非磁性挿入層と、
    前記非磁性挿入層に隣接して、前記磁化自由層とは反対側に設けられた磁性挿入層と、
    前記磁性挿入層に隣接して、前記非磁性挿入層とは反対側に設けられたスペーサ層と、
    前記スペーサ層に隣接して、前記磁性挿入層とは反対側に設けられた第1の磁化固定層と
    を具備し、
    前記磁化自由層及び前記第1の磁化固定層は、膜面に略垂直方向の磁化成分を有し、
    前記磁化自由層は、二つの磁化固定部と、前記二つの磁化固定部の間に配置される磁壁移動部とを備え、
    前記二つの磁化固定部の磁化は、膜面に略垂直方向において互いに略反平行に固定され、
    前記磁壁移動部は、膜面垂直方向の磁気異方性を有する
    磁気抵抗効果素子。
  2. 前記磁化自由層と前記磁性挿入層とは反平行方向に磁気結合している
    請求項1記載の磁気抵抗効果素子。
  3. 前記磁化自由層と前記磁性挿入層とは平行方向に磁気結合している
    請求項1記載の磁気抵抗効果素子。
  4. 前記磁性挿入層は膜面に略垂直方向に磁化している
    請求項1乃至3のいずれか一項に記載の磁気抵抗効果素子。
  5. 前記磁性挿入層は少なくとも2層の磁性層が反平行方向に磁気結合した積層膜である
    請求項1乃至4のいずれか一項に記載の磁気抵抗効果素子。
  6. 前記磁性挿入層はCo、Fe、及びBを主成分とする
    請求項1乃至5のいずれか一項に記載の磁気抵抗効果素子。
  7. 前記非磁性挿入層はRuを主成分とする
    請求項1乃至6のいずれか一項に記載の磁気抵抗効果素子。
  8. 情報の書き込み動作時に、書き込み電流が、前記二つの磁化固定部のいずれか一方、前記磁壁移動部、及び他方を経由し、
    情報の読み出し動作時に、読み出し電流が、前記磁化自由層、前記非磁性挿入層、前記磁性挿入層、前記スペーサ層、及び前記第1の磁化固定層を経由する
    請求項1記載の磁気抵抗効果素子。
  9. 前記二つの磁化固定部に隣接して設けられる二つの第2の磁化固定層を更に具備し、
    前記二つの第2の磁化固定層は、膜面に略垂直方向の磁化成分を有する
    請求項1乃至8のいずれか一項に記載の磁気抵抗効果素子。
  10. 請求項1乃至9のいずれか一項に記載の磁気抵抗効果素子を備え、アレイ状に配置された複数のメモリセルを具備する
    磁気ランダムアクセスメモリ。
JP2011500596A 2009-02-17 2010-02-15 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ Pending JPWO2010095589A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009033368 2009-02-17
JP2009033368 2009-02-17
PCT/JP2010/052189 WO2010095589A1 (ja) 2009-02-17 2010-02-15 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ

Publications (1)

Publication Number Publication Date
JPWO2010095589A1 true JPWO2010095589A1 (ja) 2012-08-23

Family

ID=42633871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011500596A Pending JPWO2010095589A1 (ja) 2009-02-17 2010-02-15 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ

Country Status (3)

Country Link
US (1) US8514616B2 (ja)
JP (1) JPWO2010095589A1 (ja)
WO (1) WO2010095589A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009001706A1 (ja) * 2007-06-25 2008-12-31 Nec Corporation 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
JP5445133B2 (ja) * 2007-09-19 2014-03-19 日本電気株式会社 磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子
US8357582B2 (en) 2010-11-01 2013-01-22 Micron Technology, Inc. Methods of forming electrical components and memory cells
JP6029020B2 (ja) * 2011-05-20 2016-11-24 国立大学法人東北大学 磁気メモリ素子および磁気メモリ
JP5824907B2 (ja) * 2011-06-24 2015-12-02 富士通株式会社 磁気抵抗素子及び磁気記憶装置
JP5856490B2 (ja) * 2012-01-20 2016-02-09 ルネサスエレクトロニクス株式会社 磁気抵抗効果素子及び磁気メモリ
JP5836163B2 (ja) 2012-03-08 2015-12-24 ルネサスエレクトロニクス株式会社 磁気メモリセル、磁気メモリセルの製造方法
JP6191966B2 (ja) * 2012-06-21 2017-09-06 日本電気株式会社 半導体装置及びその製造方法
JP6104774B2 (ja) * 2013-09-19 2017-03-29 株式会社東芝 磁壁移動型メモリおよびその書き込み方法
JP6219200B2 (ja) 2014-02-27 2017-10-25 株式会社東芝 磁気装置
US9570138B2 (en) * 2015-02-03 2017-02-14 Globalfoundries Singapore Pte. Ltd. Magnetic memory cells with fast read/write speed
JP6861996B2 (ja) 2015-05-14 2021-04-21 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ装置
US9831419B2 (en) * 2015-07-13 2017-11-28 Western Digital Technologies, Inc. Magnetoresistive device with laminate insertion layer in the free layer
JP6934673B2 (ja) * 2016-06-08 2021-09-15 国立大学法人東北大学 磁気トンネル接合素子および磁気メモリ
CN111725394B (zh) * 2019-09-06 2022-11-11 中国科学院上海微系统与信息技术研究所 一种磁性存储单元的加工方法、磁性随机存储器及设备
JP2021132110A (ja) * 2020-02-19 2021-09-09 Tdk株式会社 磁壁移動素子および磁気記録アレイ
US11605409B2 (en) * 2020-10-27 2023-03-14 International Business Machines Corporation MTJ-based analog memory device
US11664059B2 (en) 2021-06-02 2023-05-30 International Business Machines Corporation Low power MTJ-based analog memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203443A (ja) * 2004-01-13 2005-07-28 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
WO2008068967A1 (ja) * 2006-12-06 2008-06-12 Nec Corporation 磁気ランダムアクセスメモリ及びその製造方法
WO2008099626A1 (ja) * 2007-02-13 2008-08-21 Nec Corporation 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
WO2009001706A1 (ja) * 2007-06-25 2008-12-31 Nec Corporation 磁気抵抗効果素子、および磁気ランダムアクセスメモリ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6970379B2 (en) 2003-10-14 2005-11-29 International Business Machines Corporation System and method for storing data in an unpatterned, continuous magnetic layer
JP4413603B2 (ja) 2003-12-24 2010-02-10 株式会社東芝 磁気記憶装置及び磁気情報の書込み方法
JP2006073930A (ja) 2004-09-06 2006-03-16 Canon Inc 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
JP4932275B2 (ja) 2005-02-23 2012-05-16 株式会社日立製作所 磁気抵抗効果素子
JP2006287081A (ja) 2005-04-04 2006-10-19 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
WO2008009926A2 (en) 2006-07-17 2008-01-24 Flexitral, Inc Safrole replacements
US7869266B2 (en) * 2007-10-31 2011-01-11 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
US8174086B2 (en) * 2007-11-05 2012-05-08 Nec Corporation Magnetoresistive element, and magnetic random access memory
JP2011249356A (ja) * 2010-05-21 2011-12-08 Renesas Electronics Corp 磁気ランダムアクセスメモリ及びその初期化方法
JP2013026337A (ja) * 2011-07-19 2013-02-04 Renesas Electronics Corp 半導体装置及び磁気ランダムアクセスメモリ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203443A (ja) * 2004-01-13 2005-07-28 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
WO2008068967A1 (ja) * 2006-12-06 2008-06-12 Nec Corporation 磁気ランダムアクセスメモリ及びその製造方法
WO2008099626A1 (ja) * 2007-02-13 2008-08-21 Nec Corporation 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
WO2009001706A1 (ja) * 2007-06-25 2008-12-31 Nec Corporation 磁気抵抗効果素子、および磁気ランダムアクセスメモリ

Also Published As

Publication number Publication date
US20110298067A1 (en) 2011-12-08
WO2010095589A1 (ja) 2010-08-26
US8514616B2 (en) 2013-08-20

Similar Documents

Publication Publication Date Title
WO2010095589A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP5598697B2 (ja) 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
JP6304697B2 (ja) 磁気メモリ素子および磁気メモリ
JP5338666B2 (ja) 磁壁ランダムアクセスメモリ
US7613036B2 (en) Memory element utilizing magnetization switching caused by spin accumulation and spin RAM device using the memory element
JP5382348B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP5201539B2 (ja) 磁気ランダムアクセスメモリ
JP5370907B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP5483025B2 (ja) 磁気メモリ素子、磁気メモリ
JP5472832B2 (ja) 磁気メモリ
JP5370773B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法
JP5488833B2 (ja) Mram混載システム
JP5397384B2 (ja) 磁性記憶素子の初期化方法
JPWO2011052475A1 (ja) 磁気メモリ素子、磁気メモリ、及びその初期化方法
JPWO2009104428A1 (ja) 磁気ランダムアクセスメモリ
JP5754531B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法
JP5445029B2 (ja) 磁気抵抗素子、及び磁壁ランダムアクセスメモリ
WO2012137911A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
WO2011118461A1 (ja) 磁気メモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131003

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140228